JP4151682B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4151682B2 JP4151682B2 JP2005211280A JP2005211280A JP4151682B2 JP 4151682 B2 JP4151682 B2 JP 4151682B2 JP 2005211280 A JP2005211280 A JP 2005211280A JP 2005211280 A JP2005211280 A JP 2005211280A JP 4151682 B2 JP4151682 B2 JP 4151682B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- cavity
- mold
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
本発明は樹脂のパッケージにより封止された半導体素子、その製造方法及び半導体素子製造装置に関するものであり、特に、封止工程における樹脂注入中にボンディングワイヤが変形してパッケージから露出したり、パッケージ内で接触、短絡、切断などが起こることを防止する半導体素子の製造方法、この製造方法により製造される半導体素子、並びに前記半導体素子の製造に用いる半導体素子製造装置に関する。
一般に樹脂パッケージにより封止された半導体素子は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、このリードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなっている。
図５は前記半導体素子を従来の製造方法に従って製造する一過程を示している。図５においてこの半導体素子を製造するには、先ず半導体チップ１を載置するステージ６とリード２の配列とが形成されたフレーム８の前記ステージ６に半導体チップ１を載置し、この半導体チップ１のパッド１ａと前記リードの内側端末２ａとをボンディングワイヤ３で接続する。これにより得られたフレーム組立物９を型１００にセットする。
型１００は、割り型１１１ａ，１１１ｂからなる型本体１１１と、この型本体１１１に形成されたキャビティ１１２と、キャビティ１１２内にパッケージ用の樹脂を供給するランナー１１４及びゲート１１５を有している。割り型１１１ａ，１１１ｂは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末２ｂを気密に挟み込めるようになっている。キャビティ１１２はこの半導体素子のパッケージの外形を規定する形状に成形されている。ランナー１１４及びゲート１１５は未硬化の熱硬化性樹脂コンパウンド（以下単に「樹脂」という）をキャビティ１１２内に注入するための通路であり、割り型１１１ａ，１１１ｂの割り面に形成され、ランナー１１４の一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲート１１５はキャビティ１１２の所定の位置に開口している。
型１００に前記のフレーム組立物９をセットした後に閉型し、ランナー１１４及びゲート１１５を通してキャビティ１１２内に樹脂を注入し、キャビティを充填する。充填後所定の温度を維持すると樹脂はキャビティ内で硬化する。硬化後に開型し樹脂で封止されたフレーム組立物９を取り出し、リードの外側端末２ｂとフレーム８とを切り離すと、パッケージにより封止された半導体素子が得られる。
前記の樹脂充填工程では、樹脂注入中に、キャビティ１１２内でボンディングワイヤ３が変形するという問題が指摘されている。すなわち、樹脂がゲート１１５からキャビティ１１２内に注入されキャビティを充填する過程で、通常は極細の金線からなるボンディングワイヤ３が流入する樹脂に押されて変形しキャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを起こすと共に、ときにはパッケージの表面に露出する場合もあった。
ボンディングワイヤがパッケージから露出するのを防ぐ方法として、特開平１０−１８９６３１号公報は、図６に示すように、キャビティ内でボンディングワイヤを押さえる方法を提案している。この方法は、型２００の上型２１１ａにキャビティ可動部２２０を設け、樹脂の注入に先立ってキャビティ可動部２２０をキャビティ２１２内に降下させその底面でボンディングワイヤ３の頂点の高さを規制しておく。この状態でキャビティ可動部２２０に形成した樹脂流入路２２１から樹脂をキャビティ２１２内に注入充填し、キャビティ内の樹脂が硬化しないうちにキャビティ可動部２２０をパッケージの表面高さ位置まで引き上げ、引き上げたことにより生じた未充填空間に更に樹脂を充填するというものである。
特開平１０−１８９６３１号公報
しかしこの方法によってもボンディングワイヤ３が流入する樹脂に押されて変形し、キャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを起こす可能性は排除できず、また樹脂をキャビティ可動部２２０に形成した樹脂流入路２２１から注入することは、この樹脂が熱硬化性であってキャビティ２１２内で硬化すると同時に樹脂流入路２２１内でも非可逆的に硬化することを考慮すると、実施困難であった。
本発明者は、キャビティ内でボンディングワイヤが変形する原因について研究の結果、図７に示すように、キャビティ１１２内に樹脂が注入され空間を充填する過程で、高粘性の樹脂がステージ６共々に半導体チップ１を押圧し、半導体チップ１が所定の位置から移動することに主たる原因があることを見出した。この半導体チップの位置の移動が、例えばボンディングワイヤ３Ｘで示すようにパッケージの壁面に露出したり、またボンディングワイヤ３Ｙで示すようにキャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを引き起こす。このようなボンディングワイヤの欠陥は、製造中に短絡や断線が発生した場合には工程中の導通検査などにより不良品として検知し排除できるが、このような不良品が多発すれば生産性が大幅に低下する。また通常の導通検査では検出できず、良品として出荷された後で欠陥が現れる場合もあり、この場合には製品の信頼性を大きく損なう。
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、樹脂注入時のボンディングワイヤの変形に伴う欠陥を排除し、生産性と信頼性を向上させる半導体素子の製造方法、この製造方法により製造される半導体素子、及びこの半導体素子を製造する半導体素子製造装置を提供することにある。
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、樹脂注入時のボンディングワイヤの変形に伴う欠陥を排除し、生産性と信頼性を向上させる半導体素子の製造方法、この製造方法により製造される半導体素子、及びこの半導体素子を製造する半導体素子製造装置を提供することにある。
前記の課題を解決するために、
請求項１に記載の発明は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなる半導体素子を製造するに際して、前記半導体チップを載置するステージを有するフレームに前記半導体チップを載置しかつ前記半導体チップと前記リードの内側端末とを前記ボンディングワイヤで接続するフレーム組立工程と、前記フレーム組立工程により組み立てられたフレーム組立物における前記リードの外側端末を上型と下型の割り型からなる上下の割り面で支持することにより前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とを前記型のキャビティ内に懸架する型セット工程と、前記型の上側の割り型の一部として設けられ、前記キャビティ内に出没自由とされ、前記キャビティ内に突出したときに前記ステージを支持するために前記フレームに形成されたステージバーのステージ近傍の傾斜面に一時的に当接し、該当接時に先端が前記傾斜面に当接するチップ固定子により、間接的に当該半導体チップを一時的に固定するチップ固定工程と、前記チップ固定工程により半導体チップが一時的に固定されたキャビティ内にパッケージ用の樹脂を注入し、かつ前記樹脂の充填が完了する前に前記チップ固定子を前記一方の型内に収納する樹脂充填工程と、前記キャビティ内に充填された前記樹脂を固化させる樹脂固化工程とを含むことを特徴とする半導体素子の製造方法である。
請求項１に記載の発明は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなる半導体素子を製造するに際して、前記半導体チップを載置するステージを有するフレームに前記半導体チップを載置しかつ前記半導体チップと前記リードの内側端末とを前記ボンディングワイヤで接続するフレーム組立工程と、前記フレーム組立工程により組み立てられたフレーム組立物における前記リードの外側端末を上型と下型の割り型からなる上下の割り面で支持することにより前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とを前記型のキャビティ内に懸架する型セット工程と、前記型の上側の割り型の一部として設けられ、前記キャビティ内に出没自由とされ、前記キャビティ内に突出したときに前記ステージを支持するために前記フレームに形成されたステージバーのステージ近傍の傾斜面に一時的に当接し、該当接時に先端が前記傾斜面に当接するチップ固定子により、間接的に当該半導体チップを一時的に固定するチップ固定工程と、前記チップ固定工程により半導体チップが一時的に固定されたキャビティ内にパッケージ用の樹脂を注入し、かつ前記樹脂の充填が完了する前に前記チップ固定子を前記一方の型内に収納する樹脂充填工程と、前記キャビティ内に充填された前記樹脂を固化させる樹脂固化工程とを含むことを特徴とする半導体素子の製造方法である。
本発明の半導体素子の製造方法は型のキャビティ内に懸架した半導体チップをチップ固定子により一時的に固定し、キャビティ内で樹脂の充填が完了する前にこのチップ固定子を型内に収納するようにしたので、樹脂が注入される際の樹脂の流動圧により半導体チップが押圧されても移動が起こらず、従ってボンディングワイヤのパッケージからの露出やパッケージ内部で変形することによる接触、短絡、切断などが抑制され、半導体素子の生産性が向上する。
次に本発明の実施の形態を具体例によって説明するがこれらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略し、また図示した各要素の形状・寸法比・数なども実際のものを必ずしも反映していない。
図１は本発明の製造方法により製造された半導体素子の一例を示す断面図である。図１においてこの半導体素子は、半導体チップ１上に形成されたパッド１ｐとリード２の内側端末２ａとが金線からなるボンディングワイヤ３で接続され、前記リードの外側端末２ｂを外部に露出した状態で半導体チップ１とボンディングワイヤ３とリードの内側端末２ａとがパッケージ４を形成する熱硬化性樹脂コンパウンドにより一体に封止されてなっている。この半導体チップ１はパッケージ４のほぼ中央部に配置され、一方の面（図の下面）はステージ６に接着され、他方の面（図の上面）には電気回路が形成されている。
図１は本発明の製造方法により製造された半導体素子の一例を示す断面図である。図１においてこの半導体素子は、半導体チップ１上に形成されたパッド１ｐとリード２の内側端末２ａとが金線からなるボンディングワイヤ３で接続され、前記リードの外側端末２ｂを外部に露出した状態で半導体チップ１とボンディングワイヤ３とリードの内側端末２ａとがパッケージ４を形成する熱硬化性樹脂コンパウンドにより一体に封止されてなっている。この半導体チップ１はパッケージ４のほぼ中央部に配置され、一方の面（図の下面）はステージ６に接着され、他方の面（図の上面）には電気回路が形成されている。
本実施形態の半導体素子は、下記の製造方法並びに製造装置により製造されている。
図２に本製造方法の工程図を示す。すなわち本製造方法は（１）フレーム組立工程、（２）型セット工程、（３）チップ固定工程、（４）樹脂充填工程、及び（５）樹脂固化工程を含んでいる。このうち、（２）型セット工程〜（５）樹脂固化工程は型と型駆動装置とからなる本発明の製造装置を用いて行われる。以下、工程順に詳しく説明する。
図２に本製造方法の工程図を示す。すなわち本製造方法は（１）フレーム組立工程、（２）型セット工程、（３）チップ固定工程、（４）樹脂充填工程、及び（５）樹脂固化工程を含んでいる。このうち、（２）型セット工程〜（５）樹脂固化工程は型と型駆動装置とからなる本発明の製造装置を用いて行われる。以下、工程順に詳しく説明する。
（１）フレーム組立工程
図３は（１）フレーム組立工程によって組み立てられたフレーム組立物９を示す平面図である。このフレーム組立物９は半導体チップ１とボンディングワイヤ３とフレーム５とからなっている。フレーム５は、半導体チップ１を載置するステージ６と、このステージを懸架するステージバー７と、リード２の配列を支持するリードステー８とが一体に金属板の打ち抜きによって形成されている。
（１）フレーム組立工程では、先ず半導体チップ１をステージ６に載置し接着する。次に半導体チップ１のパッド１ｐとリード２の内側端末２ａとをボンディングワイヤ３で接続し、フレーム組立物９を作成する。
図３は（１）フレーム組立工程によって組み立てられたフレーム組立物９を示す平面図である。このフレーム組立物９は半導体チップ１とボンディングワイヤ３とフレーム５とからなっている。フレーム５は、半導体チップ１を載置するステージ６と、このステージを懸架するステージバー７と、リード２の配列を支持するリードステー８とが一体に金属板の打ち抜きによって形成されている。
（１）フレーム組立工程では、先ず半導体チップ１をステージ６に載置し接着する。次に半導体チップ１のパッド１ｐとリード２の内側端末２ａとをボンディングワイヤ３で接続し、フレーム組立物９を作成する。
（２）型セット工程および（３）チップ固定工程
図４は（２）型セット工程後の（３）チップ固定工程の最終段階を示す断面図である。これらの工程では本発明の型１０とこの型を駆動する型駆動装置（図示せず）とを有する半導体素子製造装置が用いられる。
型１０は、割り型１１ａ，１１ｂからなる型本体１１と、この型本体１１に形成されたキャビティ１２と、チップ固定子１３と、前記キャビティ１２内にパッケージ用の樹脂を供給するランナー及びゲートを有している。割り型１１ａ，１１ｂは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末２ｂとステージバー７の外側端末を気密に挟み込めるように、割り面にそれぞれを収納する溝が形成されている。キャビティ１２はパッケージ４の外形を規定する形状に形成されている。
図４は（２）型セット工程後の（３）チップ固定工程の最終段階を示す断面図である。これらの工程では本発明の型１０とこの型を駆動する型駆動装置（図示せず）とを有する半導体素子製造装置が用いられる。
型１０は、割り型１１ａ，１１ｂからなる型本体１１と、この型本体１１に形成されたキャビティ１２と、チップ固定子１３と、前記キャビティ１２内にパッケージ用の樹脂を供給するランナー及びゲートを有している。割り型１１ａ，１１ｂは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末２ｂとステージバー７の外側端末を気密に挟み込めるように、割り面にそれぞれを収納する溝が形成されている。キャビティ１２はパッケージ４の外形を規定する形状に形成されている。
前記のフレーム組立物９はこの型１０にセットされる。先ず型１０が開型され、割り型１１ａ，１１ｂの間の所定の位置にフレーム組立物９が載置される。このとき、フレーム組立物９のリード外側端末２ｂとステージバー７の外側端末が割り型１１ａ，１１ｂに挟持され、ステージ６に載置された半導体チップ１とボンディングワイヤ３とリード内側端末２ａとがキャビティ１２内に、キャビティ壁面と非接触に懸架される。フレーム組立物９がセットされた型１０は閉型される。
型１０にフレーム組立物９をセットし閉型した後、チップ固定子１３をキャビティ内に突出させ、その先端部をステージバー７に当接させる。
チップ固定子１３は、型１０の上側の割り型１１ａに設けられている。チップ固定子１３は円柱状のピンからなり、本実施形態では４本のチップ固定子１３が用いられ、方形の台座１８の４隅にそれぞれ立設されて４本が連動するようになっている。それぞれのチップ固定子１３は割り型１１ａの所定の位置に形成された貫通孔１６の壁面と摺動してキャビティ１２内に出没自由とされ、型外部の台座１８を押し下げると、それぞれのチップ固定子１３の先端部がステージバー７のステージ６近傍に当接し、これを押さえるように構成されている。チップ固定子１３の出没のタイミングやストロークは前記の型駆動装置により制御されている。ランナー及びゲートは未硬化の熱硬化性樹脂をキャビティ１２内に注入するための通路であり、割り型１１ａ，１１ｂの割り面に形成され、ランナーの一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲートはキャビティ１２の所定の位置に開口している。
チップ固定子１３は、型１０の上側の割り型１１ａに設けられている。チップ固定子１３は円柱状のピンからなり、本実施形態では４本のチップ固定子１３が用いられ、方形の台座１８の４隅にそれぞれ立設されて４本が連動するようになっている。それぞれのチップ固定子１３は割り型１１ａの所定の位置に形成された貫通孔１６の壁面と摺動してキャビティ１２内に出没自由とされ、型外部の台座１８を押し下げると、それぞれのチップ固定子１３の先端部がステージバー７のステージ６近傍に当接し、これを押さえるように構成されている。チップ固定子１３の出没のタイミングやストロークは前記の型駆動装置により制御されている。ランナー及びゲートは未硬化の熱硬化性樹脂をキャビティ１２内に注入するための通路であり、割り型１１ａ，１１ｂの割り面に形成され、ランナーの一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲートはキャビティ１２の所定の位置に開口している。
本実施形態のチップ固定子１３…は、その先端部がステージバー７のステージ６近傍に当接するように構成されているが、半導体チップ１とステージ６とは接着されているので、間接的に半導体チップ１を一時的に固定することができる。この場合には半導体チップの回路要素などに損傷を与えず、樹脂の高速充填を可能にするほか、チップ固定子１３…が半導体チップ１から比較的遠くに離れているので、樹脂充填やチップ固定子の収納に際して特に半導体チップ１周辺の樹脂の流れが円滑になり、均一性の高いパッケージ４が形成される。またチップ固定子１３…は細いピンからなっているので、樹脂の注入に際してその流動を妨げることが少ない。従って高速で注入しても乱流などによってボイドが発生する可能性は少なく、半導体素子製品の生産歩留りと信頼性が向上する。
（４）樹脂充填工程
この樹脂充填工程では二つの操作、すなわち（Ａ．樹脂注入）と（Ｂ．チップ固定子収納）とが行われる。先ず、前記により半導体チップ１が一時的に固定されたキャビティ１２内に、ランナー及びゲートを通して未硬化の熱硬化性樹脂を注入する。そして、キャビティ１２内が樹脂で完全に充填される前に、チップ固定子１３を、その先端面がキャビティの内壁とほぼ面一となるまで割り型１１ａ内に収納する。このチップ固定子の収納に伴ってキャビティ内は陰圧となるが直ちに樹脂で補完されるため、収納痕にボイドや穴が発生することはない。またこの段階で、半導体チップ１はすでに樹脂内に埋没していて周囲が均圧となっているので、チップ固定子による固定が解除されても樹脂の流動圧により移動することはない。樹脂の注入速度、注入圧力、チップ固定子１３の収納開始タイミング、収納速度は、型温度と係わって最適となるように型駆動装置により制御される。
この樹脂充填工程では二つの操作、すなわち（Ａ．樹脂注入）と（Ｂ．チップ固定子収納）とが行われる。先ず、前記により半導体チップ１が一時的に固定されたキャビティ１２内に、ランナー及びゲートを通して未硬化の熱硬化性樹脂を注入する。そして、キャビティ１２内が樹脂で完全に充填される前に、チップ固定子１３を、その先端面がキャビティの内壁とほぼ面一となるまで割り型１１ａ内に収納する。このチップ固定子の収納に伴ってキャビティ内は陰圧となるが直ちに樹脂で補完されるため、収納痕にボイドや穴が発生することはない。またこの段階で、半導体チップ１はすでに樹脂内に埋没していて周囲が均圧となっているので、チップ固定子による固定が解除されても樹脂の流動圧により移動することはない。樹脂の注入速度、注入圧力、チップ固定子１３の収納開始タイミング、収納速度は、型温度と係わって最適となるように型駆動装置により制御される。
（５）樹脂固化工程
（５）樹脂固化工程ではキャビティ１２内に充填された樹脂が型１０の中で硬化される。この樹脂は熱硬化性であるから加熱の持続により不可逆的に固化し、パッケージ４を形成する。この際、ランナー及びゲートに残留した樹脂も硬化する。しかしランナー及びゲートはいずれも割り型１１ｂの割り面に形成されているので、開型すればパッケージ４に伴って容易に除去できる。
（５）樹脂固化工程ではキャビティ１２内に充填された樹脂が型１０の中で硬化される。この樹脂は熱硬化性であるから加熱の持続により不可逆的に固化し、パッケージ４を形成する。この際、ランナー及びゲートに残留した樹脂も硬化する。しかしランナー及びゲートはいずれも割り型１１ｂの割り面に形成されているので、開型すればパッケージ４に伴って容易に除去できる。
キャビティ１２内の樹脂が固化した後は、開型し、フレーム組立物９を型１０から取り出し、次いでリード２とリードステー８とを切り離し、またパッケージ４から突出したステージバー７を切除すれば、図１に示した本発明の半導体素子が得られる。この半導体素子は、樹脂注入時に樹脂の流動圧による半導体チップ１の移動が防止されたので、半導体チップの移動に伴って発生するボンディングワイヤ３のパッケージ４からの露出や、パッケージ４内部におけるボンディングワイヤ３の変形による接触、短絡、切断などが抑制され、生産性及び信頼性が従来のものに比べ向上している。
１・・・半導体チップ、２・・・リード、２ａ・・・内側端末、２ｂ・・・外側端末、３・・・ボンディングワイヤ、４・・・パッケージ、５・・・フレーム、６・・・ステージ、７・・・ステージバー、８・・・リードステー、９・・・フレーム組立物、１０・・・型、１１・・・型本体、１１ａ，１１ｂ・・・割り型、１２・・・キャビティ、１３・・・チップ固定子、１６・・・貫通孔
Claims (1)
- 半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなる半導体素子を製造するに際して、
前記半導体チップを載置するステージを有するフレームに前記半導体チップを載置しかつ前記半導体チップと前記リードの内側端末とを前記ボンディングワイヤで接続するフレーム組立工程と、
前記フレーム組立工程により組み立てられたフレーム組立物における前記リードの外側端末を上型と下型の割り型からなる上下の割り面で支持することにより前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とを前記型のキャビティ内に懸架する型セット工程と、
前記型の上側の割り型の一部として設けられ、前記キャビティ内に出没自由とされ、前記キャビティ内に突出したときに前記ステージを支持するために前記フレームに形成されたステージバーのステージ近傍の傾斜面に一時的に当接し、該当接時に先端が前記傾斜面に当接するチップ固定子により、間接的に当該半導体チップを一時的に固定するチップ固定工程と、
前記チップ固定工程により半導体チップが一時的に固定されたキャビティ内にパッケージ用の樹脂を注入し、かつ前記樹脂の充填が完了する前に前記チップ固定子を前記一方の型内に収納する樹脂充填工程と、
前記キャビティ内に充填された前記樹脂を固化させる樹脂固化工程とを含むことを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211280A JP4151682B2 (ja) | 2005-07-21 | 2005-07-21 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211280A JP4151682B2 (ja) | 2005-07-21 | 2005-07-21 | 半導体素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374323A Division JP3722058B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の製造方法及び製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006013527A JP2006013527A (ja) | 2006-01-12 |
| JP4151682B2 true JP4151682B2 (ja) | 2008-09-17 |
Family
ID=35780290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005211280A Expired - Fee Related JP4151682B2 (ja) | 2005-07-21 | 2005-07-21 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151682B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6021695B2 (ja) * | 2013-03-06 | 2016-11-09 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
-
2005
- 2005-07-21 JP JP2005211280A patent/JP4151682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006013527A (ja) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100929054B1 (ko) | 수지 밀봉 방법, 수지 밀봉 장치, 반도체 장치의 제조방법, 반도체 장치 및 수지 재료 | |
| JP6020667B1 (ja) | トランスファー成形機および電子部品を製造する方法 | |
| JP6178555B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5065747B2 (ja) | 半導体パッケージの製造方法及び製造装置 | |
| JP4151682B2 (ja) | 半導体素子の製造方法 | |
| JP2009152507A (ja) | 樹脂封止金型および半導体パッケージの樹脂封止成形方法 | |
| JP3722058B2 (ja) | 半導体素子の製造方法及び製造装置 | |
| JP4107306B2 (ja) | 半導体素子製造装置 | |
| JP2988232B2 (ja) | 電子回路装置及びその製造方法 | |
| JP4749707B2 (ja) | 樹脂成形型及び樹脂成形方法 | |
| JP2000003923A (ja) | 半導体装置の樹脂封止方法及びその樹脂封止装置 | |
| JP5645508B2 (ja) | 電子構成部材を作製する方法および電子構成部材 | |
| JP4821827B2 (ja) | 樹脂成形品の製造方法、及び成形型 | |
| JP2001338940A (ja) | 半導体ｉｃの樹脂モールド装置および樹脂モールド方法 | |
| JP2007268819A (ja) | インサート成型品および製造方法 | |
| JP2007307805A (ja) | 半導体パッケージ製造装置、半導体パッケージ製造方法及び半導体パッケージ | |
| JP3733341B2 (ja) | 電力半導体装置の製造方法 | |
| JP2001024012A (ja) | モールド成型パッケージ及びその製造方法 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JP2000025069A (ja) | インサート樹脂成形回路基板の製造方法 | |
| JPS63157451A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2522304B2 (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JP2007109719A (ja) | 半導体装置の製造方法 | |
| JP3106946B2 (ja) | 樹脂封止型半導体装置の製造方法およびその金型 | |
| JP2006210784A (ja) | リードフレームおよび半導体装置ならびに半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |