JP4149640B2 - 半導体メモリの書込制御装置及びその方法 - Google Patents
半導体メモリの書込制御装置及びその方法 Download PDFInfo
- Publication number
- JP4149640B2 JP4149640B2 JP2000208542A JP2000208542A JP4149640B2 JP 4149640 B2 JP4149640 B2 JP 4149640B2 JP 2000208542 A JP2000208542 A JP 2000208542A JP 2000208542 A JP2000208542 A JP 2000208542A JP 4149640 B2 JP4149640 B2 JP 4149640B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- physical block
- physical
- write
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の属する技術分野】
この発明は、データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリにおける書込制御装置及びその方法に関するものである。
【0002】
【従来の技術】
従来のフラッシュメモリ等の半導体メモリにおいては、特定領域のデータの書き換え頻度が高いことによるメモリの一部領域の劣化によって、記憶装置全体の寿命が短縮化されることを防止するため、物理ブロックの消去回数をカウントしておき、消去回数が一定となった場合に、その物理ブロックのデータを別の物理ブロックへコピーする装置が知られている(例えば、特開2000−20252参照)。
【0003】
上記の従来例によると、消去回数のカウントを各物理ブロックで行う必要があり煩わしい。
【0004】
【発明が解決しようとする課題】
本発明は上記のような従来の半導体メモリにおける問題点を解決せんとしてなされたもので、その目的は、消去回数のカウントを各物理ブロックで行うことなく、特定論理ブロック(論理アドレス)へのデータ書込み頻度が高い場合にもメモリ全体の寿命が短くなることを防止し得る半導体メモリの書込制御装置及びその方法を提供することである。
【0005】
【課題を解決するための手段】
本発明に係る半導体メモリの書込制御装置は、データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリの書込制御装置において、データを書き込むべき物理ブロックの指定が均等となるように前記複数の物理ブロックを予め定められた順に指定する指定手段と、物理ブロックに新たにデータが書き込めるように、該物理ブロックに記憶したデータを消去する消去手段と、前記指定手段が指定する物理ブロックについて、すでにデータが書き込まれているか否かに従い該物理ブロックへのデータ書込の可否を検出する検出手段と、データ書込み要求があると、前記消去手段による消去を行わせ、前記検出手段により書込み可と判定された場合には、前記指定手段が指定する物理ブロックにデータを書き込む一方、書込み不可と判定された場合には、前記指定手段が指定する物理ブロックに記憶したデータを、前記消去手段による消去により生じた書き込み可能な別の物理ブロックへ移動すると共に、前記指定手段が指定する物理ブロックに記憶したデータを、前記消去手段によって消去した後に、前記データ書込み要求に係るデータを該消去した物理ブロックへ書き込む書込制御手段と、前記書込制御手段による書込み動作に応じて、論理ブロックと物理ブロックのアドレスを対応付けるアドレス制御手段とを具備することを特徴とする。これにより、書込みに係る物理ブロックが自動的に均等に指定されて書込みがなされてゆくことになる。
【0006】
また本発明に係る半導体メモリの書込制御装置は、物理ブロックの空きブロックを監視する空きブロック監視手段と、前記空きブロック監視手段による監視結果に応じて前記書込制御手段の稼働を制御する稼働制御手段とを具備することを特徴とする。これにより、物理ブロックの空き状態に応じて、書込みに係る物理ブロックが自動的に均等に指定されて書込みがなされる動作の採用が決められる。
【0007】
また本発明に係る半導体メモリの書込制御装置は、各物理ブロックと各論理ブロックに、前記書込制御手段の稼働を制御する属性情報を付加し、前記属性情報に応じて前記書込制御手段の稼働を制御する稼働制御手段とを具備することを特徴とする。これによって、物理ブロックと論理ブロックにより書込みの制御方式を変えることができる。
【0008】
また本発明に係る半導体メモリの書込制御装置は、予め定められた領域であるか否かに基づき前記書込制御手段の稼働を制御する稼働制御手段とを具備することを特徴とする。これにより、予め定められた領域であるか否かにより書込みの制御方式を変えることができる。
【0009】
また本発明に係る半導体メモリの書込制御装置は、上位システムからの指示に基づき前記書込制御手段の稼働を制御する稼働制御手段とを具備することを特徴とする。これによって上位システムからの指示により書込みの制御方式を変えることができる。
【0010】
また本発明に係る半導体メモリの書込制御装置は、指定手段が指定する物理ブロックの範囲を設定する設定手段を具備することを特徴とする。これによって、指定手段が指定する物理ブロックの範囲を設定することが可能となる。
【0011】
更に本発明に係る半導体メモリの書込制御方法は、データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリにおける書込制御方法において、データを書き込むべき物理ブロックの指定が均等となるように前記複数の物理ブロックを予め定められた順に指定する第1のステップと、前記第1のステップにて指定された物理ブロックについて、すでにデータが書き込まれているか否かに従い物理ブロックへのデータ書込の可否を検出する第2のステップと、データ書込み要求があると、物理ブロックに新たにデータが書き込めるように、該物理ブロックに記憶したデータを消去する第3のステップと、前記第2のステップにより書込み不可と判定された場合には、前記第1のステップにて指定された物理ブロックに記憶したデータを前記第3のステップにより生じた書き込み可能な別の物理ブロックへ移動するとともに、前記第1のステップにて指定された物理ブロックに書き込み済みのデータを、新たにデータが書き込めるように消去する第4のステップと、前記第1のステップにて指定された物理ブロックへ、前記データ書込み要求に係るデータを書き込む第5のステップと、前記第5のステップによる書込み動作に応じて、論理ブロックと物理ブロックのアドレスを対応付ける第6のステップとを含むことを特徴とする。これにより、書込みに係る物理ブロックが自動的に均等に指定されて書込みがなされてゆくことになる。
【0012】
【発明の実施の形態】
以下添付図面を参照して、本発明の実施の形態に係る半導体メモリの書込制御装置及びその方法を説明する。図1には、本発明の装置を用いて構成したデータ処理システムが示されている。このシステムは、上位システムであるホストコンピュータ100と半導体不揮発性メモリカード101を備えるものである。
【0013】
半導体不揮発性メモリカード101には、インタフェース回路102、メモリ制御回路103、フラッシュメモリ104が含まれており、インタフェース回路102がバス105を介してホストコンピュータ100に接続されている。上記において、インタフェース回路102は、ホストコンピュータ100との間においてコマンドやデータを受け取り、また応答やデータを返送するものである。メモリ制御回路103は、書込み及び読出し制御装置であり、フラッシュメモリ104に対するデータのリードライトを行うものである。
【0014】
フラッシュメモリ104は、図2に示される物理ブロックをライト及び消去のアクセス単位としている。物理ブロックは、データが記憶されるデータ部と、属性情報が記憶される属性部とを有する。そして、フラッシュメモリ104には、図3に示されるように物理ブロックが複数ブロック備えられている。
【0015】
本実施の形態においては、メモリ制御回路103には、図4に示されるような論理ブロック/物理ブロックに係るブロック番号の変換テーブルが備えられており、メモリ制御回路103はこの変換テーブルを用いてフラッシュメモリ104のアクセスを行い、また必要な場合に、この変換テーブルの内容を更新する。
【0016】
次にメモリカード101の基本動作について説明する。ホストコンピュータ100からメモリカード101ヘリードやライト等のコマンドが発行されると、システムバス105を通してインターフェース回路102へこれらのコマンドが通知される。これらのコマンドがフラッシュメモリ104のアクセスに関するものであった場合には、インターフェース回路102はメモリ制御回路103にコマンドを通知する。メモリ制御回路103は通知されたコマンドに従ってフラッシュメモリ104ヘアクセスを行い、その結果をインターフエース回路102へ返す。インターフェース回路102はメモリ制御回路103からの結果をホストコンピュータ100ヘ返す。
【0017】
ホストコンピュータ100からメモリカード101へ発行されるリードやライトコマンドのアドレスは、論理アドレスまたは論理ブロックで指示され、メモリ制御回路103にて論理アドレスから論理ブロックへの変換、論理ブロックから物理ブロックへの変換が行われる。論理ブロックから物理ブロックへの変換は、図4のような変換テーブルを参照することで行われ、フラッシュメモリ104は変換された物理ブロックへアクセスされる。
【0018】
メモリ制御回路103は、ホストコンピュータ100からデータのライトコマンドを受けると、図5に示すフローチャートに従った処理を行い、1つの物理ブロックにライトアクセスが集中しないように動作する。この動作を行うため、メモリ制御回路103は、図6に示すように、データを書き込むべき物理ブロックの指定が均等となるように物理ブロックを指定するライトポインタWP(指定手段)を備える。ここでは、ライトポインタWPは、データを書き込むべき物理ブロックの指定が均等となるように物理ブロック番号の小さい方から大きい方へ(或いは、その逆に)順次に進められ、終端へ到ると再び先頭を指定するように進められる。
【0019】
以下、メモリ制御回路103が行うライト動作を図5、図6を参照して説明する。ここでは、ホストコンピュータ100から論理ブロック(N−2)へ連続してライトコマンドが発行された場合の例を示す。尚、図6の左側が論理ブロックから物理ブロックへの変換テーブルであり、右側がフラッシュメモリ104である。
【0020】
最初の状態は、図6のステップ1に示されるように論理ブロック番号0〜N−2に対応する物理ブロック番号0〜N−2にデータD[0]〜D[N−2]が格納されている状態では、ライトポインタWPが物理ブロック番号(N−1)を指示している。ここで、論理ブロック番号(N−2)に対して連続してライトが行なわれた場合、その時ホスト100からライトコマンドを受けたメモリ制御回路103は、変換テーブルを用いて論理ブロック番号番号(N−2)に対応する物理ブロック番号(N−2)について書き換えデータ(記憶されているデータ)を消去する(S1)。
【0021】
次に、ライトポインタWPが指示する物理ブロック番号(N−1)のブロックにデータが記憶されているか否かを検出する(S2(検出手段))。ここでは、図6のステップ1に示されるように、物理ブロック番号(N−1)にブロックにデータが記憶されていないので、ホスト100からのデータD[N−2]をライトポインタWPが指示する物理ブロック番号(N−1)のブロックに書き込む
(S5(書込制御手段))。次へ進み、ライトポインタWPをインクリメントする(S6)。本例では、ライトポインタWPが末端に位置していたために、ステップS7においてYESへ分岐し、ステップS8において先頭の物理ブロック番号(0)を指す位置へ戻される(図6のステップ2参照)。
【0022】
初期状態では図6のステップ1に示すように、変換テーブルにおいては、論理ブロック番号(N−2)が物理ブロック番号(N−2)に対応付けられ、また論理ブロック番号(N−1)が物理ブロック番号(N−1)に対応付けられていたが、上記データのライトにより、論理ブロック番号(N−2)が物理ブロック番号(N−1)に対応し、また論理ブロック番号(N−1)が物理ブロック番号(N−2)に対応するするように変換テーブルの内容が更新される(S9(アドレス制御手段))。この結果、変換テーブルは図6のステップ2に示されるようになる。
【0023】
ここで更に、ホスト100から論理ブロック番号(N−2)へ同じデータD[N−2]のライトコマンドを受けたメモリ制御回路103は、図6のステップ2に示される変換テーブルを用いて論理ブロック番号(N−2)に対応する物理ブロック番号(N−1)について書き換えデータ(記憶されているデータ)を消去する(S1)。この結果、物理ブロック番号(N−1)では、記憶されているデータが図6のステップ3に示されるように消去される。
【0024】
次に、ライトポインタWPが指示する物理ブロック番号(0)のブロックにデータが記憶されているか否かを検出する(S2)。ここでは、図6のステップ2に示されるように、物理ブロック番号(0)にブロックにデータD[0]が記憶されているので、このデータD[0]を先に消去を行った物理ブロック番号(N−2)のブロックに移動する(S3(書込制御手段))。
【0025】
次へ進み、ライトポインタWPが指示する物理ブロック番号(0)のブロックのデータを消去し(S4)、データD[N−2]をライトポインタWPが指示する物理ブロック番号(0)のブロックに書き込む(ステップS5)。更にライトポインタWPをインクリメントする(S6)。本例では、ライトポインタWPが物理ブロック番号(0)に位置していたために、ステップS7においてNOへ分岐して、ライトポインタWPは次の物理ブロック番号(1)に位置する(図6のステップ3)。
【0026】
前状態では図6のステップ2に示すように、変換テーブルにおいては、論理ブロック番号(N−2)が物理ブロック番号(N−1)に対応付けられ、また論理ブロック番号(N−1)が物理ブロック番号(N−2)に対応付けられていたが、上記データのライトにより、論理ブロック番号(0)が物理ブロック番号(N−2)に対応し、また論理ブロック番号(N−2)が物理ブロック番号(0)に対応するするように変換テーブルの内容が更新される(S9)。この結果、変換テーブルは図6のステップ3に示されるようになる。
【0027】
更に、ホスト100から論理ブロック番号(N−2)へ同じデータも[N−2]のライトコマンドを受けた場合には、上記と同様の処理がなされて、最終的に変換テーブルとフラッシュメモリ104の内容は図6のステップ4に示されるようになる。
【0028】
このように論理ブロック(N−2)へのライトが集中した場合にも、同一の物理ブロックへのライトが行われることなく、順次にライトする物理ブロックが変更されてゆき、全ての物理ブロックに均一にライトが行われる。しかも変換テーブルの更新により、ホストコンピュータ側から見える論理アドレスまたは論理ブロックに変更はなく、本装置の変換テーブルの更新制御が外部に及ぼす影響はないという利点がある。そして、ライトが全ての物理ブロックへ均一に分散されることにより、通常のフラッシュメモリの消去回数の制限が数十万回以上であることから、メモリカード101の寿命の問題をほぼ解消することが可能である。
【0029】
上記の実施の形態では、全てのライトコマンドに関してライトする物理ブロックを分散させる処理を行うようにしたが、物理ブロックの空塞情報を得ておき(空塞監視手段)、空状態の物理ブロックの割合が所定以上であるときには、上記分散の処理を行わぬようにしても良い(稼働制御手段)。つまり、ライトポインタが指示する物理ブロックにデータが記憶されている場合のデータ移動を行うことなく、空き状態の物理ブロックにデータライトを行うと共に変換テーブルの更新を行う。これにより、上記実施の形態におけるデータ移動のときのリードライト及び消去により発生するオーバーヘッドを回避できると共に、空き状態の物理ブロックが順次使用されほぼ全ての物理ブロックが均一にライトされる。
【0030】
また、物理ブロックや変換テーブルに付加する属性情報として、上記の実施の形態の処理を行うか否かを示すフラグを設けるなどにより、同一論理ブロックへのライトが生じそうなブロックに対して当該処理を行うように設定しても良い(稼働制御手段)。このようにすると、必要な部分だけに処理が限定され、データ移動のときのリードライト及び消去により発生するオーバーヘッドを回避できる。この処理を行わぬことを設定したブロックでは、同一論理ブロックへのライトが同一物理ブロックへのライトとなるが、頻度が低ければ寿命へ影響することはない。
【0031】
更に、予め定められた領域であるか否かに基づき当該処理を行うように設定しても良い(稼働制御手段)。これにより、所定領域だけに処理が限定され、その他の領域ではデータ移動のときのリードライト及び消去により発生するオーバーヘッドを回避できる。また、上位システムであるホストコンピュータ100からの指示に基づき当該処理を行うように設定しても良い(稼働制御手段)。これにより、ホストコンピュータ100からフレキシブルに当該処理の実行の有無を制御可能である。
【0032】
また、ライトポインタWPはライト毎に順にインクリメントするようにしたが、特定の物理ブロックに集中しないようにランダムに物理ブロックをしているようにしてもよい。上記実施の形態では全物理ブロックが均一にアクセスされるようにするため、全物理ブロック番号が現れるようにライトポインタWPをインクリメントする例を示したが、ライトポインタWPのインクリメントする範囲を全物理ブロックの後半のみで行い、前半部はライトポインタWPが指さないように設定しても良い。設定は予め行うか、後にホストコンピュータ100から行う。このようにライトポインタWPの指す領域を制限し、前半部には重要な書き換えしないデータを保存し、後半部には書き換え頻度が高いデータを保存することで、前半部の重要なデータを守りかつ後半部にある書き換え頻度の高いデータが格納されている物理ブロック部分の寿命の短縮化を介することも可能である。
【0033】
【発明の効果】
以上説明したように本発明によれば、データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリにおける書込制御において、データを書き込むべき物理ブロックの指定が均等となるように上記複数の物理ブロックを予め定められた順に指定し、指定された物理ブロックについて、すでにデータが書き込まれているか否かに従い物理ブロックへのデータ書込の可否を検出し、データ書込み要求があると、物理ブロックに新たにデータが書き込めるように、該物理ブロックに記憶したデータを消去し、書込み不可と判定された場合には、指定された物理ブロックに記憶したデータを消去により生じた書き込み可能な別の物理ブロックへ移動するとともに、指定された物理ブロックに書き込み済みのデータを、新たにデータが書き込めるように消去し、指定された物理ブロックへ、データ書込み要求に係るデータを書き込むので、書込みに係る物理ブロックが自動的に均等に指定されて書込みがなされる。
【図面の簡単な説明】
【図1】本発明に係る半導体メモリの書込制御装置を含むデータ処理システムのブロック図。
【図2】フラッシュメモリの物理ブロックの構成を示す図。
【図3】フラッシュメモリの構成を示す図。
【図4】本発明に係る半導体メモリの書込制御装置に用いられる論理ブロック/物理ブロックの変換テーブルを示す図。
【図5】本発明に係る半導体メモリの書込制御装置の動作を説明するためのフローチャート。
【図6】本発明に係る半導体メモリの書込制御装置によるライト動作によるフラッシュメモリと変換テーブルの内容遷移を説明するための図。
【符号の説明】
100 ホストコンピュータ 101 半導体不揮発性メモリ
102 インタフェース回路 103 メモリ制御回路
104 フラッシュメモリ 105 バス
Claims (7)
- データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリの書込制御装置において、
データを書き込むべき物理ブロックの指定が均等となるように前記複数の物理ブロックを予め定められた順に指定する指定手段と、
物理ブロックに新たにデータが書き込めるように、該物理ブロックに記憶したデータを消去する消去手段と、
前記指定手段が指定する物理ブロックについて、すでにデータが書き込まれているか否かに従い該物理ブロックへのデータ書込の可否を検出する検出手段と、
データ書込み要求があると、前記消去手段による消去を行わせ、前記検出手段により書込み可と判定された場合には、前記指定手段が指定する物理ブロックにデータを書き込む一方、書込み不可と判定された場合には、前記指定手段が指定する物理ブロックに記憶したデータを、前記消去手段による消去により生じた書き込み可能な別の物理ブロックへ移動すると共に、前記指定手段が指定する物理ブロックに記憶したデータを、前記消去手段によって消去した後に、前記データ書込み要求に係るデータを該消去した物理ブロックへ書き込む書込制御手段と、
前記書込制御手段による書込み動作に応じて、論理ブロックと物理ブロックのアドレスを対応付けるアドレス制御手段と
を具備することを特徴とする半導体メモリの書込制御装置。 - 物理ブロックの空塞を監視する空塞監視手段と、
前記空塞監視手段による監視結果に応じて前記書込制御手段の稼働を制御する稼働制御手段と
を具備することを特徴とする請求項1に記載の半導体メモリの書込制御装置。 - 各物理ブロックと各論理ブロックに、前記書込制御手段の稼働を制御する属性情報を付加し、
前記属性情報に応じて前記書込制御手段の稼働を制御する稼働制御手段と
を具備することを特徴とする請求項1に記載の半導体メモリの書込制御装置。 - 予め定められた領域であるか否かに基づき前記書込制御手段の稼働を制御する稼働制御手段と
を具備することを特徴とする請求項1に記載の半導体メモリの書込制御装置。 - 上位システムからの指示に基づき前記書込制御手段の稼働を制御する稼働制御手段と
を具備することを特徴とする請求項1に記載の半導体メモリの書込制御装置。 - 指定手段が指定する物理ブロックの範囲を設定する設定手段を具備することを特徴とする請求項1に記載の半導体メモリの書込制御装置。
- データを記憶する複数の物理ブロックを有し、上位システムから論理ブロックを指定したデータ書込みが行われる半導体メモリにおける書込制御方法において、
データを書き込むべき物理ブロックの指定が均等となるように前記複数の物理ブロックを予め定められた順に指定する第1のステップと、
前記第1のステップにて指定された物理ブロックについて、すでにデータが書き込まれているか否かに従い物理ブロックへのデータ書込の可否を検出する第2のステップと、
データ書込み要求があると、物理ブロックに新たにデータが書き込めるように、該物理ブロックに記憶したデータを消去する第3のステップと、
前記第2のステップにより書込み不可と判定された場合には、前記第1のステップにて指定された物理ブロックに記憶したデータを前記第3のステップにより生じた書き込み可能な別の物理ブロックへ移動するとともに、前記第1のステップにて指定された物理ブロックに書き込み済みのデータを、新たにデータが書き込めるように消去する第4のステップと、
前記第1のステップにて指定された物理ブロックへ、前記データ書込み要求に係るデータを書き込む第5のステップと、
前記第5のステップによる書込み動作に応じて、論理ブロックと物理ブロックのアドレスを対応付ける第6のステップと
を含むことを特徴とする半導体メモリの書込制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000208542A JP4149640B2 (ja) | 2000-07-10 | 2000-07-10 | 半導体メモリの書込制御装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000208542A JP4149640B2 (ja) | 2000-07-10 | 2000-07-10 | 半導体メモリの書込制御装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002024077A JP2002024077A (ja) | 2002-01-25 |
JP4149640B2 true JP4149640B2 (ja) | 2008-09-10 |
Family
ID=18705107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000208542A Expired - Fee Related JP4149640B2 (ja) | 2000-07-10 | 2000-07-10 | 半導体メモリの書込制御装置及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4149640B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4439569B2 (ja) | 2008-04-24 | 2010-03-24 | 株式会社東芝 | メモリシステム |
-
2000
- 2000-07-10 JP JP2000208542A patent/JP4149640B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002024077A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172906B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
JP3485938B2 (ja) | 不揮発性半導体メモリ装置 | |
US7634624B2 (en) | Memory system for data storage and retrieval | |
US7111140B2 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
US6757800B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
EP1739683B1 (en) | Space management for managing high capacity nonvolatile memory | |
EP0686976A2 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
US8271721B2 (en) | Data writing method and data storage device | |
JP2009116465A (ja) | 記憶装置及びメモリ制御方法 | |
JP4149640B2 (ja) | 半導体メモリの書込制御装置及びその方法 | |
US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
JPH0764831A (ja) | データ記憶装置 | |
JP2000276461A (ja) | マイクロコンピュータ | |
US20090319587A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
JP4935101B2 (ja) | メモリアクセス方法及び装置 | |
JP2003242788A (ja) | 不揮発性半導体メモリ装置及びその制御方法 | |
JP2010079860A (ja) | 記憶装置およびメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |