JP4149329B2 - Intelligent power switch device - Google Patents

Intelligent power switch device Download PDF

Info

Publication number
JP4149329B2
JP4149329B2 JP2003290830A JP2003290830A JP4149329B2 JP 4149329 B2 JP4149329 B2 JP 4149329B2 JP 2003290830 A JP2003290830 A JP 2003290830A JP 2003290830 A JP2003290830 A JP 2003290830A JP 4149329 B2 JP4149329 B2 JP 4149329B2
Authority
JP
Japan
Prior art keywords
terminal
signal
voltage
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003290830A
Other languages
Japanese (ja)
Other versions
JP2005064152A (en
Inventor
淳志 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pacific Engineering Corp
Original Assignee
Pacific Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pacific Engineering Corp filed Critical Pacific Engineering Corp
Priority to JP2003290830A priority Critical patent/JP4149329B2/en
Publication of JP2005064152A publication Critical patent/JP2005064152A/en
Application granted granted Critical
Publication of JP4149329B2 publication Critical patent/JP4149329B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、特に自動車において、バッテリ電源からヘッドライト等の複数の負荷に選択的に電力を供給するためのインテリジェントパワースイッチ装置に関する。   The present invention relates to an intelligent power switch device for selectively supplying power from a battery power source to a plurality of loads such as headlights, particularly in an automobile.

従来から、自動車等には、回路の短絡時等に流れる異常電流から電線やヘッドランプ等の負荷や回路素子等を保護するために、バッテリと電線や負荷との間にヒューズ等の異常電流保護装置が設けることが知られていた。そして、この自動車等のヒューズの例として、図１１に示すような多連ヒューズ１０１が知られていた（例えば、特許文献１参照。）。   Conventionally, in order to protect loads and circuit elements such as electric wires and headlamps from abnormal currents that flow when a circuit is short-circuited in automobiles, etc., abnormal current protection such as fuses between batteries and electric wires and loads is used. It was known that the device provided. As an example of such a fuse for automobiles, a multiple fuse 101 as shown in FIG. 11 has been known (see, for example, Patent Document 1).

詳しくは、この多連ヒューズ１０１は、導電性ベース板１０２とヒューズホルダー１０３とを備えていた。導電性ベース板１０２は板状に形成され、その一側縁には、バスバー１０５が一体となるように延設されていた。また、導電性ベース板１０２の他側縁からは、溶断部１０７と接続固定部１０８とが一体となるように延設されていた。   Specifically, the multiple fuse 101 includes a conductive base plate 102 and a fuse holder 103. The conductive base plate 102 is formed in a plate shape, and the bus bar 105 is integrally extended on one side edge thereof. Further, the fusing part 107 and the connection fixing part 108 are extended from the other side edge of the conductive base plate 102 so as to be integrated.

ヒューズホルダー１０３は、箱状に形成されており、前記導電性ベース板１０２、溶断部１０７、接続固定部１０８は、このヒューズホルダー１０３の内部に収容固定されるようになっていた。そして、バスバー１０５は、ヒューズホルダー１０３から外部に露出されていた。   The fuse holder 103 is formed in a box shape, and the conductive base plate 102, the fusing part 107, and the connection fixing part 108 are accommodated and fixed inside the fuse holder 103. The bus bar 105 is exposed to the outside from the fuse holder 103.

また、この多連ヒューズ１０１は、バスバー１０５がバッテリ電源１１０のプラスターミナル１１１に直接固定されるとともに、接続固定部１０８が各負荷へと接続される接続ケーブル１１３に固定されることによって、バッテリ電源１１０と負荷との間のヒューズとして機能するようになっていた。   In addition, the multiple fuse 101 is connected to the battery power source by fixing the bus bar 105 directly to the plus terminal 111 of the battery power source 110 and fixing the connection fixing unit 108 to the connection cable 113 connected to each load. It was designed to function as a fuse between 110 and the load.

すなわち、この多連ヒューズ１０１は、バスバー１０５をバッテリ電源１１０に対して直付けするようになっており、バッテリ電源１１０と多連ヒューズ１０１との間に別の部材を介する必要がないため、組み付け工数の簡略化と短縮化が図れるという利点を有していた。
特開２０００−１８２５０６号公報 In other words, the multiple fuse 101 is configured such that the bus bar 105 is directly attached to the battery power supply 110 and there is no need to provide another member between the battery power supply 110 and the multiple fuse 101. It has the advantage that the man-hours can be simplified and shortened.
JP 2000-182506 A

ところで、上記のような多連ヒューズ１０１は、配線に過電流が長時間継続して流れた場合に、溶断部１０７が溶断することで、いわゆるデッドショートを回避し、電線や負荷や回路素子等の保護を図ることができるようになっていた。そして、溶断部１０７が溶断した場合には、溶断部１０７自体を交換することにより、再度ヒューズとして機能させることができるようになっていた。   By the way, the multiple fuse 101 as described above avoids a so-called dead short circuit when the overcurrent continuously flows through the wiring for a long time, so that a so-called dead short circuit is avoided, and an electric wire, load, circuit element, etc. Can now be protected. When the fusing part 107 is blown, the fusing part 107 itself can be replaced to function again as a fuse.

ところが、上記のような多連ヒューズ１０１においては、溶断部１０７の交換をするためには、多連ヒューズ１０１全体を、バッテリ電源１１０から取り外して修理を行ったり、多連ヒューズ１０１自体を新たな多連ヒューズ１０１に交換したりするなどの作業が必要となり、手間となっていた。特に、自動車等のバッテリ電源１１０の周辺には、十分なスペースがないことが多く、メンテナンス作業がより困難となっていた。   However, in the multiple fuse 101 as described above, in order to replace the fusing part 107, the entire multiple fuse 101 is removed from the battery power supply 110 for repair, or the multiple fuse 101 itself is replaced with a new one. The work such as exchanging with the multiple fuse 101 is required, which is troublesome. In particular, there is often no sufficient space around the battery power source 110 such as an automobile, which makes maintenance work more difficult.

本発明は、上記事情に鑑みなされたものであり、その目的は、異常電流から電線や負荷
や回路素子等を保護するための異常電流保護装置であって、組み付け工数の簡略化と短縮化が図れるとともに、メンテナンスの手間がかからないインテリジェントパワースイッチ装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is an abnormal current protection device for protecting an electric wire, a load, a circuit element, and the like from an abnormal current, and simplification and shortening of an assembling man-hour. It is an object of the present invention to provide an intelligent power switch device that can be realized and does not require maintenance.

上記問題点を解決するために、請求項１に記載の発明は、スイッチング素子と、同スイッチング素子の入力部に対して電気的に接続されているリードフレームと、前記スイッチング素子の出力部と電気的に接続されている外部出力端子と、前記スイッチング素子の信号入力部にオンオフ信号を付与することにより、前記リードフレームと前記外部出力端子との間を流れる電流を限流制御する制御手段とを備え、前記リードフレームは、バッテリ電源のバッテリターミナルに対して電気的に接続可能なバッテリ接続端子を、一体に備えたインテリジェントパワースイッチ装置であって、前記スイッチング素子及び各スイッチング素子に対応する前記外部出力端子は複数設けられ、各外部出力端子にはそれぞれ負荷群が接続されており、駆動することにより発電を行い前記バッテリ電源への充電を行うとともに、駆動を停止することにより発電を停止し前記バッテリ電源への充電を停止するオルタネータの駆動及び駆動停止を制御するためのオンオフ信号を出力する制御信号出力端子と、前記バッテリ電源の電圧を検出する電圧検出手段と、第１の電圧閾値、第２の電圧閾値、第３の電圧閾値の順に小さい値に設定された第１〜第３の電圧閾値と、前記電圧検出手段により検出された電圧とを比較し、比較結果を出力する判断手段とを備え、前記第１の電圧閾値は、前記バッテリ電源の電圧が該第１の電圧閾値よりも高い場合にバッテリ電源が過充電の状態になっていると判断するためのものであり、前記第２及び第３の電圧閾値は、前記バッテリ電源の電圧が該第２の電圧閾値よりも低い場合に前記オルタネータによる充電が必要なほどバッテリ電源の電圧が低下していると判断するためのものであり、前記バッテリ電源の電圧がさらに該第３の電圧閾値よりも低い場合に前記外部出力端子に接続された負荷群への電力の供給を減少させる必要があるほどバッテリ電源の電圧が低下していると判断するためのものであり、前記制御手段は、前記判断手段における比較結果が、前記バッテリ電源の電圧が前記第１の電圧閾値よりも高い場合には、前記制御信号出力端子に前記オルタネータの駆動を停止させるためのオフ信号を出力し、前記バッテリ電源の電圧が前記第２の電圧閾値より低い場合には、前記制御信号出力端子に前記オルタネータを駆動させるためのオン信号を出力し、前記バッテリ電源の電圧がさらに前記第３の電圧閾値より低い場合には、前記複数の外部出力端子のうち優先順位の低い負荷群が接続された外部出力端子に対応する前記スイッチング素子の駆動を停止させることにより該優先順位の低い負荷群への電流供給を遮断すべく該スイッチング素子の信号入力部にオフ信号を付与するとともに、前記複数の外部出力端子のうち優先順位の高い負荷群が接続された外部出力端子に対応する前記スイッチング素子の信号入力部にオン信号を付与することを要旨とする。 In order to solve the above problems, the invention according to claim 1 is directed to a switching element, a lead frame electrically connected to an input portion of the switching element, an output portion of the switching element, and an electric circuit. Externally connected external output terminals, and control means for limiting the current flowing between the lead frame and the external output terminals by applying an on / off signal to the signal input section of the switching element. wherein the lead frame is electrically connectable battery connection terminal to the battery power of the battery terminals, an intelligent power switch device provided integrally, the external corresponding to the switching elements and the switching elements Multiple output terminals are provided, and each external output terminal is connected to a load group for driving. To generate power and charge the battery power supply, and stop driving to stop power generation and output an on / off signal for controlling the driving and stopping of the alternator that stops charging the battery power supply. A control signal output terminal; voltage detection means for detecting the voltage of the battery power supply; first to third values set in the order of a first voltage threshold value, a second voltage threshold value, and a third voltage threshold value. A judgment means for comparing a voltage threshold value with a voltage detected by the voltage detection means and outputting a comparison result, wherein the voltage of the battery power supply is higher than the first voltage threshold value; The second and third voltage thresholds are such that the voltage of the battery power supply is higher than the second voltage threshold. If the battery power supply voltage is lower than the third voltage threshold, it is determined that the voltage of the battery power supply has decreased to the extent that charging by the alternator is necessary. It is for determining that the voltage of the battery power supply is so low that it is necessary to reduce the supply of power to the load group connected to the terminal, and the control means is that the comparison result in the determination means is When the voltage of the battery power supply is higher than the first voltage threshold value, an off signal for stopping the drive of the alternator is output to the control signal output terminal, and the voltage of the battery power supply is the second voltage When it is lower than the voltage threshold, an ON signal for driving the alternator is output to the control signal output terminal, and the voltage of the battery power supply is further increased to the third voltage. When the voltage is lower than the voltage threshold value, the driving of the switching element corresponding to the external output terminal to which the low priority load group among the plurality of external output terminals is connected is stopped, so that the low priority load group is obtained. The switching element corresponding to the external output terminal to which a load group having a high priority is connected among the plurality of external output terminals is applied to the signal input unit of the switching element to cut off the current supply of the switching element. and gist of applying an oN signal to the signal input unit.

請求項２に記載の発明は、請求項１に記載のインテリジェントパワースイッチ装置において、前記リードフレームと前記外部出力端子との間を流れる電流を検出する電流検出手段を備え、前記判断手段は、前記電流検出手段が検出した電流に基づいて、過電流であるか否かを判断し、判断結果を出力する手段であり、前記制御手段は、前記判断手段から出力された過電流であるか否かの前記判断結果に応じたオンオフ信号を前記信号入力部に対して付与する手段であることを要旨とする。 According to a second aspect of the present invention, in the intelligent power switch device according to the first aspect of the present invention, the intelligent power switch device further includes a current detection unit that detects a current flowing between the lead frame and the external output terminal, and the determination unit includes: based on the current at which the current detection unit detects, it is determined whether the overcurrent is hand stage you output the result of the judgment, whether said control means, in an overcurrent output from the determination unit The gist of the present invention is that the signal input unit is provided with an on / off signal corresponding to the determination result.

請求項３に記載の発明は、請求項１又は２に記載のインテリジェントパワースイッチ装置において、外部信号発生機器からの外部信号を入力する外部信号入力端子を備え、前記制御手段は、前記外部信号入力端子から入力された前記外部信号に応じたオンオフ信号を前記信号入力部に対して付与する手段であることを要旨とする。 The invention according to claim 3 is the intelligent power switch device according to claim 1 or 2 , further comprising an external signal input terminal for inputting an external signal from an external signal generating device, wherein the control means is configured to input the external signal. The gist is that the signal input unit is provided with an on / off signal corresponding to the external signal input from a terminal.

本発明によれば、インテリジェントパワースイッチを、バッテリ電源に対して直接固定することができ、組み付け工数の簡略化と短縮化とを図ることができる。また、バッテリ電源から供給される電流の限流制御をインテリジェントパワースイッチにて行うことができ、多連ヒューズのように、電流の遮断の度に交換作業等を行う必要がないので、メンテナンスの手間を軽減させることができる。   According to the present invention, the intelligent power switch can be directly fixed to the battery power source, and the number of assembling steps can be simplified and shortened. In addition, current limiting control of the current supplied from the battery power supply can be performed with an intelligent power switch, and there is no need to perform replacement work every time the current is interrupted as in the case of multiple fuses. Can be reduced.

（第１の実施形態）
以下、本発明を具体化した一実施形態を図１〜図６に従って説明する。
図１は、本実施形態におけるインテリジェントパワースイッチ装置としてのバッテリ直付けＩＰＳ１１の全体像を示す部分破断斜視図を示している。図２は同じくバッテリ直付けＩＰＳ１１の分解斜視図を、図３は同じくバッテリ直付けＩＰＳ１１の要部拡大斜視図を示している。 (First embodiment)
Hereinafter, an embodiment embodying the present invention will be described with reference to FIGS.
FIG. 1 is a partially broken perspective view showing an overall image of a battery direct-attached IPS 11 as an intelligent power switch device in the present embodiment. 2 is an exploded perspective view of the battery direct-attached IPS 11, and FIG. 3 is an enlarged perspective view of a main part of the battery direct-attached IPS 11.

図１に示すように、バッテリ直付けＩＰＳ１１は、スイッチ部１２、第１の樹脂モールド部１４、第２の樹脂モールド部１５を備える。そして、図１及び図２に示すように、スイッチ部１２は、リードフレーム１８、複数の外部出力端子２０、制御手段としての制御基板２１を備える。リードフレーム１８は、本実施形態では、長方形の板状に形成されており、その一側面には、複数のＭＯＳ ＦＥＴ２２が半田付けにより固定されている。なお、本実施形態では、４個のＭＯＳ ＦＥＴ２２がリードフレーム１８の長手方向に沿って配置されている。前記ＭＯＳ ＦＥＴ２２はスイッチング素子に相当する。   As shown in FIG. 1, the battery direct attachment IPS 11 includes a switch unit 12, a first resin mold unit 14, and a second resin mold unit 15. As shown in FIGS. 1 and 2, the switch unit 12 includes a lead frame 18, a plurality of external output terminals 20, and a control board 21 as control means. In this embodiment, the lead frame 18 is formed in a rectangular plate shape, and a plurality of MOS FETs 22 are fixed to one side surface thereof by soldering. In the present embodiment, four MOS FETs 22 are arranged along the longitudinal direction of the lead frame 18. The MOS FET 22 corresponds to a switching element.

なお、以下、各ＭＯＳ ＦＥＴ２２を区別するために、それぞれ、第１半導体リレーＴＲ１〜第４半導体リレーＴＲ４とすることがある。これら、第１半導体リレーＴＲ１〜第４半導体リレーＴＲ４は制御部２３を構成する（図５参照）。また、前記ＭＯＳ ＦＥＴ２２のドレインＤは、リードフレーム１８に相対する側面に設けられており、リードフレーム１８に電気的に接続されている。   Hereinafter, in order to distinguish the MOS FETs 22, the first semiconductor relay TR <b> 1 to the fourth semiconductor relay TR <b> 4 may be used. The first semiconductor relay TR1 to the fourth semiconductor relay TR4 constitute a control unit 23 (see FIG. 5). The drain D of the MOS FET 22 is provided on the side surface facing the lead frame 18 and is electrically connected to the lead frame 18.

そして、リードフレーム１８の上縁からは、バッテリ接続端子としてのバスバー２４が一体となるように延設されており、このバスバー２４は、リードフレーム１８に対して直角をなすように、かつ、リードフレーム１８の他側面側に向かって延出するようにして形成されている。また、バスバー２４の先端部の中央には、孔２５が貫通形成されている。   A bus bar 24 as a battery connection terminal is extended from the upper edge of the lead frame 18 so that the bus bar 24 is perpendicular to the lead frame 18 and leads. It is formed so as to extend toward the other side surface of the frame 18. A hole 25 is formed through the center of the front end of the bus bar 24.

複数の外部出力端子２０は、細板状に形成されており、前記リードフレーム１８と平行となるようにして、リードフレーム１８の下側の離間した位置において設けられている。そして、複数の外部出力端子２０は、その基端部が、前記リードフレーム１８の各ＭＯＳ
ＦＥＴ２２に対してそれぞれ相対するようにして、並列するようにして配置されている。また、ＭＯＳ ＦＥＴ２２のソースＳは、複数の外部出力端子２０の基端部に対してボンディングワイヤ２７を介して電気的に接続されている。 The plurality of external output terminals 20 are formed in a thin plate shape, and are provided at spaced positions on the lower side of the lead frame 18 so as to be parallel to the lead frame 18. The plurality of external output terminals 20 have the base end portion of each MOS of the lead frame 18.
The FETs 22 are arranged in parallel so as to face each other. The source S of the MOS FET 22 is electrically connected to the base end portions of the plurality of external output terminals 20 via bonding wires 27.

なお、図３に示すように、各外部出力端子２０の基端部において、ボンディングワイヤ２７の接続箇所よりも先端寄りの位置には、Ｌ字状に側部から切り込みが形成されることにより、幅狭部２９が形成されている。なお、以下、幅狭部２９を、各ＭＯＳ ＦＥＴ２２に対応して、順に、第１電流センサＦ１〜第４電流センサＦ４ということがある。そして、第１電流センサＦ１〜第４電流センサＦ４は検出部３０（図５参照）を構成する。   In addition, as shown in FIG. 3, at the base end portion of each external output terminal 20, an L-shaped cut is formed from the side portion at a position closer to the distal end than the connection portion of the bonding wire 27. A narrow portion 29 is formed. Hereinafter, the narrow portion 29 may be referred to as a first current sensor F1 to a fourth current sensor F4 in order corresponding to each MOS FET 22. The first current sensor F1 to the fourth current sensor F4 constitute a detection unit 30 (see FIG. 5).

また、各幅狭部２９の入力端側（外部出力端子２０の接続部側であって、プラス側端子）は、前記制御基板２１の「＋Ｓ１」〜「＋Ｓ４」の入力接続ターミナルに接続されている。さらに、各幅狭部２９の出力端側（マイナス側端子）は、制御基板２１の「−Ｓ１」〜「−Ｓ４」の入力接続ターミナルに接続されている。以上のようにして、バスバー２４と一体となっているリードフレーム１８と、外部出力端子２０とによって、大電流が流れるパワー回路の一部が構成されている。   Also, the input end side of each narrow portion 29 (the connection side of the external output terminal 20 and the plus side terminal) is connected to the input connection terminals “+ S1” to “+ S4” of the control board 21. Yes. Further, the output end side (minus side terminal) of each narrow portion 29 is connected to the input connection terminals “−S1” to “−S4” of the control board 21. As described above, the lead frame 18 integrated with the bus bar 24 and the external output terminal 20 constitute a part of a power circuit through which a large current flows.

また、前記ＭＯＳ ＦＥＴ２２のドレインＤはスイッチング素子の入力部、ソースＳはスイッチング素子の出力部に相当する。
図１及び図２に示すように、制御基板２１は、本実施形態では、長方形の板状に形成されており、前記リードフレーム１８の一側面側において、リードフレーム１８と平行になるようにして配置されている。そして、制御基板２１には、制御回路としての制御ＩＣ３１が搭載されている。また、制御基板２１の上端側には、複数の入力接続ターミナルが設けられている。 The drain D of the MOS FET 22 corresponds to the input part of the switching element, and the source S corresponds to the output part of the switching element.
As shown in FIGS. 1 and 2, the control board 21 is formed in a rectangular plate shape in the present embodiment, and is parallel to the lead frame 18 on one side of the lead frame 18. Has been placed. A control IC 31 as a control circuit is mounted on the control board 21. A plurality of input connection terminals are provided on the upper end side of the control board 21.

本実施形態では、前記入力接続ターミナルには、符号を「＋Ｓ１」〜「＋Ｓ４」及び「−Ｓ１」〜「−Ｓ４」を付す。なお、図３には、各ターミナルのうち、一部のみを図示している。   In the present embodiment, the input connection terminals are denoted by “+ S1” to “+ S4” and “−S1” to “−S4”. FIG. 3 shows only a part of each terminal.

さらに、図３に示すように、制御基板２１の上端側には、「ＭＯＳ１」端子〜「ＭＯＳ４」端子が形成されている。そして、「ＭＯＳ１」端子〜「ＭＯＳ４」端子は、ボンディングワイヤ３２を介して前記ＭＯＳ ＦＥＴ（半導体リレー）２２のゲートＧに接続されている。なお、ゲートＧは、スイッチング素子の信号入力部に相当する。   Further, as shown in FIG. 3, “MOS1” to “MOS4” terminals are formed on the upper end side of the control board 21. The “MOS1” terminal to “MOS4” terminal are connected to the gate G of the MOS FET (semiconductor relay) 22 via the bonding wire 32. The gate G corresponds to a signal input portion of the switching element.

また、制御基板２１の下端側には、「ＳＷ１」端子〜「ＳＷ３」端子等が形成されている。そして、図２に示すように、「ＳＷ１」端子〜「ＳＷ３」端子等には、それぞれ外部接続端子３３が接続されている。そして、「ＳＷ１」端子〜「ＳＷ３」端子等に接続された外部接続端子３３は制御基板２１の信号端子に相当する。   Further, on the lower end side of the control board 21, “SW1” terminal to “SW3” terminal and the like are formed. As shown in FIG. 2, the external connection terminal 33 is connected to each of the “SW1” to “SW3” terminals. The external connection terminal 33 connected to the “SW1” terminal to the “SW3” terminal or the like corresponds to the signal terminal of the control board 21.

なお、外部接続端子３３は、細板状に形成され、前記外部出力端子２０と平行となるように並んで配置されている。また、制御基板２１は、前記リードフレーム１８と相対する面に、図示しない電力入力端子が形成され、この電力入力端子を介して、リードフレーム１８と電気的に接続されている。   The external connection terminals 33 are formed in a thin plate shape and are arranged side by side so as to be parallel to the external output terminals 20. The control board 21 has a power input terminal (not shown) formed on a surface facing the lead frame 18, and is electrically connected to the lead frame 18 through the power input terminal.

図１に示すように、第１及び第２の樹脂モールド部１４，１５は、本実施形態においては、それぞれ、略直方体形状に形成されている。そして、バッテリ直付けＩＰＳ１１は、第２の樹脂モールド部１５に対して前記スイッチ部１２を重ね合わされた状態で、第１の樹脂モールド部１４をモールド成型することによって、形成される。そして、これにより、スイッチ部１２は、第１の樹脂モールド部１４内において固定される。なお、図１に示すように、このバッテリ直付けＩＰＳ１１は、外部出力端子２０、バスバー２４、外部接続端子３３が、外部に露出するようにして、第１の樹脂モールド部１４がモールド成型される。   As shown in FIG. 1, the 1st and 2nd resin mold parts 14 and 15 are each formed in the substantially rectangular parallelepiped shape in this embodiment. The battery direct attachment IPS 11 is formed by molding the first resin mold part 14 in a state where the switch part 12 is superimposed on the second resin mold part 15. Thereby, the switch part 12 is fixed in the first resin mold part 14. As shown in FIG. 1, in the battery direct attachment IPS 11, the first resin mold portion 14 is molded such that the external output terminal 20, the bus bar 24, and the external connection terminal 33 are exposed to the outside. .

そして、以上のように構成されたバッテリ直付けＩＰＳ１１は、図４に示すように、バスバー２４の孔２５に、バッテリ電源３５のバッテリターミナルとしてのプラスターミナル３７を貫挿させて固定することにより、固定されるようになっている。なお、このとき、バッテリ直付けＩＰＳ１１は、バッテリ電源３５の側壁に沿って少しの間隔を隔てた状態にて、直付けの状態で固定される。そして、この状態で、バッテリ直付けＩＰＳ１１は、その外部出力端子２０及び外部接続端子３３が、図示しないコネクタに接続されることで、同コネクタを介して他の回路に対して電力を供給したり、信号を入力したりするようになっている。   And, as shown in FIG. 4, the battery direct-attached IPS 11 configured as described above is inserted and fixed in the hole 25 of the bus bar 24 by inserting a plus terminal 37 as a battery terminal of the battery power supply 35. It is supposed to be fixed. At this time, the battery direct attachment IPS 11 is fixed in a direct attachment state with a slight gap along the side wall of the battery power supply 35. In this state, the battery direct-attached IPS 11 supplies power to other circuits through the connector by connecting the external output terminal 20 and the external connection terminal 33 to a connector (not shown). , Input signals.

次に、バッテリ直付けＩＰＳ１１の回路構成について、図５及び図６に従って説明する。
本実施形態におけるバッテリ直付けＩＰＳ１１は、車両に設けられているものとする。そして、図５に示すように、バッテリ直付けＩＰＳ１１は、前記バッテリ電源３５のプラスターミナル３７と、＋Ｂ回路３８、ＡＣＣ回路３９、ＩＧ１回路４０、ＩＧ２回路４１との間に設けられているものとする。 Next, the circuit configuration of the battery direct attachment IPS 11 will be described with reference to FIGS. 5 and 6.
It is assumed that the battery direct-attached IPS 11 in this embodiment is provided in a vehicle. As shown in FIG. 5, the battery direct-attached IPS 11 is provided between the plus terminal 37 of the battery power source 35 and the + B circuit 38, the ACC circuit 39, the IG1 circuit 40, and the IG2 circuit 41. To do.

＋Ｂ回路３８は、例えば、ストップランプやテールランプ、エアバック等のように、車両のエンジン（図示しない）が動作されていない状態において動作される装置を駆動制御するための回路である。そして、＋Ｂ回路３８の一方の端子は、前記検出部３０における第１電流センサＦ１のマイナス端子に対して接続され、他方の端子は接地されている。すなわち、＋Ｂ回路３８は、第１半導体リレーＴＲ１、第１電流センサＦ１を介してバッテリ電源３５から電流が供給されるようになっている。   The + B circuit 38 is a circuit for driving and controlling a device that is operated in a state where the vehicle engine (not shown) is not operated, such as a stop lamp, a tail lamp, and an air bag. One terminal of the + B circuit 38 is connected to the negative terminal of the first current sensor F1 in the detection unit 30, and the other terminal is grounded. That is, the + B circuit 38 is supplied with current from the battery power source 35 via the first semiconductor relay TR1 and the first current sensor F1.

また、ＡＣＣ回路３９は、例えば、シガーライターやラジオといった装置を駆動制御するための回路である。そして、ＡＣＣ回路３９の一方の端子は、前記検出部３０における
第２電流センサＦ２のマイナス端子に対して接続され、他方の端子は接地されている。すなわち、ＡＣＣ回路３９は、第２半導体リレーＴＲ２、第２電流センサＦ２を介してバッテリ電源３５から電流が供給されるようになっている。 The ACC circuit 39 is a circuit for driving and controlling a device such as a cigarette lighter or a radio. One terminal of the ACC circuit 39 is connected to the negative terminal of the second current sensor F2 in the detection unit 30, and the other terminal is grounded. That is, the ACC circuit 39 is supplied with current from the battery power source 35 via the second semiconductor relay TR2 and the second current sensor F2.

さらに、ＩＧ１回路４０は、例えば、ターンやワイパ等の装置を駆動制御するための回路である。そして、ＩＧ１回路４０の一方の端子は、前記検出部３０における第３電流センサＦ３のマイナス端子に対して接続され、他方の端子は接地されている。すなわち、ＩＧ１回路４０は、第３半導体リレーＴＲ３、第３電流センサＦ３を介してバッテリ電源３５から電流が供給されるようになっている。   Further, the IG1 circuit 40 is a circuit for driving and controlling devices such as a turn and a wiper. One terminal of the IG1 circuit 40 is connected to the negative terminal of the third current sensor F3 in the detection unit 30, and the other terminal is grounded. That is, the IG1 circuit 40 is supplied with current from the battery power supply 35 via the third semiconductor relay TR3 and the third current sensor F3.

さらにまた、ＩＧ２回路４１は、例えば、インジェクタ等の装置を駆動制御するための回路である。そして、ＩＧ２回路４１の一方の端子は、前記検出部３０における第４電流センサＦ４のマイナス端子に対して接続され、他方の端子は接地されている。すなわち、ＩＧ２回路４１は、第４半導体リレーＴＲ４、第４電流センサＦ４を介してバッテリ電源３５から電流が供給されるようになっている。   Furthermore, the IG2 circuit 41 is a circuit for driving and controlling a device such as an injector, for example. One terminal of the IG2 circuit 41 is connected to the negative terminal of the fourth current sensor F4 in the detection unit 30, and the other terminal is grounded. That is, the IG2 circuit 41 is supplied with current from the battery power source 35 via the fourth semiconductor relay TR4 and the fourth current sensor F4.

なお、上記の＋Ｂ回路３８、ＡＣＣ回路３９、ＩＧ１回路４０、ＩＧ２回路４１のそれぞれによって駆動される装置の組み合わせは、上記に限定されるものではなく、その他の組み合わせであってももちろんよい。   The combination of devices driven by each of the + B circuit 38, the ACC circuit 39, the IG1 circuit 40, and the IG2 circuit 41 is not limited to the above, and other combinations may be used.

また、本実施形態におけるバッテリ直付けＩＰＳ１１は、外部接続端子３３を介して、ＡＣＣスイッチ４３、ＩＧ１スイッチ４４、ＩＧ２スイッチ４５に対して接続されている。なお、ＡＣＣスイッチ４３、ＩＧ１スイッチ４４、ＩＧ２スイッチ４５は、車両室内等に設けられているロータリスイッチ（図示しない）によって構成されている。ロータリスイッチに対してキー（図示しない）が装着され回動されることにより、その回動位置に基づいて、各スイッチ４３〜４５から前記外部接続端子３３に対して、それぞれ、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号が出力されるようになっている。   The battery direct-attached IPS 11 in this embodiment is connected to the ACC switch 43, the IG1 switch 44, and the IG2 switch 45 via the external connection terminal 33. In addition, the ACC switch 43, the IG1 switch 44, and the IG2 switch 45 are configured by a rotary switch (not shown) provided in the vehicle compartment. When a key (not shown) is attached to the rotary switch and rotated, based on the rotation position, an ACC on signal, IG1 is transmitted from each switch 43 to 45 to the external connection terminal 33, respectively. An ON signal and an IG2 ON signal are output.

なお、バッテリ直付けＩＰＳ１１は、スイッチ部１２の前記検出部３０、前記制御部２３及び制御基板２１に実装された制御ＩＣ３１から構成されている。そして、検出部３０は前述した通り、第１〜第４電流センサ（本実施形態ではいずれもヒューズ機能付きセンサ）Ｆ１〜Ｆ４を備えている。   The battery direct attachment IPS 11 includes the detection unit 30 of the switch unit 12, the control unit 23, and a control IC 31 mounted on the control board 21. And as above-mentioned, the detection part 30 is equipped with the 1st-4th current sensor (all are sensors with a fuse function in this embodiment) F1-F4.

また、制御部２３は、前記第１半導体リレーＴＲ１〜第４半導体リレーＴＲ４を備えている。そして、前記バッテリ電源３５のプラスターミナル３７と、＋Ｂ回路３８との間には、第１半導体リレーＴＲ１と第１電流センサＦ１が直列に接続されている。また、プラスターミナル３７とＡＣＣ回路３９との間には第２半導体リレーＴＲ２と第２電流センサＦ２が直列に接続されている。さらに、プラスターミナル３７とＩＧ１回路４０との間には第３半導体リレーＴＲ３と第３電流センサＦ３が直列に接続されている。さらに又、プラスターミナル３７とＩＧ２回路４１との間には第４半導体リレーＴＲ４と第４電流センサＦ４が直列に接続されている。   The control unit 23 includes the first semiconductor relay TR1 to the fourth semiconductor relay TR4. A first semiconductor relay TR1 and a first current sensor F1 are connected in series between the positive terminal 37 of the battery power source 35 and the + B circuit 38. A second semiconductor relay TR2 and a second current sensor F2 are connected in series between the plus terminal 37 and the ACC circuit 39. Further, a third semiconductor relay TR3 and a third current sensor F3 are connected in series between the plus terminal 37 and the IG1 circuit 40. Furthermore, a fourth semiconductor relay TR4 and a fourth current sensor F4 are connected in series between the plus terminal 37 and the IG2 circuit 41.

各半導体リレーＴＲ１〜ＴＲ４のゲートＧは、それぞれ前記制御基板２１の「ＭＯＳ１」端子〜「ＭＯＳ４」端子に接続されている。また、各電流センサＦ１〜Ｆ４のプラス側端子は、それぞれ制御基板２１の「＋Ｓ１」端子〜「＋Ｓ４」端子に対して電気的に接続されている。さらに、各マイナス側端子はそれぞれ「−Ｓ１」端子〜「−Ｓ４」端子に対して電気的に接続されている。   The gates G of the semiconductor relays TR1 to TR4 are connected to the “MOS1” terminal to the “MOS4” terminal of the control board 21, respectively. The positive terminals of the current sensors F1 to F4 are electrically connected to the “+ S1” terminal to the “+ S4” terminal of the control board 21, respectively. Further, each minus side terminal is electrically connected to the “−S1” terminal to the “−S4” terminal.

なお、バッテリ電源３５のプラスターミナル３７は制御基板２１の「＋Ｂ」端子に接続され、バッテリ電源３５のマイナス端子（図５ではグラウンドの図記号で図示）は制御基
板２１の「ＧＮＤ」端子に接続されている。 The positive terminal 37 of the battery power supply 35 is connected to the “+ B” terminal of the control board 21, and the negative terminal (shown by a ground symbol in FIG. 5) of the battery power supply 35 is connected to the “GND” terminal of the control board 21. Has been.

次に、図６を用いて制御ＩＣ３１について説明する。
制御ＩＣ３１は、電源回路５１、電流検出手段としての電流モニタ回路５２、判断手段としての異常検出判断回路５３、ＭＯＳドライバ回路５４、外部スイッチ入力回路５５、リセット回路５６を備え、各回路５１〜５６を含めた全体がワンチップ化（カスタムＩＣ）されて構成されている。 Next, the control IC 31 will be described with reference to FIG.
The control IC 31 includes a power supply circuit 51, a current monitor circuit 52 as current detection means, an abnormality detection determination circuit 53 as determination means, a MOS driver circuit 54, an external switch input circuit 55, and a reset circuit 56. The whole including the one is made into one chip (custom IC).

電源回路５１は「＋Ｂ」端子に接続され、前記バッテリ電源３５からの電力を各回路５２〜５６に供給し、その電力に基づいて各回路５２〜５６を作動させるためのものである。電流モニタ回路５２は、「＋Ｓ１」端子〜「＋Ｓ４」端子、「−Ｓ１」端子〜「−Ｓ４」端子に接続され、前記各電流センサＦ１〜Ｆ４毎に差動増幅回路を備えている。各差動増幅回路は、それぞれに対応する各電流センサＦ１〜Ｆ４の両端（そのプラス側端子とマイナス側端子）からそれぞれの部位の電位を所定の時間間隔で入力し、それらの差、すなわち、電流センサ両端部間の電位差を増幅し、それを電圧信号として各電流センサＦ１〜Ｆ４毎に異常検出判断回路５３に出力する。   The power supply circuit 51 is connected to the “+ B” terminal, supplies power from the battery power supply 35 to the circuits 52 to 56, and operates the circuits 52 to 56 based on the power. The current monitor circuit 52 is connected to the “+ S1” terminal to the “+ S4” terminal and the “−S1” terminal to the “−S4” terminal, and includes a differential amplifier circuit for each of the current sensors F1 to F4. Each differential amplifier circuit receives the potential of each part from both ends (the positive side terminal and the negative side terminal) of each of the current sensors F1 to F4 corresponding to each of them, and the difference between them, that is, The potential difference between both ends of the current sensor is amplified and output as a voltage signal to the abnormality detection determination circuit 53 for each of the current sensors F1 to F4.

なお、各電圧信号は、それぞれ電流センサＦ１〜Ｆ４自身のインピーダンスと電流センサＦ１〜Ｆ４に流れる電流の電流値、及び差動増幅回路の増幅率により決定され、詳しくは電流値と比例関係にあるため、この電圧信号の大きさを知ることで電流値の大きさを知ることができる。   Each voltage signal is determined by the impedance of each of the current sensors F1 to F4, the current value of the current flowing through the current sensors F1 to F4, and the amplification factor of the differential amplifier circuit, and is in detail proportional to the current value. Therefore, the magnitude of the current value can be known by knowing the magnitude of the voltage signal.

異常検出判断回路５３は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ、さらに各電流センサＦ１〜Ｆ４毎に比較回路を備えている。各比較回路は、それぞれに対応する前記電圧信号が、レアショート判定を行うための所定の電圧閾値よりも大きいか否かを比較し、その比較結果をＣＰＵにそれぞれ出力する。そして、ＣＰＵは、比較回路からの比較結果を入力すると、ＲＯＭに格納された「異常電流検出判断制御プログラム」に従って、比較結果に基づいて、各電流センサＦ１〜Ｆ４に流れる電流の特性値を推測し、推測した電流の特性値が、予めＲＯＭに記憶した基準特性値よりも大きいか否かの判断を行う。そして、ＣＰＵは各電流センサＦ１〜Ｆ４毎の判断結果をＭＯＳドライバ回路５４に出力する。   The abnormality detection determination circuit 53 includes a CPU, a ROM, a RAM (not shown), and a comparison circuit for each of the current sensors F1 to F4. Each comparison circuit compares whether or not the corresponding voltage signal is larger than a predetermined voltage threshold value for performing the rare short determination, and outputs the comparison result to the CPU. When the CPU inputs the comparison result from the comparison circuit, the CPU estimates the characteristic value of the current flowing through each of the current sensors F1 to F4 based on the comparison result according to the “abnormal current detection determination control program” stored in the ROM. Then, it is determined whether or not the estimated current characteristic value is larger than the reference characteristic value stored in advance in the ROM. Then, the CPU outputs a determination result for each of the current sensors F <b> 1 to F <b> 4 to the MOS driver circuit 54.

すなわち、電流センサＦ１〜Ｆ４に流れる電流の特性値が、前記基準特性値以下の場合（正常時）には、ＣＰＵは、ＭＯＳドライバ回路５４に正常判断結果を出力する。一方、電流センサＦ１〜Ｆ４に流れる電流の特性値が、前記基準特性値よりも大きい場合（異常時）には、ＣＰＵはＭＯＳドライバ回路５４にその異常判断結果を出力する。   That is, when the characteristic value of the current flowing through the current sensors F1 to F4 is equal to or less than the reference characteristic value (normal), the CPU outputs a normal determination result to the MOS driver circuit 54. On the other hand, when the characteristic value of the current flowing through the current sensors F1 to F4 is larger than the reference characteristic value (at the time of abnormality), the CPU outputs the abnormality determination result to the MOS driver circuit 54.

本実施形態における特性値とは、各電流センサＦ１〜Ｆ４に流れる電流の電流値の大きさ、その電流値の大きさが異常レベルである場合における異常レベル継続時間、電流値の大きさが異常レベルである場合における所定時間当たりのオン時間の割合（ＤＵＴＹ比）をいう。また本実施形態における特性値は、電流値の大きさが異常レベルである場合における所定時間当たりの異常レベル通過回数についてもいう。   The characteristic values in the present embodiment are the magnitude of the current value of the current flowing through each of the current sensors F1 to F4, the abnormal level duration when the magnitude of the current value is an abnormal level, and the magnitude of the current value is abnormal. This is the ratio (DUTY ratio) of the on time per predetermined time in the case of the level. The characteristic value in the present embodiment also refers to the number of times of abnormal level passage per predetermined time when the magnitude of the current value is an abnormal level.

ＭＯＳドライバ回路５４は外部スイッチ入力回路５５を介して、前記「ＳＷ１」端子〜「ＳＷ３」端子に接続されている。そして、ＭＯＳドライバ回路５４は、これら「ＳＷ１」端子〜「ＳＷ３」端子を介して、前記ＡＣＣスイッチ４３、ＩＧ１スイッチ４４、ＩＧ２スイッチ４５（図５参照）から、それぞれ、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号を入力する。   The MOS driver circuit 54 is connected to the “SW1” to “SW3” terminals via an external switch input circuit 55. The MOS driver circuit 54 receives the ACC on signal and the IG1 on signal from the ACC switch 43, IG1 switch 44, and IG2 switch 45 (see FIG. 5) via these “SW1” to “SW3” terminals, respectively. , IG2 ON signal is input.

また、ＭＯＳドライバ回路５４は、「ＭＯＳ１」端子〜「ＭＯＳ４」端子に接続され、「ＭＯＳ１」端子〜「ＭＯＳ４」端子はそれぞれ対応する各半導体リレーＴＲ１〜ＴＲ４のゲートＧに電気的に接続されている。ＭＯＳドライバ回路５４は、外部スイッチ入力回路５５からのモード判定結果に基づいて各半導体リレーＴＲ１〜ＴＲ４を駆動制御する。 The MOS driver circuit 54 is connected to the “MOS1” terminal to the “MOS4” terminal, and the “MOS1” terminal to the “MOS4” terminal are electrically connected to the gates G of the corresponding semiconductor relays TR1 to TR4, respectively. Yes. MOS driver circuit 54 controls driving each semiconductor relay TR1~TR4 based on the mode determination result from the external switch input circuit 55.

そして、ＭＯＳドライバ回路５４は、ＡＣＣスイッチ４３からＡＣＣオン信号を入力すると、「ＭＯＳ２」端子に駆動許可信号を出力する。すると、この駆動許可信号に基づいて、前記半導体リレーＴＲ２がオンし、ＡＣＣ回路３９（図５参照）へと電流が供給される。また、ＭＯＳドライバ回路５４は、ＡＣＣスイッチ４３からＡＣＣオン信号の入力のないときには、「ＭＯＳ２」端子に駆動停止信号を出力する。すると、この駆動停止信号に基づいて、半導体リレーＴＲ２がオフし、ＡＣＣ回路３９への電流供給が遮断される。   When the ACC on signal is input from the ACC switch 43, the MOS driver circuit 54 outputs a drive permission signal to the “MOS2” terminal. Then, based on this drive permission signal, the semiconductor relay TR2 is turned on, and current is supplied to the ACC circuit 39 (see FIG. 5). Also, the MOS driver circuit 54 outputs a drive stop signal to the “MOS2” terminal when no ACC ON signal is input from the ACC switch 43. Then, based on this drive stop signal, the semiconductor relay TR2 is turned off, and the current supply to the ACC circuit 39 is interrupted.

また、ＭＯＳドライバ回路５４は、ＩＧ１スイッチ４４からＩＧ１オン信号を入力すると、「ＭＯＳ３」端子に駆動許可信号を出力する。すると、この駆動許可信号に基づいて、前記半導体リレーＴＲ３がオンし、ＩＧ１回路４０（図５参照）へと電流が供給される。また、ＭＯＳドライバ回路５４は、ＩＧ１スイッチ４４からＩＧ１オン信号の入力のないときには、「ＭＯＳ３」端子に駆動停止信号を出力する。すると、この駆動停止信号に基づいて、半導体リレーＴＲ３がオフし、ＩＧ１回路４０への電流供給が遮断される。   Further, when the IG1 ON signal is input from the IG1 switch 44, the MOS driver circuit 54 outputs a drive permission signal to the “MOS3” terminal. Then, based on this drive permission signal, the semiconductor relay TR3 is turned on, and a current is supplied to the IG1 circuit 40 (see FIG. 5). Further, the MOS driver circuit 54 outputs a drive stop signal to the “MOS3” terminal when no IG1 ON signal is input from the IG1 switch 44. Then, based on this drive stop signal, the semiconductor relay TR3 is turned off, and the current supply to the IG1 circuit 40 is interrupted.

さらに、ＭＯＳドライバ回路５４は、ＩＧ２スイッチ４５からＩＧ２オン信号を入力すると、「ＭＯＳ４」端子に駆動許可信号を出力する。すると、この駆動許可信号に基づいて、前記半導体リレーＴＲ４がオンし、ＩＧ２回路４１（図５参照）へと電流が供給される。また、ＭＯＳドライバ回路５４は、ＩＧ２スイッチ４５からＩＧ２オン信号の入力のないときには、「ＭＯＳ４」端子に駆動停止信号を出力する。すると、この駆動停止信号に基づいて、半導体リレーＴＲ４がオフし、ＩＧ２回路４１への電流供給が遮断される。   Further, when the IG2 on signal is input from the IG2 switch 45, the MOS driver circuit 54 outputs a drive permission signal to the “MOS4” terminal. Then, based on this drive permission signal, the semiconductor relay TR4 is turned on, and a current is supplied to the IG2 circuit 41 (see FIG. 5). Further, the MOS driver circuit 54 outputs a drive stop signal to the “MOS4” terminal when no IG2 ON signal is input from the IG2 switch 45. Then, based on this drive stop signal, the semiconductor relay TR4 is turned off, and the current supply to the IG2 circuit 41 is interrupted.

さらにまた、ＭＯＳドライバ回路５４は、前記各スイッチ４３〜４５のオン信号の入力に関係なく、「ＭＯＳ１」端子に駆動許可信号を出力する。すると、この駆動許可信号に基づいて、前記半導体リレーＴＲ１がオンし、＋Ｂ回路３８へと電流が供給される。   Furthermore, the MOS driver circuit 54 outputs a drive permission signal to the “MOS1” terminal regardless of the input of the ON signals of the switches 43 to 45. Then, based on this drive permission signal, the semiconductor relay TR 1 is turned on, and a current is supplied to the + B circuit 38.

そして、さらに、ＭＯＳドライバ回路５４は、前記異常検出判断回路５３の正常判断結果及び異常判断結果に基づいて各半導体リレーＴＲ１〜ＴＲ４を駆動制御する。すなわち、ＭＯＳドライバ回路５４は、各半導体リレーＴＲ１〜ＴＲ４がオンされている場合において、正常判断結果を入力した場合には、各半導体リレーＴＲ１〜ＴＲ４をオン状態に維持する。また、ＭＯＳドライバ回路５４は、各半導体リレーＴＲ１〜ＴＲ４がオンされている場合において、異常判断結果を入力した場合には、その異常を検出した電流センサＦ１〜Ｆ４に対応する半導体リレーＴＲ１〜ＴＲ４をオフさせる。つまり、半導体リレーＴＲ１〜ＴＲ４を駆動許可信号に基づいてオンさせても、異常を検出した電流センサＦ１〜Ｆ４に対応する半導体リレーＴＲ１〜ＴＲ４に駆動停止信号を出力してオフさせ電流の供給を遮断させる。   Further, the MOS driver circuit 54 drives and controls each of the semiconductor relays TR1 to TR4 based on the normal determination result and the abnormality determination result of the abnormality detection determination circuit 53. That is, when each semiconductor relay TR1 to TR4 is turned on and the normal determination result is input, the MOS driver circuit 54 maintains each semiconductor relay TR1 to TR4 in the on state. In addition, when each of the semiconductor relays TR1 to TR4 is turned on and the MOS driver circuit 54 inputs an abnormality determination result, the semiconductor relays TR1 to TR4 corresponding to the current sensors F1 to F4 that detected the abnormality. Turn off. That is, even if the semiconductor relays TR1 to TR4 are turned on based on the drive permission signal, a drive stop signal is output to the semiconductor relays TR1 to TR4 corresponding to the current sensors F1 to F4 that detect the abnormality to turn off the current supply. Shut off.

リセット回路５６は、前記外部スイッチ入力回路５５と異常検出判断回路５３との間に設けられている。そして、本実施形態においては、外部スイッチ入力回路５５は、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号のうち、ＩＧ１オン信号のみを入力した場合に、リセット回路５６にＩＧ１オン信号を出力するものとする。リセット回路５６は、外部スイッチ入力回路５５からＩＧ１オン信号を入力すると、異常検出判断回路５３にリセット信号を出力する。異常検出判断回路５３は、リセット信号に応答して、同異常検出判断回路５３の上記判断処理（検出動作）をリセットする。   The reset circuit 56 is provided between the external switch input circuit 55 and the abnormality detection determination circuit 53. In the present embodiment, the external switch input circuit 55 outputs the IG1 on signal to the reset circuit 56 when only the IG1 on signal is input among the ACC on signal, the IG1 on signal, and the IG2 on signal. And When the IG1 ON signal is input from the external switch input circuit 55, the reset circuit 56 outputs a reset signal to the abnormality detection determination circuit 53. The abnormality detection determination circuit 53 resets the determination processing (detection operation) of the abnormality detection determination circuit 53 in response to the reset signal.

なお、本実施形態においては、リセット回路５６は、ＩＧ１オン信号の入力に基づいて、異常検出判断回路５３に対してリセット信号を出力するようにしたが、その他の信号の入力に基づいて、リセット信号を出力するようにしてもよい。   In this embodiment, the reset circuit 56 outputs a reset signal to the abnormality detection determination circuit 53 based on the input of the IG1 ON signal. However, the reset circuit 56 resets based on the input of other signals. A signal may be output.

次に、以上のように構成されたバッテリ直付けＩＰＳ１１の作用について説明する。
まず、図５に示すように、ＭＯＳドライバ回路５４は、前記各スイッチ４３〜４５からの信号の入力の有無にかかわらず、図６に示すように、半導体リレーＴＲ１のゲートＧに駆動許可信号を出力する。従って、図５に示すように、＋Ｂ回路３８には、電流が供給された状態となっている。 Next, the operation of the battery direct attach IPS 11 configured as described above will be described.
First, as shown in FIG. 5, the MOS driver circuit 54 sends a drive permission signal to the gate G of the semiconductor relay TR1, as shown in FIG. 6, regardless of the presence or absence of input of signals from the switches 43 to 45. Output. Therefore, as shown in FIG. 5, a current is supplied to the + B circuit 38.

また、前記各スイッチ４３〜４５から、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号の入力がない場合には、図６に示すように、ＭＯＳドライバ回路５４は、それぞれに対応する各半導体リレーＴＲ２〜ＴＲ４のゲートＧに駆動停止信号を出力することで、それらをオフする。従って、図５に示すように、ＡＣＣ回路３９、ＩＧ１回路４０、ＩＧ２回路４１は、いずれも電流が供給されてない状態とされる。   When no ACC on signal, IG1 on signal, or IG2 on signal is input from each of the switches 43 to 45, as shown in FIG. 6, the MOS driver circuit 54 is connected to each corresponding semiconductor relay TR2. By outputting a drive stop signal to the gate G of .about.TR4, they are turned off. Therefore, as shown in FIG. 5, the ACC circuit 39, the IG1 circuit 40, and the IG2 circuit 41 are all in a state where no current is supplied.

一方、前記各スイッチ４３〜４５から、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号の入力があった場合には、図６に示すように、ＭＯＳドライバ回路５４は、各信号に対応する各半導体リレーＴＲ２〜ＴＲ４のゲートＧに駆動許可信号を出力することで、それらをオンする。従って、図５に示すように、ＡＣＣ回路３９、ＩＧ１回路４０、ＩＧ２回路４１のうち、オン信号の入力のあった回路に対して、電流が供給される状態とされる。   On the other hand, when the ACC on signal, the IG1 on signal, and the IG2 on signal are input from the switches 43 to 45, as shown in FIG. 6, the MOS driver circuit 54 includes each semiconductor corresponding to each signal. By outputting drive permission signals to the gates G of the relays TR2 to TR4, they are turned on. Therefore, as shown in FIG. 5, among the ACC circuit 39, the IG1 circuit 40, and the IG2 circuit 41, a current is supplied to the circuit to which the ON signal is input.

次に、異常検出判断回路５３がレアショート判定を行うことに伴う作用について説明する。
なお、ここでは、各スイッチ４３〜４５から、ＭＯＳドライバ回路５４に対して、ＡＣＣオン信号、ＩＧ１オン信号、ＩＧ２オン信号の入力があり、半導体リレーＴＲ１〜ＴＲ４が全てオンされた状態であることとする。 Next, an operation associated with the abnormality detection determination circuit 53 performing a rare short determination will be described.
Here, the switches 43 to 45 have inputs of the ACC on signal, the IG1 on signal, and the IG2 on signal to the MOS driver circuit 54, and the semiconductor relays TR1 to TR4 are all turned on. And

すると、電流センサＦ１〜Ｆ４には、対応する各回路３８〜４１に対して、各回路３８〜４１の負荷電流に相当する電流が流れる。電流センサＦ１〜Ｆ４はその電流に応じた電流センサ両端部間の電圧を電流モニタ回路５２に入力し増幅し電圧信号として異常検出判断回路５３にそれぞれ出力する。異常検出判断回路５３は、それぞれ電流センサＦ１〜Ｆ４に流れる電流が異常かどうか判断する。ここでは電流センサＦ４に流れる電流の特性値が異常であり、それ以外の電流センサＦ１〜Ｆ３に流れる電流の特性値が正常であることとする。   Then, a current corresponding to the load current of each circuit 38 to 41 flows to each of the corresponding circuits 38 to 41 in the current sensors F1 to F4. The current sensors F1 to F4 input the voltage between both ends of the current sensor corresponding to the current to the current monitor circuit 52, amplify the voltage, and output the amplified voltage signal to the abnormality detection determination circuit 53, respectively. The abnormality detection determination circuit 53 determines whether or not the currents flowing through the current sensors F1 to F4 are abnormal. Here, the characteristic value of the current flowing through the current sensor F4 is abnormal, and the characteristic value of the current flowing through the other current sensors F1 to F3 is normal.

異常検出判断回路５３にて電流センサＦ４に流れる電流の特性値が異常、すなわち、電流センサＦ４に流れる電流がレアショートの異常電流（過電流）であると判断されると、異常検出判断回路５３からＭＯＳドライバ回路５４に対して、電流センサＦ４に対する電流異常判断結果が出力される。すると、ＭＯＳドライバ回路５４は、第４半導体リレーＴＲ４のゲートＧに駆動停止信号を出力し、今まで電流が供給されていたＩＧ２回路４１への電流の供給が停止される。すなわち、レアショートの異常電流が流れているＩＧ２回路４１に対する通電が遮断される。   When the abnormality detection determination circuit 53 determines that the characteristic value of the current flowing through the current sensor F4 is abnormal, that is, the current flowing through the current sensor F4 is a rare short abnormal current (overcurrent), the abnormality detection determination circuit 53 To output a current abnormality determination result for the current sensor F4 to the MOS driver circuit. Then, the MOS driver circuit 54 outputs a drive stop signal to the gate G of the fourth semiconductor relay TR4, and supply of current to the IG2 circuit 41 to which current has been supplied is stopped. That is, the energization to the IG2 circuit 41 in which a rare short abnormal current flows is cut off.

一方、異常検出判断回路５３にて電流センサＦ１〜Ｆ３に流れる電流の特性値が正常、すなわち、それらの電流センサＦ１〜Ｆ３に流れる電流がレアショートの異常電流ではないと判断されると、異常検出判断回路５３からＭＯＳドライバ回路５４に対して、電流正常判断結果が出力される。すると、ＭＯＳドライバ回路５４は、第１〜第３半導体リレーＴＲ１〜ＴＲ３のゲートＧに対して、それぞれ駆動許可信号を出力し、＋Ｂ回路３８、ＡＣＣ回路３９、ＩＧ１回路４０に対して電流が供給された状態が継続される。   On the other hand, when the abnormality detection determination circuit 53 determines that the characteristic values of the currents flowing through the current sensors F1 to F3 are normal, that is, the currents flowing through the current sensors F1 to F3 are not rare short abnormal currents. The current judgment result is output from the detection judgment circuit 53 to the MOS driver circuit 54. Then, the MOS driver circuit 54 outputs drive permission signals to the gates G of the first to third semiconductor relays TR1 to TR3, and supplies current to the + B circuit 38, the ACC circuit 39, and the IG1 circuit 40. The continued state is continued.

なお、この状態で、例えば、ＩＧ２スイッチ４５が一旦オフ操作された後に、ＩＧ２ス
イッチ４５がオン操作されることなどにより、ＭＯＳドライバ回路５４に対して、ＩＧ２オン信号の入力があると、ＭＯＳドライバ回路５４は半導体リレーＴＲ４のゲートＧに対して駆動許可信号を出力する。すると、ＩＧ２回路４１に対して電流が供給されるようになる。そしてこのとき、異常検出判断回路５３においては、電流センサＦ４に流れる電流の特性値が、レアショートの異常であるか否かが判断される。 In this state, for example, when the IG2 switch 45 is turned off and then the IG2 switch 45 is turned on, and the IG2 on signal is input to the MOS driver circuit 54, the MOS driver The circuit 54 outputs a drive permission signal to the gate G of the semiconductor relay TR4. Then, a current is supplied to the IG2 circuit 41. At this time, the abnormality detection determination circuit 53 determines whether or not the characteristic value of the current flowing through the current sensor F4 is a rare short-circuit abnormality.

そして、異常検出判断回路５３において、電流センサＦ４を流れる電流の特性値が、相変わらず異常であると判断されると異常検出判断回路５３からＭＯＳドライバ回路５４に対して電流異常判断結果が再度出力される。すると、ＭＯＳドライバ回路５４から、第４半導体リレーＴＲ４のゲートＧに対して駆動停止信号が出力され、ＩＧ２回路４１に対する通電が再度遮断される。   When the abnormality detection determination circuit 53 determines that the characteristic value of the current flowing through the current sensor F4 is still abnormal, the abnormality detection determination circuit 53 outputs the current abnormality determination result to the MOS driver circuit 54 again. The Then, a drive stop signal is output from the MOS driver circuit 54 to the gate G of the fourth semiconductor relay TR4, and the energization to the IG2 circuit 41 is cut off again.

一方、上記異常に対する所定の処置（例えば、レアショート発生箇所の電線交換等）が実施されることにより、異常検出判断回路５３において、電流センサＦ４を流れる電流の特性値が、正常であると判断されると、異常検出判断回路５３からＭＯＳドライバ回路５４に対して、電流正常判断結果が出力される。すると、ＭＯＳドライバ回路５４から、第４半導体リレーＴＲ４のゲートＧに対して駆動停止信号が出力され、ＩＧ２回路４１に対する通電が維持される。   On the other hand, when a predetermined measure for the abnormality (for example, replacement of a wire at the occurrence of a rare short) is performed, the abnormality detection determination circuit 53 determines that the characteristic value of the current flowing through the current sensor F4 is normal. As a result, the abnormality detection determination circuit 53 outputs a normal current determination result to the MOS driver circuit 54. Then, a drive stop signal is output from the MOS driver circuit 54 to the gate G of the fourth semiconductor relay TR4, and energization to the IG2 circuit 41 is maintained.

上記第１の実施形態によれば、以下のような効果を得ることができる。
（１）上記第１の実施形態では、バッテリ直付けＩＰＳ１１は、バスバー２４が一体に延設されているリードフレーム１８を備え、バスバー２４を介して、バッテリ電源３５のプラスターミナル３７に対して直接固定されるようにした。そして、各回路３８〜４１等に接続可能な外部出力端子２０と、リードフレーム１８との間には、ＭＯＳ ＦＥＴ２２を設けるようにし、制御基板２１からの信号によって、リードフレーム１８と外部出力端子２０との間の電流の限流制御を行うことができるようにした。 According to the first embodiment, the following effects can be obtained.
(1) In the first embodiment, the battery direct-attached IPS 11 includes the lead frame 18 with the bus bar 24 integrally extended, and directly with respect to the plus terminal 37 of the battery power source 35 via the bus bar 24. It was fixed. A MOS FET 22 is provided between the external output terminal 20 that can be connected to the circuits 38 to 41 and the like and the lead frame 18, and the lead frame 18 and the external output terminal 20 are controlled by a signal from the control board 21. Current limit control between the current and current can be performed.

従って、このバッテリ直付けＩＰＳ１１は、バッテリ電源３５に対して直接固定されるので、バッテリ電源３５とバッテリ直付けＩＰＳ１１との間に別の部材を介在させる必要が無く、組み付け工数の簡略化と短縮化を図ることができる。また、バッテリ電源３５と、各回路３８〜４１等へと供給される電流の限流制御をＭＯＳ ＦＥＴ２２にて行うようにしたので、バッテリ電源３５と、各回路３８〜４１等との間の電流を、断続的に遮断したり流したりするように切り換えることができる。従って、多連ヒューズのように、電流の遮断の度に交換作業等を行う必要がないので、メンテナンスの手間を軽減させることができる。   Therefore, since the battery direct-attached IPS 11 is directly fixed to the battery power source 35, it is not necessary to intervene another member between the battery power source 35 and the battery direct-attached IPS 11, and the assembling man-hour is simplified and shortened. Can be achieved. Further, since the current limit control of the current supplied to the battery power source 35 and the circuits 38 to 41 is performed by the MOS FET 22, the current between the battery power source 35 and the circuits 38 to 41 etc. Can be switched off and on intermittently. Therefore, unlike the multiple fuse, it is not necessary to perform replacement work every time the current is interrupted, so that maintenance work can be reduced.

（２）上記第１の実施形態では、バッテリ直付けＩＰＳ１１は、電流センサＦ１〜Ｆ４を備え、各電流センサＦ１〜Ｆ４を流れる電流の電流値の大きさが、レアショートが発生するおそれのある異常レベルとなると、ＭＯＳドライバ回路５４に電流異常判断結果を出力するようにした。そして、レアショートの異常電流が流れている電流センサに対する通電が遮断されるようにした。   (2) In the first embodiment, the battery direct attachment IPS 11 includes the current sensors F1 to F4, and the magnitude of the current value of the current flowing through each of the current sensors F1 to F4 may cause a short circuit. When an abnormal level is reached, a current abnormality determination result is output to the MOS driver circuit 54. Then, the energization to the current sensor in which the rare short abnormal current flows is cut off.

従って、このバッテリ直付けＩＰＳ１１を、バッテリ電源３５に直付けすることにより、レアショートの発生を、バッテリ電源３５の直後の大元で阻止することができるようになる。この結果、レアショート時には、バッテリ電源３５に近いほど車両火災が生じる率が高いものと推測されるが、その発生を大元で阻止することができる。   Therefore, by directly attaching the battery direct-attached IPS 11 to the battery power source 35, the occurrence of a rare short circuit can be prevented at the main source immediately after the battery power source 35. As a result, at the time of a rare short-circuit, it is estimated that the closer to the battery power source 35, the higher the rate at which vehicle fires occur. However, the occurrence can be largely prevented.

（第２の実施形態）
以下、本発明を具体化した第２の実施形態を図７及び図８に従って説明する、なお、第２の実施形態のバッテリ直付けＩＰＳ６１は、第１の実施形態におけるバッテリ直付けＩ
ＰＳ１１の前記スイッチ部１２及びその周辺の構成を一部分変更した構成であるため、同様の部分についてはその詳細な説明を省略する。 (Second Embodiment)
Hereinafter, a second embodiment embodying the present invention will be described with reference to FIGS. 7 and 8. Note that the battery direct attachment IPS 61 of the second embodiment is the battery direct attachment I in the first embodiment.
Since the configuration of the switch section 12 of the PS 11 and its surroundings is partially changed, detailed description of the same portions is omitted.

図７に示すように、本実施形態におけるバッテリ直付けＩＰＳ６１のスイッチ部６２は、制御手段としての制御基板６３上に、第１の実施形態において備えられていた、「ＳＷ１」端子〜「ＳＷ３」端子に加えて、「ＩＧ１」端子、「ＳＷ４」端子等を備えている。そして、これら「ＳＷ１」端子〜「ＳＷ４」端子、「ＩＧ１」端子には、第１の実施形態と同様の外部接続端子３３（図１及び図２参照）が接続されており、外部接続端子３３が制御基板６３の信号端子に相当するようになっている。   As shown in FIG. 7, the switch unit 62 of the battery direct-attached IPS 61 in this embodiment is provided on the control board 63 as the control means in the first embodiment, from the “SW1” terminal to “SW3”. In addition to the terminals, an “IG1” terminal, an “SW4” terminal, and the like are provided. The “SW1” terminal to “SW4” terminal and “IG1” terminal are connected to the same external connection terminal 33 (see FIGS. 1 and 2) as in the first embodiment. Corresponds to the signal terminal of the control board 63.

そして、以上のように構成された本実施形態のバッテリ直付けＩＰＳ６１は、バッテリ電源３５のプラスターミナル３７と、右側ヘッドライトＲＨＬ、左側ヘッドライトＬＨＬとの間に設けられているものとする。 Then, IPS 6 1 attached battery directly according to the present embodiment configured as described above, the positive terminal 37 of the battery power source 35, the right headlight RHL, assumed to be provided between the left headlight LHL .

右側ヘッドライトＲＨＬは、ロウビーム（ＬＯ）側ランプＲＨＬａとハイビーム（ＨＩ）側ランプＲＨＬｂとを備えている。ＬＯ側ランプＲＨＬａの一方の端子は、前記検出部３０における第１電流センサＦ１のマイナス側端子に接続され、他方の端子は接地されている。ＬＯ側ランプＲＨＬａは、第１半導体リレーＴＲ１、第１電流センサＦ１を介してバッテリ電源３５から電流が供給されると点灯する。ＨＩ側ランプＲＨＬｂの一方の端子は検出部３０における第２電流センサＦ２のマイナス側端子に接続され、他方の端子は接地されている。ＨＩ側ランプＲＨＬｂは、第２半導体リレーＴＲ２、第２電流センサＦ２を介してバッテリ電源３５から電流が供給されると点灯する。   The right headlight RHL includes a low beam (LO) side lamp RHLa and a high beam (HI) side lamp RHLb. One terminal of the LO lamp RHLa is connected to the minus terminal of the first current sensor F1 in the detection unit 30, and the other terminal is grounded. The LO lamp RHLa lights up when current is supplied from the battery power source 35 via the first semiconductor relay TR1 and the first current sensor F1. One terminal of the HI-side lamp RHLb is connected to the minus terminal of the second current sensor F2 in the detection unit 30, and the other terminal is grounded. The HI side lamp RHLb is lit when current is supplied from the battery power source 35 via the second semiconductor relay TR2 and the second current sensor F2.

一方、左側ヘッドライトＬＨＬは、ロウビーム（ＬＯ）側ランプＬＨＬａとハイビーム（ＨＩ）側ランプＬＨＬｂとを備えている。ＬＯ側ランプＬＨＬａの一方の端子は検出部３０における第３電流センサＦ３のマイナス側端子に接続され、他方の端子は接地されている。ＬＯ側ランプＬＨＬａは、第３半導体リレーＴＲ３、第３電流センサＦ３を介してバッテリ電源３５から電流が供給されると点灯する。ＨＩ側ランプＬＨＬｂの一方の端子は同じく第４電流センサＦ４のマイナス側端子に接続され、他方の端子は接地されている。ＨＩ側ランプＬＨＬｂは、第４半導体リレーＴＲ４、第４電流センサＦ４を介してバッテリ電源３５から電流が供給されると点灯する。   On the other hand, the left headlight LHL includes a low beam (LO) side lamp LHLa and a high beam (HI) side lamp LHLb. One terminal of the LO lamp LHLa is connected to the minus terminal of the third current sensor F3 in the detection unit 30, and the other terminal is grounded. The LO lamp LHLa is turned on when current is supplied from the battery power source 35 via the third semiconductor relay TR3 and the third current sensor F3. Similarly, one terminal of the HI side lamp LHLb is connected to the minus side terminal of the fourth current sensor F4, and the other terminal is grounded. The HI side lamp LHLb is turned on when current is supplied from the battery power source 35 via the fourth semiconductor relay TR4 and the fourth current sensor F4.

また、本実施形態におけるバッテリ直付けＩＰＳ６１は、外部接続端子３３を介して、ライトコントロールスイッチ部６４、ＩＧスイッチ６５に対して接続されている。
そして、各ヘッドライトＲＨＬ，ＬＨＬは、ライトコントロールスイッチ部６４で設定される、ＯＦＦモード、ＬＯモード、ＨＩモード、ＦＬＳＨモードの各モードに従って点灯制御される。因みに、ＯＦＦモードでは、ＬＯ側ランプＬＨＬａ，ＲＨＬａとＨＩ側ランプＬＨＬｂ，ＲＨＬｂが共に消灯する。ＬＯモードでは、右側及び左側のＬＯ側ランプＬＨＬａ，ＲＨＬａが点灯する。ＨＩモードでは、右側及び左側のＨＩ側ランプＬＨＬｂ，ＲＨＬｂが点灯する。ＦＬＳＨモードでは、ＬＯ側ランプＬＨＬａ，ＲＨＬａとＨＩ側ランプＬＨＬｂ，ＲＨＬｂが点灯する。 Further, the battery direct-attached IPS 61 in the present embodiment is connected to the light control switch unit 64 and the IG switch 65 via the external connection terminal 33.
The headlights RHL and LHL are controlled to be turned on according to the OFF mode, LO mode, HI mode, and FLSH mode set by the light control switch unit 64. Incidentally, in the OFF mode, both the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb are turned off. In the LO mode, the right and left LO lamps LHLa and RHLa are lit. In the HI mode, the right and left HI side lamps LHLb and RHLb are turned on. In the FLSH mode, the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb are turned on.

ＩＧスイッチ６５は、可動接点６５ａが接地され、固定接点６５ｂが制御基板６３の「ＩＧ１」端子に接続されている。そして、可動接点６５ａが固定接点６５ｂに接続されていないとき（例えば、降車に伴ってＩＧスイッチ６５をオフ操作したとき）、「ＩＧ１」端子にＨレベルの電位（「ＩＧ１ ＩＮ」信号（オフ信号））を出力させる。また、可動接点６５ａが固定接点６５ｂに接続されるとき（例えば、乗車に伴ってＩＧスイッチ６５をオン操作したとき）、「ＩＧ１」端子にＬレベルの電位（「ＩＧ１ ＩＮ」信号（オン信号））を出力させる。   In the IG switch 65, the movable contact 65 a is grounded, and the fixed contact 65 b is connected to the “IG1” terminal of the control board 63. When the movable contact 65a is not connected to the fixed contact 65b (for example, when the IG switch 65 is turned off when the vehicle gets off), an “H1” potential (“IG1 IN” signal (off signal) is applied to the “IG1” terminal. )) Is output. Further, when the movable contact 65a is connected to the fixed contact 65b (for example, when the IG switch 65 is turned on when the user gets on the vehicle), the L level potential (“IG1 IN” signal (ON signal) is applied to the “IG1” terminal. ) Is output.

ライトコントロールスイッチ部６４は、複数のスイッチ（ヘッドスイッチ６６、切り換えスイッチ６７、フラッシュスイッチ６８）を備えている。
ヘッドスイッチ６６は、可動接点６６ａ、固定接点６６ｂとからなる。ヘッドスイッチ６６は、可動接点６６ａが接地され、固定接点６６ｂが制御基板６３の「ＳＷ１」端子に接続されている。そして、可動接点６６ａが固定接点６６ｂに対して解放されているとき（ヘッドスイッチ６６がオフ操作されているとき）、「ＳＷ１」端子にＨレベルの電位を出力させる。また、可動接点６６ａが固定接点６６ｂに接続されるとき（ヘッドスイッチ６６がオン操作されたとき）、「ＳＷ１」端子にＬレベルの電位を出力させる。 The light control switch unit 64 includes a plurality of switches (a head switch 66, a changeover switch 67, and a flash switch 68).
The head switch 66 includes a movable contact 66a and a fixed contact 66b. In the head switch 66, the movable contact 66 a is grounded, and the fixed contact 66 b is connected to the “SW 1” terminal of the control board 63. When the movable contact 66a is released from the fixed contact 66b (when the head switch 66 is turned off), an “H” level potential is output to the “SW1” terminal. Further, when the movable contact 66a is connected to the fixed contact 66b (when the head switch 66 is turned on), an “L” level potential is output to the “SW1” terminal.

切り換えスイッチ６７は、可動接点６７ａ、ＬＯ側固定接点６７ｂ、ＨＩ側固定接点６７ｃとからなる。切り換えスイッチ６７は、可動接点６７ａが接地され、ＬＯ側固定接点６７ｂが制御基板６３の「ＳＷ２」端子に接続されているとともに、ＨＩ側固定接点６７ｃが制御基板６３の「ＳＷ３」端子に接続されている。そして、可動接点６７ａがＬＯ側固定接点６７ｂに対して接続されているとき（切り換えスイッチ６７がＬＯ側操作されたとき）、「ＳＷ２」端子にＬレベルの電位（「ＳＷ３」端子にＨレベルの電位）を出力させる。また、可動接点６７ａがＨＩ側固定接点６７ｃに接続されるとき（切り換えスイッチ６７がＨＩ側操作されたとき）、「ＳＷ３」端子にＬレベルの電位（「ＳＷ２」端子にＨレベルの電位）を出力させる。   The changeover switch 67 includes a movable contact 67a, a LO side fixed contact 67b, and a HI side fixed contact 67c. In the changeover switch 67, the movable contact 67a is grounded, the LO side fixed contact 67b is connected to the “SW2” terminal of the control board 63, and the HI side fixed contact 67c is connected to the “SW3” terminal of the control board 63. ing. When the movable contact 67a is connected to the LO side fixed contact 67b (when the changeover switch 67 is operated on the LO side), the “SW2” terminal has an L level potential (the “SW3” terminal has an H level potential). Potential). When the movable contact 67a is connected to the HI-side fixed contact 67c (when the changeover switch 67 is operated on the HI side), the “SW3” terminal has an L level potential (the “SW2” terminal has an H level potential). Output.

フラッシュスイッチ６８は、可動接点６８ａ、第１固定接点６８ｂ、第２固定接点６８ｃとからなる。フラッシュスイッチ６８は、可動接点６８ａが接地され、第１固定接点６８ｂが前記「ＳＷ４」端子に接続されているとともに、第２固定接点６８ｃが前記「ＳＷ３」端子に接続されている。そして、可動接点６８ａが両第１及び第２固定接点６８ｂ，６８ｃに接続されているとき（フラッシュスイッチ６８がオン操作されたとき）、「ＳＷ３」端子及び「ＳＷ４」端子にＬレベルの電位を出力させる。また、可動接点６８ａが両第１及び第２固定接点６８ｂ，６８ｃに対して解放されているとき（フラッシュスイッチ６８がオフ操作されたとき）、「ＳＷ３」端子及び「ＳＷ４」端子にＨレベルの電位を出力させる。   The flash switch 68 includes a movable contact 68a, a first fixed contact 68b, and a second fixed contact 68c. The flash switch 68 has a movable contact 68a grounded, a first fixed contact 68b connected to the “SW4” terminal, and a second fixed contact 68c connected to the “SW3” terminal. When the movable contact 68a is connected to both the first and second fixed contacts 68b and 68c (when the flash switch 68 is turned on), an L level potential is applied to the “SW3” terminal and the “SW4” terminal. Output. Further, when the movable contact 68a is released from both the first and second fixed contacts 68b and 68c (when the flash switch 68 is turned off), the “SW3” terminal and the “SW4” terminal are at the H level. Output potential.

ライトコントロールスイッチ部６４は、ヘッドスイッチ６６、切り換えスイッチ６７、フラッシュスイッチ６８を適宜操作することによって、前記したＯＦＦモード、ＬＯモード、ＨＩモード、ＦＬＳＨモードの各モードに設定可能となっている。   The light control switch unit 64 can be set to the above-described OFF mode, LO mode, HI mode, and FLSH mode by appropriately operating the head switch 66, the changeover switch 67, and the flash switch 68.

詳しくは、ＯＦＦモードは、ヘッドスイッチ６６及びフラッシュスイッチ６８をオフ操作するとＯＦＦモードとなる。また、ＬＯモードは、ヘッドスイッチ６６をオン操作、切り換えスイッチ６７をＬＯ側操作、フラッシュスイッチ６８をオフ操作するとＬＯモードとなる。さらに、ＨＩモードは、ヘッドスイッチ６６をオン操作、切り換えスイッチ６７をＨＩ側操作、フラッシュスイッチ６８をオフ操作するとＨＩモードとなる。さらにまた、ＦＬＳＨモードは、ヘッドスイッチ６６をオフ操作、フラッシュスイッチ６８をオン操作するとＦＬＳＨモードとなる。   Specifically, the OFF mode becomes the OFF mode when the head switch 66 and the flash switch 68 are turned off. The LO mode is switched to the LO mode when the head switch 66 is turned on, the changeover switch 67 is operated on the LO side, and the flash switch 68 is turned off. Further, the HI mode is set to the HI mode when the head switch 66 is turned on, the changeover switch 67 is operated on the HI side, and the flash switch 68 is turned off. Furthermore, the FLSH mode is switched to the FLSH mode when the head switch 66 is turned off and the flash switch 68 is turned on.

なお、本実施形態におけるバッテリ直付けＩＰＳ６１は、スイッチ部６２の前記検出部３０、前記制御部２３及び制御基板６３に実装された制御ＩＣ６９から構成されている。そして、検出部３０は前述した通り、第１〜第４電流センサ（本実施形態ではいずれもヒューズ機能付きセンサ）Ｆ１〜Ｆ４を備えている。   Note that the battery direct-attached IPS 61 in the present embodiment is composed of the control unit 69 mounted on the detection unit 30, the control unit 23, and the control board 63 of the switch unit 62. And as above-mentioned, the detection part 30 is equipped with the 1st-4th current sensor (all are sensors with a fuse function in this embodiment) F1-F4.

また、制御部２３は、前記第１半導体リレーＴＲ１〜第４半導体リレーＴＲ４を備えている。そして、前記バッテリ電源３５のプラスターミナル３７と、ＬＯ側ランプＲＨＬａとの間には、第１半導体リレーＴＲ１と第１電流センサＦ１が直列に接続されている。また、プラスターミナル３７とＨＩ側ランプＲＨＬｂとの間には第２半導体リレーＴＲ２と
第２電流センサＦ２が直列に接続されている。さらに、プラスターミナル３７とＬＯ側ランプＬＨＬａとの間には第３半導体リレーＴＲ３と第３電流センサＦ３が直列に接続されている。さらに又、プラスターミナル３７とＨＩ側ランプＬＨＬｂとの間には第４半導体リレーＴＲ４と第４電流センサＦ４が直列に接続されている。 The control unit 23 includes the first semiconductor relay TR1 to the fourth semiconductor relay TR4. A first semiconductor relay TR1 and a first current sensor F1 are connected in series between the positive terminal 37 of the battery power source 35 and the LO side lamp RHLa. A second semiconductor relay TR2 and a second current sensor F2 are connected in series between the plus terminal 37 and the HI side lamp RHLb. Further, a third semiconductor relay TR3 and a third current sensor F3 are connected in series between the plus terminal 37 and the LO side lamp LHLa. Furthermore, a fourth semiconductor relay TR4 and a fourth current sensor F4 are connected in series between the plus terminal 37 and the HI side lamp LHLb.

各半導体リレーＴＲ１〜ＴＲ４のゲートＧは、それぞれ前記制御基板６３の「ＭＯＳ１」端子〜「ＭＯＳ４」端子に接続されている。また、各電流センサＦ１〜Ｆ４のプラス側端子は、それぞれ制御基板６３の「＋Ｓ１」端子〜「＋Ｓ４」端子に対して電気的に接続されている。さらに、各マイナス側端子はそれぞれ「−Ｓ１」端子〜「−Ｓ４」端子に対して電気的に接続されている。   The gates G of the semiconductor relays TR1 to TR4 are connected to the “MOS1” terminal to the “MOS4” terminal of the control board 63, respectively. The positive terminals of the current sensors F1 to F4 are electrically connected to the “+ S1” terminal to the “+ S4” terminal of the control board 63, respectively. Further, each minus side terminal is electrically connected to the “−S1” terminal to the “−S4” terminal.

なお、バッテリ電源３５のプラスターミナル３７は制御基板６３の「＋Ｂ」端子に接続され、バッテリ電源３５のマイナス端子（図５ではグラウンドの図記号で図示）は制御基板６３の「ＧＮＤ」端子に接続されている。   The positive terminal 37 of the battery power source 35 is connected to the “+ B” terminal of the control board 63, and the negative terminal (shown by a ground symbol in FIG. 5) of the battery power source 35 is connected to the “GND” terminal of the control board 63. Has been.

次に、図８を用いて制御ＩＣ６９について説明する。
制御ＩＣ６９は、電源回路５１、電流検出手段としての電流モニタ回路５２、判断手段としての異常検出判断回路５３、ＭＯＳドライバ回路５４、外部スイッチ入力回路７０、リセット回路７１を備え、各回路５１〜５４，７０，７１を含めた全体がワンチップ化（カスタムＩＣ）されて構成されている。 Next, the control IC 69 will be described with reference to FIG.
The control IC 69 includes a power supply circuit 51, a current monitor circuit 52 as current detection means, an abnormality detection determination circuit 53 as determination means, a MOS driver circuit 54, an external switch input circuit 70, and a reset circuit 71. , 70 and 71 are configured as a single chip (custom IC).

電源回路５１、電流モニタ回路５２，異常検出判断回路５３については、第１の実施形態と同様の構成を有するため、その説明を省略する。
外部スイッチ入力回路７０は、前記「ＩＧ１」端子、「ＳＷ１」端子〜「ＳＷ４」端子に接続されている。外部スイッチ入力回路７０は、前記ＩＧスイッチ６５（図５参照）がオン操作されて、「ＩＧ１」端子がＨレベルからＬレベルに切り替わると、リセット回路７１に「ＩＧ１」信号を出力する。リセット回路７１は「ＩＧ１」信号を入力すると、異常検出判断回路５３にリセット信号を出力する。異常検出判断回路５３はリセット信号に応答して同異常検出判断回路５３の上記判断処理（検出動作）をリセットする。 Since the power supply circuit 51, the current monitor circuit 52, and the abnormality detection determination circuit 53 have the same configuration as that of the first embodiment, description thereof is omitted.
The external switch input circuit 70 is connected to the “IG1” terminal, “SW1” terminal to “SW4” terminal. The external switch input circuit 70 outputs an “IG1” signal to the reset circuit 71 when the IG switch 65 (see FIG. 5) is turned on and the “IG1” terminal is switched from the H level to the L level. When the “IG1” signal is input, the reset circuit 71 outputs a reset signal to the abnormality detection determination circuit 53. The abnormality detection determination circuit 53 resets the determination processing (detection operation) of the abnormality detection determination circuit 53 in response to the reset signal.

また、外部スイッチ入力回路７０は、前記ライトコントロールスイッチ部６４の各スイッチ６６〜６８の操作状態に基づいて、前記したＯＦＦモード、ＬＯモード、ＨＩモード、ＦＬＳＨモードのいずれのモードに設定されているかを判定する。そして、外部スイッチ入力回路７０は、その判定結果をＭＯＳドライバ回路５４に出力する。   In addition, the external switch input circuit 70 is set to any one of the above-described OFF mode, LO mode, HI mode, and FLSH mode based on the operation state of the switches 66 to 68 of the light control switch unit 64. Determine. Then, the external switch input circuit 70 outputs the determination result to the MOS driver circuit 54.

ＭＯＳドライバ回路５４は「ＭＯＳ１」端子〜「ＭＯＳ４」端子に接続され、「ＭＯＳ１」端子〜「ＭＯＳ４」端子はそれぞれ対応する各半導体リレーＴＲ１〜ＴＲ４のゲートＧに電気的に接続されている。ＭＯＳドライバ回路５４は、外部スイッチ入力回路７０からのモード判定結果に基づいて各半導体リレーＴＲ１〜ＴＲ４を駆動制御する。   The MOS driver circuit 54 is connected to the “MOS1” to “MOS4” terminals, and the “MOS1” to “MOS4” terminals are electrically connected to the gates G of the corresponding semiconductor relays TR1 to TR4, respectively. The MOS driver circuit 54 drives and controls each of the semiconductor relays TR1 to TR4 based on the mode determination result from the external switch input circuit 70.

ＭＯＳドライバ回路５４は、モード判定結果がＯＦＦモードの場合には、「ＭＯＳ１」端子〜「ＭＯＳ４」端子に駆動停止信号を出力する。これら駆動停止信号に基づいて各半導体リレーＴＲ１〜ＴＲ４はオフし、ＬＯ側ランプＬＨＬａ，ＲＨＬａとＨＩ側ランプＬＨＬｂ，ＲＨＬｂへの電流供給を遮断する。   When the mode determination result is the OFF mode, the MOS driver circuit 54 outputs a drive stop signal to the “MOS1” terminal to the “MOS4” terminal. Based on these drive stop signals, the semiconductor relays TR1 to TR4 are turned off, and the current supply to the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb is cut off.

モード判定結果がＬＯモードの場合には、ＭＯＳドライバ回路５４は、「ＭＯＳ１」端子及び「ＭＯＳ３」端子に駆動許可信号を、「ＭＯＳ２」端子及び「ＭＯＳ４」端子に駆動停止信号を出力する。これに基づいて半導体リレーＴＲ１，ＴＲ３はオンし、半導体リレーＴＲ２，ＴＲ４はオフし、ＬＯ側ランプＬＨＬａ，ＲＨＬａに電流を供給し、ＨＩ側ランプＬＨＬｂ，ＲＨＬｂへの電流供給を遮断する。   When the mode determination result is the LO mode, the MOS driver circuit 54 outputs a drive permission signal to the “MOS1” terminal and the “MOS3” terminal, and a drive stop signal to the “MOS2” terminal and the “MOS4” terminal. Based on this, the semiconductor relays TR1 and TR3 are turned on, the semiconductor relays TR2 and TR4 are turned off, current is supplied to the LO side lamps LHLa and RHLa, and current supply to the HI side lamps LHLb and RHLb is cut off.

モード判定結果がＨＩモードの場合には、ＭＯＳドライバ回路５４は、「ＭＯＳ２」端子及び「ＭＯＳ４」端子に駆動許可信号を、「ＭＯＳ１」端子及び「ＭＯＳ３」端子に駆動停止信号を出力する。これに基づいて半導体リレーＴＲ２，ＴＲ４はオンし、半導体リレーＴＲ１，ＴＲ３はオフし、ＨＩ側ランプＬＨＬｂ，ＲＨＬｂに電流を供給し、ＬＯ側ランプＬＨＬａ，ＲＨＬａへの電流供給を遮断する。   When the mode determination result is the HI mode, the MOS driver circuit 54 outputs a drive permission signal to the “MOS2” terminal and the “MOS4” terminal, and a drive stop signal to the “MOS1” terminal and the “MOS3” terminal. Based on this, the semiconductor relays TR2 and TR4 are turned on, the semiconductor relays TR1 and TR3 are turned off, current is supplied to the HI side lamps LHLb and RHLb, and current supply to the LO side lamps LHLa and RHLa is cut off.

モード判定結果がＦＬＳＨモードの場合には、ＭＯＳドライバ回路５４は、「ＭＯＳ１」端子〜「ＭＯＳ４」端子に駆動許可信号を出力する。これに基づいて半導体リレーＴＲ１〜ＴＲ４はオンし、ＬＯ側ランプＬＨＬａ，ＲＨＬａとＨＩ側ランプＬＨＬｂ，ＲＨＬｂに電流を供給する。   When the mode determination result is the FLSH mode, the MOS driver circuit 54 outputs a drive permission signal to the “MOS1” terminal to the “MOS4” terminal. Based on this, the semiconductor relays TR1 to TR4 are turned on to supply current to the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb.

ＭＯＳドライバ回路５４は、ＬＯモード、ＨＩモード及びＦＬＳＨモードにおいて、前記異常検出判断回路５３の異常判断結果に基づいて各半導体リレーＴＲ１〜ＴＲ４を駆動制御する。駆動許可信号に基づいて半導体リレーＴＲ１〜ＴＲ４がオンされている場合、対応する電流センサＦ１〜Ｆ４が異常を検出すると、その異常を検出した電流センサＦ１〜Ｆ４に対応する半導体リレーＴＲ１〜ＴＲ４をオフさせる。つまり、半導体リレーＴＲ１〜ＴＲ４を駆動許可信号に基づいてオンさせても、異常を検出した電流センサＦ１〜Ｆ４に対応する半導体リレーＴＲ１〜ＴＲ４に駆動停止信号を出力してオフさせ電流の供給を遮断させる。   The MOS driver circuit 54 drives and controls each of the semiconductor relays TR1 to TR4 in the LO mode, HI mode, and FLSH mode based on the abnormality determination result of the abnormality detection determination circuit 53. When the semiconductor relays TR1 to TR4 are turned on based on the drive permission signal, when the corresponding current sensors F1 to F4 detect an abnormality, the semiconductor relays TR1 to TR4 corresponding to the current sensors F1 to F4 that detected the abnormality are changed. Turn off. That is, even if the semiconductor relays TR1 to TR4 are turned on based on the drive permission signal, a drive stop signal is output to the semiconductor relays TR1 to TR4 corresponding to the current sensors F1 to F4 that detect the abnormality to turn off the current supply. Shut off.

次に、以上のように構成されたバッテリ直付けＩＰＳ６１の作用について説明する。
まず、図７に示すように、ライトコントロールスイッチ部６４がＯＦＦモードに設定されている場合には、ＭＯＳドライバ回路５４は、それぞれに対応する各半導体リレーＴＲ１〜ＴＲ４のゲートＧに駆動停止信号を出力することでそれらをオフする。従って、ＯＦＦモードにおいては、ＬＯ側ランプＬＨＬａ，ＲＨＬａとＨＩ側ランプＬＨＬｂ，ＲＨＬｂがいずれも消灯された状態となる。 Next, the operation of the battery direct-attached IPS 61 configured as described above will be described.
First, as shown in FIG. 7, when the light control switch unit 64 is set to the OFF mode, the MOS driver circuit 54 sends a drive stop signal to the gate G of each corresponding semiconductor relay TR1 to TR4. Turn them off by outputting. Therefore, in the OFF mode, the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb are all turned off.

次に、ライトコントロールスイッチ部６４がＬＯモードに設定された場合には、ＭＯＳドライバ回路５４は、第１及び第３半導体リレーＴＲ１，ＴＲ３のゲートＧに駆動許可信号を出力することでそれらをオンする。一方、ＭＯＳドライバ回路５４は、第２及び第４半導体リレーＴＲ２，ＴＲ４のゲートＧに駆動停止信号を出力することでそれらをオフする。従って、ＬＯ側ランプＬＨＬａ，ＲＨＬａが通電されて点灯され、且つ、ＨＩ側ランプＬＨＬｂ，ＲＨＬｂが消灯された状態となる。   Next, when the light control switch unit 64 is set to the LO mode, the MOS driver circuit 54 outputs a drive permission signal to the gates G of the first and third semiconductor relays TR1 and TR3 to turn them on. To do. On the other hand, the MOS driver circuit 54 outputs a drive stop signal to the gates G of the second and fourth semiconductor relays TR2 and TR4 to turn them off. Accordingly, the LO side lamps LHLa and RHLa are turned on when energized, and the HI side lamps LHLb and RHLb are turned off.

次に、ライトコントロールスイッチ部６４がＨＩモードに設定された場合には、ＭＯＳドライバ回路５４は、第２及び第４半導体リレーＴＲ２，ＴＲ４のゲートＧに駆動許可信号を出力することでそれらをオンする。一方、ＭＯＳドライバ回路５４は、第１及び第３半導体リレーＴＲ１，ＴＲ３のゲートＧに駆動停止信号を出力することでそれらをオフする。従って、ＨＩモードにおいては、ＨＩ側ランプＬＨＬｂ，ＲＨＬｂが通電されて点灯され、且つ、ＬＯ側ランプＬＨＬａ，ＲＨＬａが消灯された状態となる。   Next, when the write control switch unit 64 is set to the HI mode, the MOS driver circuit 54 outputs a drive permission signal to the gates G of the second and fourth semiconductor relays TR2 and TR4 to turn them on. To do. On the other hand, the MOS driver circuit 54 outputs a drive stop signal to the gates G of the first and third semiconductor relays TR1 and TR3 to turn them off. Therefore, in the HI mode, the HI side lamps LHLb and RHLb are energized and turned on, and the LO side lamps LHLa and RHLa are turned off.

次に、ライトコントロールスイッチ部６４がＦＬＳＨモードに設定された場合には、ＭＯＳドライバ回路５４は、ＭＯＳドライバ回路５４は、第１〜第４半導体リレーＴＲ１〜ＴＲ４のゲートＧに駆動許可信号を出力することでそれらをオンする。従って、ＦＬＳＨモードにおいては、ＬＯ側ランプＬＨＬａ，ＲＨＬａ及びＨＩ側ランプＬＨＬｂ，ＲＨＬｂが通電され点灯された状態となる。   Next, when the write control switch unit 64 is set to the FLSH mode, the MOS driver circuit 54 outputs a drive permission signal to the gates G of the first to fourth semiconductor relays TR1 to TR4. To turn them on. Therefore, in the FLSH mode, the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb are energized and turned on.

次に、異常検出判断回路５３がレアショート判定を行うことに伴う作用について説明する。
上記したように、ライトコントロールスイッチ部６４が前記各モードに設定されると、そのモード毎に対応する半導体リレーがオンし、他の半導体リレーがオフされる。なお、ここではライトコントロールスイッチ部６４がＦＬＳＨモードに設定され、半導体リレーＴＲ１〜ＴＲ４がオンしＬＯ側ランプＬＨＬａ，ＲＨＬａ及びＨＩ側ランプＬＨＬｂ，ＲＨＬｂが通電され点灯されていることとする。 Next, an operation associated with the abnormality detection determination circuit 53 performing a rare short determination will be described.
As described above, when the light control switch unit 64 is set to each mode, the semiconductor relay corresponding to each mode is turned on and the other semiconductor relays are turned off. Here, it is assumed that the light control switch unit 64 is set to the FLSH mode, the semiconductor relays TR1 to TR4 are turned on, and the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb are energized and turned on.

すると、電流センサＦ１〜Ｆ４には、ＬＯ側ランプＬＨＬａ，ＲＨＬａ及びＨＩ側ランプＬＨＬｂ，ＲＨＬｂの負荷電流に相当する電流が流れる。電流センサＦ１〜Ｆ４はその電流に応じた電流センサ両端部間の電圧を電流モニタ回路５２に入力し増幅し電圧信号として異常検出判断回路５３にそれぞれ出力する。異常検出判断回路５３は、それぞれ電流センサＦ１〜Ｆ４に流れる電流が異常かどうか判断する。ここでは電流センサＦ１に流れる電流の特性値が異常であり、それ以外の電流センサＦ２〜Ｆ４に流れる電流の特性値が正常であることとする。   Then, currents corresponding to load currents of the LO side lamps LHLa and RHLa and the HI side lamps LHLb and RHLb flow through the current sensors F1 to F4. The current sensors F1 to F4 input the voltage between both ends of the current sensor corresponding to the current to the current monitor circuit 52, amplify the voltage, and output the amplified voltage signal to the abnormality detection determination circuit 53, respectively. The abnormality detection determination circuit 53 determines whether or not the currents flowing through the current sensors F1 to F4 are abnormal. Here, the characteristic value of the current flowing through the current sensor F1 is abnormal, and the characteristic value of the current flowing through the other current sensors F2 to F4 is normal.

異常検出判断回路５３にて電流センサＦ１に流れる電流の特性値が異常、すなわち、電流センサＦ１に流れる電流がレアショートの異常電流（過電流）であると判断されると、異常検出判断回路５３は、ＭＯＳドライバ回路５４に、電流センサＦ１に対する電流異常判断結果が出力される。すると、ＭＯＳドライバ回路５４は、第１半導体リレーＴＲ１のゲートＧに駆動停止信号に出力し、今まで点灯させていたＬＯ側ランプＲＨＬａが消灯される。すなわち、レアショートの異常電流が流れているＬＯ側ランプＲＨＬａに対する通電が遮断される。   When the abnormality detection determination circuit 53 determines that the characteristic value of the current flowing through the current sensor F1 is abnormal, that is, the current flowing through the current sensor F1 is a rare short abnormal current (overcurrent), the abnormality detection determination circuit 53 The MOS driver circuit 54 outputs a current abnormality determination result for the current sensor F1. Then, the MOS driver circuit 54 outputs a drive stop signal to the gate G of the first semiconductor relay TR1, and the LO lamp RHLa that has been lit up until now is extinguished. That is, the power supply to the LO lamp RHLa in which a rare short abnormal current flows is cut off.

一方、異常検出判断回路５３にて電流センサＦ２〜Ｆ４に流れる電流の特性値が正常、すなわち、それらの電流センサＦ２〜Ｆ４に流れる電流がレアショートの異常電流ではないと判断されると、異常検出判断回路５３は、ＭＯＳドライバ回路５４に、電流正常判断結果が出力される。すると、ＭＯＳドライバ回路５４は、第２〜第４半導体リレーＴＲ２〜ＴＲ４のゲートＧにそれぞれ駆動許可信号が出力され、ＬＯ側ランプＬＨＬａ及びＨＩ側ランプＲＨＬｂ，ＬＨＬｂはそのまま継続して点灯される。   On the other hand, when the abnormality detection determination circuit 53 determines that the characteristic values of the currents flowing through the current sensors F2 to F4 are normal, that is, the currents flowing through the current sensors F2 to F4 are not rare short abnormal currents, The detection determination circuit 53 outputs a current normality determination result to the MOS driver circuit 54. Then, the MOS driver circuit 54 outputs a drive permission signal to each of the gates G of the second to fourth semiconductor relays TR2 to TR4, and the LO side lamp LHLa and the HI side lamps RHLb and LHLb are continuously lit.

次に、リセット回路７１の作用を説明する。ＩＧスイッチ６５が一旦オフ操作されたのちに、乗車時等において、ＩＧスイッチ６５がオン操作されると、オンの「ＩＧ１ ＩＮ」信号が「ＩＧ１」端子を介して外部スイッチ入力回路７０に入力される。すると、外部スイッチ入力回路７０からリセット回路７１に「ＩＧ１」信号が出力され、それに伴ってリセット回路７１から異常検出判断回路５３にリセット信号が出力されることで、前回の降車に伴うＩＧスイッチ６５のオフ操作前に行われた異常検出判断回路５３の処理（検出動作）がリセットされる。   Next, the operation of the reset circuit 71 will be described. When the IG switch 65 is turned on after the IG switch 65 has been turned off once, for example, when the IG switch 65 is turned on, an ON “IG1 IN” signal is input to the external switch input circuit 70 via the “IG1” terminal. The Then, an “IG1” signal is output from the external switch input circuit 70 to the reset circuit 71, and a reset signal is output from the reset circuit 71 to the abnormality detection determination circuit 53 accordingly. The processing (detection operation) of the abnormality detection determination circuit 53 performed before the OFF operation is reset.

また、上記のように、電流センサＦ１〜Ｆ４のうちのいずれか１つ以上の電流センサに流れる電流の特性値が異常（レアショートの発生）であった場合には、その異常に対する所定の処置（例えば、レアショート発生箇所の電線交換）が施される。   Further, as described above, when the characteristic value of the current flowing through one or more of the current sensors F1 to F4 is abnormal (occurrence of a rare short), a predetermined treatment for the abnormality is performed. (For example, electric wire replacement at a location where a rare short occurs is performed).

そして、レアショート発生箇所の電線交換後、次に自動車に乗車するときに、ＩＧスイッチ６５がオン操作されると、オンの「ＩＧ１ ＩＮ」信号が「ＩＧ１」端子を介して外部スイッチ入力回路７０に入力される。すると、外部スイッチ入力回路７０からリセット回路７１に「ＩＧ１」信号が出力される。それに伴ってリセット回路７１から異常検出判断回路５３にリセット信号が出力されることで、前回の降車（この場合、異常に対する処置を行うための降車）に伴うＩＧスイッチ６５のオフ操作前に行われた異常検出判断回路５３の処理（検出動作）がリセットされる。   When the IG switch 65 is turned on the next time after getting on the automobile after replacing the electric wire at the location where the rare short occurs, the ON “IG1 IN” signal is sent to the external switch input circuit 70 via the “IG1” terminal. Is input. Then, the “IG1” signal is output from the external switch input circuit 70 to the reset circuit 71. Accordingly, a reset signal is output from the reset circuit 71 to the abnormality detection determination circuit 53, so that it is performed before the IG switch 65 is turned off in association with the previous disembarkation (in this case, disembarkation for taking measures against the abnormality). The processing (detection operation) of the abnormality detection determination circuit 53 is reset.

そして、ライトコントロールスイッチ部６４がＬＯモード等に設定されると、上記と同
様にして、再び異常検出判断回路５３にて検出動作が行われる。ここで、リセット回路７１による異常検出判断回路５３のリセット動作が行われる前の状態が継続されている場合、すなわち、異常が改善されていない場合には、上記と同様にして、その電流センサに対する通電が遮断される。 When the light control switch unit 64 is set to the LO mode or the like, the detection operation is performed again by the abnormality detection determination circuit 53 in the same manner as described above. Here, when the state before the reset operation of the abnormality detection determination circuit 53 by the reset circuit 71 is continued, that is, when the abnormality is not improved, the current sensor is subjected to the same manner as described above. Power is cut off.

上記第２の実施形態によれば、第１の実施形態における（２）の効果に加えて、以下のような効果を得ることができる。
（３）上記第２の実施形態では、バッテリ直付けＩＰＳ６１は、バスバー２４が一体に延設されているリードフレーム１８を備え、バスバー２４を介して、バッテリ電源３５のプラスターミナル３７に対して直接固定されるようにした。そして、ヘッドライトＲＨＬ，ＬＨＬ等に接続可能な外部出力端子２０と、リードフレーム１８との間には、ＭＯＳ ＦＥＴ２２を設けるようにし、制御基板６３からの信号によって、リードフレーム１８と外部出力端子２０との間の電流の限流制御を行うことができるようにした。 According to the said 2nd Embodiment, in addition to the effect of (2) in 1st Embodiment, the following effects can be acquired.
(3) In the second embodiment, the battery direct-attached IPS 61 includes the lead frame 18 with the bus bar 24 integrally extended, and directly with respect to the plus terminal 37 of the battery power source 35 via the bus bar 24. It was fixed. A MOS FET 22 is provided between the external output terminal 20 that can be connected to the headlights RHL, LHL, and the like and the lead frame 18, and the lead frame 18 and the external output terminal 20 are controlled by a signal from the control board 63. Current limit control between the current and current can be performed.

従って、このバッテリ直付けＩＰＳ６１は、バッテリ電源３５に対して直接固定されるので、バッテリ電源３５とバッテリ直付けＩＰＳ６１との間に別の部材を介在させる必要がなく、組み付け工数の簡略化と短縮化とを図ることができる。また、バッテリ電源３５から、各ヘッドライトＲＨＬ，ＬＨＬ等へと供給される電流の限流制御をＭＯＳ ＦＥＴ２２にて行うようにしたので、バッテリ電源３５と、各ヘッドライトＲＨＬ，ＬＨＬ等との間の電流を、断続的に遮断したり流したりするように切り換えることができる。従って、多連ヒューズのように、電流の遮断の度に交換作業等を行う必要がないので、メンテナンスの手間を軽減させることができる。   Therefore, since the battery direct attachment IPS 61 is directly fixed to the battery power supply 35, it is not necessary to intervene another member between the battery power supply 35 and the battery direct attachment IPS 61, and the number of assembling steps can be simplified and shortened. Can be achieved. Further, since the current limit control of the current supplied from the battery power source 35 to each headlight RHL, LHL, etc. is performed by the MOS FET 22, between the battery power source 35 and each headlight RHL, LHL, etc. Can be switched to intermittently cut off or flow. Therefore, unlike the multiple fuse, it is not necessary to perform replacement work every time the current is interrupted, so that maintenance work can be reduced.

（第３の実施形態）
以下、本発明を具体化した第３の実施形態を図９及び図１０に従って説明する。なお、第３の実施形態におけるバッテリ直付けＩＰＳ８１は、第１の実施形態のバッテリ直付けＩＰＳ１１のスイッチ部１２及びその周辺の構成を一部分変更した構成であるため、同様の部分についてはその詳細な説明を省略する。 (Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. Note that the battery direct-attached IPS 81 in the third embodiment is a configuration in which the configuration of the switch unit 12 and its surroundings of the battery direct-attached IPS 11 in the first embodiment is partially changed. Description is omitted.

図９に示すように、本実施形態におけるスイッチ部８２は、制御手段としての制御基板８３上に、第１の実施形態において備えられていた、「ＳＷ１」端子〜「ＳＷ３」端子等を備えないようにしている。そして、制御基板８３は、制御信号出力端子としての「ＯＵＴ１」端子、制御信号出力端子としての「ＯＵＴ２」端子、外部信号入力端子としての「ＩＮ」端子を備えている。そして、これら「ＯＵＴ１」端子、「ＯＵＴ２」端子、「ＩＮ」端子には、第１の実施形態と同様の外部接続端子３３（図１及び図２参照）が接続されており、外部接続端子３３が制御基板８３の信号端子に相当するようになっている。   As shown in FIG. 9, the switch unit 82 in this embodiment does not include the “SW1” terminal to the “SW3” terminal and the like provided in the first embodiment on the control board 83 as the control means. I am doing so. The control board 83 includes an “OUT1” terminal as a control signal output terminal, an “OUT2” terminal as a control signal output terminal, and an “IN” terminal as an external signal input terminal. The “OUT1” terminal, “OUT2” terminal, and “IN” terminal are connected to an external connection terminal 33 (see FIGS. 1 and 2) similar to that of the first embodiment. Corresponds to the signal terminal of the control board 83.

また、制御基板８３上には、「Ｓ５」端子が設けられており、この「Ｓ５」端子には、第１の配線８４の一端が接続されている。そして、第１の配線８４の他端は、バッテリ電源３５のプラスターミナル３７と、前記制御部２３との間に設けられている第２の配線８５に対して接続されている。   Further, an “S5” terminal is provided on the control board 83, and one end of the first wiring 84 is connected to the “S5” terminal. The other end of the first wiring 84 is connected to a second wiring 85 provided between the plus terminal 37 of the battery power source 35 and the control unit 23.

そして、以上のように構成された本実施形態のバッテリ直付けＩＰＳ８１は、外部機器としてのオルタネータ８６、外部機器としての表示パネル８７、外部信号発生機器としての衝突センサ８８、第１〜第４の負荷群９１〜９４に対して設けられている。   The battery direct-attached IPS 81 of the present embodiment configured as described above includes an alternator 86 as an external device, a display panel 87 as an external device, a collision sensor 88 as an external signal generating device, and first to fourth. Provided for load groups 91-94.

オルタネータ８６は、前記制御基板８３の「ＯＵＴ１」端子と接続されており、「ＯＵＴ１」端子からのオン信号に基づいて駆動を開始して、発電を行うとともに、「ＯＵＴ１」端子からのオフ信号に基づいて駆動を停止して、発電を停止するようになっている。そして、オルタネータ８６が発電を開始することにより、前記バッテリ電源３５への充電が
行われるとともに、発電を停止することにより、バッテリ電源３５への充電が停止される。 The alternator 86 is connected to the “OUT1” terminal of the control board 83, starts driving based on the ON signal from the “OUT1” terminal, generates power, and generates an OFF signal from the “OUT1” terminal. Based on this, driving is stopped and power generation is stopped. When the alternator 86 starts generating power, the battery power source 35 is charged, and when power generation is stopped, charging to the battery power source 35 is stopped.

表示パネル８７は、液晶（ＬＣＤ）ディスプレイ等によって構成されており、前記制御基板８３の「ＯＵＴ２」端子と接続されている。そして、表示パネル８７は、「ＯＵＴ２」端子から出力される各種信号に基づいて、バッテリ直付けＩＰＳ８１の諸情報（制御状態、異常の発生等）を表示し、ユーザに対して通知できるように構成されている。   The display panel 87 is configured by a liquid crystal (LCD) display or the like, and is connected to the “OUT2” terminal of the control board 83. The display panel 87 is configured to display various information (control state, occurrence of abnormality, etc.) of the battery direct-attached IPS 81 based on various signals output from the “OUT2” terminal and to notify the user. Has been.

衝突センサ８８は、本実施形態では、自動車の図示しないバンパに設けられており、前方から入力される衝突荷重によって、圧縮されると接点が導通する接触スイッチ等で衝突を検知できるようになっている。そして、衝突センサ８８は、前記制御基板８３の「ＩＮ」端子と接続されており、衝突を検知すると、衝突の発生を表す衝突検知信号を「ＩＮ」端子に対して出力する。   In the present embodiment, the collision sensor 88 is provided on a bumper (not shown) of the automobile, and can detect a collision with a contact switch or the like in which the contact is conducted when compressed by a collision load input from the front. Yes. The collision sensor 88 is connected to the “IN” terminal of the control board 83. When a collision is detected, the collision sensor 88 outputs a collision detection signal indicating the occurrence of the collision to the “IN” terminal.

第１〜第４の負荷群９１〜９４は、前記バッテリ電源３５から電力の供給を受けることによって駆動されるものである。そして、本実施形態においては、これら第１〜第４の負荷群９１〜９４は、その必要度に応じて、電力の供給の優先順位が決められている。そして、第１の負荷群９１、第２の負荷群９２、第３の負荷群９３、第４の負荷群９４の順に優先順位が低下するものとする。すなわち、第１〜第４の負荷群９１〜９４は、優先順位の高いものほど、自動車の基本的な走行等に不可欠な負荷であり、優先順位の低いものほど、自動車の基本的な走行に影響の少ない負荷となっている。   The first to fourth load groups 91 to 94 are driven by receiving power from the battery power source 35. In the present embodiment, the first to fourth load groups 91 to 94 have a power supply priority determined in accordance with the necessity. It is assumed that the priority order decreases in the order of the first load group 91, the second load group 92, the third load group 93, and the fourth load group 94. That is, in the first to fourth load groups 91 to 94, the higher the priority, the more indispensable for the basic driving of the automobile, and the lower the priority, the basic driving of the automobile. The load is less affected.

また、第１の負荷群９１は、本実施形態では、外部との通信を行うための機器であるものとする。さらに、第２〜第４の負荷群９２〜９４は、本実施形態では、自動車において、衝突等の事故が発生したときに、電流が通電されていると、発煙等が生じるおそれのある機器であるものとする。   Moreover, the 1st load group 91 shall be an apparatus for communicating with the exterior in this embodiment. Furthermore, in the present embodiment, the second to fourth load groups 92 to 94 are devices that may generate smoke when an electric current is applied when an accident such as a collision occurs in an automobile. It shall be.

そして、これら第１〜第４の負荷群９１〜９４は、それぞれ、一方の端子が、前記検出部３０における第１電流センサＦ１〜第４電流センサＦ４のマイナス側端子に対して、それぞれ接続されている。また、第１〜第４の負荷群９１〜９４は、他方の端子が接地されている。   In each of the first to fourth load groups 91 to 94, one terminal is connected to each of the negative terminals of the first current sensor F1 to the fourth current sensor F4 in the detection unit 30. ing. The other terminals of the first to fourth load groups 91 to 94 are grounded.

次に、本実施形態におけるバッテリ直付けＩＰＳ８１の回路構成について説明する。
本実施形態におけるバッテリ直付けＩＰＳ８１は、第１の実施形態におけるバッテリ直付けＩＰＳ１１と同様にして、検出部３０、制御部２３を備える。また、バッテリ直付けＩＰＳ８１は、制御基板８３に実装された制御ＩＣ９５を備える。 Next, the circuit configuration of the battery direct attachment IPS 81 in the present embodiment will be described.
The battery direct attachment IPS 81 in the present embodiment includes a detection unit 30 and a control unit 23 in the same manner as the battery direct attachment IPS 11 in the first embodiment. Further, the battery direct attachment IPS 81 includes a control IC 95 mounted on the control board 83.

図１０に示すように、制御ＩＣ９５は、第１の実施形態と同様にして、電源回路５１，電流モニタ回路５２を備える。また、本実施形態ではさらに、制御ＩＣ９５は、電圧検出手段としての電圧モニタ回路９６、衝突センサモニタ回路９７、異常検出判断回路９８、ＭＯＳドライバ回路９９、外部出力回路９９ａを備えている。   As shown in FIG. 10, the control IC 95 includes a power supply circuit 51 and a current monitor circuit 52 as in the first embodiment. In the present embodiment, the control IC 95 further includes a voltage monitor circuit 96 as a voltage detection means, a collision sensor monitor circuit 97, an abnormality detection determination circuit 98, a MOS driver circuit 99, and an external output circuit 99a.

電圧モニタ回路９６は、「Ｓ５」端子に接続され、バッテリ電源３５側の電圧Ｖｂを検出する。そして、検出された電圧Ｖｂの信号は、所定の時間間隔で異常検出判断回路９８に出力される。   The voltage monitor circuit 96 is connected to the “S5” terminal and detects the voltage Vb on the battery power supply 35 side. The detected voltage Vb signal is output to the abnormality detection determination circuit 98 at predetermined time intervals.

衝突センサモニタ回路９７は、前記「ＩＮ」端子に接続され、前記衝突センサ８８からの衝突検知信号を入力する。そして、入力された衝突検知信号は、異常検出判断回路９８に出力される。   The collision sensor monitor circuit 97 is connected to the “IN” terminal and receives a collision detection signal from the collision sensor 88. Then, the input collision detection signal is output to the abnormality detection determination circuit 98.

異常検出判断回路９８は、第１の実施形態と同様にして、図示しないＣＰＵ、ＲＯＭ等を備え、ＲＯＭには、前記「異常電流検出判断制御プログラム」に加えて、「異常電圧検出判断制御プログラム」、「衝突検知プログラム」が記憶されている。また、異常検出判断回路９８は、外部出力回路９９ａを介して、「ＯＵＴ１」端子、「ＯＵＴ２」端子に接続されている。   Similarly to the first embodiment, the abnormality detection determination circuit 98 includes a CPU, a ROM, and the like (not shown). In addition to the “abnormal current detection determination control program”, the ROM includes an “abnormal voltage detection determination control program”. ”And“ collision detection program ”are stored. The abnormality detection determination circuit 98 is connected to the “OUT1” terminal and the “OUT2” terminal via the external output circuit 99a.

そして、異常検出判断回路９８のＣＰＵは、ＲＯＭに記憶されている「異常電圧検出判断制御プログラム」に従って、前記電圧モニタ回路９６において検出された電圧Ｖｂを、第１〜第３の電圧閾値Ｖ１，Ｖ２，Ｖ３と比較するようになっている。   Then, the CPU of the abnormality detection determination circuit 98 converts the voltage Vb detected by the voltage monitor circuit 96 into the first to third voltage thresholds V1, V1, in accordance with the “abnormal voltage detection determination control program” stored in the ROM. Comparison is made with V2 and V3.

なお、前記第１〜第３の電圧閾値Ｖ１，Ｖ２，Ｖ３の大きさは、第１の電圧閾値Ｖ１、第２の電圧閾値Ｖ２、第３の電圧閾値Ｖ３の順に小さくなるような関係となっている。そして、第１の電圧閾値Ｖ１は、バッテリ電源３５が過充電になっているか否かを判別するための値となっており、電圧Ｖｂが、この第１の電圧閾値Ｖ１よりも高い場合には、バッテリ電源３５が、過充電の状態になっていると判断することができる。   Note that the magnitudes of the first to third voltage thresholds V1, V2, and V3 are such that the first voltage threshold V1, the second voltage threshold V2, and the third voltage threshold V3 become smaller in this order. ing. The first voltage threshold value V1 is a value for determining whether or not the battery power source 35 is overcharged. When the voltage Vb is higher than the first voltage threshold value V1, It can be determined that the battery power source 35 is in an overcharged state.

また、第２の電圧閾値Ｖ２と第３の電圧閾値Ｖ３とは、バッテリ電源３５の充電が不足しているか否かを判別するための値となっており、電圧Ｖｂが、この第２の電圧閾値Ｖ２よりも低い場合には、オルタネータ８６による充電が必要なほど電圧が低下していると判断することができる。さらに、電圧Ｖｂが、第３の電圧閾値Ｖ３よりも低い場合には、第１〜第４の負荷群９１〜９４への電力の供給を減少させる必要があるほど電圧が低下していると判断することができる。   The second voltage threshold V2 and the third voltage threshold V3 are values for determining whether or not the battery power supply 35 is insufficiently charged, and the voltage Vb is the second voltage. If it is lower than the threshold value V2, it can be determined that the voltage has dropped to the extent that charging by the alternator 86 is necessary. Further, when the voltage Vb is lower than the third voltage threshold value V3, it is determined that the voltage is lowered to the extent that it is necessary to reduce the supply of power to the first to fourth load groups 91 to 94. can do.

そして、ＣＰＵは、以上のような電圧Ｖｂの大きさの判断結果をＭＯＳドライバ回路９９及び外部出力回路９９ａに出力する。すなわち、電圧モニタ回路９６にて検出された電圧Ｖｂが、前記第１の電圧閾値Ｖ１よりも大きい場合（過充電時）には、ＣＰＵは、「ＯＵＴ１」端子を介して前記オルタネータ８６に対して駆動停止信号を出力する。そして、「ＯＵＴ１」端子に駆動停止信号が出力されると、オルタネータ８６は駆動を停止し、バッテリ電源３５への充電が停止される。   Then, the CPU outputs the determination result of the voltage Vb as described above to the MOS driver circuit 99 and the external output circuit 99a. That is, when the voltage Vb detected by the voltage monitor circuit 96 is larger than the first voltage threshold value V1 (during overcharge), the CPU connects to the alternator 86 via the “OUT1” terminal. A drive stop signal is output. When a drive stop signal is output to the “OUT1” terminal, the alternator 86 stops driving, and charging to the battery power source 35 is stopped.

一方、電圧Ｖｂが、前記第２の電圧閾値Ｖ２より小さく、前記第３の電圧閾値Ｖ３以上である場合には、ＣＰＵは、「ＯＵＴ１」端子に駆動許可信号を出力する。そして、「ＯＵＴ１」端子に駆動許可信号が出力されると、オルタネータ８６は駆動を開始してバッテリ電源３５への充電が開始される。   On the other hand, when the voltage Vb is smaller than the second voltage threshold V2 and equal to or higher than the third voltage threshold V3, the CPU outputs a drive permission signal to the “OUT1” terminal. When a drive permission signal is output to the “OUT1” terminal, the alternator 86 starts driving and charging the battery power source 35 is started.

さらに、電圧Ｖｂが、前記第３の電圧閾値Ｖ３より小さい場合には、ＣＰＵは、ＭＯＳドライバ回路９９に負荷電流減少要求信号を出力するとともに、「ＯＵＴ２」端子に対してメッセージ表示信号を出力する。そして、「ＯＵＴ２」端子にメッセージ表示信号が出力されると、前記表示パネル８７には、バッテリ電源３５の電圧Ｖｂが、第３の電圧閾値Ｖ３よりも小さい旨のメッセージが表示される。   Further, when the voltage Vb is smaller than the third voltage threshold V3, the CPU outputs a load current reduction request signal to the MOS driver circuit 99 and also outputs a message display signal to the “OUT2” terminal. . When a message display signal is output to the “OUT2” terminal, a message that the voltage Vb of the battery power supply 35 is smaller than the third voltage threshold V3 is displayed on the display panel 87.

また、異常検出判断回路９８は、前記衝突センサモニタ回路９７から衝突検知信号を入力すると、ＲＯＭに記憶されている「衝突検知プログラム」に従って、ＭＯＳドライバ回路９９に衝突検知信号を出力する。   Further, when the collision detection signal is input from the collision sensor monitor circuit 97, the abnormality detection determination circuit 98 outputs a collision detection signal to the MOS driver circuit 99 according to the “collision detection program” stored in the ROM.

ＭＯＳドライバ回路９９は、「ＭＯＳ１」端子〜「ＭＯＳ４」端子に接続されている。
そして、ＭＯＳドライバ回路９９は、第１の実施形態と同様に、異常検出判断回路９８からの電流正常判断結果や電流異常判断結果を入力すると、入力した判断結果に対応する半導体リレーのゲートＧに駆動許可信号及び駆動停止信号を出力する。 The MOS driver circuit 99 is connected to the “MOS1” terminal to the “MOS4” terminal.
Then, as in the first embodiment, the MOS driver circuit 99 receives the current normality determination result or the current abnormality determination result from the abnormality detection determination circuit 98, and inputs it to the gate G of the semiconductor relay corresponding to the input determination result. A drive permission signal and a drive stop signal are output.

また、ＭＯＳドライバ回路９９は、異常検出判断回路９８から前記負荷電流減少要求信号を入力すると、入力した信号に対応する半導体リレーのゲートＧに駆動許可信号及び駆動停止信号を出力する。詳しくは、ＭＯＳドライバ回路９９は、負荷電流減少要求信号を入力すると、半導体リレーＴＲ１，ＴＲ２のゲートＧに駆動許可信号を出力し、半導体リレーＴＲ３，ＴＲ４のゲートＧに駆動停止信号を出力する。   Further, when the load current reduction request signal is input from the abnormality detection determination circuit 98, the MOS driver circuit 99 outputs a drive permission signal and a drive stop signal to the gate G of the semiconductor relay corresponding to the input signal. Specifically, when the load current reduction request signal is input, the MOS driver circuit 99 outputs a drive permission signal to the gates G of the semiconductor relays TR1 and TR2, and outputs a drive stop signal to the gates G of the semiconductor relays TR3 and TR4.

さらにまた、ＭＯＳドライバ回路９９は、異常検出判断回路９８から前記衝突検知信号を入力すると、入力した信号に対応する半導体リレーのゲートＧに駆動許可信号及び駆動停止信号を出力する。詳しくは、ＭＯＳドライバ回路９９は、衝突検知信号を入力すると、半導体リレーＴＲ１のゲートＧに駆動許可信号を出力し、半導体リレーＴＲ２，ＴＲ３，ＴＲ４のゲートＧに駆動停止信号を出力する。   Furthermore, when the collision detection signal is input from the abnormality detection determination circuit 98, the MOS driver circuit 99 outputs a drive permission signal and a drive stop signal to the gate G of the semiconductor relay corresponding to the input signal. Specifically, when a collision detection signal is input, the MOS driver circuit 99 outputs a drive permission signal to the gate G of the semiconductor relay TR1, and outputs a drive stop signal to the gate G of the semiconductor relays TR2, TR3, TR4.

次に、以上のように構成されたバッテリ直付けＩＰＳ８１の作用について説明する。
まず、通常時においては、バッテリ直付けＩＰＳ８１においては、電圧モニタ回路９６にてバッテリ電源３５の電圧Ｖｂが検出される。そして、検出された電圧Ｖｂは、バッテリ直付けＩＰＳ８１の異常検出判断回路９８によって、前記「異常電圧検出判断制御プログラム」に従って、第１〜第３の電圧閾値Ｖ１，Ｖ２，Ｖ３と比較される。 Next, the operation of the battery direct-attached IPS 81 configured as described above will be described.
First, in the normal time, in the battery direct attachment IPS 81, the voltage monitor circuit 96 detects the voltage Vb of the battery power source 35. Then, the detected voltage Vb is compared with the first to third voltage thresholds V1, V2, and V3 by the abnormality detection determination circuit 98 of the battery direct attachment IPS 81 in accordance with the “abnormal voltage detection determination control program”.

検出された電圧Ｖｂが、前記第１の電圧閾値Ｖ１よりも大きい場合（過充電時）には、異常検出判断回路９８は、外部出力回路９９ａを介して「ＯＵＴ１」端子に駆動停止信号を出力する。そして、「ＯＵＴ１」端子に駆動停止信号が出力されると、オルタネータ８６は駆動を停止し、バッテリ電源３５への充電が停止される。従って、これにより、バッテリ電源３５への過充電が防止される。   When the detected voltage Vb is larger than the first voltage threshold value V1 (overcharge), the abnormality detection determination circuit 98 outputs a drive stop signal to the “OUT1” terminal via the external output circuit 99a. To do. When a drive stop signal is output to the “OUT1” terminal, the alternator 86 stops driving, and charging to the battery power source 35 is stopped. Accordingly, this prevents overcharge of the battery power source 35.

次に、検出された電圧Ｖｂが、前記第２の電圧閾値Ｖ２より小さく、前記第３の電圧閾値Ｖ３以上である場合には、異常検出判断回路９８が、外部出力回路９９ａを介して「ＯＵＴ１」端子に駆動許可信号を出力する。そして、「ＯＵＴ１」端子に駆動許可信号が出力されると、オルタネータ８６は駆動を開始し、バッテリ電源３５への充電が開始される。従って、これにより、バッテリ電源３５の電圧Ｖｂの低下に合わせて、オルタネータ８６を駆動させてバッテリ電源３５の充電を行うことができる。   Next, when the detected voltage Vb is smaller than the second voltage threshold value V2 and equal to or more than the third voltage threshold value V3, the abnormality detection determination circuit 98 sends “OUT1” via the external output circuit 99a. The drive permission signal is output to the terminal. When the drive permission signal is output to the “OUT1” terminal, the alternator 86 starts driving and charging of the battery power source 35 is started. Therefore, the battery power source 35 can be charged by driving the alternator 86 as the voltage Vb of the battery power source 35 decreases.

また、検出された電圧Ｖｂが、前記第３の電圧閾値Ｖ３より小さい場合には、異常検出判断回路９８は、負荷電流減少要求信号をＭＯＳドライバ回路９９に出力するとともに、「ＯＵＴ２」端子に対してメッセージ表示信号を出力する。すると、ＭＯＳドライバ回路９９は、「ＭＯＳ１」端子及び「ＭＯＳ２」端子に駆動許可信号を出力するとともに、「ＭＯＳ３」端子及び「ＭＯＳ４」端子に駆動停止信号を出力する。この結果、第１及び第２半導体リレーＴＲ１，ＴＲ２のゲートＧにそれぞれ駆動許可信号が出力され、前記第１及び第２の負荷群９１，９２が駆動される。また、第３及び第４半導体リレーＴＲ３，ＴＲ４のゲートＧには、それぞれ駆動停止信号が出力され、前記第３及び第４の負荷群９３，９４の駆動が停止される。   When the detected voltage Vb is smaller than the third voltage threshold value V3, the abnormality detection determination circuit 98 outputs a load current reduction request signal to the MOS driver circuit 99, and outputs to the “OUT2” terminal. Message output signal. Then, the MOS driver circuit 99 outputs a drive permission signal to the “MOS1” terminal and the “MOS2” terminal, and outputs a drive stop signal to the “MOS3” terminal and the “MOS4” terminal. As a result, a drive permission signal is output to the gates G of the first and second semiconductor relays TR1 and TR2, respectively, and the first and second load groups 91 and 92 are driven. Further, a drive stop signal is output to the gates G of the third and fourth semiconductor relays TR3 and TR4, respectively, and the driving of the third and fourth load groups 93 and 94 is stopped.

また、「ＯＵＴ２」端子にメッセージ表示信号が出力されると、表示パネル８７には、バッテリ電源３５の電圧Ｖｂが、第３の電圧閾値Ｖ３よりも小さい旨のメッセージが表示される。   When a message display signal is output to the “OUT2” terminal, a message indicating that the voltage Vb of the battery power supply 35 is smaller than the third voltage threshold V3 is displayed on the display panel 87.

すなわち、バッテリ電源３５の電圧Ｖｂが第３の電圧閾値Ｖ３よりも小さくなるほど減少したときには、第１〜第４の負荷群９１〜９４のうち、第３及び第４の負荷群９３，９４の駆動が強制的に停止され、バッテリ電源３５の消費電力が抑えられるようになる。さらに、表示パネル８７には、バッテリ電源３５の電圧Ｖｂが第３の電圧閾値Ｖ３よりも小さい旨のメッセージが表示され、運転者に対して消費電力の減少を促すことができるよう
になっている。そして、バッテリ電源３５のバッテリ上がりが防がれるようになる。 That is, when the voltage Vb of the battery power supply 35 decreases as the voltage Vb becomes smaller than the third voltage threshold value V3, the third and fourth load groups 93 and 94 among the first to fourth load groups 91 to 94 are driven. Is forcibly stopped, and the power consumption of the battery power source 35 is suppressed. Further, the display panel 87 displays a message indicating that the voltage Vb of the battery power supply 35 is smaller than the third voltage threshold V3, and can prompt the driver to reduce power consumption. . Then, the battery power supply 35 is prevented from running out of battery.

次に、衝突時の作用について説明する。自動車が衝突することによって、衝突センサ８８において衝突が検知されると、衝突の発生を表す衝突検知信号がバッテリ直付けＩＰＳ８１の「ＩＮ」端子に出力される。そして、「ＩＮ」端子に出力された衝突検知信号は、衝突センサモニタ回路９７を介して異常検出判断回路９８に出力される。   Next, the action at the time of collision will be described. When a collision is detected by the collision sensor 88 due to the collision of the automobile, a collision detection signal indicating the occurrence of the collision is output to the “IN” terminal of the battery direct attachment IPS 81. The collision detection signal output to the “IN” terminal is output to the abnormality detection determination circuit 98 via the collision sensor monitor circuit 97.

そして、異常検出判断回路９８は、衝突検知信号を入力すると、前記「衝突検知プログラム」に従ってＭＯＳドライバ回路９９に衝突検知信号を入力する。ＭＯＳドライバ回路９９は、衝突検知信号を入力すると、半導体リレーＴＲ１のゲートＧに駆動許可信号を出力し、半導体リレーＴＲ２，ＴＲ３，ＴＲ４のゲートＧに駆動停止信号を出力する。この結果、第１の負荷群９１のみ電流が供給され、第２〜第４の負荷群９２〜９４への電流の供給が遮断されて駆動が停止される。   Then, when the collision detection signal is input, the abnormality detection determination circuit 98 inputs the collision detection signal to the MOS driver circuit 99 according to the “collision detection program”. When the collision detection signal is input, the MOS driver circuit 99 outputs a drive permission signal to the gate G of the semiconductor relay TR1, and outputs a drive stop signal to the gate G of the semiconductor relays TR2, TR3, TR4. As a result, the current is supplied only to the first load group 91, the supply of current to the second to fourth load groups 92 to 94 is interrupted, and the drive is stopped.

これにより、自動車等において、衝突等の事故が発生したときには、第１〜第４の負荷群９１〜９４のうち、第１の負荷群９１のみが駆動し、第２〜第４の負荷群９２〜９４については、駆動が停止されるようになる。この結果、事故が発生したときに外部との通信を行うための機器である第１の負荷群９１が使用可能となる。また、事故が発生したときに、電流が通電されていると、発煙等の生じるおそれのある第２〜第４の負荷群９２〜９４は駆動が停止されているので、発煙等を防ぐことができる。   Thus, when an accident such as a collision occurs in an automobile or the like, only the first load group 91 among the first to fourth load groups 91 to 94 is driven, and the second to fourth load groups 92 are driven. About -94, a drive is stopped. As a result, the first load group 91, which is a device for performing communication with the outside when an accident occurs, can be used. In addition, when the accident occurs, if the current is energized, the second to fourth load groups 92 to 94 that may generate smoke are stopped driving, so that smoke or the like can be prevented. it can.

従って、第３の実施形態によれば、第１の実施形態における（２）の効果に加えて、以下のような効果を得ることができる。
（４）上記第３の実施形態では、バッテリ直付けＩＰＳ８１は、バスバー２４が一体に延設されているリードフレーム１８を備え、バスバー２４を介して、バッテリ電源３５のプラスターミナル３７に対して直接固定されるようにした。そして、第１〜第４の負荷群９１〜９４等に接続可能な外部出力端子２０と、リードフレーム１８との間には、ＭＯＳ
ＦＥＴ２２を設けるようにし、制御基板８３からの信号によって、リードフレーム１８と外部出力端子２０との間の電流の限流制御を行うことができるようにした。 Therefore, according to the third embodiment, in addition to the effect (2) in the first embodiment, the following effects can be obtained.
(4) In the third embodiment, the battery direct-attached IPS 81 includes the lead frame 18 in which the bus bar 24 is integrally extended, and is directly connected to the plus terminal 37 of the battery power source 35 via the bus bar 24. It was fixed. Between the external output terminal 20 connectable to the first to fourth load groups 91 to 94 and the lead frame 18, there is a MOS.
An FET 22 is provided, and current limiting control of the current between the lead frame 18 and the external output terminal 20 can be performed by a signal from the control board 83.

従って、このバッテリ直付けＩＰＳ８１は、バッテリ電源３５に対して直接固定されるので、バッテリ電源３５とバッテリ直付けＩＰＳ８１との間に別の部材を介在させる必要がなく、組み付け工数の簡略化と短縮化とを図ることができる。また、バッテリ電源３５から、各負荷群９１〜９４へと供給される電流の限流制御をＭＯＳ ＦＥＴ２２にて行うようにしたので、バッテリ電源３５と、各負荷群９１〜９４との間の電流を、断続的に遮断したり流したりするように切り換えることができる。従って、多連ヒューズのように、電流の遮断の度に交換作業等を行う必要がないので、メンテナンスの手間を軽減させることができる。   Therefore, since the battery direct-attached IPS 81 is directly fixed to the battery power source 35, it is not necessary to intervene another member between the battery power source 35 and the battery direct-attached IPS 81, and the number of assembling steps can be simplified and shortened. Can be achieved. Further, since the current limit control of the current supplied from the battery power source 35 to each of the load groups 91 to 94 is performed by the MOS FET 22, the current between the battery power source 35 and each of the load groups 91 to 94 is controlled. Can be switched off and on intermittently. Therefore, unlike the multiple fuse, it is not necessary to perform replacement work every time the current is interrupted, so that maintenance work can be reduced.

（５）上記第３の実施形態では、バッテリ直付けＩＰＳ８１は、制御基板８３上に、電圧モニタ回路９６を備え、バッテリ電源３５の電圧Ｖｂを検出できるようにした。そして、制御基板８３上の、異常検出判断回路９８において、バッテリ電源３５の電圧Ｖｂの大きさと、第１〜第３の電圧閾値Ｖ１，Ｖ２，Ｖ３とが比較されるようにした。また、その比較結果に基づいて、オルタネータ８６が駆動されたり、表示パネル８７に表示が行われたり、第１〜第４の負荷群９１〜９４への電流が限流制御されるようにした。   (5) In the third embodiment, the battery direct attach IPS 81 includes the voltage monitor circuit 96 on the control board 83 so that the voltage Vb of the battery power source 35 can be detected. In the abnormality detection determination circuit 98 on the control board 83, the magnitude of the voltage Vb of the battery power source 35 is compared with the first to third voltage thresholds V1, V2, and V3. Further, based on the comparison result, the alternator 86 is driven, the display is performed on the display panel 87, and the current to the first to fourth load groups 91 to 94 is controlled to be limited.

従って、バッテリ電源３５の電圧Ｖｂが低く、バッテリ上がりが生じるおそれがあっても、電圧Ｖｂの大きさに基づいて、オルタネータ８６の駆動が行われてバッテリ電源３５の充電が行われたり、第１〜第４の負荷群９１〜９４の電流が限流制御されたりするようになり、バッテリ上がりを防ぐことができる。   Therefore, even if the voltage Vb of the battery power source 35 is low and there is a possibility that the battery will run out, the alternator 86 is driven based on the magnitude of the voltage Vb to charge the battery power source 35, or the first The current of the fourth load groups 91 to 94 is subjected to current limiting control, and the battery can be prevented from running out.

（６）上記第３の実施形態では、バッテリ直付けＩＰＳ８１は、バッテリ電源３５の電圧Ｖｂを検出し、電圧Ｖｂの大きさが、第３の電圧閾値Ｖ３よりも小さくなっている場合には、第１〜第４の負荷群９１〜９４のうち、優先順位の低い第３及び第４の負荷群９３，９４の駆動を強制的に停止するようにした。   (6) In the third embodiment, the battery direct-attached IPS 81 detects the voltage Vb of the battery power supply 35, and when the magnitude of the voltage Vb is smaller than the third voltage threshold V3, Of the first to fourth load groups 91 to 94, the driving of the third and fourth load groups 93 and 94 having a low priority is forcibly stopped.

従って、バッテリ電源３５の電圧Ｖｂが低く、バッテリあがりの可能性が高くなっている場合に、優先順位の低い第３及び第４の負荷群９３，９４の駆動が強制的に停止されることによって、バッテリあがりをより効率的に防ぐことができる。   Therefore, when the voltage Vb of the battery power supply 35 is low and the possibility of battery rising is high, the driving of the third and fourth load groups 93 and 94 having a low priority is forcibly stopped. Thus, the battery can be prevented from rising more efficiently.

（７）上記第３の実施形態では、自動車が衝突することによって、衝突センサ８８において衝突が検知されると、バッテリ直付けＩＰＳ８１の制御基板８３には、衝突検知信号が入力されるようにした。そして、制御基板８３の異常検出判断回路９８では、衝突検知信号が入力されると、第１半導体リレーＴＲ１にのみ駆動許可信号が出力され、第１の負荷群９１にのみ電流が供給されるようにした。   (7) In the third embodiment, when a collision is detected by the collision sensor 88 due to a collision of the automobile, a collision detection signal is input to the control board 83 of the battery direct attachment IPS 81. . When the collision detection signal is input to the abnormality detection determination circuit 98 of the control board 83, a drive permission signal is output only to the first semiconductor relay TR1, and current is supplied only to the first load group 91. I made it.

従って、自動車等において、衝突等の事故が発生したときには、第１〜第４の負荷群９１〜９４のうち、事故が発生したときに外部との通信を行うための機器である第１の負荷群９１が使用可能となる。また、事故が発生したときに、電流が通電されていると、発煙等の生じるおそれのある第２〜第４の負荷群９２〜９４の駆動が停止されるので、発煙等を効果的に防ぐことができる。   Therefore, when an accident such as a collision occurs in an automobile or the like, the first load that is a device for communicating with the outside when the accident occurs in the first to fourth load groups 91 to 94. Group 91 can be used. In addition, when an accident occurs, if the current is energized, the driving of the second to fourth load groups 92 to 94, which may cause smoke, is stopped, so that smoke is effectively prevented. be able to.

なお、上記実施形態は以下のように変更してもよい。
・上記第１〜第３の実施形態においては、バッテリ直付けＩＰＳ１１，６１，８１は、各電流センサＦ１〜Ｆ４を流れる電流の電流値の大きさが、レアショートが発生するおそれのある異常レベルとなると、ＭＯＳドライバ回路５４，９９に電流異常判断結果を出力するようにした。そして、レアショートの異常電流が流れている回路に対する通電が遮断されるようにした。これを、バッテリ直付けＩＰＳ１１，６１，８１を、各電流センサＦ１〜Ｆ４を流れる電流の電流値の大きさが、デッドショートが発生するおそれのある異常レベルとなると、ＭＯＳドライバ回路５４，９９に電流異常判断結果を出力するようにしてもよい。 In addition, you may change the said embodiment as follows.
In the first to third embodiments, the battery direct attachment IPS 11, 61, 81 has an abnormal level at which the magnitude of the current value of the current flowing through each of the current sensors F1 to F4 may cause a short circuit. Then, the current abnormality judgment result is output to the MOS driver circuits 54 and 99. And the power supply to the circuit in which the rare short abnormal current flows is cut off. When the direct current IPS 11, 61, 81 is connected to the MOS driver circuits 54, 99 when the magnitude of the current value of the current flowing through each of the current sensors F1-F4 becomes an abnormal level that may cause a dead short circuit. A current abnormality determination result may be output.

・上記第１〜第３の実施形態においては、バッテリ直付けＩＰＳ１１，６１，８１は、第１〜第４電流センサＦ１〜Ｆ４を備え、電流センサＦ１〜Ｆ４を流れる電流の特性値に基づいて、各ＭＯＳ ＦＥＴ２２のオンオフ制御を行うようにした。これを、バッテリ直付けＩＰＳ１１，６１，８１に、各ＭＯＳ ＦＥＴ２２の過熱を検出する温度検出手段を設け、温度検出手段の検出結果に基づいて、各ＭＯＳ ＦＥＴ２２のオンオフ制御を行うことができるようにしてもよい。   -In the said 1st-3rd embodiment, battery direct attachment IPS11, 61, 81 is provided with the 1st-4th current sensor F1-F4, and based on the characteristic value of the electric current which flows through the current sensor F1-F4. The on / off control of each MOS FET 22 was performed. This is provided with temperature detecting means for detecting overheating of each MOS FET 22 in the battery direct-attached IPS 11, 61, 81 so that on / off control of each MOS FET 22 can be performed based on the detection result of the temperature detecting means. May be.

・上記第１〜第３の実施形態においては、バッテリ直付けＩＰＳ１１，６１，８１は、制御ＩＣ３１，６９，９５が、ＭＯＳ ＦＥＴ２２と別体となるようにした。これを、ＭＯＳ ＦＥＴ２２に、制御ＩＣ３１，６９，９５を内蔵させるようにしてもよい。   In the first to third embodiments, the battery direct attachment IPS 11, 61, 81 is configured such that the control ICs 31, 69, 95 are separate from the MOS FET 22. Alternatively, the control ICs 31, 69, and 95 may be incorporated in the MOS FET 22.

・上記第１〜第３の実施形態においては、第１〜第４半導体リレーＴＲ１〜ＴＲ４は、ＭＯＳドライバ回路５４，９９の駆動許可信号及び駆動停止信号に基づいて、オンオフ制御されるようにした。これを、第１〜第４半導体リレーＴＲ１〜ＴＲ４を、ＰＷＭ制御（Pulse Width Modulation、パルス幅変調制御）されるようにしてもよい。   In the first to third embodiments, the first to fourth semiconductor relays TR1 to TR4 are on / off controlled based on the drive permission signal and the drive stop signal of the MOS driver circuits 54 and 99. . Alternatively, the first to fourth semiconductor relays TR1 to TR4 may be subjected to PWM control (Pulse Width Modulation).

・上記第１〜第３の実施形態においては、電流センサＦ１〜Ｆ４を、ＭＯＳ ＦＥＴ２２と外部出力端子２０との間に設けるようにした。これを、バッテリ電源３５と外部出力
端子２０との間であれば、電流センサＦ１〜Ｆ４の位置を他の位置にするようにしてもよい。 In the first to third embodiments, the current sensors F1 to F4 are provided between the MOS FET 22 and the external output terminal 20. If this is between the battery power source 35 and the external output terminal 20, the positions of the current sensors F1 to F4 may be set to other positions.

第１の実施形態におけるバッテリ直付けＩＰＳの部分破断斜視図。The partial fracture perspective view of battery direct attachment IPS in a 1st embodiment. 同じく、スイッチ部の分解斜視図。Similarly, the exploded perspective view of a switch part. 同じく、スイッチ部の要部拡大説明図。Similarly, the principal part expansion explanatory drawing of a switch part. 同じく、バッテリ直付けＩＰＳをバッテリ電源に固定した状態の部分正面図。Similarly, the partial front view of the state which fixed the battery direct attachment IPS to the battery power supply. 同じく、バッテリ直付けＩＰＳの電気的構成を示す電気回路図。Similarly, the electric circuit diagram which shows the electrical constitution of battery direct attachment IPS. 同じく、制御ＩＣの電気的構成を示す電気ブロック回路図。Similarly, the electric block circuit diagram which shows the electric constitution of control IC. 第２の実施形態におけるバッテリ直付けＩＰＳの電気的構成を示す電気回路図。The electric circuit diagram which shows the electric constitution of battery direct attachment IPS in 2nd Embodiment. 同じく、制御ＩＣの電気的構成を示す電気ブロック回路図。Similarly, the electric block circuit diagram which shows the electric constitution of control IC. 第３の実施形態におけるバッテリ直付けＩＰＳの電気的構成を示す電気回路図。The electric circuit diagram which shows the electric constitution of battery direct attachment IPS in 3rd Embodiment. 同じく、制御ＩＣの電気的構成を示す電気ブロック回路図。Similarly, the electric block circuit diagram which shows the electric constitution of control IC. 従来における、多連ヒューズをバッテリ電源に固定した状態の部分斜視図。The fragmentary perspective view of the state which fixed the multiple fuse in the conventional battery power supply.

符号の説明Explanation of symbols

Ｄ…入力部としてのドレイン、Ｓ…出力部としてのソース、Ｇ…信号入力部としてのゲート、ＯＵＴ１，ＯＵＴ２…制御信号出力端子としての端子、ＩＮ…外部信号入力端子としての端子、１１，６１，８１…インテリジェントパワースイッチ装置としてのバッテリ直付けＩＰＳ、１８…リードフレーム、２０…外部出力端子、２１，６３，８３…制御手段としての制御基板、２２…スイッチング素子としてのＭＯＳ ＦＥＴ、２４…バッテリ接続端子としてのバスバー、３５…バッテリ電源、３７…バッテリターミナルとしてのプラスターミナル、５２…電流検出手段としての電流モニタ回路、５３，９８…判断手段としての異常検出判断回路、８６…外部機器としてのオルタネータ、８７…外部機器としての表示パネル、８８…外部信号発生機器としての衝突センサ、９６…電圧検出手段としての電圧モニタ回路。 D: drain as an input unit, S: source as an output unit, G: gate as a signal input unit, OUT1, OUT2: terminals as control signal output terminals, IN: terminals as external signal input terminals 11, 61 , 81 ... IPS directly attached battery as intelligent power switch device, 18 ... lead frame, 20 ... external output terminal, 21, 63, 83 ... control board as control means, 22 ... MOS FET as switching element, 24 ... battery Bus bar as connection terminal, 35 ... battery power source, 37 ... plus terminal as battery terminal, 52 ... current monitor circuit as current detection means, 53, 98 ... abnormality detection judgment circuit as judgment means, 86 ... external device alternator, 87 ... display panel as an external device, 88 ... external signal A collision sensor as a signal generation device, 96 ... a voltage monitor circuit as a voltage detection means.

Claims (3)

スイッチング素子と、
同スイッチング素子の入力部に対して電気的に接続されているリードフレームと、
前記スイッチング素子の出力部と電気的に接続されている外部出力端子と、
前記スイッチング素子の信号入力部にオンオフ信号を付与することにより、前記リードフレームと前記外部出力端子との間を流れる電流を限流制御する制御手段とを備え、
前記リードフレームは、バッテリ電源のバッテリターミナルに対して電気的に接続可能なバッテリ接続端子を、一体に備えたインテリジェントパワースイッチ装置であって、
前記スイッチング素子及び各スイッチング素子に対応する前記外部出力端子は複数設けられ、各外部出力端子にはそれぞれ負荷群が接続されており、
駆動することにより発電を行い前記バッテリ電源への充電を行うとともに、駆動を停止することにより発電を停止し前記バッテリ電源への充電を停止するオルタネータの駆動及び駆動停止を制御するためのオンオフ信号を出力する制御信号出力端子と、
前記バッテリ電源の電圧を検出する電圧検出手段と、
第１の電圧閾値、第２の電圧閾値、第３の電圧閾値の順に小さい値に設定された第１〜第３の電圧閾値と、前記電圧検出手段により検出された電圧とを比較し、比較結果を出力する判断手段とを備え、
前記第１の電圧閾値は、前記バッテリ電源の電圧が該第１の電圧閾値よりも高い場合にバッテリ電源が過充電の状態になっていると判断するためのものであり、前記第２及び第３の電圧閾値は、前記バッテリ電源の電圧が該第２の電圧閾値よりも低い場合に前記オルタネータによる充電が必要なほどバッテリ電源の電圧が低下していると判断するためのものであり、前記バッテリ電源の電圧がさらに該第３の電圧閾値よりも低い場合に前記外部出力端子に接続された負荷群への電力の供給を減少させる必要があるほどバッテリ電源の電圧が低下していると判断するためのものであり、
前記制御手段は、前記判断手段における比較結果が、
前記バッテリ電源の電圧が前記第１の電圧閾値よりも高い場合には、前記制御信号出力端子に前記オルタネータの駆動を停止させるためのオフ信号を出力し、
前記バッテリ電源の電圧が前記第２の電圧閾値より低い場合には、前記制御信号出力端子に前記オルタネータを駆動させるためのオン信号を出力し、
前記バッテリ電源の電圧がさらに前記第３の電圧閾値より低い場合には、前記複数の外部出力端子のうち優先順位の低い負荷群が接続された外部出力端子に対応する前記スイッチング素子の駆動を停止させることにより該優先順位の低い負荷群への電流供給を遮断すべく該スイッチング素子の信号入力部にオフ信号を付与するとともに、前記複数の外部出力端子のうち優先順位の高い負荷群が接続された外部出力端子に対応する前記スイッチング素子の信号入力部にオン信号を付与することを特徴とするインテリジェントパワースイッチ装置。 A switching element;
A lead frame electrically connected to the input of the switching element;
An external output terminal electrically connected to the output portion of the switching element;
Control means for limiting the current flowing between the lead frame and the external output terminal by applying an on / off signal to the signal input unit of the switching element ;
The lead frame is an intelligent power switch device integrally including a battery connection terminal that can be electrically connected to a battery terminal of a battery power source ,
A plurality of the external output terminals corresponding to the switching element and each switching element are provided, and a load group is connected to each external output terminal,
An on / off signal for controlling driving and stopping of the alternator that generates power by driving and charges the battery power supply and stops power generation by stopping driving and stops charging the battery power supply. A control signal output terminal to output,
Voltage detection means for detecting the voltage of the battery power supply;
The first voltage threshold value, the second voltage threshold value, and the third voltage threshold value, which are set to smaller values in this order, are compared with the voltage detected by the voltage detection means, and compared. Judgment means for outputting the results,
The first voltage threshold is for determining that the battery power supply is in an overcharged state when the voltage of the battery power supply is higher than the first voltage threshold. The voltage threshold of 3 is for determining that the voltage of the battery power supply is low enough to require charging by the alternator when the voltage of the battery power supply is lower than the second voltage threshold. When the voltage of the battery power supply is further lower than the third voltage threshold, it is determined that the voltage of the battery power supply is so low that it is necessary to reduce the supply of power to the load group connected to the external output terminal. Is intended to
The control means indicates that the comparison result in the determination means is
When the voltage of the battery power supply is higher than the first voltage threshold value, an off signal for stopping the drive of the alternator is output to the control signal output terminal,
When the voltage of the battery power supply is lower than the second voltage threshold, an ON signal for driving the alternator to the control signal output terminal is output,
When the voltage of the battery power supply is further lower than the third voltage threshold, driving of the switching element corresponding to the external output terminal connected to the load group having a low priority among the plurality of external output terminals is stopped. By applying an off signal to the signal input unit of the switching element to cut off the current supply to the load group having a low priority level, a load group having a high priority level among the plurality of external output terminals is connected. An intelligent power switch device, wherein an ON signal is applied to a signal input portion of the switching element corresponding to the external output terminal . 請求項１に記載のインテリジェントパワースイッチ装置において、
前記リードフレームと前記外部出力端子との間を流れる電流を検出する電流検出手段を備え、
前記判断手段は、前記電流検出手段が検出した電流に基づいて、過電流であるか否かを判断し、判断結果を出力する手段であり、
前記制御手段は、前記判断手段から出力された過電流であるか否かの前記判断結果に応じたオンオフ信号を前記信号入力部に対して付与する手段であることを特徴とするインテリジェントパワースイッチ装置。 The intelligent power switch device according to claim 1,
Current detection means for detecting a current flowing between the lead frame and the external output terminal;
The determining means, based on the current the current detection unit detects, it is determined whether the overcurrent is hand stage you output the determination result,
The intelligent power switch device, wherein the control means is a means for giving an on / off signal according to the determination result as to whether or not the overcurrent is output from the determination means to the signal input unit. . 請求項１又は２に記載のインテリジェントパワースイッチ装置において、
外部信号発生機器からの外部信号を入力する外部信号入力端子を備え、
前記制御手段は、前記外部信号入力端子から入力された前記外部信号に応じたオンオフ信号を前記信号入力部に対して付与する手段であることを特徴とするインテリジェントパワースイッチ装置。 The intelligent power switch device according to claim 1 or 2,
It has an external signal input terminal for inputting external signals from external signal generators,
The intelligent power switch device , wherein the control means is a means for giving an ON / OFF signal corresponding to the external signal input from the external signal input terminal to the signal input unit .
JP2003290830A 2003-08-08 2003-08-08 Intelligent power switch device Expired - Fee Related JP4149329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003290830A JP4149329B2 (en) 2003-08-08 2003-08-08 Intelligent power switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290830A JP4149329B2 (en) 2003-08-08 2003-08-08 Intelligent power switch device

Publications (2)

Publication Number Publication Date
JP2005064152A JP2005064152A (en) 2005-03-10
JP4149329B2 true JP4149329B2 (en) 2008-09-10

Family

ID=34368731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290830A Expired - Fee Related JP4149329B2 (en) 2003-08-08 2003-08-08 Intelligent power switch device

Country Status (1)

Country Link
JP (1) JP4149329B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104921A1 (en) * 2014-01-09 2015-07-16 日立オートモティブシステムズ株式会社 Onboard electronic control device
JP6797778B2 (en) * 2017-08-30 2020-12-09 矢崎総業株式会社 Semiconductor relays and vehicle current detectors

Also Published As

Publication number Publication date
JP2005064152A (en) 2005-03-10

Similar Documents

Publication Publication Date Title
US7471012B2 (en) Power supply apparatus for vehicle
EP1104073B1 (en) Automobile power source monitor
US6459167B1 (en) System for controlling electromotive force of motor of electric vehicle
US6097107A (en) Short prevention control apparatus of air conditioner for electric vehicles
JP2004248093A (en) Load drive circuit
JP4149329B2 (en) Intelligent power switch device
US20060217863A1 (en) Driving circuit for crew protecting system
US20070069695A1 (en) Power controller for vehicle
JP4985189B2 (en) Electric vehicle collision safety device
JP2006196251A (en) Interlock circuit
EP1535798B1 (en) A vehicle lamp controlling device and vehicle lamp controlling method
JP2008167541A (en) Detection method for anomaly in charging wire
JP6533699B2 (en) Energization control device, electrification control method and disconnection detection device
CN110741529B (en) Vehicle-mounted power supply device
JP2002353404A (en) Intelligent power switch unit
JP2002144958A (en) Lighting control device of vehicle lamp
JP2006278003A (en) Relay system
KR100852739B1 (en) Apparatus for controlling power supply in vehicles
JP6609945B2 (en) Vehicle instrument
JP4262856B2 (en) Control device
JP2014110682A (en) In-vehicle power supply device
JP2009196541A (en) Airbag ignition circuit and airbag ignition unit
KR100439796B1 (en) Electrical ciruit of a fuel system for an automobile
KR20120077141A (en) A control device for vehicle
JP2001206190A (en) Occupant protective device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4149329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees