JP4143584B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4143584B2 JP4143584B2 JP2004254722A JP2004254722A JP4143584B2 JP 4143584 B2 JP4143584 B2 JP 4143584B2 JP 2004254722 A JP2004254722 A JP 2004254722A JP 2004254722 A JP2004254722 A JP 2004254722A JP 4143584 B2 JP4143584 B2 JP 4143584B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- film formation
- semiconductor substrate
- temperature
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 40
- 230000005855 radiation Effects 0.000 claims description 37
- 238000011534 incubation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 description 20
- 238000012544 monitoring process Methods 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
半導体基板上の所定領域に選択的に膜を成長させる半導体装置の製造方法であって、
前記半導体基板の表面上に非接触状態で配置された少なくとも一つの輻射温度計により、前記半導体基板の表面の温度を測定しながら、前記半導体基板の表面上に、予め設定された成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
前記温度が所定値から変化した時点、あるいは成膜中における温度の変化を示すグラフにおいて所定角度から変化した時点で、前記膜の成長における選択性が劣化したと判定し、前記成膜条件を変更するステップと、
変更した前記成膜条件を用いて、前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
を備え、
前記成膜条件を変更するステップでは、
前記エッチングガスの流量Bに対する前記ソースガスの流量Aの比A/Bを低下させ、あるいは、成膜温度を低下させ、
変更した前記成膜条件を用いて前記膜を選択的に成長させていくステップは、さらに
前記温度が、選択性が維持されていたときの初期値に戻った時点で、前記成膜条件を前記初期値に戻すステップと、
前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
を有することを特徴とする。
半導体基板上の所定領域に選択的に膜を成長させる半導体装置の製造方法であって、
前記半導体基板の表面上に非接触状態で配置された少なくとも一つの輻射温度計により、前記半導体基板の表面の温度を測定しながら、前記半導体基板の表面上に、予め設定された成膜条件を用いて前記膜を選択的に成長させていき、非選択領域上に核が形成される時点までのインキュベーション時間を測定すると共に、このインキュベーション時間が経過するまでに選択領域上に成膜される膜厚Aを測定するステップと、
所望の膜厚Tを前記膜厚Aで除算したサイクル数Mを算出するステップと、
前記インキュベーション時間に到達するまでの間、成膜を行って停止し、前記成膜条件を変更して前記半導体基板の表面上に前記膜を選択的に成長させる工程を、前記サイクル数Mだけ繰り返すことで、成膜処理を行うステップと、
を備え、
前記成膜条件を変更するステップでは、
前記エッチングガスの流量Bに対する前記ソースガスの流量Aの比A/Bを低下させ、あるいは、成膜温度を低下させ、
変更した前記成膜条件を用いて前記膜を選択的に成長させていくステップは、さらに
前記温度が、選択性が維持されていたときの初期値に戻った時点で、前記成膜条件を前記初期値に戻すステップと、
前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
を有することを特徴とする。
本発明の実施の形態1による膜の選択成長中における選択性をモニタリングする方法について述べる。
本発明による実施の形態2では、上記実施の形態1における成膜中での選択性のモニタに加えて、モニタリング結果を成膜条件にフィードバックさせる構成をさらに備えている。
本発明による実施の形態3は、上記実施の形態1のモニタリングを行う構成に加えて、膜厚を制御する構成をさらに備えたものに相当する。
2 ターンテーブル
3 支持部
4 回転軸
5、6 輻射温度計
11 半導体ウェーハ
12 素子分離膜
13 ゲート絶縁膜
14 多結晶シリコン膜
15 キャップ用シリコン窒化膜
16 シリコン酸化膜
17 側壁用シリコン窒化膜
18、19 せり上げ拡散層
20、21 核
Claims (2)
- 半導体基板上の所定領域に選択的に膜を成長させる半導体装置の製造方法であって、
前記半導体基板の表面上に非接触状態で配置された少なくとも一つの輻射温度計により、前記半導体基板の表面の温度を測定しながら、前記半導体基板の表面上に、予め設定された成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
前記温度が所定値から変化した時点、あるいは成膜中における温度の変化を示すグラフにおいて所定角度から変化した時点で、前記膜の成長における選択性が劣化したと判定し、前記成膜条件を変更するステップと、
変更した前記成膜条件を用いて、前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
を備え、
前記成膜条件を変更するステップでは、
前記エッチングガスの流量Bに対する前記ソースガスの流量Aの比A/Bを低下させ、あるいは、成膜温度を低下させ、
変更した前記成膜条件を用いて前記膜を選択的に成長させていくステップは、さらに
前記温度が、選択性が維持されていたときの初期値に戻った時点で、前記成膜条件を前記初期値に戻すステップと、
前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
を有することを特徴とする、半導体装置の製造方法。 - 半導体基板上の所定領域に選択的に膜を成長させる半導体装置の製造方法であって、
前記半導体基板の表面上に非接触状態で配置された少なくとも一つの輻射温度計により、前記半導体基板の表面の温度を測定しながら、前記半導体基板の表面上に、予め設定された成膜条件を用いて前記膜を選択的に成長させていき、非選択領域上に核が形成される時点までのインキュベーション時間を測定すると共に、このインキュベーション時間が経過するまでに選択領域上に成膜される膜厚Aを測定するステップと、
所望の膜厚Tを前記膜厚Aで除算したサイクル数Mを算出するステップと、
前記インキュベーション時間に到達するまでの間、成膜を行って停止し、前記成膜条件を変更して前記半導体基板の表面上に前記膜を選択的に成長させる工程を、前記サイクル数Mだけ繰り返すことで、成膜処理を行うステップと、
を備え、
前記成膜条件を変更するステップでは、
前記エッチングガスの流量Bに対する前記ソースガスの流量Aの比A/Bを低下させ、あるいは、成膜温度を低下させ、
変更した前記成膜条件を用いて前記膜を選択的に成長させていくステップは、さらに
前記温度が、選択性が維持されていたときの初期値に戻った時点で、前記成膜条件を前記初期値に戻すステップと、
前記半導体基板の表面の温度を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
を有することを特徴とする、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254722A JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
US11/211,745 US20060046441A1 (en) | 2004-09-01 | 2005-08-26 | Method of monitoring selectivity of selective film growth method, and semiconductor device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254722A JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073756A JP2006073756A (ja) | 2006-03-16 |
JP4143584B2 true JP4143584B2 (ja) | 2008-09-03 |
Family
ID=35943875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254722A Expired - Fee Related JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060046441A1 (ja) |
JP (1) | JP4143584B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7705385B2 (en) * | 2005-09-12 | 2010-04-27 | International Business Machines Corporation | Selective deposition of germanium spacers on nitride |
US20150214331A1 (en) * | 2014-01-30 | 2015-07-30 | Globalfoundries Inc. | Replacement metal gate including dielectric gate material |
US9460969B1 (en) | 2015-03-26 | 2016-10-04 | International Business Machines Corporation | Macro to monitor n-p bump |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166767A (en) * | 1987-04-14 | 1992-11-24 | National Semiconductor Corporation | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer |
US5495822A (en) * | 1993-08-10 | 1996-03-05 | Nippon Telegraph And Telephone Corporation | Method of selectively growing Si epitaxial film |
US5793022A (en) * | 1996-09-12 | 1998-08-11 | Applied Materials, Inc. | Adaptive temperture controller and method of operation |
US6064799A (en) * | 1998-04-30 | 2000-05-16 | Applied Materials, Inc. | Method and apparatus for controlling the radial temperature gradient of a wafer while ramping the wafer temperature |
US6410090B1 (en) * | 1998-09-29 | 2002-06-25 | Applied Materials, Inc. | Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films |
KR100510996B1 (ko) * | 1999-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 선택적 에피텍셜 성장 공정의 최적화 방법 |
JP3987312B2 (ja) * | 2001-08-31 | 2007-10-10 | 株式会社東芝 | 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法 |
KR100451504B1 (ko) * | 2001-10-08 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
-
2004
- 2004-09-01 JP JP2004254722A patent/JP4143584B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-26 US US11/211,745 patent/US20060046441A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2006073756A (ja) | 2006-03-16 |
US20060046441A1 (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
US10177227B1 (en) | Method for fabricating junctions and spacers for horizontal gate all around devices | |
US20170372919A1 (en) | Flowable Amorphous Silicon Films For Gapfill Applications | |
KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
US7977216B2 (en) | Silicon wafer and fabrication method thereof | |
KR100940377B1 (ko) | 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체 | |
US10822714B2 (en) | Method of growing crystal in recess and processing apparatus used therefor | |
JP2011146684A (ja) | 単結晶ゲルマニウムまたはシリコンゲルマニウムを形成する方法 | |
US20150147873A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium | |
US7994066B1 (en) | Si surface cleaning for semiconductor circuits | |
TW201916260A (zh) | 半導體結構的形成方法 | |
WO2014192870A1 (ja) | 基板処理装置、半導体装置の製造方法および基板処理方法 | |
US11923441B2 (en) | Gate all around I/O engineering | |
CN112385046A (zh) | 利用先进控制的整合cmos源极漏极形成 | |
JP4143584B2 (ja) | 半導体装置の製造方法 | |
TW201926572A (zh) | 半導體結構的形成方法 | |
TW201501209A (zh) | 半導體裝置及其製造方法 | |
US7888737B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2005005321A (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
KR20020028488A (ko) | 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법 | |
TWI821319B (zh) | 利用先進控制方式的整合cmos源極汲極形成 | |
CN116435170A (zh) | 在多个衬底上形成外延叠层的方法 | |
JP2000269500A (ja) | 半導体装置の製造方法 | |
JP2001144095A (ja) | アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法 | |
Meyer et al. | Massive Batch Selective Si and SiGe Epitaxial Deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |