JP4138708B2

JP4138708B2 - 光検出装置

Info

Publication number: JP4138708B2
Application number: JP2004205053A
Authority: JP
Inventors: 高志鈴木; 逸志只政
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2004-07-12
Filing date: 2004-07-12
Publication date: 2008-08-27
Anticipated expiration: 2024-07-12
Also published as: US20080204085A1; KR101062596B1; TW200607993A; US7532044B2; EP1767911A1; CN1985157B; EP1767911A4; KR20070030945A; JP2006029820A; CN1985157A; WO2006006575A1; TWI359262B

Description

本発明は、複数の受光素子およびＩ／Ｆ変換装置を備える光検出装置に関するものである。

受光素子（例えばフォトダイオードや光電子増倍管など）は、入射した光の強度に応じた大きさの電流を出力することができ、その電流値から光強度を検出することができる。このような受光素子は、入射光強度についての広いダイナミックレンジで、入射光強度と出力電流値との間のリニアリティが優れている。一方、光強度についての人間の目の感度のダイナミックレンジは６桁程度であることが知られている。

そこで、受光素子から出力される電流値を入力してＡ／Ｄ変換するＡ／Ｄ変換装置では、このような光強度の広いダイナミックレンジに対応して、多くのビット数のデジタル値を出力することが要求される。例えば、光強度のダイナミックレンジが６桁であるのに対応して、Ａ／Ｄ変換装置から出力されるデジタル値は２０ビットであることが要求される。しかし、このような２０ビットものデジタル値を出力するＡ／Ｄ変換装置を実現するのは困難である。

このような問題を解決すべく、入力した電流の大きさに応じた周波数の信号を出力するＩ／Ｆ変換装置が提案されている（例えば特許文献１を参照）。このＩ／Ｆ変換装置は、受光素子から出力される電流値を入力して、その電流値（すなわち、受光素子への入射光強度）の大きさに応じた周波数のパルス信号を出力する。したがって、このＩ／Ｆ変換装置から出力される信号における単位時間当たりのパルス数を計数することで、広いダイナミックレンジで光強度をデジタル値として得ることができる。

また、複数の受光素子およびＩ／Ｆ変換装置を備える光検出装置は、例えば、複数地点それぞれに受光素子が配置されることで、各地点に配置された受光素子により検出される光の強度を広いダイナミックレンジでデジタル値として得ることができる。また、例えば、互いに異なる透過特性を有する波長選択フィルタが各受光素子の前面に配置されることで、互いに異なる波長の光の強度を広いダイナミックレンジでデジタル値として得ることができる。

図１４は、特許文献１に開示された従来のＩ／Ｆ変換装置の構成図である。この図に示されるＩ／Ｆ変換装置４０は、電流-電圧変換回路４１、トランジスタＴｒ１、カレントミラー回路４２，４３、ミラー積分回路４４、比較回路４５および基準電圧源４６を備える。

電流-電圧変換回路４１は、演算増幅器４１ａおよび帰還抵抗素子Ｒｆを有し、電流値検出回路４から出力される電流値を入力して、その電流値に応じた電圧値に変換し、その電圧値を出力する。トランジスタＴｒ１は、電流-電圧変換回路４１から出力される電圧値をゲート端子に入力し、その電圧値を対数増幅した値の電流をソース端子とドレイン端子との間に流す。カレントミラー回路４２は、トランジスタＴｒ２およびＴｒ３を有し、トランジスタＴｒ１から出力される電流を増倍して出力する。カレントミラー回路４３は、トランジスタＴｒ４およびＴｒ５を有し、カレントミラー回路４２から出力される電流を増倍して出力する。

ミラー積分回路４４は、演算増幅器４４ａおよび帰還容量素子Ｃを有し、カレントミラー回路４３から出力される電流を入力して、その入力電流に応じて電荷を容量素子Ｃに蓄積し、その蓄積した電荷の量に応じた電圧値を出力する。比較回路４５は、ミラー積分回路４４から出力される電圧値と、基準電圧源４６から出力される基準電圧値Ｖ_ｒｅｆとを大小比較して、その比較結果を表す比較信号を出力する。ミラー積分回路４４の演算増幅器４４ａの入出力端子間に設けられたスイッチ３４は、比較回路４５から出力されバッファアンプ３３を経た比較信号を入力し、この比較信号に基づいて開閉する。

このＩ／Ｆ変換装置４０では、ミラー積分回路４４に電流が入力していくと、次第に、容量素子Ｃにおける電荷の蓄積量が多くなって、ミラー積分回路４４から出力される電圧値が大きくなる。やがて、ミラー積分回路４４から出力される電圧値が基準電圧値Ｖ_ｒｅｆを超えると、比較回路４５から出力される比較信号が反転し、これにより、スイッチ３４が閉じて容量素子Ｃが放電される。容量素子Ｃが放電されると、比較信号が再び反転して、スイッチ３４が開いて、容量素子Ｃにおける電荷の蓄積が再開される。このように、容量素子Ｃは充放電が繰り返され、比較回路４５から出力される比較信号は、その充放電の繰り返しを表す信号であって、入力する電流値の大きさに応じた周波数のものとなる。

また、このＩ／Ｆ変換装置４０は、対数増幅特性を有するトランジスタＴｒ１を備えていることにより、対数増幅特性を有しないトランジスタを使用した場合に容量素子Ｃの放電期間を充分に確保することができないような高い出力周波数（大きな入力電流値）になってしまうときにも、入力電流値と出力周波数との間の入出力関係の直線性を改善することを意図している。すなわち、このＩ／Ｆ変換装置４０は、広いダイナミックレンジで入力電流値についての入出力関係の直線性を改善することを意図している。
特開２００２−１０７４２８号公報

しかしながら、上記の従来のＩ／Ｆ変換装置を備える光検出装置では、入射光強度と出力周波数との間の入出力関係について高い直線性を広いダイナミックレンジで高精度で実現することは困難である。特に、光検出装置が複数の受光素子を備える場合には、各受光素子への入射光強度とＩ／Ｆ変換装置からの出力周波数との間には、より高い直線性を高精度で実現することが重要である。

本発明は、上記問題点を解消する為になされたものであり、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる光検出装置を提供することを目的とする。

本発明に係る光検出装置は、(a) 各々入射した光の強度に応じた大きさの電流を出力する複数の受光素子と、(b) 複数の受光素子それぞれから出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生するＩ／Ｆ変換装置と、を備えることを特徴とする。さらに、Ｉ／Ｆ変換装置は、(1) 入力した電流を第１出力端および第２出力端の何れか一方に選択的に切り替えて出力する切替手段と、(2) 切替手段の第１出力端と接続され、電流の入力に応じて電荷を蓄積する第１容量素子と、(3) 第１容量素子に蓄積された電荷を放電させる第１放電手段と、(4) 第１容量素子の一端と入力端子が接続され、第１容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第１比較信号を出力端子から出力する第１比較部と、(5) 切替手段の第２出力端と接続され、電流の入力に応じて電荷を蓄積する第２容量素子と、(6) 第２容量素子に蓄積された電荷を放電させる第２放電手段と、(7) 第２容量素子の一端と入力端子が接続され、第２容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第２比較信号を出力端子から出力する第２比較部と、を含むことを特徴とする。

この光検出装置では、複数の受光素子それぞれから入射光強度に応じて出力された電流はＩ／Ｆ変換装置に入力して、その電流の大きさに応じた周波数の信号がＩ／Ｆ変換装置から出力される。

Ｉ／Ｆ変換装置では、切替手段において電流が第１出力端へ出力されるよう設定されているときには、入力した電流は切替手段を経て第１容量素子に流れ込み、この第１容量素子に電荷が蓄積されていく。第１容量素子に蓄積された電荷の量が多くなるに従い、第１比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第１比較部の出力端子から出力される第１比較信号はレベル反転する。そして、第１比較信号のレベル反転に伴い、第１容量素子に蓄積された電荷が第１放電手段により放電され、第１比較部の出力端子から出力される第１比較信号はレベル反転する。

その後、切替手段において電流が第２出力端へ出力されるよう設定が変更されて、入力した電流は切替手段を経て第２容量素子に流れ込み、この第２容量素子に電荷が蓄積されていく。第２容量素子に蓄積された電荷の量が多くなるに従い、第２比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第２比較部の出力端子から出力される第２比較信号はレベル反転する。そして、第２比較信号のレベル反転に伴い、第２容量素子に蓄積された電荷が第２放電手段により放電され、第２比較部の出力端子から出力される第２比較信号はレベル反転する。

以上のような動作が繰り返されて、Ｉ／Ｆ変換装置の第１比較部または第２比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力する電流の大きさ（すなわち、各受光素子に入射した光の強度）に応じたものとなる。

なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第１比較信号および第２比較信号に基づいて、切替手段，第１放電手段および第２放電手段それぞれの動作を制御するのが好適である。

本発明に係る光検出装置では、複数の受光素子に対して１つのＩ／Ｆ変換装置が設けられ、Ｉ／Ｆ変換装置が、複数の受光素子それぞれから出力された電流を順次に所定期間に亘って入力し、その電流の大きさに応じた周波数の信号を順次に発生するのが好適である。また、Ｉ／Ｆ変換装置で発生する信号におけるパルス数を計数する計数部を更に備えるのが好適である。また、計数部が計数結果をパラレル信号として出力するとともに、計数部から出力されるパラレル信号をシリアル信号に変換して該シリアル信号を出力するＰ／Ｓ変換部を更に備えるのが好適である。

この場合、複数の受光素子それぞれから出力された電流は順次に所定期間に亘ってＩ／Ｆ変換装置に入力して、各電流の大きさに応じた周波数の信号がＩ／Ｆ変換装置から出力される。また、計数部が設けられている場合には、Ｉ／Ｆ変換装置で発生する信号におけるパルス数は、計数部により計数される。さらに、Ｐ／Ｓ変換部が更に設けられている場合には、計数部から出力されるパラレル信号は、Ｐ／Ｓ変換部によりシリアル信号に変換される。

本発明に係る光検出装置では、複数の受光素子それぞれに１対１に対応してＩ／Ｆ変換装置が複数設けられ、複数のＩ／Ｆ変換装置それぞれが、対応する受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生するのが好適である。また、複数のＩ／Ｆ変換装置それぞれに１対１に対応して設けられ、対応するＩ／Ｆ変換装置で発生する信号におけるパルス数を計数する複数の計数部を更に備えるのが好適である。また、複数の計数部それぞれが計数結果をパラレル信号として出力するとともに、複数の計数部に対して１つのみ設けられ、複数の計数部それぞれから出力されるパラレル信号を順次に入力し、そのパラレル信号をシリアル信号に変換して、該シリアル信号を出力するＰ／Ｓ変換部を更に備えるのが好適である。また、複数の計数部それぞれが、対応するＩ／Ｆ変換装置で発生する信号におけるパルス数を同一期間に亘って計数するのが好適である。

この場合、受光素子、Ｉ／Ｆ変換装置および計数部を１組として、光検出装置は複数組を備えている。各受光素子から出力された電流は、その受光素子に対応するＩ／Ｆ変換装置に入力し、その電流の大きさに応じた周波数の信号がＩ／Ｆ変換装置から出力される。また、計数部が設けられている場合には、各Ｉ／Ｆ変換装置で発生する信号におけるパルス数は、そのＩ／Ｆ変換装置に対応する計数部により計数される。さらに、Ｐ／Ｓ変換部が更に設けられている場合には、各計数部から出力されるパラレル信号は、その計数部に対応するＰ／Ｓ変換部によりシリアル信号に変換される。また、複数の計数部それぞれがパルス数を同一期間に亘って計数する場合には、複数の受光素子それぞれに入射する光の強度が同一タイミングで検出される。

本発明に係る光検出装置に含まれるＩ／Ｆ変換装置は、(1) 切替手段の第１出力端と接続されるとともに、第１比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第３容量素子と、(2) 第３容量素子に蓄積された電荷を放電させる第３放電手段と、(3) 切替手段の第２出力端と接続されるとともに、第２比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第４容量素子と、(4) 第４容量素子に蓄積された電荷を放電させる第４放電手段と、(5) 第１容量素子の他端を接地電位に接続した状態、第１容量素子の他端を第１比較部の出力端子に接続した状態、および、第１容量素子の他端を開放した状態、の何れかに選択的に設定する第１接続手段と、(6) 第２容量素子の他端を接地電位に接続した状態、第２容量素子の他端を第２比較部の出力端子に接続した状態、および、第２容量素子の他端を開放した状態、の何れかに選択的に設定する第２接続手段と、(7) 第３容量素子の他端を接地電位に接続した状態、第３容量素子の他端を第１比較部の出力端子に接続した状態、および、第３容量素子の他端を開放した状態、の何れかに選択的に設定する第３接続手段と、(8) 第４容量素子の他端を接地電位に接続した状態、第４容量素子の他端を第２比較部の出力端子に接続した状態、および、第４容量素子の他端を開放した状態、の何れかに選択的に設定する第４接続手段と、を更に備えるのが好適である。さらに、第１比較部および第２比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能であるのが好適である。

なお、コンパレータモードとは、入力端子に入力した電圧と基準電圧とを大小比較して、その比較の結果を表す比較信号を出力端子から出力する動作モードである。また、アンプモードとは、入力端子と出力端子との間に帰還容量素子が接続されているときに、その帰還容量素子に蓄積されている電荷の量に応じた電圧値を出力端子から出力する動作モードである。

この場合のように、第１容量素子および第２容量素子に加えて、第３容量素子および第４容量素子と、各容量素子の電荷を放電する放電手段と、各容量素子の接続状態を設定する接続手段と、を更に備えることにより、第１容量素子，第２容量素子，第３容量素子および第４容量素子の順に繰り返して電荷が蓄積されていき、第１比較部または第２比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力端に入力する電流の大きさに応じたものとなる。

なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第１比較信号および第２比較信号に基づいて、切替手段，第１放電手段，第２放電手段，第３放電手段，第４放電手段，第１接続手段，第２接続手段，第３接続手段，第４接続手段，第１比較部および第２比較部それぞれの動作を制御するのが好適である。

本発明によれば、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下では、受光素子としてのフォトダイオードの個数が３であるとして説明するが、フォトダイオードの個数は、２であってもよし、４以上であってもよい。

（第１実施形態）

先ず、本発明の光検出装置の第１実施形態について説明する。図１は、第１実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、光フィルタ１１１〜１１３、フォトダイオード１２１〜１２３、ゲート部１３１〜１３３、Ｉ／Ｆ変換装置１４０、ゲート部１５０、計数部１６０、Ｐ／Ｓ変換部１８０および選択部１９０を備えている。

光フィルタ１１１〜１１３それぞれは、互いに異なる透過特性を有する波長選択フィルタである。例えば、光フィルタ１１１は赤色の波長域の光を選択的に透過させ、光フィルタ１１２は緑色の波長域の光を選択的に透過させ、また、光フィルタ１１３は青色の波長域の光を選択的に透過させる。フォトダイオード１２１は、光フィルタ１１１を透過した光を受光して、その受光した光の強度に応じた電流を出力する。フォトダイオード１２２は、光フィルタ１１２を透過した光を受光して、その受光した光の強度に応じた電流を出力する。また、フォトダイオード１２３は、光フィルタ１１３を透過した光を受光して、その受光した光の強度に応じた電流を出力する。

ゲート部１３１〜１３３それぞれは、選択部１９０から出力される制御信号に基づいて動作する。ゲート１３１は、フォトダイオード１２１から出力された電流のＩ／Ｆ変換装置１４０への入力／遮断を選択する。ゲート１３２は、フォトダイオード１２２から出力された電流のＩ／Ｆ変換装置１４０への入力／遮断を選択する。また、ゲート１３３は、フォトダイオード１２３から出力された電流のＩ／Ｆ変換装置１４０への入力／遮断を選択する。

Ｉ／Ｆ変換装置１４０の入力端は、ゲート部１３１〜１３３を介してフォトダイオード１２１〜１２３と接続されており、ゲート部１３１〜１３３の動作により、フォトダイオード１２１〜１２３それぞれから出力される電流を順次に入力する。そして、Ｉ／Ｆ変換装置１４０は、入力した電流の大きさに応じた周波数のパルス信号を発生し出力する。Ｉ／Ｆ変換装置１４０における入力電流値に対する出力周波数の比は、基準電圧値Ｖ_ｒｅｆにより調整される。

ゲート部１５０は、Ｉ／Ｆ変換装置１４０から出力されるパルス信号を入力するとともにゲート信号Ｇａｔｅをも入力する。そして、ゲート部１５０は、ゲート信号Ｇａｔｅがローレベルであるときに、ローレベルの論理信号を出力し、ゲート信号Ｇａｔｅがハイレベルであるときに、入力したパルス信号を計数部１６０へ出力する。

計数部１６０は、Ｉ／Ｆ変換装置１４０から出力されゲート部１５０を経て入力したパルス信号におけるパルス数を計数し、その計数値をパラレル信号として出力する。Ｐ／Ｓ変換部１８０は、計数部１６０から出力されたパラレル信号を入力し、このパラレル信号をシリアル信号に変換して、クロック信号Ｃｌｋに同期して該シリアル信号Ｄoutを出力する。

選択部１９０は、論理信号Ｓａ，Ｓｂを入力し、これらに基づいて、ゲート部１３１〜１３３それぞれの動作を制御するための制御信号を生成し出力する。例えば、論理信号Ｓａ，Ｓｂの双方がローレベルであるときには、選択部１９０は、フォトダイオード１２１から出力された電流をゲート部１３１を介してＩ／Ｆ変換装置１４０へ入力させる。論理信号Ｓａがハイレベルであって論理信号Ｓｂがローレベルであるときには、選択部１９０は、フォトダイオード１２２から出力された電流をゲート部１３２を介してＩ／Ｆ変換装置１４０へ入力させる。また、論理信号Ｓａ，Ｓｂの双方がハイレベルであるときには、選択部１９０は、フォトダイオード１２３から出力された電流をゲート部１３３を介してＩ／Ｆ変換装置１４０へ入力させる。

第１実施形態に係る光検出装置１では、入力した光のうち、赤色光は光フィルタ１１１を透過してフォトダイオード１２１により受光され、該赤色光の強度に応じた電流がフォトダイオード１２１から出力される。緑色光は光フィルタ１１２を透過してフォトダイオード１２２により受光され、該緑色光の強度に応じた電流がフォトダイオード１２２から出力される。また、青色光は光フィルタ１１３を透過してフォトダイオード１２３により受光され、該青色光の強度に応じた電流がフォトダイオード１２３から出力される。

フォトダイオード１２１〜１２３それぞれから出力される電流は、選択部１９０により制御されたゲート部１３１〜１３３の動作により、順次にＩ／Ｆ変換装置１４０の入力端に入力する。Ｉ／Ｆ変換装置１４０では、入力端に入力した電流の大きさに応じた周波数のパルス信号が発生し、このパルス信号が出力される。

Ｉ／Ｆ変換装置１４０から出力されるパルス信号は、ゲート部１５０の動作により、ゲート信号Ｇａｔｅがハイレベルである期間に、計数部１６０に入力して、この計数部１６０によりパルスが計数される。このパルスの計数値はパラレル信号として計数部１６０から出力される。そして、計数部１６０から出力されたパラレル信号は、Ｐ／Ｓ変換部１８０によりシリアル信号に変換され、このシリアル信号ＤoutがＰ／Ｓ変換部１８０から出力される。したがって、Ｐ／Ｓ変換部１８０からは、フォトダイオード１２１が受光した赤色光の強度に応じたデジタル値、フォトダイオード１２２が受光した緑色光の強度に応じたデジタル値、および、フォトダイオード１２３が受光した青色光の強度に応じたデジタル値、が順次にシリアル信号として出力される。

次に、本実施形態に係る光検出装置１に含まれるＩ／Ｆ変換装置１４０の具体的な構成について説明する。図２は、第１実施例のＩ／Ｆ変換装置１０の構成図である。この図に示されるＩ／Ｆ変換装置１０は、図１中のＩ／Ｆ変換装置１４０として好適に用いられるものであって、第１比較部１１_１、第２比較部１１_２、ＳＲ型フリップフロップ回路１６、タイミング制御部１７、バッファアンプ１８、第１容量素子Ｃ_１、第２容量素子Ｃ_２、スイッチＳＷ_１、スイッチＳＷ_２、スイッチＳＷ_１１およびスイッチＳＷ_２１を備える。

第１比較部１１_１および第２比較部１１_２それぞれの動作特性は互いに同じである。２つの容量素子Ｃ_１およびＣ_２それぞれの容量値は互いに等しい。このＩ／Ｆ変換装置１０は、入力端１０ａがゲート部１３１〜１３３を介してフォトダイオード１２１〜１２３と接続されており、フォトダイオード１２１〜１２３それぞれで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号を出力端１０ｂから出力する。

スイッチＳＷ_１は、入力端１０ａと第１比較部１１_１の反転入力端子との間に設けられている。また、スイッチＳＷ_２は、入力端１０ａと第２比較部１１_２の反転入力端子との間に設けられている。スイッチＳＷ_１およびスイッチＳＷ_２は、入力端１０ａに入力した電流を、第１出力端（第１比較部１１_１の反転入力端子との接続点）および第２出力端（第２比較部１１_２の反転入力端子との接続点）の何れか一方に、選択的に切り替えて出力する切替手段として作用する。なお、入力端１０ａの直後にカレントミラー回路１４が設けられるのが好適であり、この場合には、カレントミラー回路１４は、入力端１０ａに入力した電流を増倍してスイッチＳＷ_１およびスイッチＳＷ_２へ出力する。

第１容量素子Ｃ_１の一端は、カレントミラー回路１４およびスイッチＳＷ_１を介して入力端１０ａと接続されており、第１比較部１１_１の反転入力端子とも接続されている。第１容量素子Ｃ_１の他端は接地されている。第１容量素子Ｃ_１は、電流の入力に応じて電荷を蓄積することができる。スイッチＳＷ_１１は、第１容量素子Ｃ_１の一端と接地電位との間に設けられており、第１容量素子Ｃ_１に蓄積された電荷を放電させる第１放電手段として作用する。

第１比較部１１_１は、第１容量素子Ｃ_１の一端の電圧Ｖ_１を反転入力端子に入力するとともに、外部から入力する基準電圧Ｖ_ｒｅｆを非反転入力端子に入力して、電圧Ｖ_１と基準電圧Ｖ_ｒｅｆとを大小比較して、その比較の結果を表す第１比較信号Ｓ_１を出力端子から出力する。この第１比較信号Ｓ_１は、電圧Ｖ_１が基準電圧Ｖ_ｒｅｆより小さいときにはハイレベルであり、電圧Ｖ_１が基準電圧Ｖ_ｒｅｆより大きいときにはローレベルである。

第２容量素子Ｃ_２の一端は、カレントミラー回路１４およびスイッチＳＷ_２を介して入力端１０ａと接続されており、第２比較部１１_２の反転入力端子とも接続されている。第２容量素子Ｃ_２の他端は接地されている。第２容量素子Ｃ_２は、電流の入力に応じて電荷を蓄積することができる。スイッチＳＷ_２１は、第２容量素子Ｃ_２の一端と接地電位との間に設けられており、第２容量素子Ｃ_２に蓄積された電荷を放電させる第２放電手段として作用する。

第２比較部１１_２は、第２容量素子Ｃ_２の一端の電圧Ｖ_２を反転入力端子に入力するとともに、外部から入力する基準電圧Ｖ_ｒｅｆを非反転入力端子に入力して、電圧Ｖ_２と基準電圧Ｖ_ｒｅｆとを大小比較して、その比較の結果を表す第２比較信号Ｓ_２を出力端子から出力する。この第２比較信号Ｓ_２は、電圧Ｖ_２が基準電圧Ｖ_ｒｅｆより小さいときにはハイレベルであり、電圧Ｖ_２が基準電圧Ｖ_ｒｅｆより大きいときにはローレベルである。

ＳＲ型フリップフロップ回路１６は、第１比較部１１_１から出力される第１比較信号Ｓ_１をＳ入力端子に入力し、第２比較部１１_２から出力される第２比較信号Ｓ_２をＲ入力端子に入力して、第１比較信号Ｓ_１および第２比較信号Ｓ_２それぞれのレベル変化に応じて変化する出力信号をＱ出力端子およびＱＢ出力端子それぞれから出力する。バッファアンプ１８は、ＳＲ型フリップフロップ回路１６のＱ出力端子から出力される信号を増幅して出力端１０ｂから外部へ出力ざせる。この出力端１０ｂは、ゲート部１５０に接続されている。

ＳＲ型フリップフロップ回路１６およびタイミング制御部１７は、第１比較信号Ｓ_１および第２比較信号Ｓ_２に基づいて各スイッチの動作を制御するタイミング制御手段としても作用する。すなわち、スイッチＳＷ_１およびスイッチＳＷ_２１それぞれは、ＳＲ型フリップフロップ回路１６のＱＢ出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。また、スイッチＳＷ_２およびスイッチＳＷ_１１それぞれは、ＳＲ型フリップフロップ回路１６のＱ出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。

次に、第１実施例のＩ／Ｆ変換装置１０の動作について説明する。図３は、第１実施例のＩ／Ｆ変換装置１０の動作を説明するタイミングチャートである。光が入射したフォトダイオード１２１〜１２３の何れかから出力された電流は、Ｉ／Ｆ変換装置１０の入力端１０ａに入力して、カレントミラー回路１４を経てスイッチＳＷ_１，ＳＷ_２に入力する。

時刻ｔ_１前には、ＳＲ型フリップフロップ回路１６のＱ出力がローレベルであって、ＱＢ出力がハイレベルであるので、スイッチＳＷ_１およびスイッチＳＷ_２１それぞれは閉じていて、スイッチＳＷ_２およびスイッチＳＷ_１１それぞれは開いている。入力端１０ａに入力した電流は、カレントミラー回路１４およびスイッチＳＷ_１を経て、第１容量素子Ｃ_１に流れ込み、第１容量素子Ｃ_１に電荷が蓄積されていく。第１容量素子Ｃ_１に蓄積された電荷の量が多くなるに従い、第１比較部１１_１の反転入力端子に入力する電圧Ｖ_１は、次第に大きくなり、やがて、時刻ｔ_１に、非反転入力端子に入力している基準電圧Ｖ_ｒｅｆより大きくなる。第１比較部１１_１の出力端子から出力される第１比較信号Ｓ_１は、時刻ｔ_１に、ハイレベルからローレベルに転じる。

そして、時刻ｔ_１に、第１比較信号Ｓ_１がローレベルに転じることにより、ＳＲ型フリップフロップ回路１６のＱ出力がハイレベルに転じるとともに、ＱＢ出力がローレベルに転じて、スイッチＳＷ_１およびスイッチＳＷ_２１それぞれは開いて、スイッチＳＷ_２およびスイッチＳＷ_１１それぞれは閉じる。この各スイッチの開閉動作により、第１容量素子Ｃ_１に蓄積されていた電荷は放電され、第１比較部１１_１の出力端子から出力される第１比較信号Ｓ_１はハイレベルに戻る。

時刻ｔ_１以降、入力端１０ａに入力した電流は、カレントミラー回路１４およびスイッチＳＷ_２を経て、第２容量素子Ｃ_２に流れ込み、第２容量素子Ｃ_２に電荷が蓄積されていく。第２容量素子Ｃ_２に蓄積された電荷の量が多くなるに従い、第２比較部１１_２の反転入力端子に入力する電圧Ｖ_２は、次第に大きくなり、やがて、時刻ｔ_２に、非反転入力端子に入力している基準電圧Ｖ_ｒｅｆより大きくなる。第２比較部１１_２の出力端子から出力される第２比較信号Ｓ_２は、時刻ｔ_２に、ハイレベルからローレベルに転じる。

そして、時刻ｔ_２に、第２比較信号Ｓ_２がローレベルに転じることにより、ＳＲ型フリップフロップ回路１６のＱ出力がローレベルに転じるとともに、ＱＢ出力がハイレベルに転じて、スイッチＳＷ_１およびスイッチＳＷ_２１それぞれは閉じて、スイッチＳＷ_２およびスイッチＳＷ_１１それぞれは開く。この各スイッチの開閉動作により、第２容量素子Ｃ_２に蓄積されていた電荷は放電され、第２比較部１１_２の出力端子から出力される第２比較信号Ｓ_２はハイレベルに戻る。

以上のような動作が繰り返されて、ＳＲ型フリップフロップ回路１６のＱ出力信号は、パルス信号となり、バッファアンプ１８を経て出力端１０ｂから出力される。そして、計数部１６０により、出力端１０ｂから出力される信号におけるパルス数が計数されて、その計数値（すなわち、周波数）がデジタル値として出力される。第１容量素子Ｃ_１および第２容量素子Ｃ_２それぞれに蓄積される電荷の量の増加速度が速いほど、すなわち、入力端１０ａに入力する電流が大きいほど、このようにして得られる周波数は高い。

図４は、第１実施例のＩ／Ｆ変換装置１０を含む光検出装置１の動作特性を示すグラフである。このグラフにおいて、横軸は、光検出装置１の各フォトダイオードへ入射する光の強度、または、Ｉ／Ｆ変換装置１０の入力端１０ａに入力する電流値を示す。縦軸は、計数部１６０により測定される周波数を示す。また、この図には、第１実施例のものと対比するために、図１４に示された構成のＩ／Ｆ変換装置の動作特性が比較例として示されている。この図に示されるように、比較例では、フォトダイオードへの入射光量が大きい領域（電流値が大きい領域）で、入出力関係の線形性が悪くなっている。これに対して、本実施形態では、フォトダイオードへの入射光量が大きい領域（電流値が大きい領域）でも、入出力関係の直線性が優れている。このように、本実施形態に係るＩ／Ｆ変換装置１０および光検出装置１は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。

次に、本実施形態に係る光検出装置１に含まれるＩ／Ｆ変換装置１４０の他の具体的な構成について説明する。図５は、第２実施例のＩ／Ｆ変換装置２０の構成図である。この図に示されるＩ／Ｆ変換装置２０は、図１中のＩ／Ｆ変換装置１４０として好適に用いられるものであって、第１比較部２１_１、第２比較部２１_２、第１過電圧防止回路２２_１、第２過電圧防止回路２２_２、第１ワンショット回路２３_１、第２ワンショット回路２３_２、ＳＲ型フリップフロップ回路２６、タイミング制御部２７、バッファアンプ２８、第１容量素子Ｃ_１、第２容量素子Ｃ_２、第３容量素子Ｃ_３、第４容量素子Ｃ_４、スイッチＳＷ_１、スイッチＳＷ_２、スイッチＳＷ_１１〜ＳＷ_１３、スイッチＳＷ_２１〜ＳＷ_２３、スイッチＳＷ_３１〜ＳＷ_３３、および、スイッチＳＷ_４１〜ＳＷ_４３を備える。

第１比較部２１_１および第２比較部２１_２それぞれの動作特性は互いに同じである。４つの容量素子Ｃ_１〜Ｃ_４それぞれの容量値は互いに等しい。このＩ／Ｆ変換装置２０は、入力端２０ａがゲート部１３１〜１３３を介してフォトダイオード１２１〜１２３と接続されており、フォトダイオード１２１〜１２３それぞれで発生した電流を入力端２０ａに入力して、その入力した電流の大きさに応じた周波数の信号を出力端２０ｂから出力する。

スイッチＳＷ_１は、入力端２０ａと第１比較部２１_１の反転入力端子との間に設けられている。また、スイッチＳＷ_２は、入力端２０ａと第２比較部２１_２の反転入力端子との間に設けられている。スイッチＳＷ_１およびスイッチＳＷ_２は、入力端２０ａに入力した電流を、第１出力端（第１比較部２１_１の反転入力端子との接続点）および第２出力端（第２比較部２１_２の反転入力端子との接続点）の何れか一方に、選択的に切り替えて出力する切替手段として作用する。なお、入力端２０ａの直後にカレントミラー回路２４が設けられるのが好適であり、この場合には、カレントミラー回路２４は、入力端２０ａに入力した電流を増倍してスイッチＳＷ_１およびスイッチＳＷ_２へ出力する。

第１容量素子Ｃ_１および第３容量素子Ｃ_３それぞれの一端は、カレントミラー回路２４およびスイッチＳＷ_１を介して入力端２０ａと接続されており、第１比較部２１_１の反転入力端子とも接続されている。第１容量素子Ｃ_１および第３容量素子Ｃ_３それぞれは、電流の入力に応じて電荷を蓄積することができる。

スイッチＳＷ_１１は、第１容量素子Ｃ_１の一端と他端との間に設けられており、第１容量素子Ｃ_１に蓄積された電荷を放電させる第１放電手段として作用する。スイッチＳＷ_１２は、第１容量素子Ｃ_１の他端と接地電位との間に設けられている。スイッチＳＷ_１３は、第１容量素子Ｃ_１の他端と第１比較部２１_１の出力端子との間に設けられている。スイッチＳＷ_１２およびＳＷ_１３は、第１容量素子Ｃ_１の他端を接地電位に接続した状態、第１容量素子Ｃ_１の他端を第１比較部２１_１の出力端子に接続した状態、および、第１容量素子Ｃ_１の他端を開放した状態、の何れかに選択的に設定する第１接続手段として作用する。

スイッチＳＷ_３１は、第３容量素子Ｃ_３の一端と他端との間に設けられており、第３容量素子Ｃ_３に蓄積された電荷を放電させる第３放電手段として作用する。スイッチＳＷ_３２は、第３容量素子Ｃ_３の他端と接地電位との間に設けられている。スイッチＳＷ_３３は、第３容量素子Ｃ_３の他端と第１比較部２１_１の出力端子との間に設けられている。スイッチＳＷ_３２およびＳＷ_３３は、第３容量素子Ｃ_３の他端を接地電位に接続した状態、第３容量素子Ｃ_３の他端を第１比較部２１_１の出力端子に接続した状態、および、第３容量素子Ｃ_３の他端を開放した状態、の何れかに選択的に設定する第３接続手段として作用する。

第１比較部２１_１は、第１容量素子Ｃ_１および第３容量素子Ｃ_３それぞれの一端の電圧Ｖ_１を反転入力端子に入力するとともに、外部から入力する基準電圧Ｖ_ｒｅｆを非反転入力端子に入力して、電圧Ｖ_１と基準電圧Ｖ_ｒｅｆとを大小比較して、その比較の結果を表す第１比較信号Ｓ_１を出力端子から出力する。この第１比較信号Ｓ_１は、電圧Ｖ_１が基準電圧Ｖ_ｒｅｆより小さいときにはハイレベルであり、電圧Ｖ_１が基準電圧Ｖ_ｒｅｆより大きいときにはローレベルである。

第２容量素子Ｃ_２および第４容量素子Ｃ_４それぞれの一端は、カレントミラー回路２４およびスイッチＳＷ_２を介して入力端２０ａと接続されており、第２比較部２１_２の反転入力端子とも接続されている。第２容量素子Ｃ_２および第４容量素子Ｃ_４それぞれは、電流の入力に応じて電荷を蓄積することができる。

スイッチＳＷ_２１は、第２容量素子Ｃ_２の一端と他端との間に設けられており、第２容量素子Ｃ_２に蓄積された電荷を放電させる第２放電手段として作用する。スイッチＳＷ_２２は、第２容量素子Ｃ_２の他端と接地電位との間に設けられている。スイッチＳＷ_２３は、第２容量素子Ｃ_２の他端と第２比較部２１_２の出力端子との間に設けられている。スイッチＳＷ_２２およびＳＷ_２３は、第２容量素子Ｃ_２の他端を接地電位に接続した状態、第２容量素子Ｃ_２の他端を第２比較部２１_２の出力端子に接続した状態、および、第２容量素子Ｃ_２の他端を開放した状態、の何れかに選択的に設定する第２接続手段として作用する。

スイッチＳＷ_４１は、第４容量素子Ｃ_４の一端と他端との間に設けられており、第４容量素子Ｃ_４に蓄積された電荷を放電させる第４放電手段として作用する。スイッチＳＷ_４２は、第４容量素子Ｃ_４の他端と接地電位との間に設けられている。スイッチＳＷ_４３は、第４容量素子Ｃ_４の他端と第２比較部２１_２の出力端子との間に設けられている。スイッチＳＷ_４２およびＳＷ_４３は、第４容量素子Ｃ_４の他端を接地電位に接続した状態、第４容量素子Ｃ_４の他端を第２比較部２１_２の出力端子に接続した状態、および、第４容量素子Ｃ_４の他端を開放した状態、の何れかに選択的に設定する第４接続手段として作用する。

第２比較部２１_２は、第２容量素子Ｃ_２および第４容量素子Ｃ_４それぞれの一端の電圧Ｖ_２を反転入力端子に入力するとともに、外部から入力する基準電圧Ｖ_ｒｅｆを非反転入力端子に入力して、電圧Ｖ_２と基準電圧Ｖ_ｒｅｆとを大小比較して、その比較の結果を表す第２比較信号Ｓ_２を出力端子から出力する。この第２比較信号Ｓ_２は、電圧Ｖ_２が基準電圧Ｖ_ｒｅｆより小さいときにはハイレベルであり、電圧Ｖ_２が基準電圧Ｖ_ｒｅｆより大きいときにはローレベルである。

第１過電圧防止回路２２_１は、第１比較部２１_１の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。同様に、第２過電圧防止回路２２_２は、第２比較部２１_２の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。第１比較部２１_１および第２比較部２１_２それぞれは、反転入力端子の電圧が非反転入力端子の電圧より高くなったまま安定してしまうと、正常に動作しなくなる。このような事態は電源投入時に起こる可能性がある。そこで、第１過電圧防止回路２２_１および第２過電圧防止回路２２_２それぞれは、第１比較部２１_１および第２比較部２１_２それぞれの反転入力端子の電位をリセットすることで、正常動作を可能とする。

第１ワンショット回路２３_１は、第１比較部２１_１の出力端子とＳＲ型フリップフロップ回路２６のＳ入力端子との間に設けられており、第１比較部２１_１から出力される第１比較信号Ｓ_１のレベル変化を安定化する。第２ワンショット回路２３_２は、第２比較部２１_２の出力端子とＳＲ型フリップフロップ回路２６のＲ入力端子との間に設けられており、第２比較部２１_２から出力される第２比較信号Ｓ_２のレベル変化を安定化する。そして、第１ワンショット回路２３_１および第２ワンショット回路２３_２それぞれは、ＳＲ型フリップフロップ回路２６の動作を安定化する。

ＳＲ型フリップフロップ回路２６は、第１比較部２１_１から出力されて第１ワンショット回路２３_１を経た第１比較信号Ｓ_１をＳ入力端子に入力し、第２比較部２１_２から出力されて第２ワンショット回路２３_２を経た第２比較信号Ｓ_２をＲ入力端子に入力して、第１比較信号Ｓ_１および第２比較信号Ｓ_２それぞれのレベル変化に応じて変化する出力信号をＱ出力端子およびＱＢ出力端子それぞれから出力する。バッファアンプ２８は、ＳＲ型フリップフロップ回路２６のＱ出力端子から出力される信号を増幅して出力端２０ｂから外部へ出力ざせる。この出力端２０ｂは、ゲート部１５０に接続されている。

ＳＲ型フリップフロップ回路２６およびタイミング制御部２７は、第１比較信号Ｓ_１および第２比較信号Ｓ_２に基づいて各スイッチの動作を制御するタイミング制御手段として作用する。すなわち、タイミング制御部２７は、ＳＲ型フリップフロップ回路２６のＱ出力端子およびＱＢ出力端子それぞれからの出力信号に基づいて、各スイッチの動作を制御する制御信号を生成して出力する。そして、各スイッチは、タイミング制御部２７から出力されて供給された制御信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。

図６は、第１比較部２１_１および第２比較部２１_２それぞれの回路の一例を示す図である。この図に示される比較部２１は、第１比較部２１_１および第２比較部２１_２を代表するものである。比較部２１は、ｐチャネルＣＭＯＳトランジスタＴ_１１〜Ｔ_１５、ｎチャネルＣＭＯＳトランジスタＴ_２１〜Ｔ_２５、位相補償容量素子Ｃおよび抵抗素子Ｒを備えており、これらが図示のとおり接続されている。反転入力端子Ｐ_Ｍは、トランジスタＴ_１４のゲート端子に接続されており、電圧Ｖ_１またはＶ_２を入力するものである。非反転入力端子Ｐ_Ｐは、トランジスタＴ_１５のゲート端子に接続されており、基準電圧Ｖ_ｒｅｆを入力するものである。出力端子Ｐ_Ｏは、トランジスタＴ_１３，Ｔ_２１およびＴ_２４それぞれのドレイン端子に接続されており、第１比較信号Ｓ_１または第２比較信号Ｓ_２を出力するものである。バイアス入力端子Ｐ_Ｂは、トランジスタＴ_１１〜Ｔ_１３それぞれのゲート端子に接続されており、比較部２１を動作させるためのバイアス電圧を設定する為のものである。制御端子Ｐ_Ｃは、トランジスタＴ_２１およびＴ_２５それぞれのゲート端子に接続されており、位相補償容量素子Ｃを切り離したり接続したりすることで、比較部２１の動作モード（コンパレータモード／アンプモード）を切り替える為のものである。電源端子Ｖddは電源電圧を入力する為のものである。

図７は、第１過電圧防止回路２２_１および第２過電圧防止回路２２_２それぞれの回路の一例を示す図である。この図に示される過電圧防止回路２２は、第１過電圧防止回路２２_１および第２過電圧防止回路２２_２を代表するものである。過電圧防止回路２２は、ｐチャネルＣＭＯＳトランジスタＴ_３１〜Ｔ_３６、ｎチャネルＣＭＯＳトランジスタＴ_４１〜Ｔ_５０およびシュミットトリガＵ_１，Ｕ_２を備えており、これらが図示のとおり接続されている。バイアス入力端子Ｐ_Ｂは、トランジスタＴ_３１〜Ｔ_３３それぞれのゲート端子およびトランジスタＴ_３１のドレイン端子に接続されており、過電圧防止回路２２を動作させるためのバイアス電圧を設定する為のものである。端子Ｐ_Ｏは、トランジスタＴ_４３のゲート端子およびトランジスタＴ_５０のドレイン端子それぞれに接続されており、第１比較部２１_１または第２比較部２１_２の出力端子に接続されている。

バイアス入力端子Ｐ_Ｂは、回路のバイアスを与える端子である。端子Ｐ_Ｏは、入力兼出力端子である。端子Ｐ_Ｏが設定電圧に達するか或いは設定電圧以上になると、トランジスタＴ_５０により強制的に端子Ｐ_Ｏは瞬間的に接地電位になる。端子Ｐ_Ｏが接地電位（或いは接地電圧以下）になると、図６の回路は安定する。安定しているときの端子Ｐ_Ｏは、ハイインピーダンス状態であり、端子Ｐ_Ｏが接続されている回路に影響を与えない。電源端子Ｖddは電源電圧を入力する為のものである。

次に、第２実施例のＩ／Ｆ変換装置２０の動作について説明する。図８は、第２実施例のＩ／Ｆ変換装置２０の動作を説明するタイミングチャートである。この図において、φ_１はスイッチＳＷ_１の開閉動作を制御する制御信号であり、φ_ｉｊはスイッチＳＷ_ｉｊの開閉動作を制御する制御信号であり（i=1〜4，j=1〜3）、φ_Ｃ１は第１比較部２１_１の制御端子Ｐ_Ｃに入力して第１比較部２１_１の動作モードを切り替える制御信号であり、また、φ_Ｃ２は第２比較部２１_２の制御端子Ｐ_Ｃに入力して第２比較部２１_２の動作モードを切り替える制御信号である。なお、スイッチＳＷ_２の開閉動作を制御する制御信号φ_２は、図示されていないが、制御信号φ_１のレベル反転信号である。これらの制御信号φ_１，φ_２，φ_ｉｊ，φ_Ｃ１，φ_Ｃ２は、タイミング制御部２７から出力される。図９〜図１１は、第２実施例のＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。

光が入射したフォトダイオード１２１〜１２３の何れかから出力された電流は、Ｉ／Ｆ変換装置２０の入力端２０ａに入力して、カレントミラー２４を経てスイッチＳＷ_１，ＳＷ_２に入力する。

時刻ｔ_０における各スイッチの開閉状態および各容量素子の接続状態は図９（ａ）に示されている。時刻ｔ_０では、ＳＲ型フリップフロップ回路２６のＱ出力がローレベルであって、ＱＢ出力がハイレベルである。また、制御信号φ_１はローレベルであって、スイッチＳＷ_１は開いており、制御信号φ_２はハイレベルであって、スイッチＳＷ_２は閉じており、その結果、入力端２０ａに入力した電流は、第１比較部２１_１側には流入せず、第２比較部２１_２側に流入している。

時刻ｔ_０では、制御信号φ_１１はローレベルであって、スイッチＳＷ_１１は開いており、制御信号φ_１２はローレベルであって、スイッチＳＷ_１２は開いており、制御信号φ_１３はハイレベルであって、スイッチＳＷ_１３は閉じており、その結果、第１容量素子Ｃ_１は、第１比較部２１_１の反転入力端子と出力端子との間に帰還容量素子として接続されている。制御信号φ_３１はローレベルであって、スイッチＳＷ_３１は開いており、制御信号φ_３２はハイレベルであって、スイッチＳＷ_３２は閉じており、制御信号φ_３３はローレベルであって、スイッチＳＷ_３３は開いており、その結果、第３容量素子Ｃ_３は、第１比較部２１_１の反転入力端子と接地電位との間に接続されていて、基準電圧Ｖ_ｒｅｆで充電されている。制御信号φ_Ｃ１はハイレベルであって、第１比較部２１_１はアンプモードである。第１比較部２１_１の出力端子から出力される第１比較信号Ｓ_１はローレベルである。

時刻ｔ_０では、制御信号φ_２１はハイレベルであって、スイッチＳＷ_２１は閉じており、制御信号φ_２２はローレベルであって、スイッチＳＷ_２２は開いており、制御信号φ_２３はローレベルであって、スイッチＳＷ_２３は開いており、その結果、第２容量素子Ｃ_２は、両端が短絡した状態となっていて、第２比較部２１_２の出力端子と切り離されている。制御信号φ_４１はローレベルであって、スイッチＳＷ_４１は開いており、制御信号φ_４２はハイレベルであって、スイッチＳＷ_４２は閉じており、制御信号φ_４３はローレベルであって、スイッチＳＷ_４３は開いており、その結果、第４容量素子Ｃ_４は、第２比較部２１_２の反転入力端子と接地電位との間に接続されていて、流入した電流に応じて電荷を蓄積している。ただし、第２比較部２１_２の反転入力端子の電圧は基準電圧Ｖ_ｒｅｆ未満である。制御信号φ_Ｃ２はローレベルであって、第２比較部２１_２はコンパレータモードである。第２比較部２１_２の出力端子から出力される第２比較信号Ｓ_２はハイレベルである。

この時刻ｔ_０以降、入力端２０ａに入力した電流がカレントミラー回路２４を経て第２比較部２１_２側に流入していくと、第４容量素子Ｃ_４における電荷蓄積量が次第に増加していき、第２比較部２１_２の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻ｔ_１に、第２比較部２１_２の反転入力端子の電圧が基準電圧Ｖ_ｒｅｆに達すると、第２比較部２１_２の出力端子から出力される第２比較信号Ｓ_２はローレベルに転じ、ＳＲ型フリップフロップ回路２６のＱ出力がハイレベルに転じ、ＱＢ出力がローレベルに転じる。

時刻ｔ_１後における各スイッチの開閉状態および各容量素子の接続状態は図９（ｂ）に示されている。時刻ｔ_１に、制御信号φ_１３はローレベルに転じて、スイッチＳＷ_１３は開き、これ以降、第１容量素子Ｃ_１は、それまでに蓄積した電荷を保持する。制御信号φ_２１はローレベルに転じて、スイッチＳＷ_２１は開き、これ以降、第２容量素子Ｃ_２は、両端が短絡した状態から開放される。制御信号φ_Ｃ２はハイレベルに転じて、第２比較部２１_２はアンプモードに転じる。

時刻ｔ_１から一定時間が経過した後の時刻ｔ_２後における各スイッチの開閉状態および各容量素子の接続状態は図９（ｃ）に示されている。時刻ｔ_２に、制御信号φ_３１はハイレベルに転じて、スイッチＳＷ_３１は閉じ、これ以降、第３容量素子Ｃ_３は、両端が短絡した状態となり、放電される。制御信号φ_Ｃ１はローレベルに転じて、第１比較部２１_１はコンパレータモードに転じる。第１比較部２１_１の出力端子から出力される第１比較信号Ｓ_１はハイレベルに転じる。

時刻ｔ_２から一定時間が経過した後の時刻ｔ_３後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ａ）に示されている。時刻ｔ_３に、制御信号φ_３２はローレベルに転じて、スイッチＳＷ_３２は開き、これ以降、第３容量素子Ｃ_３は、両端が短絡した状態のまま、第１比較部２１_１の出力端子と切り離される。

時刻ｔ_３から一定時間が経過した後の時刻ｔ_４後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ｂ）に示されている。時刻ｔ_４に、制御信号φ_１２はハイレベルに転じて、スイッチＳＷ_１２は閉じ、これ以降、第１容量素子Ｃ_１は、第１比較部２１_１の反転入力端子と接地電位との間に接続され、また、第１比較部２１_１の反転入力端子の電圧は、時刻ｔ_１に第１容量素子Ｃ_１により保持された電荷の量に応じた値となる。

時刻ｔ_４から一定時間が経過した後の時刻ｔ_５後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ｃ）に示されている。時刻ｔ_５に、制御信号φ_１はハイレベルに転じて、スイッチＳＷ_１は閉じ、制御信号φ_２はローレベルに転じて、スイッチＳＷ_２は開き、これまで続けられていた第４容量素子Ｃ_４への電荷蓄積が終了する。時刻ｔ_５以降では、第２比較部２１_２の反転入力端子の電圧は基準電圧Ｖ_ｒｅｆを超えている。また、時刻ｔ_５以降では、入力端２０ａに入力した電流は、カレントミラー回路２４を経て第１比較部２１_１側に流入して、第１容量素子Ｃ_１は、流入した電流に応じて電荷を蓄積していく。

時刻ｔ_５から一定時間が経過した後の時刻ｔ_６後における各スイッチの開閉状態および各容量素子の接続状態は図１１（ａ）に示されている。時刻ｔ_６に、制御信号φ_２３はハイレベルに転じて、スイッチＳＷ_２３は閉じ、これ以降、第２容量素子Ｃ_２は、第２比較部２１_２の反転入力端子と出力端子との間に接続される。また、時刻ｔ_６以降では、第２比較部２１_２の反転入力端子の電圧は基準電圧Ｖ_ｒｅｆとなり、時刻ｔ_６前に第４容量素子Ｃ_４に蓄積されていた電荷のうち基準電圧Ｖ_ｒｅｆ分を超える電荷（以下「余剰電荷」という。）は、帰還容量素子としての第２容量素子Ｃ_２に移動する。この電荷移動は、第２比較部２１_２の応答速度に応じた時間を要する。

この時刻ｔ_６以降、入力端２０ａに入力した電流がカレントミラー回路２４を経て第１比較部２１_１側に流入していくと、第１容量素子Ｃ_１における電荷蓄積量が次第に増加していき、第１比較部２１_１の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻ｔ_７に、第１比較信号Ｓ_１の反転入力端子の電圧が基準電圧Ｖ_ｒｅｆに達すると、第１比較部２１_１の出力端子から出力される第１比較信号Ｓ_１はローレベルに転じ、ＳＲ型フリップフロップ回路２６のＱ出力がローレベルに転じ、ＱＢ出力がハイレベルに転じる。

時刻ｔ_７後における各スイッチの開閉状態および各容量素子の接続状態は図１１（ｂ）に示されている。時刻ｔ_７に、制御信号φ_３１はローレベルに転じて、スイッチＳＷ_３１は開き、これ以降、第３容量素子Ｃ_３は、両端が短絡した状態から開放される。制御信号φ_２３はローレベルに転じて、スイッチＳＷ_２３は開き、これ以降、第２容量素子Ｃ_２は、それまでに蓄積した電荷を保持する。制御信号φ_Ｃ１はハイレベルに転じて、第１比較部２１_１はアンプモードに転じる。

時刻ｔ_７から一定時間が経過した後の時刻ｔ_８後における各スイッチの開閉状態および各容量素子の接続状態は図１１（ｃ）に示されている。時刻ｔ_８に、制御信号φ_４１はハイレベルに転じて、スイッチＳＷ_４１は閉じ、これ以降、第４容量素子Ｃ_４は、両端が短絡した状態となり、放電される。制御信号φ_Ｃ２はローレベルに転じて、第２比較部２１_２はコンパレータモードに転じる。第２比較部２１_２の出力端子から出力される第２比較信号Ｓ_２はハイレベルに転じる。

以降も同様に動作する。ただし、時刻ｔ_０から時刻ｔ_５までは第４容量素子Ｃ_４に電荷が蓄積され、その後、第１容量素子Ｃ_１、第２容量素子Ｃ_２、第３容量素子Ｃ_３および第４容量素子Ｃ_４の順に繰り返して電荷が蓄積されていく。以上のような動作が繰り返されて、ＳＲ型フリップフロップ回路２６のＱ出力信号は、パルス信号となり、バッファアンプ２８を経て出力端２０ｂから出力される。そして、計数部１６０により、出力端２０ｂから出力される信号におけるパルス数が計数されて、その計数値（すなわち、周波数）がデジタル値として出力される。各容量素子に蓄積される電荷の量の増加速度が速いほど、すなわち、入力端２０ａに入力する電流が大きいほど、このようにして得られる周波数は高い。

また、例えば、電荷蓄積が第４容量素子Ｃ_４から第１容量素子Ｃ_１に切り替わる際には、第４容量素子Ｃ_４に蓄積されていた電荷のうちの余剰電荷が第２容量素子Ｃ_２に移動し、電荷蓄積が第１容量素子Ｃ_１から第２容量素子Ｃ_２に切り替わった後には、第２容量素子Ｃ_２に既に蓄積されている余剰電荷に加えて新たに電荷が蓄積されていく。このように、電荷を蓄積する容量素子が切り替わる際に、余剰電荷は、捨てられること無く、他の容量素子へ移動して蓄積される。したがって、本実施例のＩ／Ｆ変換装置２０を含む光検出装置１は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。

図１２は、第１実施例のＩ／Ｆ変換装置１０の動作特性と、第２実施例のＩ／Ｆ変換装置２０の動作特性とを、対比して示す図である。同図（ａ）は入力電流値と出力周波数との関係を示すグラフであり、同図（ｂ）は入力電流値と直線性との関係を示すグラフである。直線性については、入力電流値が１ｎＡから１０ｎＡまでの範囲における出力周波数の変化量を１として表した。この図に示されるように、第１実施例および第２実施例の何れの場合にも、広いダイナミックレンジで入出力関係について高い直線性が高精度で実現されている。また、第１実施例と比べて、第２実施例は、より広いダイナミックレンジで高い直線性が高精度で実現されている。

（第２実施形態）

次に、本発明の光検出装置の第２実施形態について説明する。図１３は、第２実施形態に係る光検出装置２の構成図である。この図に示される光検出装置２は、光フィルタ１１１〜１１３、フォトダイオード１２１〜１２３、Ｉ／Ｆ変換装置１４１〜１４３、ゲート部１５１〜１５３、計数部１６１〜１６３、ゲート部１７１〜１７３、Ｐ／Ｓ変換部１８０および選択部１９０を備えている。

図１に示された第１実施形態に係る光検出装置１の構成と比較すると、図１３に示された第２実施形態に係る光検出装置２は、ゲート部１３１〜１３３を備えていない点、３つのＩ／Ｆ変換装置１４１〜１４３を備えている点、３つのゲート部１５１〜１５３を備えている点、３つの計数部１６１〜１６３を備えている点、３つのゲート部１７１〜１７３を備えている点、および、選択部１９０がゲート部１７１〜１７３を制御する点、で相違する。

Ｉ／Ｆ変換装置１４１の入力端は、ゲート部を介することなく直接にフォトダイオード１２１と接続されており、フォトダイオード１２１から出力される電流を入力し、その入力した電流の大きさに応じた周波数のパルス信号を発生し出力する。Ｉ／Ｆ変換装置１４２の入力端は、ゲート部を介することなく直接にフォトダイオード１２２と接続されており、フォトダイオード１２２から出力される電流を入力し、その入力した電流の大きさに応じた周波数のパルス信号を発生し出力する。また、Ｉ／Ｆ変換装置１４３の入力端は、ゲート部を介することなく直接にフォトダイオード１２３と接続されており、フォトダイオード１２３から出力される電流を入力し、その入力した電流の大きさに応じた周波数のパルス信号を発生し出力する。Ｉ／Ｆ変換装置１４１〜１４３それぞれにおける入力電流値に対する出力周波数の比は、基準電圧値Ｖ_ｒｅｆにより調整される。これらＩ／Ｆ変換装置１４１〜１４３それぞれとして、図２〜図４に示された第１実施例のＩ／Ｆ変換装置１０が好適に用いられ、また、図５〜図１２に示された第２実施例のＩ／Ｆ変換装置２０も好適に用いられる。

ゲート部１５１は、Ｉ／Ｆ変換装置１４１から出力されるパルス信号を入力して、ゲート信号Ｇａｔｅがローレベルであるときに、ローレベルの論理信号を出力し、ゲート信号Ｇａｔｅがハイレベルであるときに、入力したパルス信号を計数部１６１へ出力する。ゲート部１５２は、Ｉ／Ｆ変換装置１４２から出力されるパルス信号を入力して、ゲート信号Ｇａｔｅがローレベルであるときに、ローレベルの論理信号を出力し、ゲート信号Ｇａｔｅがハイレベルであるときに、入力したパルス信号を計数部１６２へ出力する。また、ゲート部１５３は、Ｉ／Ｆ変換装置１４３から出力されるパルス信号を入力して、ゲート信号Ｇａｔｅがローレベルであるときに、ローレベルの論理信号を出力し、ゲート信号Ｇａｔｅがハイレベルであるときに、入力したパルス信号を計数部１６３へ出力する。

計数部１６１は、Ｉ／Ｆ変換装置１４１から出力されゲート部１５１を経て入力したパルス信号におけるパルス数を計数し、その計数値をパラレル信号として出力する。計数部１６２は、Ｉ／Ｆ変換装置１４２から出力されゲート部１５２を経て入力したパルス信号におけるパルス数を計数し、その計数値をパラレル信号として出力する。また、計数部１６３は、Ｉ／Ｆ変換装置１４３から出力されゲート部１５３を経て入力したパルス信号におけるパルス数を計数し、その計数値をパラレル信号として出力する。

ゲート部１７１〜１７３それぞれは、選択部１９０から出力される制御信号に基づいて動作する。ゲート１７１は、計数部１６１から出力されたパラレル信号のＰ／Ｓ変換部１８０への入力／遮断を選択する。ゲート１７２は、計数部１６２から出力されたパラレル信号のＰ／Ｓ変換部１８０への入力／遮断を選択する。また、ゲート１７３は、計数部１６３から出力されたパラレル信号のＰ／Ｓ変換部１８０への入力／遮断を選択する。

Ｐ／Ｓ変換部１８０は、ゲート部１７１〜１７３を介して計数部１６１〜１６３と接続されており、ゲート部１７１〜１７３の動作により、計数部１６１〜１６３それぞれから出力されるパラレル信号を順次に入力する。そして、Ｐ／Ｓ変換部１８０は、入力したパラレル信号をシリアル信号に変換して、クロック信号Ｃｌｋに同期して該シリアル信号Ｄoutを出力する。

選択部１９０は、論理信号Ｓａ，Ｓｂを入力し、これらに基づいて、ゲート部１７１〜１７３それぞれの動作を制御するための制御信号を生成し出力する。例えば、論理信号Ｓａ，Ｓｂの双方がローレベルであるときには、選択部１９０は、計数部１６１から出力されたパラレル信号をゲート部１７１を介してＰ／Ｓ変換部１８０へ入力させる。論理信号Ｓａがハイレベルであって論理信号Ｓｂがローレベルであるときには、選択部１９０は、計数部１６２から出力されたパラレル信号をゲート部１７２を介してＰ／Ｓ変換部１８０へ入力させる。また、論理信号Ｓａ，Ｓｂの双方がハイレベルであるときには、選択部１９０は、計数部１６３から出力されたパラレル信号をゲート部１７３を介してＰ／Ｓ変換部１８０へ入力させる。

第２実施形態に係る光検出装置２では、入力した光のうち、赤色光は光フィルタ１１１を透過してフォトダイオード１２１により受光され、該赤色光の強度に応じた電流がフォトダイオード１２１から出力される。緑色光は光フィルタ１１２を透過してフォトダイオード１２２により受光され、該緑色光の強度に応じた電流がフォトダイオード１２２から出力される。また、青色光は光フィルタ１１３を透過してフォトダイオード１２３により受光され、該青色光の強度に応じた電流がフォトダイオード１２３から出力される。

フォトダイオード１２１から出力される電流は、Ｉ／Ｆ変換装置１４１の入力端に入力する。Ｉ／Ｆ変換装置１４１では、入力端に入力した電流の大きさに応じた周波数のパルス信号が発生し、このパルス信号が出力される。Ｉ／Ｆ変換装置１４１から出力されるパルス信号は、ゲート部１５１の動作により、ゲート信号Ｇａｔｅがハイレベルである期間に、計数部１６１に入力して、この計数部１６１によりパルスが計数される。このパルスの計数値はパラレル信号として計数部１６１から出力される。

フォトダイオード１２２から出力される電流は、Ｉ／Ｆ変換装置１４２の入力端に入力する。Ｉ／Ｆ変換装置１４２では、入力端に入力した電流の大きさに応じた周波数のパルス信号が発生し、このパルス信号が出力される。Ｉ／Ｆ変換装置１４２から出力されるパルス信号は、ゲート部１５２の動作により、ゲート信号Ｇａｔｅがハイレベルである期間に、計数部１６２に入力して、この計数部１６２によりパルスが計数される。このパルスの計数値はパラレル信号として計数部１６２から出力される。

フォトダイオード１２３から出力される電流は、Ｉ／Ｆ変換装置１４３の入力端に入力する。Ｉ／Ｆ変換装置１４３では、入力端に入力した電流の大きさに応じた周波数のパルス信号が発生し、このパルス信号が出力される。Ｉ／Ｆ変換装置１４３から出力されるパルス信号は、ゲート部１５３の動作により、ゲート信号Ｇａｔｅがハイレベルである期間に、計数部１６３に入力して、この計数部１６３によりパルスが計数される。このパルスの計数値はパラレル信号として計数部１６３から出力される。

フォトダイオード１２１から計数部１６１に到るまでの部分の動作、フォトダイオード１２２から計数部１６２に到るまでの部分の動作、および、フォトダイオード１２３から計数部１６３に到るまでの部分の動作は、同時に同時に行われる。

計数部１６１〜１６３それぞれから出力されるパラレル信号は、選択部１９０により制御されたゲート部１７１〜１７３の動作により、順次にＰ／Ｓ変換部１８０に入力してシリアル信号に変換され、このシリアル信号ＤoutがＰ／Ｓ変換部１８０から出力される。したがって、Ｐ／Ｓ変換部１８０からは、フォトダイオード１２１が受光した赤色光の強度に応じたデジタル値、フォトダイオード１２２が受光した緑色光の強度に応じたデジタル値、および、フォトダイオード１２３が受光した青色光の強度に応じたデジタル値、が順次にシリアル信号として出力される。

第２実施形態に係る光検出装置２は、第１実施形態の光検出装置１と同様に、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。加えて、第２実施形態に係る光検出装置２は、フォトダイオードから計数部に到るまでの部分を３組備えていて、これらを同時に動作させることができるから、入力した光のうち互いに異なる３つの波長域の強度を同一タイミングで検出することができる。すなわち、計数部１６１〜１６３は、Ｉ／Ｆ変換装置１４１〜１４３で発生する信号におけるパルス数を同一期間に亘って計数することができる。したがって、この光検出装置２は、例えば液晶バックライトのＲＧＢ３色の調光モニタ用として好適に用いられる。

第１実施形態に係る光検出装置１の構成図である。第１実施例のＩ／Ｆ変換装置１０の構成図である。第１実施例のＩ／Ｆ変換装置１０の動作を説明するタイミングチャートである。第１実施例のＩ／Ｆ変換装置１０を含む光検出装置１の動作特性を示すグラフである。第２実施例のＩ／Ｆ変換装置２０の構成図である。第１比較部２１_１および第２比較部２１_２それぞれの回路の一例を示す図である。第１過電圧防止回路２２_１および第２過電圧防止回路２２_２それぞれの回路の一例を示す図である。第２実施例のＩ／Ｆ変換装置２０の動作を説明するタイミングチャートである。第２実施例のＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。第２実施例のＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。第２実施例のＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。第１実施例のＩ／Ｆ変換装置１０の動作特性と、第２実施例のＩ／Ｆ変換装置２０の動作特性とを、対比して示す図である。第２実施形態に係る光検出装置２の構成図である。従来のＩ／Ｆ変換装置の構成図である。

符号の説明

１，２…光検出装置、１０…Ｉ／Ｆ変換装置、１１_１…第１比較部、１１_２…第２比較部、１４…カレントミラー回路、１６…ＳＲ型フリップフロップ回路、１７…タイミング制御部、１８…バッファアンプ、２０…Ｉ／Ｆ変換装置、２１_１…第１比較部、２１_２…第２比較部、２２_１…第１過電圧防止回路、２２_２…第２過電圧防止回路、２３_１…第１ワンショット回路、２３_２…第２ワンショット回路、２４…カレントミラー回路、２６…ＳＲ型フリップフロップ回路、２７…タイミング制御部、２８…バッファアンプ、１１１〜１１３…光フィルタ、１２１〜１２３…フォトダイオード、１３１〜１３３…ゲート部、１４０〜１４３…Ｉ／Ｆ変換装置、１５０〜１５３…ゲート部、１６０〜１６３…計数部、１７１〜１７３…ゲート部、１８０…Ｐ／Ｓ変換部、１９０…選択部。

Claims

各々入射した光の強度に応じた大きさの電流を出力する複数の受光素子と、
前記複数の受光素子それぞれから出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生するＩ／Ｆ変換装置と、
を備え、
前記Ｉ／Ｆ変換装置が、
入力した電流を第１出力端および第２出力端の何れか一方に選択的に切り替えて出力する切替手段と、
前記切替手段の前記第１出力端と接続され、電流の入力に応じて電荷を蓄積する第１容量素子と、
前記第１容量素子に蓄積された電荷を放電させる第１放電手段と、
前記第１容量素子の一端と入力端子が接続され、前記第１容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第１比較信号を出力端子から出力する第１比較部と、
前記切替手段の前記第２出力端と接続され、電流の入力に応じて電荷を蓄積する第２容量素子と、
前記第２容量素子に蓄積された電荷を放電させる第２放電手段と、
前記第２容量素子の一端と入力端子が接続され、前記第２容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第２比較信号を出力端子から出力する第２比較部と、
を含む、
ことを特徴とする光検出装置。
前記Ｉ／Ｆ変換装置が、前記第１比較信号および前記第２比較信号に基づいて、前記切替手段，前記第１放電手段および前記第２放電手段それぞれの動作を制御するタイミング制御手段を更に含む、ことを特徴とする請求項１記載の光検出装置。
前記複数の受光素子に対して１つの前記Ｉ／Ｆ変換装置が設けられ、
前記Ｉ／Ｆ変換装置が、前記複数の受光素子それぞれから出力された電流を順次に所定期間に亘って入力し、その電流の大きさに応じた周波数の信号を順次に発生する、
ことを特徴とする請求項１記載の光検出装置。
前記Ｉ／Ｆ変換装置で発生する信号におけるパルス数を計数する計数部を更に備えることを特徴とする請求項３記載の光検出装置。
前記計数部が計数結果をパラレル信号として出力するとともに、
前記計数部から出力されるパラレル信号をシリアル信号に変換して該シリアル信号を出力するＰ／Ｓ変換部を更に備える、
ことを特徴とする請求項４記載の光検出装置。
前記複数の受光素子それぞれに１対１に対応して前記Ｉ／Ｆ変換装置が複数設けられ、
前記複数のＩ／Ｆ変換装置それぞれが、対応する受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生する、
ことを特徴とする請求項１記載の光検出装置。
前記複数のＩ／Ｆ変換装置それぞれに１対１に対応して設けられ、対応するＩ／Ｆ変換装置で発生する信号におけるパルス数を計数する複数の計数部を更に備える、ことを特徴とする請求項６記載の光検出装置。
前記複数の計数部それぞれが計数結果をパラレル信号として出力するとともに、
前記複数の計数部に対して１つのみ設けられ、前記複数の計数部それぞれから出力されるパラレル信号を順次に入力し、そのパラレル信号をシリアル信号に変換して、該シリアル信号を出力するＰ／Ｓ変換部を更に備える、
ことを特徴とする請求項７記載の光検出装置。
前記複数の計数部それぞれが、対応するＩ／Ｆ変換装置で発生する信号におけるパルス数を同一期間に亘って計数する、ことを特徴とする請求項７記載の光検出装置。
前記Ｉ／Ｆ変換装置が、
前記切替手段の前記第１出力端と接続されるとともに、前記第１比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第３容量素子と、
前記第３容量素子に蓄積された電荷を放電させる第３放電手段と、
前記切替手段の前記第２出力端と接続されるとともに、前記第２比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第４容量素子と、
前記第４容量素子に蓄積された電荷を放電させる第４放電手段と、
前記第１容量素子の他端を接地電位に接続した状態、前記第１容量素子の他端を前記第１比較部の前記出力端子に接続した状態、および、前記第１容量素子の他端を開放した状態、の何れかに選択的に設定する第１接続手段と、
前記第２容量素子の他端を接地電位に接続した状態、前記第２容量素子の他端を前記第２比較部の前記出力端子に接続した状態、および、前記第２容量素子の他端を開放した状態、の何れかに選択的に設定する第２接続手段と、
前記第３容量素子の他端を接地電位に接続した状態、前記第３容量素子の他端を前記第１比較部の前記出力端子に接続した状態、および、前記第３容量素子の他端を開放した状態、の何れかに選択的に設定する第３接続手段と、
前記第４容量素子の他端を接地電位に接続した状態、前記第４容量素子の他端を前記第２比較部の前記出力端子に接続した状態、および、前記第４容量素子の他端を開放した状態、の何れかに選択的に設定する第４接続手段と、
を更に含み、
前記第１比較部および前記第２比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能である、
ことを特徴とする請求項１記載の光検出装置。
前記Ｉ／Ｆ変換装置が、前記第１比較信号および前記第２比較信号に基づいて、前記切替手段，前記第１放電手段，前記第２放電手段，前記第３放電手段，前記第４放電手段，前記第１接続手段，前記第２接続手段，前記第３接続手段，前記第４接続手段，前記第１比較部および前記第２比較部それぞれの動作を制御するタイミング制御手段を更に含む、ことを特徴とする請求項１０記載の光検出装置。