JP4131059B2 - 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 - Google Patents
受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4131059B2 JP4131059B2 JP23576099A JP23576099A JP4131059B2 JP 4131059 B2 JP4131059 B2 JP 4131059B2 JP 23576099 A JP23576099 A JP 23576099A JP 23576099 A JP23576099 A JP 23576099A JP 4131059 B2 JP4131059 B2 JP 4131059B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light receiving
- receiving element
- region
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 220
- 230000003287 optical effect Effects 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 35
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 127
- 238000002955 isolation Methods 0.000 description 41
- 238000000926 separation method Methods 0.000 description 22
- 238000000605 extraction Methods 0.000 description 19
- 230000035945 sensitivity Effects 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Optical Head (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受光素子を有する半導体装置、光学ピックアップ装置および受光素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光信号を電気信号に変換することのできる受光素子としてのフォトダイオードは、各種の光−電気変換器における制御用光センサー、例えば光学記録媒体に対する光学的記録あるいは再生、またはその双方がなされるようにしたいわゆる光学ピックアップ装置における記録情報信号（以下ＲＦ信号という）、トラッキング誤差信号、フォーカシング誤差信号等を取り出すセンサーなどに広く用いられている。
【０００３】
この受光素子は、他の回路素子、例えばバイポーラトランジスタ、抵抗、キャパシタ等の各種回路素子とともに同一の半導体基板上に混載されて、いわゆるフォトＩＣ（光集積回路）として構成される。このようなフォトＩＣは、一般に、上述した他の回路素子としての、バイポーラトランジスタの製造方法に従って形成される。
【０００４】
高速、かつ高感度の受光素子を有するフォトＩＣにおいて、高抵抗エピタキシャル半導体層を有する構成とするものが提案されている。
【０００５】
図６は、従来の、この種の、受光素子であるフォトダイオードＰＤと、バイポーラトランジスタＴＲとが混載されて成るフォトＩＣの概略断面図を示す。この例においては、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成したものである。
【０００６】
このバイポーラＩＣにおいては、ｐ型Ｓｉ半導体基体２の一主面に、高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、フォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間や、後述するフォトダイオードＰＤの分割部等に高不純物濃度の埋込み分離領域６が選択的に形成される。また、この埋込み分離領域６の形成と同時に、フォトダイオードＰＤに対するアノード電極７のコンタクト部下にｐ型の高不純物濃度埋込み領域８が形成される。
【０００７】
第１半導体層３１上には、更に、フォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【０００８】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されて成るＳｉ半導体基板１の表面、すなわち第２半導体層３１に、互いに電気的に分離する半導体回路素子、もしくは領域間に、局部的熱酸化いわゆる LOCOS（Local Oxidation of Silicon）によってＳｉＯ2 による分離絶縁層１１が形成される。
【０００９】
また、第２半導体層３２の、回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、高不純物濃度埋込み領域８上に、高不純物濃度のｐ型のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成され、アノード領域４の分割部に形成された埋込み領域６上に、この領域６と接してｐ型の高不純物濃度の分割領域３０が形成される。
【００１０】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００１１】
また、フォトダイオードＰＤの各アノード領域４上に、高不純物濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００１２】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００１３】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００１４】
上述のＩＣにおけるフォトダイオードＰＤは、例えば光学記録媒体に対する光学的記録、再生、あるいはその双方を行うことのできる光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すためのセンサーを構成することができる。
【００１５】
図５（ａ）は、例えば光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すセンサーとしてのフォトダイオードＰＤの平面パターン図を示す。この例では、光学記録媒体、例えば光ディスクからの、中央の光スポットＳＰ0 と、両側のサイドスポットＳＰS1およびＳＰS2との、３つのスポットを、例えば“田”の字状に４分割されたフォトダイオードＰＤ0 と、両側のフォトダイオードＰＤS1およびＰＤS2とに照射するようにして、フォーカス誤差信号は、例えばＡ，Ｂ，ＣおよびＤに４分割されたフォトダイオードＰＤの各部で光電変換された出力をそれぞれＡ〜Ｄとするとき、（Ａ＋Ｃ）−（Ｂ＋Ｄ）という演算をすることによって得られ、トラッキング誤差信号は、他の２つのフォトダイオードＰＤS1およびＰＤS2の出力をＥおよびＦとするとき、（Ｅ−Ｆ）によって得られ、信号読み出し出力、すなわちＲＦ信号は、（Ａ＋Ｂ＋Ｃ＋Ｄ）によって得るようになされる。
【００１６】
図５（ｂ）は、同様に例えば光学ピックアップ装置に適用するフォトダイオードＰＤの例を示し、この例では、それぞれ平行にＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’に４分割されたフォトダイオードＰＤ1 およびＰＤ2 に、スポットＳＰ1 およびＳＰ2 が照射される。この場合、各フォトダイオードの各中心の２つのフォトダイオード部Ｂ，Ｃ，およびＢ′，Ｃ′は、例えば１４μｍピッチという極細のストライプ状パターンとされる。そして、各フォトダイオードＰＤ1 およびＰＤ2 の各部Ａ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’の出力を、それぞれＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’とするとき、フォーカス誤差信号は、（Ｂ＋Ｃ）−（Ａ＋Ｄ）−｛（Ｂ′＋Ｃ′）−（Ａ′＋Ｄ′）｝の演算によって得られ、トラッキング誤差信号は、（Ａ＋Ｂ＋Ｃ′＋Ｄ′）−（Ｃ＋Ｄ＋Ａ′＋Ｂ′）の演算で得られ、ＲＦ信号は（Ａ＋Ｂ＋Ｃ＋Ｄ）＋（Ａ′＋Ｂ′＋Ｃ′＋Ｄ′）の演算で得られる。
【００１７】
上述した例えば４分割フォトダイオードのように、複数部分に分割されたフォトダイオードを有する半導体装置においては、図７にその要部の断面図を示すよように、分割領域３０とこれの下に連なって形成された埋込み分離領域６によってカソード領域９をその全厚さに渡って分離した構成とされる。
【００１８】
すなわち、この従来の構成においては、フォトダイオードＰＤに逆バイアスが印加されていない、非動作時の状態で、分割領域３０とこれの下に連なって形成された埋込み分離領域６とによって、カソード領域９は、完全に分離された状態とされる。すなわち、アノード領域４とカソード領域９間のｐ−ｎ接合Ｊが複数部分Ｊｎに分割される。そして、フォトダイオードＰＤの動作時に、これに印加される逆バイアス電圧によって、分割された各ｐ−ｎ接合Ｊｎから、また、分割領域３０とカソード領域９間のｐ−ｎ接合ｊから空乏層が広がる。図７において、鎖線ａおよびａ’はその空乏層の広がりを示す。図７において、図６と対応する部分には同一符号を付して重複説明を省略する。
【００１９】
しかしながら、この場合、分割された各ｐ−ｎ接合Ｊｎからの空乏層４１のアノード領域４側への広がりａは、埋込み分離領域６より浅く、この埋込み領域６によって分離されている。
【００２０】
【発明が解決しようとする課題】
ところが、上述した例えば図５（ａ）および（ｂ）の構成による受光素子を含む半導体装置、いわゆるフォトＩＣを構成して、Ａ，Ｂ，Ｃ，Ｄ，や、Ａ′，Ｂ′，Ｃ′，Ｄ′の各部に差し渡って、すなわち、各分割領域３０およびその下の埋込み分離領域６に、光スポットが照射されるような構成による場合、フォトダイオードの周波数特性が悪くなる。
【００２１】
フォトダイオードにおける周波数特性は、主として、その寄生容量（Ｃ）と寄生抵抗（Ｒ）で決まるＣＲ時定数や、フォトダイオードにおける空乏層内部をキャリアが走行する時間、空乏化していない半導体層をキャリアが拡散する時間で決まる。
【００２２】
したがって、例えば上述した４分割フォトダイオードにおいては、分割領域３０および埋込み分離領域６の近傍と、これより充分離間した位置とでは、周波数特性が相違する。
【００２３】
これについて、図７を参照して説明する。光照射によって埋込み分離領域６内と、その近傍のアノード領域４に生じた少数キャリアすなわち電子ｅは、この埋込み分離領域６のポテンシャルが、少数キャリアの電子ｅに対してバリアとして働くことによって、これら電子ｅは、矢印ｂに示すように、遠去けられる方向に力を受けることから、この電子ｅは、直線的に空乏層に向かうことができず彎曲した経路を経ることになる。これに比し、埋込み分離領域６から充分離間した位置に発生した電子ｅは、このポテンシャルの影響を受けることがないか、殆どないことから、矢印ｃに示すように、直線的に空乏層に向かう経路を辿る。つまり、埋込み分離領域６およびその近傍に発生した電子は、埋込み分離領域６より充分離間した位置で発生した電子に比し、空乏層までの走行距離が長くなることからキャリアの拡散時間が長くなり、結果として周波数特性が落ちることになる。
【００２４】
このため、前述したように、例えば４分割フォトダイオードが用いられて、その分離領域したがって、埋込み分離領域６を含んで光スポットの照射がなされる使用態様が採られる場合、光照射面積に占める分離領域の面積が大きいことから、周波数特性に問題が生じる。特に、ＲＦ信号は、各分割領域からの和の信号として取り出すことから、周波数特性の悪化が問題となり、また、高速性能が最も要求されるＲＦ信号においては、大きな問題となる。
【００２５】
また、フォトダイオードにおける受光感度は、光電変換によって発生する電子・正孔対のうち、再結合を生じないで空乏層に到達するキャリアの割合で決定される。
ここで、フォトダイオードの分離部での入射光は、分割領域３０および埋込み分離領域６、アノード領域４，３および２に照射されるが、光吸収の大きい表面近傍の分割領域３０および埋込み分離領域６では不純物濃度が高いため、キャリアの拡散長が短く、空乏層に到達する前に再結合によって失われる割合が大きい。
また、アノード領域４，３および２で発生したキャリアは、上述したように、空乏層までの走行距離が長くなることから、キャリアの走行中に再結合によって失われる割合も大きい。
これらのことから、フォトダイオードの分割部では、受光感度の低下を招くことになる。
【００２６】
このため、前述したような例えば４分割フォトダイオードが用いられて、その分割部、すなわち分割領域３０や、埋込み分離領域６の配置部を含んで、検出すべき光スポットの照射がなされる使用態様が採られる場合、光照射面積に占める分割ないしは分離領域の例えば縦断面積が大きく、更に、分離領域の幅は、光ピックアップの光学設計に応じて、幅広の分離領域が必要な場合も生じるために、分離領域での受光感度の低下は大きな問題となる。
【００２７】
本発明においては、その光照射が、フォトダイオード、すなわち受光素子の分割部およびその近傍になされる構成とする場合においても、周波数特性の改善をはかることができるようにする。
【００２８】
また、本発明においては、光照射が、フォトダイオード、すなわち受光素子の分割部およびその近傍になされる構成とする場合においても、受光感度の改善を図ることができるようにする。
【００２９】
【課題を解決するための手段】
本発明による受光素子を有する半導体装置においては、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部を有する受光素子が形成される。
そして、その第１半導体部の一部に、この第１半導体部を横切る分割領域が形成され、この分割領域によって、接合部が複数部分に分割されてこれら分割された各接合部Ｊｎを有する複数の受光素子領域が形成されるものであり、受光素子の動作時において各接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって分割された各接合部Ｊｎからの空乏層が、第２半導体部において、各受光素子領域間の分割領域下に回り込んで相互に接触する構成とする。
【００３０】
また、本発明による光学ピックアップ装置は、半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、その受光素子を有する半導体装置の構成を、上述した本発明による受光素子を有する半導体装置の構成とする。
【００３１】
また、本発明による受光素子を有する半導体装置の製造方法は、半導体基体の一主面に臨んで、あるいは半導体基体の一主面上に、第２導電型の高不純物濃度埋込み層を形成する工程と、この高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層と、第２半導体部との間に受光素子を構成する接合部を形成する第１導電型の第１半導体部を構成する第２半導体層とを形成する工程と、第２半導体層を横切り接合部を複数に分割する分割領域を形成する工程と、第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを採って、上述した本発明による受光素子を有する半導体装置を得るものである。
【００３２】
上述したように、本発明装置においては、受光素子の動作時に印加される逆バイアス電圧によって広がる各受光素子領域の各ｐ−ｎ接合Ｊｎからの空乏層が相互に接触する構成とすることによって、受光素子領域間に形成する分割領域を、図６および図７で説明した埋込み分離領域を含めた深さより浅く形成し、この領域での光の吸収を減じて受光素子の受光感度を高めるものである。
【００３３】
また、本発明装置においては、この受光素子の動作時に印加される逆バイアス電圧によって分割領域下を回り込んで分割領域によって分離された各接合部からの空乏層が相互に接触する構成とすることによって、空乏層下で光照射によって発生したキャリアを迂回させるような分割領域によるポテンシャルバリアの発生を回避して、この迂回による周波数特性の低下を回避するものである。
【００３４】
【発明の実施の形態】
図１は、本発明の一実施形態の概略断面図を示す。
本発明装置においては、半導体基板１に、第１導電型の第１半導体部９と、第２導電型の第２半導体部４とによるｐ−ｎ接合Ｊによって受光素子としてフォトダイオードＰＤを形成する。
第１半導体部９には、その選択された位置に、この第１半導体部を横切って分割領域４０が形成されてこの分割領域４０によって、接合部Ｊを複数部分に分割した接合部Ｊｎを形成し、各接合部Ｊｎによってそれぞれ受光素子領域を形成する。
【００３５】
そして、受光素子の動作時において各接合部に印加される逆バイアス電圧以下の逆バイアス電圧、具体的には０．３Ｖ〜１１．０Ｖ、更に典型的には、０．５Ｖ〜２．５Ｖの印加によって、図２にフォトダイオードＰＤの要部の概略断面図を示すように、分割された各接合部Ｊｎからの空乏層の広がりが、図２中鎖線ａで示すように、第２半導体部４において、各受光素子領域間の分割領域４０下に回り込んで相互に接触する構成とする。このようにして、空乏層の広がりは、この鎖線ａで示す空乏層と、鎖線ａ’で示す分割領域４０と第１半導体部９との接合ｊから広がる空乏層とによって構成される。
図２において、図１と対応する部分に同一符号を付して重複説明を省略する。
【００３６】
第１半導体部上の、空乏層によって分離される各部分の表面には、第１半導体部と同導電型の高不純物濃度の第３半導体部１８をそれぞれ形成する。
この第３半導体部１８の厚さは、０．０１μｍ〜０．２μｍに選定し得る。
【００３７】
また、第２半導体部４の、受光素子を構成する接合部Ｊとは反対側に、第２半導体部４と接して、第２半導体部４に比して高不純物濃度の第４半導体部３を形成する。
この場合、半導体基板１の表面から第４半導体部３までの距離は、受光素子への入射光の吸収長より大に選定する。
【００３８】
図１で示す例は、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成した場合である。そして、この場合、フォトダイオードＰＤは、図５（ａ）あるいは（ｂ）で示したような複数部分に分割された構成とされるものであり、図１においては、２部分に分割された状態が示されている。
しかしながら、いうまでもなく、本発明はこの実施形態およびこの例に限られるものではない。
【００３９】
この例においては、ｐ型Ｓｉ半導体基体すなわちサブストレイト２の一主面に、前述の第４半導体部に相当する高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、前述の第２半導体部に相当するフォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間に、高不純物濃度の埋込み分離領域６が形成される。
しかしながら、この場合、図６および図７で示した従来構造におけるような、フォトダイオードＰＤの分割部には埋込み領域６が設けられない構造とする。
【００４０】
また、フォトダイオードＰＤに対するアノード電極７が配置される部分下にｐ型の高不純物濃度埋込み領域８が形成される。
【００４１】
第１半導体層３１上には、更に、前述の第１半導体部に相当するフォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【００４２】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されたＳｉ半導体基板１が構成され、その表面、すなわち第２半導体層３１に、互いに電気的に分離する半導体回路素子、もしくは領域間に、 LOCOSによるＳｉＯ2 分離絶縁層１１が形成される。
【００４３】
第２半導体層３２の、回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、アノード電極７の配置部下の高不純物濃度埋込み領域８上に、ｐ型の高不純物濃度のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成される。
【００４４】
そして、本発明装置においては、フォトダイオードＰＤの形成部の分割位置に、カソード領域９（第１半導体部）に比し高い不純物濃度を有するｐ型の分割領域４０を形成する。
この分割領域４０の平面パターンは、例えば図５（ａ）および（ｂ）で示した４分割構成とする場合、例えば図５（ａ）のフォトダイオードＰＤ0 を構成する場合においては、十文字パターン、また、図５（ｂ）のフォトダイオードＰＤ1 もしくはＰＤ2 を構成する場合においては、３本の平行ストライプパターンとする。
【００４５】
そして、これら分割領域４０は、例えば図１に示すように、アノード領域４を横切ってｐ−ｎ接合Ｊを分割するように形成する。
【００４６】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００４７】
また、フォトダイオードＰＤの分割領域４０によって区分された各カソード領域９上に、カソード領域９に比し高不純物濃度とされた前述の第３半導体部に相当する高濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００４８】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００４９】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００５０】
上述の構成において、フォトダイオードＰＤの動作時には、そのアノード電極１４とカソード電極１９間に所要の逆バイアス電圧を印加するものであるが、本発明装置においては、この逆バイアス電圧が印加された状態で、すなわちこの逆バイアス電圧以下の電圧において、図２に示すように、カソード領域９とアノード領域４との間の分割されたｐ−ｎ接合Ｊｎから広がる鎖線ａで示す空乏層が、分割領域４０下を回り込んで相互に接触するようにする。すなわち、分割領域４０の深さは、この逆バイアスの印加状態で、分割されたｐ−ｎ接合Ｊｎから広がる空乏層が、分割領域４０下を回り込んで相互に接触することができる程度の深さに選定する。
【００５１】
このようにして、逆バイアス印加状態で、カソード領域９すなわち第１半導体部の分割部には、分割領域４０とカソード領域９との間のｐ−ｎ接合ｊと、カソード領域９とアノード領域４との間の分割ｐ−ｎ接合Ｊｎから広がる鎖線ａ’およびａで示す空乏層４１が形成されている。
【００５２】
ここで、カソード領域（第１半導体部）９は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
アノード領域（第２半導体部）４は、厚さが例えば０．０１〜６００μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
高濃度カソード領域（第３半導体部）１８は、厚さ例えば０．０１〜０．２μｍに選定され、不純物濃度が１×１０15〜１×１０21atoms/cm3 に選定される。
埋込み層（第４半導体部）３は、厚さ例えば１〜３０μｍに選定され、不純物濃度が１×１０16〜１×１０21atoms/cm3 に選定される。
埋込み分離層６は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０14〜１×１０21atoms/cm3 に選定される。
【００５３】
上述の構成において、空乏層４１は、アノード領域４（第２半導体部）を完全に、すなわち埋込み層３（第４半導体部）に至る部分まで空乏化することができるように、第２半導体部の不純物濃度は、２×１０14atoms/cm3 以下に、更に望ましくは、カソード領域９（第１半導体部）を完全空乏化することができるように、第１半導体部の不純物濃度は、５×１０14atoms/cm3 以下に選定することが望ましい。
【００５４】
因みに、ｐ−ｎ接合における、逆バイアス印加電圧と、空乏層の広がりの関係の不純物濃度の依存性に関しては、例えば光学図書（株）発行、米津著、光通信素子光学 第３２９頁等によって知られているところである。
【００５５】
また、半導体基板１の表面から第４半導体部３までの距離は、上述したように、受光素子への入射光の吸収長より大に選定して、光電変換が有効になされるようにする。
【００５６】
上述の本発明装置によれば、その動作時においては、高不純物濃度の分割領域４０下をめぐって、空乏層４１が形成されるので、アノード領域（第２半導体）４内で光照射によって発生した少数キャリア、この例では電子は、図２で矢印ｂおよびｃでその走行路を模式的に示すように、ほぼ均一の走行長をもって空乏層４１に達成することができる。つまり、分割領域４０もしくは分離領域の存在によるポテンシャルによって走行が曲げられることが回避され、周波数特性の改善が図られる。
【００５７】
更に、受光素子、すなわちフォトダイオードＰＤに対し、その分割部を含む領域に受光がなされる場合において、分割領域４０を、第１半導体９を横切る程度の深さに渡って形成すれば良いことから、この分割領域４０の断面積の縮小化が図られ、これによって、高濃度の、すなわち少数キャリアの拡散長が短い分割領域４０に吸収される光量を減少させることができ、感度の向上を図ることができる。
【００５８】
尚、上述した例においては、共通の半導体基板１に、受光素子すなわちフォトダイオードとともに他の回路素子としてトランジスタを形成した場合であるが、受光素子と共に、他の回路素子として例えばｐｎｐ型トランジスタ、半導体領域によって構成する抵抗素子、容量等を形成したＩＣ構成とすることもできる。
【００５９】
また、図１においては、その受光素子として、複数に分割された１つのフォトダイオードＰＤのみが図示されているが、図５（ａ）および（ｂ）で示したように、１つの分割フォトダイオードの他に、分割されないフォトダイオード、もしくはそれぞれ分割フォトダイオードによる複数のフォトダイオードを、共通の半導体基板１に形成するようにしたフォトＩＣ等に本発明を適用することができる。
【００６０】
図３は、本発明による受光素子を有する半導体装置を用いて構成した本発明による光学ピックアップ装置の概略構成図を示す。
この光学ピックアップ装置は、例えば半導体発光素子例えば半導体レーザー５１と、本発明による受光素子を有する半導体装置５２とが一体化されたいわゆるレーザーカップラーを有し、光学系５３すなわち対物レンズとを有して成る。
【００６１】
半導体装置５２は、例えば図５（ｂ）に示すように、２つのフォトダイオードＰＤ1 およびＰＤ2 が形成された本発明による半導体装置によって構成される。すなわち、この場合半導体基板１に、他の回路素子と共に、それぞれ図１のフォトダイオードＰＤと同様の構成によるフォトダイオードＰＤ1 およびＰＤ2 が形成された半導体装置５２が用意され、その半導体基板１上に、例えば半導体レーザー５２と、これよりの後方出射光を検出する半導体レーザーの出力をモニターするモニター用光検出素子５４例えば通常のフォトダイオードが作り込まれた、あるいはマウントされたブロック５７がマウントされる。
【００６２】
一方、半導体装置５２の半導体基板１の、各フォトダイオードＰＤ1 およびＰＤ2 の配置部上に、マイクロプリズム５５がマウントされる。
【００６３】
そして、半導体レーザー５１から出射された前方レーザー光Ｌを、マイクロプリズム５５に形成された斜面５５Ｍによって反射させて、光学系５３を通じて、光学記録媒体５６例えば光ディスクに照射し、その戻り光を、マイクロプリズム５５に戻し、斜面５５Ｍで屈曲させてプリズム５５内に導入して、半導体装置５２の一方のフォトダイオードＰＤ1 に入射させ、その反射光を、他方のフォトダイオードＰＤ2 に入射させる。光学記録媒体５６には、例えば記録情報ピットやトラッキング信号を得るグルーブ等が形成されており、これよりの戻り光がフォトダイオードＰＤ1 およびＰＤ2 に入射されることによって検出した前述した各出力Ａ〜Ｄ，Ａ’〜Ｄ’を演算することによって、トラッキング誤差信号、フォーカス誤差信号、ＲＦ信号を得ることができる。そして、トラッキング誤差信号によって、図示しないが、通常知られている方法によって、光学記録媒体と、これに照射するレーザー光の位置がトラッキング誤差信号によって制御され、またフォーカス誤差信号によって光学系５３の位置調整がなされてフォーカシングの制御がなされる。
【００６４】
一方、半導体レーザー５１の後方出射レーザー光は、モニター用光検出素子５４に入射され、その出力したがって、前方レーザー光Ｌの出力が検出され、これによってレーザー５１への駆動電圧の制御がなされて、所定の出力に設定されるようになされる。
【００６５】
この構成によるピックアップ装置は、前述したように、その受光素子すなわちフォトダイオードが、すぐれた特性および感度を有することから、トラッキングおよびフォーカシングを正確に行うことができ、またＳ／Ｎの高いＲＦ信号を取り出すことができる。
【００６６】
次に、図４を参照して、図１で説明した本発明による受光素子を有する半導体装置の製造方法の一例を説明する。
まず、図４（ａ）に示すように、第２導電型例えばｐ型のＳｉ半導体基体２を用意し、熱酸化によってその表面に、図示しないが、例えば厚さ１２０ｎｍ程度の酸化膜を形成し、この酸化膜を通じて半導体基体２の一主面に全面的に、ボロンイオン（Ｂ+ ）を３０ｋｅＶで２．５×１０15／ｃｍ2 のドーズ量でイオン注入する。
続いてイオン注入されたボロンを活性化させるため１２００℃のＮ2 雰囲気中で８０分間アニールする。
さらにイオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でいわゆるウエット(WET) Ｏ2 雰囲気中で２０分間熱処理する。このようにして、ｐ型埋込み層３を形成する。その後、フッ酸を用いて酸化膜を除去する。
【００６７】
次に、半導体基体２の埋込み層３が形成された主面に、埋込み層３と同導電型のｐ型の第１半導体層３１を、例えば厚さ２０μｍで、抵抗率５０Ω・ｃｍをもってエピタキシャル成長する。
そして、図示しないが、この第１半導体層３１の表面を熱酸化して厚さ例えば１２０ｎｍの酸化膜を形成した後、この上に所要のパターンのフォトレジストを、フォトレジストの塗布、パターン露光および現像によって形成し、これをマスクとして、半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後、フォトレジストを除去する。フォトレジストの除去は、過酸化水素水とＨ2 ＳＯ4 との混合液を用いることができる。そして、フォトダイオードの形成部の周辺部分や、他の回路素子との分離をなす部分に、ボロンＢ+ を３０ｋｅＶの打ち込みエネルギーで、２．５×１０15／ｃｍ2 の条件でイオン注入する。
続いて、このイオン注入されたボロンを活性化させるため、１２００℃のＮ2 雰囲気中で８０分間のアニール処理を行う。
さらに、イオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でウエットＯ2 雰囲気で２０分間の酸化処理を行う。このようにして、ｐ型埋込み分離領域６と、フォトダイオードのアノード領域に対する電極取出しの高濃度埋込み領域８を形成する。
【００６８】
更に、再び第１半導体層３１のトランジスタ形成部に相当する位置に開口を有する所要のパターンのフォトレジストを形成し、これをマスクとして、第１半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後フォトレジストを除去する。フォトレジストの除去は、過酸化水素水と硫酸との混合液を用いることができる。
【００６９】
そして、半導体層３１上の酸化膜に形成した開口を通じて第２導電型、この例ではｎ型のコレクタ埋込み領域５を、Ｓｂ2 Ｏ3 の固体ソースを用いた１２００℃、６０分間の熱拡散によって形成する。
その後、フッ酸を用いた熱処理を行なって酸化膜を除去する。
【００７０】
その後、図４（ｂ）に示すように、第１導電型すなわちｎ型の第２半導体層３２を、例えば厚さ１．６μｍで、抵抗率１Ω・ｃｍをもってエピタキシャル成長して半導体基板１を構成する。このとき、第２半導体層３２のエピタキシャル成長における加熱によって、第１半導体層３１に形成されている、各高濃度のコレクタ埋込み領域５、埋込み分離領域６、高濃度埋込み領域８からそれぞれの不純物が半導体層３２に拡散されることによって、各領域５、６および８は、それぞれ第２半導体層３２中に入り込んで形成される。
【００７１】
次に、LOCOS によって分離絶縁層１１を形成する。この分離絶縁層１１の形成は、第２半導体層３２の表面を熱酸化して厚さ例えば２０ｎｍのＳｉＯ2 酸化膜を形成し、この上に、窒化シリコンＳｉＯx Ｎy 膜を減圧ＣＶＤ法で６５ｎｍの厚さに堆積する。そして、第２半導体層３２に、４００ｎｍ程度に入り込む深さに、酸化膜と窒化膜と第２半導体層３２とをＲＩＥ（反応性イオンエッチング）法で選択的にエッチング除去する。その後、残された窒化膜を耐酸化マスクとして、１０５０℃のウエットＯ2 雰囲気で第２半導体層３２を熱酸化して厚さ例えば８００ｎｍの分離絶縁層１１を形成する。
【００７２】
その後、窒化膜を、例えば１５０℃のリン酸で選択的にエッチング除去し、第２半導体層３２の、コレクタ埋込み領域５の一部上に、第１導電型すなわちｎ型の高不純物濃度のコレクタ電極取出し領域１５を形成する。この領域１５の形成は、リン（Ｐ+ ）を７０ｋｅＶで１×１０16／ｃｍ2 でイオン注入する。
そして、不純物の活性化の熱処理を、１０５０℃のＮ2 雰囲気で６０分間行なう。
【００７３】
また、それぞれｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度アノード領域１８の形成を行う。
分離領域１２とアノード電極取出し領域１３と分割領域４０は、ボロン（Ｂ+ ）を選択的に５００ｋｅＶで１×１０14／ｃｍ2 でイオン注入する。高濃度カソード領域１８の形成は、ひ素（Ａｓ+ ）を７０ｋｅＶで１×１０15／ｃｍ2 イオン注入する。そして、各不純物イオンの活性化の熱処理を１０００℃で３０分間行なって。ｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度カソード領域１８を形成する。
この場合、それぞれｐ型の高不純物濃度の分離領域１２とアノード電極取出し領域１３と分割領域４０とは同時に形成されるが、分離領域１２とアノード電極取出し領域１３との形成部下には、前述したように、第２半導体層３２に入り込んで、埋込み分離領域６および高濃度埋込み領域８が持ち上がるように形成されていることから、これらに接するように、分離領域１２とアノード電極取出し領域１３とを形成することができ、分割領域４０に関しては、前述したように、第２半導体層３２によって構成されるカソード領域９を横切るものの、第１半導体層３１内部への侵入が浅い位置に形成することができる。
【００７４】
その後は、通常のバイポーラトランジスタＩＣの製造プロセスに従う。すなわち、例えば半導体基板１の半導体層３２の表面に形成された酸化膜等の下層絶縁層を形成し、これにフォトリソグラフィによるエッチングを行って、トランジスタのベース領域形成部に開口を形成する。この開口の形成と同時に、例えばアノード電極取出し領域１３上においても開口の形成を行う。そして、これら開口を閉塞するように、第１の多結晶半導体層６１を形成する。この第１の多結晶半導体層６１は、多結晶シリコンにｐ型の不純物を高濃度に含有させて構成する。
この第１の多結晶半導体層６１に対しフォトリソグラフィによるエッチングを行って最終的にトランジスタのベース領域の形成部とこれよりの電極取り出し部分と、さらにアノード電極取出し領域１３上とこれよりの電極取出し部分とを残してエッチング除去する。
【００７５】
また、第１の多結晶半導体層６１のベース領域形成部の、真性ベース領域の形成部に開口を形成してｐ型の不純物を拡散して真性ベース領域１６ｉを形成し、更にＳｉＯ2 等を形成し、先に形成した下層絶縁層と共に所要の厚さを有する表面絶縁層２１を形成する。そして、絶縁層２１の、真性ベース領域１６ｉ上に開口を形成し、この開口を閉塞するように、第２の多結晶半導体層６２を形成する。この第２の多結晶半導体層６２は、ｎ型の不純物を高濃度に含有させた多結晶シリコン層によって形成する。
そして、この第２の多結晶半導体層６２に対しフォトリソグラフィによるエッチングによってエミッタ電極の取出し部を残して除去する。
【００７６】
そして、第１および第２の多結晶半導体層６１および６２からの不純物を半導体層３２に拡散してｐ型の高濃度のグラフトベース領域１６ｇを真性ベース領域１６ｉの周囲に形成すると共に、アノード電極取出し領域１３上に高濃度のアノードコンタクト領域１４を形成し、真性ベース領域１６ｉ上に高濃度のｎ型のエミッタ領域１７を形成する。
【００７７】
絶縁層２１には、それぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００７８】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００７９】
このようにして、共通（同一）半導体基板１上に、トランジスタＴＲおよびアノードコモン型のフォトダイオードＰＤが形成された半導体装置が形成される。
【００８０】
上述したように、本発明装置においては、そのフォトダイオードＰＤの分割領域４０による接合ｊ、およびフォトダイオードを構成するｐ−ｎ接合Ｊからの空乏層によって、フォトダイオードを複数に分離する構成とするものである。すなわち、この分離部には、図７の従来構造におけるように、埋込み分離領域６が形成される構造としないものであり、これにより、この分割ないしは分離領域近傍に光照射されて光電変換で生成されたキャリアが、分離領域によるポテンシャルバリアによってこれより遠ざけられる力を受けることが回避されることから、キャリアは、その生成位置から空乏層まで最短距離を走行でき、光照射の位置によらず走行時間を殆ど等しくできる。したがって、フォトダイオードＰＤの分割領域に光が照射される使用態様が採られても、良好な周波数特性でＲＦ信号を得ることができる。
【００８１】
尚、上述した例では、バイポーラトランジスタＴＲが、第１および第２の多結晶半導体層６１および６２を用いたいわゆるダブルポリシリコン構造とした場合であるが、イオン注入法等によるとか、あるいはエミッタ領域の形成をイオン注入としたいわゆるシングルポリシリコンエミッタ構造とすることもできるなどの変形変更を行うことができる。
また、分割領域４０の形成は、上述したように、分離領域１２と同時に形成する場合に限られるものではなく、各領域を別工程で形成することもできる。
また、第２半導体部（すなわち上述した例では、アノード領域４）は、エピタキシャル成長によって形成する場合に限られるものではなく、例えば半導体基体２自体によって構成することもできる。
また、上述した例では、第１導電型がｎ型で、第２導電型がｐ型、すなわち受光素子のフォトダイオードが、受光面側にカソードが配置されたアノードコモン型構成とした場合であるが、各部の導電型を上述したとは逆導電型にすることもできるなど上述した例に限られるものではなく、本発明による受光素子を有する半導体装置、その製造方法、光学ピックアップ装置は、上述した例に例に限定されるものではない。
【００８２】
【発明の効果】
上述の本発明による無効素子を有する半導体装置によれば、受光素子の動作時においては、高不純物濃度の分割領域４０下をめぐって、空乏層４１が形成されるので、アノード領域（第２半導体）４内で光照射によって発生した少数キャリア、この例では電子は、図２で矢印ｂおよびｃでその走行路を模式的に示すように、ほぼ均一の走行長をもって空乏層４１に達成することができる。つまり、分割領域４０もしくは分離領域の存在によるポテンシャルによって走行が妨げられることが回避され、周波数特性の改善が図られる。
【００８３】
更に、分離部分での受光感度は、高不純物濃度の分離領域４０下をめぐって空乏層４１が形成されるので、アノード領域（第２半導体部）４内で光照射によって発生した少数キャリアは、分離部分の有無によらず、空乏層までの到達数に変化はなく、分離幅の広いパターンにおいても受光感度の低下が少ない。
【００８４】
そのため、この半導体装置を用いた本発明による光学ピックアップ装置において、複数に分割したフォトダイオードの分離領域を含む領域に光照射がなされ、高速性が要求されるＲＦ信号を取り出す場合や、レーザーカプラーで用いているような、極細のストライプパターン、あるいは幅太のパターンに光照射される場合も、良好な周波数特性と感度を実現できるものである。
【００８５】
そして、本発明による半導体装置、これを用いた光学ピックアップ装置を製造するに、従来に比し何ら工程数を増加することがない。
【図面の簡単な説明】
【図１】本発明による半導体装置の一例の概略断面図である。
【図２】本発明による半導体装置の動作の説明のための要部の概略断面図である。
【図３】本発明によるピックアップ装置の一例の構成図である。
【図４】（ａ）および（ｂ）は、本発明による製造方法の一例の工程図である。
【図５】（ａ）および（ｂ）は、フォトダイオードの各一例のパターン図である。
【図６】従来の半導体装置の概略断面図である。
【図７】従来半導体装置の動作の説明のための要部の概略断面図である。
【符号の説明】
ＰＤ，ＰＤ0 ，ＰＤS1, ＰＤS2, ＰＤ1,ＰＤ2 ・・・フォトダイオード（受光素子）、ＴＲ・・・トランジスタ、１・・・半導体基板、２・・・半導体基体、３・・・埋込み層、４・・・アノード領域、５・・・コレクタ埋込み領域、６・・・埋込み分離領域、７・・・アノード電極、８・・・高濃度埋込み領域、９・・・カソード領域、１０・・・コレクタ領域、１１・・・分離絶縁層、１２・・・分離領域、１３・・・アノード電極取出し領域、１４・・・アノードコンタクト領域、１５・・・コレクタ電極取出し領域、１６・・・ベース領域、１７・・・エミッタ領域、１８・・・高濃度カソード領域、１９・・・カソード電極、２０Ｅ・・・エミッタ電極、２０Ｂ・・・ベース電極、２０Ｃ・・・コレクタ電極、２１・・・表面絶縁層、２２・・・層間絶縁層、２３・・・遮光層、２４・・・保護膜、３１・・・第１半導体層、３２・・・第２半導体層、５１・・・半導体レーザー、５２・・・受光素子を有する半導体装置、５３・・・光学系、５５・・・マイクロプリズム、５６・・・光学記録媒体、６１・・・第１の多結晶半導体層、６２・・・第２の多結晶半導体層
【発明の属する技術分野】
本発明は、受光素子を有する半導体装置、光学ピックアップ装置および受光素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光信号を電気信号に変換することのできる受光素子としてのフォトダイオードは、各種の光−電気変換器における制御用光センサー、例えば光学記録媒体に対する光学的記録あるいは再生、またはその双方がなされるようにしたいわゆる光学ピックアップ装置における記録情報信号（以下ＲＦ信号という）、トラッキング誤差信号、フォーカシング誤差信号等を取り出すセンサーなどに広く用いられている。
【０００３】
この受光素子は、他の回路素子、例えばバイポーラトランジスタ、抵抗、キャパシタ等の各種回路素子とともに同一の半導体基板上に混載されて、いわゆるフォトＩＣ（光集積回路）として構成される。このようなフォトＩＣは、一般に、上述した他の回路素子としての、バイポーラトランジスタの製造方法に従って形成される。
【０００４】
高速、かつ高感度の受光素子を有するフォトＩＣにおいて、高抵抗エピタキシャル半導体層を有する構成とするものが提案されている。
【０００５】
図６は、従来の、この種の、受光素子であるフォトダイオードＰＤと、バイポーラトランジスタＴＲとが混載されて成るフォトＩＣの概略断面図を示す。この例においては、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成したものである。
【０００６】
このバイポーラＩＣにおいては、ｐ型Ｓｉ半導体基体２の一主面に、高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、フォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間や、後述するフォトダイオードＰＤの分割部等に高不純物濃度の埋込み分離領域６が選択的に形成される。また、この埋込み分離領域６の形成と同時に、フォトダイオードＰＤに対するアノード電極７のコンタクト部下にｐ型の高不純物濃度埋込み領域８が形成される。
【０００７】
第１半導体層３１上には、更に、フォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【０００８】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されて成るＳｉ半導体基板１の表面、すなわち第２半導体層３１に、互いに電気的に分離する半導体回路素子、もしくは領域間に、局部的熱酸化いわゆる LOCOS（Local Oxidation of Silicon）によってＳｉＯ2 による分離絶縁層１１が形成される。
【０００９】
また、第２半導体層３２の、回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、高不純物濃度埋込み領域８上に、高不純物濃度のｐ型のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成され、アノード領域４の分割部に形成された埋込み領域６上に、この領域６と接してｐ型の高不純物濃度の分割領域３０が形成される。
【００１０】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００１１】
また、フォトダイオードＰＤの各アノード領域４上に、高不純物濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００１２】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００１３】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００１４】
上述のＩＣにおけるフォトダイオードＰＤは、例えば光学記録媒体に対する光学的記録、再生、あるいはその双方を行うことのできる光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すためのセンサーを構成することができる。
【００１５】
図５（ａ）は、例えば光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すセンサーとしてのフォトダイオードＰＤの平面パターン図を示す。この例では、光学記録媒体、例えば光ディスクからの、中央の光スポットＳＰ0 と、両側のサイドスポットＳＰS1およびＳＰS2との、３つのスポットを、例えば“田”の字状に４分割されたフォトダイオードＰＤ0 と、両側のフォトダイオードＰＤS1およびＰＤS2とに照射するようにして、フォーカス誤差信号は、例えばＡ，Ｂ，ＣおよびＤに４分割されたフォトダイオードＰＤの各部で光電変換された出力をそれぞれＡ〜Ｄとするとき、（Ａ＋Ｃ）−（Ｂ＋Ｄ）という演算をすることによって得られ、トラッキング誤差信号は、他の２つのフォトダイオードＰＤS1およびＰＤS2の出力をＥおよびＦとするとき、（Ｅ−Ｆ）によって得られ、信号読み出し出力、すなわちＲＦ信号は、（Ａ＋Ｂ＋Ｃ＋Ｄ）によって得るようになされる。
【００１６】
図５（ｂ）は、同様に例えば光学ピックアップ装置に適用するフォトダイオードＰＤの例を示し、この例では、それぞれ平行にＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’に４分割されたフォトダイオードＰＤ1 およびＰＤ2 に、スポットＳＰ1 およびＳＰ2 が照射される。この場合、各フォトダイオードの各中心の２つのフォトダイオード部Ｂ，Ｃ，およびＢ′，Ｃ′は、例えば１４μｍピッチという極細のストライプ状パターンとされる。そして、各フォトダイオードＰＤ1 およびＰＤ2 の各部Ａ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’の出力を、それぞれＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’とするとき、フォーカス誤差信号は、（Ｂ＋Ｃ）−（Ａ＋Ｄ）−｛（Ｂ′＋Ｃ′）−（Ａ′＋Ｄ′）｝の演算によって得られ、トラッキング誤差信号は、（Ａ＋Ｂ＋Ｃ′＋Ｄ′）−（Ｃ＋Ｄ＋Ａ′＋Ｂ′）の演算で得られ、ＲＦ信号は（Ａ＋Ｂ＋Ｃ＋Ｄ）＋（Ａ′＋Ｂ′＋Ｃ′＋Ｄ′）の演算で得られる。
【００１７】
上述した例えば４分割フォトダイオードのように、複数部分に分割されたフォトダイオードを有する半導体装置においては、図７にその要部の断面図を示すよように、分割領域３０とこれの下に連なって形成された埋込み分離領域６によってカソード領域９をその全厚さに渡って分離した構成とされる。
【００１８】
すなわち、この従来の構成においては、フォトダイオードＰＤに逆バイアスが印加されていない、非動作時の状態で、分割領域３０とこれの下に連なって形成された埋込み分離領域６とによって、カソード領域９は、完全に分離された状態とされる。すなわち、アノード領域４とカソード領域９間のｐ−ｎ接合Ｊが複数部分Ｊｎに分割される。そして、フォトダイオードＰＤの動作時に、これに印加される逆バイアス電圧によって、分割された各ｐ−ｎ接合Ｊｎから、また、分割領域３０とカソード領域９間のｐ−ｎ接合ｊから空乏層が広がる。図７において、鎖線ａおよびａ’はその空乏層の広がりを示す。図７において、図６と対応する部分には同一符号を付して重複説明を省略する。
【００１９】
しかしながら、この場合、分割された各ｐ−ｎ接合Ｊｎからの空乏層４１のアノード領域４側への広がりａは、埋込み分離領域６より浅く、この埋込み領域６によって分離されている。
【００２０】
【発明が解決しようとする課題】
ところが、上述した例えば図５（ａ）および（ｂ）の構成による受光素子を含む半導体装置、いわゆるフォトＩＣを構成して、Ａ，Ｂ，Ｃ，Ｄ，や、Ａ′，Ｂ′，Ｃ′，Ｄ′の各部に差し渡って、すなわち、各分割領域３０およびその下の埋込み分離領域６に、光スポットが照射されるような構成による場合、フォトダイオードの周波数特性が悪くなる。
【００２１】
フォトダイオードにおける周波数特性は、主として、その寄生容量（Ｃ）と寄生抵抗（Ｒ）で決まるＣＲ時定数や、フォトダイオードにおける空乏層内部をキャリアが走行する時間、空乏化していない半導体層をキャリアが拡散する時間で決まる。
【００２２】
したがって、例えば上述した４分割フォトダイオードにおいては、分割領域３０および埋込み分離領域６の近傍と、これより充分離間した位置とでは、周波数特性が相違する。
【００２３】
これについて、図７を参照して説明する。光照射によって埋込み分離領域６内と、その近傍のアノード領域４に生じた少数キャリアすなわち電子ｅは、この埋込み分離領域６のポテンシャルが、少数キャリアの電子ｅに対してバリアとして働くことによって、これら電子ｅは、矢印ｂに示すように、遠去けられる方向に力を受けることから、この電子ｅは、直線的に空乏層に向かうことができず彎曲した経路を経ることになる。これに比し、埋込み分離領域６から充分離間した位置に発生した電子ｅは、このポテンシャルの影響を受けることがないか、殆どないことから、矢印ｃに示すように、直線的に空乏層に向かう経路を辿る。つまり、埋込み分離領域６およびその近傍に発生した電子は、埋込み分離領域６より充分離間した位置で発生した電子に比し、空乏層までの走行距離が長くなることからキャリアの拡散時間が長くなり、結果として周波数特性が落ちることになる。
【００２４】
このため、前述したように、例えば４分割フォトダイオードが用いられて、その分離領域したがって、埋込み分離領域６を含んで光スポットの照射がなされる使用態様が採られる場合、光照射面積に占める分離領域の面積が大きいことから、周波数特性に問題が生じる。特に、ＲＦ信号は、各分割領域からの和の信号として取り出すことから、周波数特性の悪化が問題となり、また、高速性能が最も要求されるＲＦ信号においては、大きな問題となる。
【００２５】
また、フォトダイオードにおける受光感度は、光電変換によって発生する電子・正孔対のうち、再結合を生じないで空乏層に到達するキャリアの割合で決定される。
ここで、フォトダイオードの分離部での入射光は、分割領域３０および埋込み分離領域６、アノード領域４，３および２に照射されるが、光吸収の大きい表面近傍の分割領域３０および埋込み分離領域６では不純物濃度が高いため、キャリアの拡散長が短く、空乏層に到達する前に再結合によって失われる割合が大きい。
また、アノード領域４，３および２で発生したキャリアは、上述したように、空乏層までの走行距離が長くなることから、キャリアの走行中に再結合によって失われる割合も大きい。
これらのことから、フォトダイオードの分割部では、受光感度の低下を招くことになる。
【００２６】
このため、前述したような例えば４分割フォトダイオードが用いられて、その分割部、すなわち分割領域３０や、埋込み分離領域６の配置部を含んで、検出すべき光スポットの照射がなされる使用態様が採られる場合、光照射面積に占める分割ないしは分離領域の例えば縦断面積が大きく、更に、分離領域の幅は、光ピックアップの光学設計に応じて、幅広の分離領域が必要な場合も生じるために、分離領域での受光感度の低下は大きな問題となる。
【００２７】
本発明においては、その光照射が、フォトダイオード、すなわち受光素子の分割部およびその近傍になされる構成とする場合においても、周波数特性の改善をはかることができるようにする。
【００２８】
また、本発明においては、光照射が、フォトダイオード、すなわち受光素子の分割部およびその近傍になされる構成とする場合においても、受光感度の改善を図ることができるようにする。
【００２９】
【課題を解決するための手段】
本発明による受光素子を有する半導体装置においては、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部を有する受光素子が形成される。
そして、その第１半導体部の一部に、この第１半導体部を横切る分割領域が形成され、この分割領域によって、接合部が複数部分に分割されてこれら分割された各接合部Ｊｎを有する複数の受光素子領域が形成されるものであり、受光素子の動作時において各接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって分割された各接合部Ｊｎからの空乏層が、第２半導体部において、各受光素子領域間の分割領域下に回り込んで相互に接触する構成とする。
【００３０】
また、本発明による光学ピックアップ装置は、半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、その受光素子を有する半導体装置の構成を、上述した本発明による受光素子を有する半導体装置の構成とする。
【００３１】
また、本発明による受光素子を有する半導体装置の製造方法は、半導体基体の一主面に臨んで、あるいは半導体基体の一主面上に、第２導電型の高不純物濃度埋込み層を形成する工程と、この高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層と、第２半導体部との間に受光素子を構成する接合部を形成する第１導電型の第１半導体部を構成する第２半導体層とを形成する工程と、第２半導体層を横切り接合部を複数に分割する分割領域を形成する工程と、第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを採って、上述した本発明による受光素子を有する半導体装置を得るものである。
【００３２】
上述したように、本発明装置においては、受光素子の動作時に印加される逆バイアス電圧によって広がる各受光素子領域の各ｐ−ｎ接合Ｊｎからの空乏層が相互に接触する構成とすることによって、受光素子領域間に形成する分割領域を、図６および図７で説明した埋込み分離領域を含めた深さより浅く形成し、この領域での光の吸収を減じて受光素子の受光感度を高めるものである。
【００３３】
また、本発明装置においては、この受光素子の動作時に印加される逆バイアス電圧によって分割領域下を回り込んで分割領域によって分離された各接合部からの空乏層が相互に接触する構成とすることによって、空乏層下で光照射によって発生したキャリアを迂回させるような分割領域によるポテンシャルバリアの発生を回避して、この迂回による周波数特性の低下を回避するものである。
【００３４】
【発明の実施の形態】
図１は、本発明の一実施形態の概略断面図を示す。
本発明装置においては、半導体基板１に、第１導電型の第１半導体部９と、第２導電型の第２半導体部４とによるｐ−ｎ接合Ｊによって受光素子としてフォトダイオードＰＤを形成する。
第１半導体部９には、その選択された位置に、この第１半導体部を横切って分割領域４０が形成されてこの分割領域４０によって、接合部Ｊを複数部分に分割した接合部Ｊｎを形成し、各接合部Ｊｎによってそれぞれ受光素子領域を形成する。
【００３５】
そして、受光素子の動作時において各接合部に印加される逆バイアス電圧以下の逆バイアス電圧、具体的には０．３Ｖ〜１１．０Ｖ、更に典型的には、０．５Ｖ〜２．５Ｖの印加によって、図２にフォトダイオードＰＤの要部の概略断面図を示すように、分割された各接合部Ｊｎからの空乏層の広がりが、図２中鎖線ａで示すように、第２半導体部４において、各受光素子領域間の分割領域４０下に回り込んで相互に接触する構成とする。このようにして、空乏層の広がりは、この鎖線ａで示す空乏層と、鎖線ａ’で示す分割領域４０と第１半導体部９との接合ｊから広がる空乏層とによって構成される。
図２において、図１と対応する部分に同一符号を付して重複説明を省略する。
【００３６】
第１半導体部上の、空乏層によって分離される各部分の表面には、第１半導体部と同導電型の高不純物濃度の第３半導体部１８をそれぞれ形成する。
この第３半導体部１８の厚さは、０．０１μｍ〜０．２μｍに選定し得る。
【００３７】
また、第２半導体部４の、受光素子を構成する接合部Ｊとは反対側に、第２半導体部４と接して、第２半導体部４に比して高不純物濃度の第４半導体部３を形成する。
この場合、半導体基板１の表面から第４半導体部３までの距離は、受光素子への入射光の吸収長より大に選定する。
【００３８】
図１で示す例は、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成した場合である。そして、この場合、フォトダイオードＰＤは、図５（ａ）あるいは（ｂ）で示したような複数部分に分割された構成とされるものであり、図１においては、２部分に分割された状態が示されている。
しかしながら、いうまでもなく、本発明はこの実施形態およびこの例に限られるものではない。
【００３９】
この例においては、ｐ型Ｓｉ半導体基体すなわちサブストレイト２の一主面に、前述の第４半導体部に相当する高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、前述の第２半導体部に相当するフォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間に、高不純物濃度の埋込み分離領域６が形成される。
しかしながら、この場合、図６および図７で示した従来構造におけるような、フォトダイオードＰＤの分割部には埋込み領域６が設けられない構造とする。
【００４０】
また、フォトダイオードＰＤに対するアノード電極７が配置される部分下にｐ型の高不純物濃度埋込み領域８が形成される。
【００４１】
第１半導体層３１上には、更に、前述の第１半導体部に相当するフォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【００４２】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されたＳｉ半導体基板１が構成され、その表面、すなわち第２半導体層３１に、互いに電気的に分離する半導体回路素子、もしくは領域間に、 LOCOSによるＳｉＯ2 分離絶縁層１１が形成される。
【００４３】
第２半導体層３２の、回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、アノード電極７の配置部下の高不純物濃度埋込み領域８上に、ｐ型の高不純物濃度のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成される。
【００４４】
そして、本発明装置においては、フォトダイオードＰＤの形成部の分割位置に、カソード領域９（第１半導体部）に比し高い不純物濃度を有するｐ型の分割領域４０を形成する。
この分割領域４０の平面パターンは、例えば図５（ａ）および（ｂ）で示した４分割構成とする場合、例えば図５（ａ）のフォトダイオードＰＤ0 を構成する場合においては、十文字パターン、また、図５（ｂ）のフォトダイオードＰＤ1 もしくはＰＤ2 を構成する場合においては、３本の平行ストライプパターンとする。
【００４５】
そして、これら分割領域４０は、例えば図１に示すように、アノード領域４を横切ってｐ−ｎ接合Ｊを分割するように形成する。
【００４６】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００４７】
また、フォトダイオードＰＤの分割領域４０によって区分された各カソード領域９上に、カソード領域９に比し高不純物濃度とされた前述の第３半導体部に相当する高濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００４８】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００４９】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００５０】
上述の構成において、フォトダイオードＰＤの動作時には、そのアノード電極１４とカソード電極１９間に所要の逆バイアス電圧を印加するものであるが、本発明装置においては、この逆バイアス電圧が印加された状態で、すなわちこの逆バイアス電圧以下の電圧において、図２に示すように、カソード領域９とアノード領域４との間の分割されたｐ−ｎ接合Ｊｎから広がる鎖線ａで示す空乏層が、分割領域４０下を回り込んで相互に接触するようにする。すなわち、分割領域４０の深さは、この逆バイアスの印加状態で、分割されたｐ−ｎ接合Ｊｎから広がる空乏層が、分割領域４０下を回り込んで相互に接触することができる程度の深さに選定する。
【００５１】
このようにして、逆バイアス印加状態で、カソード領域９すなわち第１半導体部の分割部には、分割領域４０とカソード領域９との間のｐ−ｎ接合ｊと、カソード領域９とアノード領域４との間の分割ｐ−ｎ接合Ｊｎから広がる鎖線ａ’およびａで示す空乏層４１が形成されている。
【００５２】
ここで、カソード領域（第１半導体部）９は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
アノード領域（第２半導体部）４は、厚さが例えば０．０１〜６００μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
高濃度カソード領域（第３半導体部）１８は、厚さ例えば０．０１〜０．２μｍに選定され、不純物濃度が１×１０15〜１×１０21atoms/cm3 に選定される。
埋込み層（第４半導体部）３は、厚さ例えば１〜３０μｍに選定され、不純物濃度が１×１０16〜１×１０21atoms/cm3 に選定される。
埋込み分離層６は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０14〜１×１０21atoms/cm3 に選定される。
【００５３】
上述の構成において、空乏層４１は、アノード領域４（第２半導体部）を完全に、すなわち埋込み層３（第４半導体部）に至る部分まで空乏化することができるように、第２半導体部の不純物濃度は、２×１０14atoms/cm3 以下に、更に望ましくは、カソード領域９（第１半導体部）を完全空乏化することができるように、第１半導体部の不純物濃度は、５×１０14atoms/cm3 以下に選定することが望ましい。
【００５４】
因みに、ｐ−ｎ接合における、逆バイアス印加電圧と、空乏層の広がりの関係の不純物濃度の依存性に関しては、例えば光学図書（株）発行、米津著、光通信素子光学 第３２９頁等によって知られているところである。
【００５５】
また、半導体基板１の表面から第４半導体部３までの距離は、上述したように、受光素子への入射光の吸収長より大に選定して、光電変換が有効になされるようにする。
【００５６】
上述の本発明装置によれば、その動作時においては、高不純物濃度の分割領域４０下をめぐって、空乏層４１が形成されるので、アノード領域（第２半導体）４内で光照射によって発生した少数キャリア、この例では電子は、図２で矢印ｂおよびｃでその走行路を模式的に示すように、ほぼ均一の走行長をもって空乏層４１に達成することができる。つまり、分割領域４０もしくは分離領域の存在によるポテンシャルによって走行が曲げられることが回避され、周波数特性の改善が図られる。
【００５７】
更に、受光素子、すなわちフォトダイオードＰＤに対し、その分割部を含む領域に受光がなされる場合において、分割領域４０を、第１半導体９を横切る程度の深さに渡って形成すれば良いことから、この分割領域４０の断面積の縮小化が図られ、これによって、高濃度の、すなわち少数キャリアの拡散長が短い分割領域４０に吸収される光量を減少させることができ、感度の向上を図ることができる。
【００５８】
尚、上述した例においては、共通の半導体基板１に、受光素子すなわちフォトダイオードとともに他の回路素子としてトランジスタを形成した場合であるが、受光素子と共に、他の回路素子として例えばｐｎｐ型トランジスタ、半導体領域によって構成する抵抗素子、容量等を形成したＩＣ構成とすることもできる。
【００５９】
また、図１においては、その受光素子として、複数に分割された１つのフォトダイオードＰＤのみが図示されているが、図５（ａ）および（ｂ）で示したように、１つの分割フォトダイオードの他に、分割されないフォトダイオード、もしくはそれぞれ分割フォトダイオードによる複数のフォトダイオードを、共通の半導体基板１に形成するようにしたフォトＩＣ等に本発明を適用することができる。
【００６０】
図３は、本発明による受光素子を有する半導体装置を用いて構成した本発明による光学ピックアップ装置の概略構成図を示す。
この光学ピックアップ装置は、例えば半導体発光素子例えば半導体レーザー５１と、本発明による受光素子を有する半導体装置５２とが一体化されたいわゆるレーザーカップラーを有し、光学系５３すなわち対物レンズとを有して成る。
【００６１】
半導体装置５２は、例えば図５（ｂ）に示すように、２つのフォトダイオードＰＤ1 およびＰＤ2 が形成された本発明による半導体装置によって構成される。すなわち、この場合半導体基板１に、他の回路素子と共に、それぞれ図１のフォトダイオードＰＤと同様の構成によるフォトダイオードＰＤ1 およびＰＤ2 が形成された半導体装置５２が用意され、その半導体基板１上に、例えば半導体レーザー５２と、これよりの後方出射光を検出する半導体レーザーの出力をモニターするモニター用光検出素子５４例えば通常のフォトダイオードが作り込まれた、あるいはマウントされたブロック５７がマウントされる。
【００６２】
一方、半導体装置５２の半導体基板１の、各フォトダイオードＰＤ1 およびＰＤ2 の配置部上に、マイクロプリズム５５がマウントされる。
【００６３】
そして、半導体レーザー５１から出射された前方レーザー光Ｌを、マイクロプリズム５５に形成された斜面５５Ｍによって反射させて、光学系５３を通じて、光学記録媒体５６例えば光ディスクに照射し、その戻り光を、マイクロプリズム５５に戻し、斜面５５Ｍで屈曲させてプリズム５５内に導入して、半導体装置５２の一方のフォトダイオードＰＤ1 に入射させ、その反射光を、他方のフォトダイオードＰＤ2 に入射させる。光学記録媒体５６には、例えば記録情報ピットやトラッキング信号を得るグルーブ等が形成されており、これよりの戻り光がフォトダイオードＰＤ1 およびＰＤ2 に入射されることによって検出した前述した各出力Ａ〜Ｄ，Ａ’〜Ｄ’を演算することによって、トラッキング誤差信号、フォーカス誤差信号、ＲＦ信号を得ることができる。そして、トラッキング誤差信号によって、図示しないが、通常知られている方法によって、光学記録媒体と、これに照射するレーザー光の位置がトラッキング誤差信号によって制御され、またフォーカス誤差信号によって光学系５３の位置調整がなされてフォーカシングの制御がなされる。
【００６４】
一方、半導体レーザー５１の後方出射レーザー光は、モニター用光検出素子５４に入射され、その出力したがって、前方レーザー光Ｌの出力が検出され、これによってレーザー５１への駆動電圧の制御がなされて、所定の出力に設定されるようになされる。
【００６５】
この構成によるピックアップ装置は、前述したように、その受光素子すなわちフォトダイオードが、すぐれた特性および感度を有することから、トラッキングおよびフォーカシングを正確に行うことができ、またＳ／Ｎの高いＲＦ信号を取り出すことができる。
【００６６】
次に、図４を参照して、図１で説明した本発明による受光素子を有する半導体装置の製造方法の一例を説明する。
まず、図４（ａ）に示すように、第２導電型例えばｐ型のＳｉ半導体基体２を用意し、熱酸化によってその表面に、図示しないが、例えば厚さ１２０ｎｍ程度の酸化膜を形成し、この酸化膜を通じて半導体基体２の一主面に全面的に、ボロンイオン（Ｂ+ ）を３０ｋｅＶで２．５×１０15／ｃｍ2 のドーズ量でイオン注入する。
続いてイオン注入されたボロンを活性化させるため１２００℃のＮ2 雰囲気中で８０分間アニールする。
さらにイオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でいわゆるウエット(WET) Ｏ2 雰囲気中で２０分間熱処理する。このようにして、ｐ型埋込み層３を形成する。その後、フッ酸を用いて酸化膜を除去する。
【００６７】
次に、半導体基体２の埋込み層３が形成された主面に、埋込み層３と同導電型のｐ型の第１半導体層３１を、例えば厚さ２０μｍで、抵抗率５０Ω・ｃｍをもってエピタキシャル成長する。
そして、図示しないが、この第１半導体層３１の表面を熱酸化して厚さ例えば１２０ｎｍの酸化膜を形成した後、この上に所要のパターンのフォトレジストを、フォトレジストの塗布、パターン露光および現像によって形成し、これをマスクとして、半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後、フォトレジストを除去する。フォトレジストの除去は、過酸化水素水とＨ2 ＳＯ4 との混合液を用いることができる。そして、フォトダイオードの形成部の周辺部分や、他の回路素子との分離をなす部分に、ボロンＢ+ を３０ｋｅＶの打ち込みエネルギーで、２．５×１０15／ｃｍ2 の条件でイオン注入する。
続いて、このイオン注入されたボロンを活性化させるため、１２００℃のＮ2 雰囲気中で８０分間のアニール処理を行う。
さらに、イオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でウエットＯ2 雰囲気で２０分間の酸化処理を行う。このようにして、ｐ型埋込み分離領域６と、フォトダイオードのアノード領域に対する電極取出しの高濃度埋込み領域８を形成する。
【００６８】
更に、再び第１半導体層３１のトランジスタ形成部に相当する位置に開口を有する所要のパターンのフォトレジストを形成し、これをマスクとして、第１半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後フォトレジストを除去する。フォトレジストの除去は、過酸化水素水と硫酸との混合液を用いることができる。
【００６９】
そして、半導体層３１上の酸化膜に形成した開口を通じて第２導電型、この例ではｎ型のコレクタ埋込み領域５を、Ｓｂ2 Ｏ3 の固体ソースを用いた１２００℃、６０分間の熱拡散によって形成する。
その後、フッ酸を用いた熱処理を行なって酸化膜を除去する。
【００７０】
その後、図４（ｂ）に示すように、第１導電型すなわちｎ型の第２半導体層３２を、例えば厚さ１．６μｍで、抵抗率１Ω・ｃｍをもってエピタキシャル成長して半導体基板１を構成する。このとき、第２半導体層３２のエピタキシャル成長における加熱によって、第１半導体層３１に形成されている、各高濃度のコレクタ埋込み領域５、埋込み分離領域６、高濃度埋込み領域８からそれぞれの不純物が半導体層３２に拡散されることによって、各領域５、６および８は、それぞれ第２半導体層３２中に入り込んで形成される。
【００７１】
次に、LOCOS によって分離絶縁層１１を形成する。この分離絶縁層１１の形成は、第２半導体層３２の表面を熱酸化して厚さ例えば２０ｎｍのＳｉＯ2 酸化膜を形成し、この上に、窒化シリコンＳｉＯx Ｎy 膜を減圧ＣＶＤ法で６５ｎｍの厚さに堆積する。そして、第２半導体層３２に、４００ｎｍ程度に入り込む深さに、酸化膜と窒化膜と第２半導体層３２とをＲＩＥ（反応性イオンエッチング）法で選択的にエッチング除去する。その後、残された窒化膜を耐酸化マスクとして、１０５０℃のウエットＯ2 雰囲気で第２半導体層３２を熱酸化して厚さ例えば８００ｎｍの分離絶縁層１１を形成する。
【００７２】
その後、窒化膜を、例えば１５０℃のリン酸で選択的にエッチング除去し、第２半導体層３２の、コレクタ埋込み領域５の一部上に、第１導電型すなわちｎ型の高不純物濃度のコレクタ電極取出し領域１５を形成する。この領域１５の形成は、リン（Ｐ+ ）を７０ｋｅＶで１×１０16／ｃｍ2 でイオン注入する。
そして、不純物の活性化の熱処理を、１０５０℃のＮ2 雰囲気で６０分間行なう。
【００７３】
また、それぞれｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度アノード領域１８の形成を行う。
分離領域１２とアノード電極取出し領域１３と分割領域４０は、ボロン（Ｂ+ ）を選択的に５００ｋｅＶで１×１０14／ｃｍ2 でイオン注入する。高濃度カソード領域１８の形成は、ひ素（Ａｓ+ ）を７０ｋｅＶで１×１０15／ｃｍ2 イオン注入する。そして、各不純物イオンの活性化の熱処理を１０００℃で３０分間行なって。ｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度カソード領域１８を形成する。
この場合、それぞれｐ型の高不純物濃度の分離領域１２とアノード電極取出し領域１３と分割領域４０とは同時に形成されるが、分離領域１２とアノード電極取出し領域１３との形成部下には、前述したように、第２半導体層３２に入り込んで、埋込み分離領域６および高濃度埋込み領域８が持ち上がるように形成されていることから、これらに接するように、分離領域１２とアノード電極取出し領域１３とを形成することができ、分割領域４０に関しては、前述したように、第２半導体層３２によって構成されるカソード領域９を横切るものの、第１半導体層３１内部への侵入が浅い位置に形成することができる。
【００７４】
その後は、通常のバイポーラトランジスタＩＣの製造プロセスに従う。すなわち、例えば半導体基板１の半導体層３２の表面に形成された酸化膜等の下層絶縁層を形成し、これにフォトリソグラフィによるエッチングを行って、トランジスタのベース領域形成部に開口を形成する。この開口の形成と同時に、例えばアノード電極取出し領域１３上においても開口の形成を行う。そして、これら開口を閉塞するように、第１の多結晶半導体層６１を形成する。この第１の多結晶半導体層６１は、多結晶シリコンにｐ型の不純物を高濃度に含有させて構成する。
この第１の多結晶半導体層６１に対しフォトリソグラフィによるエッチングを行って最終的にトランジスタのベース領域の形成部とこれよりの電極取り出し部分と、さらにアノード電極取出し領域１３上とこれよりの電極取出し部分とを残してエッチング除去する。
【００７５】
また、第１の多結晶半導体層６１のベース領域形成部の、真性ベース領域の形成部に開口を形成してｐ型の不純物を拡散して真性ベース領域１６ｉを形成し、更にＳｉＯ2 等を形成し、先に形成した下層絶縁層と共に所要の厚さを有する表面絶縁層２１を形成する。そして、絶縁層２１の、真性ベース領域１６ｉ上に開口を形成し、この開口を閉塞するように、第２の多結晶半導体層６２を形成する。この第２の多結晶半導体層６２は、ｎ型の不純物を高濃度に含有させた多結晶シリコン層によって形成する。
そして、この第２の多結晶半導体層６２に対しフォトリソグラフィによるエッチングによってエミッタ電極の取出し部を残して除去する。
【００７６】
そして、第１および第２の多結晶半導体層６１および６２からの不純物を半導体層３２に拡散してｐ型の高濃度のグラフトベース領域１６ｇを真性ベース領域１６ｉの周囲に形成すると共に、アノード電極取出し領域１３上に高濃度のアノードコンタクト領域１４を形成し、真性ベース領域１６ｉ上に高濃度のｎ型のエミッタ領域１７を形成する。
【００７７】
絶縁層２１には、それぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００７８】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００７９】
このようにして、共通（同一）半導体基板１上に、トランジスタＴＲおよびアノードコモン型のフォトダイオードＰＤが形成された半導体装置が形成される。
【００８０】
上述したように、本発明装置においては、そのフォトダイオードＰＤの分割領域４０による接合ｊ、およびフォトダイオードを構成するｐ−ｎ接合Ｊからの空乏層によって、フォトダイオードを複数に分離する構成とするものである。すなわち、この分離部には、図７の従来構造におけるように、埋込み分離領域６が形成される構造としないものであり、これにより、この分割ないしは分離領域近傍に光照射されて光電変換で生成されたキャリアが、分離領域によるポテンシャルバリアによってこれより遠ざけられる力を受けることが回避されることから、キャリアは、その生成位置から空乏層まで最短距離を走行でき、光照射の位置によらず走行時間を殆ど等しくできる。したがって、フォトダイオードＰＤの分割領域に光が照射される使用態様が採られても、良好な周波数特性でＲＦ信号を得ることができる。
【００８１】
尚、上述した例では、バイポーラトランジスタＴＲが、第１および第２の多結晶半導体層６１および６２を用いたいわゆるダブルポリシリコン構造とした場合であるが、イオン注入法等によるとか、あるいはエミッタ領域の形成をイオン注入としたいわゆるシングルポリシリコンエミッタ構造とすることもできるなどの変形変更を行うことができる。
また、分割領域４０の形成は、上述したように、分離領域１２と同時に形成する場合に限られるものではなく、各領域を別工程で形成することもできる。
また、第２半導体部（すなわち上述した例では、アノード領域４）は、エピタキシャル成長によって形成する場合に限られるものではなく、例えば半導体基体２自体によって構成することもできる。
また、上述した例では、第１導電型がｎ型で、第２導電型がｐ型、すなわち受光素子のフォトダイオードが、受光面側にカソードが配置されたアノードコモン型構成とした場合であるが、各部の導電型を上述したとは逆導電型にすることもできるなど上述した例に限られるものではなく、本発明による受光素子を有する半導体装置、その製造方法、光学ピックアップ装置は、上述した例に例に限定されるものではない。
【００８２】
【発明の効果】
上述の本発明による無効素子を有する半導体装置によれば、受光素子の動作時においては、高不純物濃度の分割領域４０下をめぐって、空乏層４１が形成されるので、アノード領域（第２半導体）４内で光照射によって発生した少数キャリア、この例では電子は、図２で矢印ｂおよびｃでその走行路を模式的に示すように、ほぼ均一の走行長をもって空乏層４１に達成することができる。つまり、分割領域４０もしくは分離領域の存在によるポテンシャルによって走行が妨げられることが回避され、周波数特性の改善が図られる。
【００８３】
更に、分離部分での受光感度は、高不純物濃度の分離領域４０下をめぐって空乏層４１が形成されるので、アノード領域（第２半導体部）４内で光照射によって発生した少数キャリアは、分離部分の有無によらず、空乏層までの到達数に変化はなく、分離幅の広いパターンにおいても受光感度の低下が少ない。
【００８４】
そのため、この半導体装置を用いた本発明による光学ピックアップ装置において、複数に分割したフォトダイオードの分離領域を含む領域に光照射がなされ、高速性が要求されるＲＦ信号を取り出す場合や、レーザーカプラーで用いているような、極細のストライプパターン、あるいは幅太のパターンに光照射される場合も、良好な周波数特性と感度を実現できるものである。
【００８５】
そして、本発明による半導体装置、これを用いた光学ピックアップ装置を製造するに、従来に比し何ら工程数を増加することがない。
【図面の簡単な説明】
【図１】本発明による半導体装置の一例の概略断面図である。
【図２】本発明による半導体装置の動作の説明のための要部の概略断面図である。
【図３】本発明によるピックアップ装置の一例の構成図である。
【図４】（ａ）および（ｂ）は、本発明による製造方法の一例の工程図である。
【図５】（ａ）および（ｂ）は、フォトダイオードの各一例のパターン図である。
【図６】従来の半導体装置の概略断面図である。
【図７】従来半導体装置の動作の説明のための要部の概略断面図である。
【符号の説明】
ＰＤ，ＰＤ0 ，ＰＤS1, ＰＤS2, ＰＤ1,ＰＤ2 ・・・フォトダイオード（受光素子）、ＴＲ・・・トランジスタ、１・・・半導体基板、２・・・半導体基体、３・・・埋込み層、４・・・アノード領域、５・・・コレクタ埋込み領域、６・・・埋込み分離領域、７・・・アノード電極、８・・・高濃度埋込み領域、９・・・カソード領域、１０・・・コレクタ領域、１１・・・分離絶縁層、１２・・・分離領域、１３・・・アノード電極取出し領域、１４・・・アノードコンタクト領域、１５・・・コレクタ電極取出し領域、１６・・・ベース領域、１７・・・エミッタ領域、１８・・・高濃度カソード領域、１９・・・カソード電極、２０Ｅ・・・エミッタ電極、２０Ｂ・・・ベース電極、２０Ｃ・・・コレクタ電極、２１・・・表面絶縁層、２２・・・層間絶縁層、２３・・・遮光層、２４・・・保護膜、３１・・・第１半導体層、３２・・・第２半導体層、５１・・・半導体レーザー、５２・・・受光素子を有する半導体装置、５３・・・光学系、５５・・・マイクロプリズム、５６・・・光学記録媒体、６１・・・第１の多結晶半導体層、６２・・・第２の多結晶半導体層
Claims (9)
- 半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部を有する受光素子が形成され、
上記第１半導体部の一部に、該第１半導体部を横切る分割領域が形成され、該分割領域によって、上記接合部が複数部分に分割され、これら分割された各接合部を有する複数の受光素子領域が形成され、
上記受光素子の動作時に上記各接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記分割された各接合部からの空乏層が、上記第２半導体部において、上記分割領域下に回り込んで相互に接触する構成を有することを特徴とする受光素子を有する半導体装置。 - 上記分割された各受光素子領域の上記第１導電型の第１半導体部上に、上記第１半導体部に比して高不純物濃度の第１導電型の第３半導体部がそれぞれ形成されて成ることを特徴とする請求項１に記載の受光素子を有する半導体装置。
- 上記半導体基体に、上記第２導電型の第２半導体部の、上記受光素子を構成する接合部とは反対側に、上記第２半導体部と接して、該第２半導体部に比して高不純物濃度の第４半導体部が形成されて成ることを特徴とする請求項１に記載の受光素子を有する半導体装置。
- 上記半導体基板の表面から上記第４半導体部までの距離が、上記受光素子への入射光の吸収長より大に選定された
ことを特徴とする請求項３に記載の受光素子を有する半導体装置。 - 上記第３半導体部の厚さが、０．０１μｍ〜０．２μｍに選定されたことを特徴とする請求項２に記載の受光素子を有する半導体装置。
- 上記受光素子を構成する上記第２半導体部の不純物濃度を、１×１０11〜１×１０16atoms/cm3 としたことを特徴とする請求項１に記載の受光素子を有する半導体装置。
- 上記受光素子を構成する上記第１および第２半導体部の不純物濃度を、それぞれ１×１０11〜１×１０16atoms/cm3 としたことを特徴とする請求項１に記載の受光素子を有する半導体装置。
- 半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、
上記受光素子を有する半導体装置は、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部を有する受光素子が形成され、上記第１半導体部の一部に、該第１半導体部を横切り、上記第２半導体部に入り込んで分割領域が形成され、該分割領域によって、上記接合部が複数部分に分割され、分割された各接合部を有する複数の受光素子領域が形成され、
上記受光素子の動作時に上記各接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記分割された各接合部からの空乏層が、上記第２半導体部において、上記分割領域下に回り込んで相互に接触する構成を有することを特徴とする光学ピックアップ装置。 - 半導体基体の一主面に臨んで、あるいは半導体基体の一主面上に、第２導電型の高不純物濃度埋込み層を形成する工程と、
該高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層と、上記第２半導体部との間に上記受光素子を構成する接合部を形成する第１導電型の第１半導体部を構成する第２半導体層とを形成する工程と、
上記第２半導体層を横切り上記接合部を複数に分割する分割領域を形成する工程と、
上記第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを有し、
上記分割された各接合部を有する複数の受光素子領域が形成され、上記受光素子の動作時に上記各接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記分割された各接合部からの空乏層が、上記第２半導体部において、上記分割領域下に回り込んで相互に接触する構成による受光素子を形成することを特徴とする受光素子を有する半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23576099A JP4131059B2 (ja) | 1999-08-23 | 1999-08-23 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| TW089116124A TW461119B (en) | 1999-08-23 | 2000-08-10 | Semiconductor device having photodetector and optical pickup system using the same |
| EP00117540A EP1079436A2 (en) | 1999-08-23 | 2000-08-14 | Semiconductor device having photodetector and optical pickup system using the same |
| SG200004526A SG87155A1 (en) | 1999-08-23 | 2000-08-16 | Semiconductor device having photodetector and optical pickup system using the same |
| US09/641,544 US6376871B1 (en) | 1999-08-23 | 2000-08-18 | Semiconductor device having photodetector and optical pickup system using the same |
| KR1020000048498A KR20010021371A (ko) | 1999-08-23 | 2000-08-22 | 광 검출 소자를 구비한 반도체 디바이스 및 이를 활용한광 픽업 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23576099A JP4131059B2 (ja) | 1999-08-23 | 1999-08-23 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060713A JP2001060713A (ja) | 2001-03-06 |
| JP4131059B2 true JP4131059B2 (ja) | 2008-08-13 |
Family
ID=16990840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23576099A Expired - Fee Related JP4131059B2 (ja) | 1999-08-23 | 1999-08-23 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6376871B1 (ja) |
| EP (1) | EP1079436A2 (ja) |
| JP (1) | JP4131059B2 (ja) |
| KR (1) | KR20010021371A (ja) |
| SG (1) | SG87155A1 (ja) |
| TW (1) | TW461119B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092424A (ja) * | 2001-07-12 | 2003-03-28 | Sharp Corp | 分割型受光素子および回路内蔵型受光素子および光ディスク装置 |
| US7269359B1 (en) * | 2002-12-18 | 2007-09-11 | Itt Manufacturing Enterprises, Inc. | Focal plane array with synchronous detection circuits for an active remote sensing system |
| DE602004003459T2 (de) * | 2003-12-16 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd., Kadoma | Optischer Halbleiter und Verfahren zu seiner Herstellung |
| JP4058034B2 (ja) * | 2004-10-25 | 2008-03-05 | 松下電器産業株式会社 | 光半導体装置 |
| JP4647404B2 (ja) * | 2004-07-07 | 2011-03-09 | 三星電子株式会社 | 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法 |
| KR100653691B1 (ko) * | 2004-07-16 | 2006-12-04 | 삼성전자주식회사 | 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 |
| JP4100474B2 (ja) * | 2004-07-30 | 2008-06-11 | 松下電器産業株式会社 | 光半導体装置及びその製造方法 |
| JP4086860B2 (ja) | 2005-05-23 | 2008-05-14 | 三洋電機株式会社 | 半導体装置 |
| JP2006339533A (ja) | 2005-06-03 | 2006-12-14 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4618064B2 (ja) | 2005-09-12 | 2011-01-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP5216188B2 (ja) * | 2005-09-30 | 2013-06-19 | パナソニック デバイスＳｕｎｘ株式会社 | 光電センサ用ｉｃ、及び光電センサ |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP2007317768A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP4800125B2 (ja) | 2006-06-28 | 2011-10-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路装置とその製造方法 |
| US7943054B2 (en) | 2007-03-27 | 2011-05-17 | Sanyo Electric Co., Ltd. | Method for manufacturing semiconductor integrated circuit device |
| JP5049036B2 (ja) | 2007-03-28 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP5967944B2 (ja) * | 2012-01-18 | 2016-08-10 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| JP2016146223A (ja) * | 2015-02-06 | 2016-08-12 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | 光源ユニットとこれを用いた熱アシスト磁気記録ヘッド、及び光源ユニットに用いられる光源 |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58909287D1 (de) * | 1988-08-04 | 1995-07-20 | Siemens Ag | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat. |
| JP2557750B2 (ja) * | 1991-02-27 | 1996-11-27 | 三洋電機株式会社 | 光半導体装置 |
| JP2799540B2 (ja) * | 1993-04-19 | 1998-09-17 | シャープ株式会社 | 受光素子 |
| US5770872A (en) * | 1995-12-06 | 1998-06-23 | Arai; Chihiro | Photoelectric converter apparatus |
| TW423103B (en) * | 1997-01-27 | 2001-02-21 | Sharp Kk | Divided photodiode |
-
1999
- 1999-08-23 JP JP23576099A patent/JP4131059B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-10 TW TW089116124A patent/TW461119B/zh not_active IP Right Cessation
- 2000-08-14 EP EP00117540A patent/EP1079436A2/en not_active Withdrawn
- 2000-08-16 SG SG200004526A patent/SG87155A1/en unknown
- 2000-08-18 US US09/641,544 patent/US6376871B1/en not_active Expired - Lifetime
- 2000-08-22 KR KR1020000048498A patent/KR20010021371A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6376871B1 (en) | 2002-04-23 |
| EP1079436A2 (en) | 2001-02-28 |
| SG87155A1 (en) | 2002-03-19 |
| JP2001060713A (ja) | 2001-03-06 |
| TW461119B (en) | 2001-10-21 |
| KR20010021371A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| KR100253820B1 (ko) | 포토디텍터 및 그의 제조방법 | |
| KR100512236B1 (ko) | 포토다이오드및그제조방법 | |
| JP3798951B2 (ja) | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 | |
| US6492702B2 (en) | Circuit-incorporating light receiving device | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| JPH09219534A (ja) | 受光素子、光ピツクアツプ及び半導体装置製造方法 | |
| US6146957A (en) | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| EP1544966B1 (en) | Optical semiconductor device and method for fabricating the same | |
| JP4835658B2 (ja) | Ｐｉｎフォトダイオードおよびその製造方法 | |
| JP2007317975A (ja) | 光半導体装置 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| KR20050001077A (ko) | 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JP4582111B2 (ja) | 半導体装置とその製造方法 | |
| JP2002280536A (ja) | 光半導体装置 | |
| JPH04151873A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4131059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |