JP4128396B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4128396B2 JP4128396B2 JP2002166630A JP2002166630A JP4128396B2 JP 4128396 B2 JP4128396 B2 JP 4128396B2 JP 2002166630 A JP2002166630 A JP 2002166630A JP 2002166630 A JP2002166630 A JP 2002166630A JP 4128396 B2 JP4128396 B2 JP 4128396B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 150
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 143
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 141
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 102
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 102
- 229910052757 nitrogen Inorganic materials 0.000 claims description 75
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 66
- 239000001301 oxygen Substances 0.000 claims description 66
- 229910052760 oxygen Inorganic materials 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 60
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 56
- 239000010703 silicon Substances 0.000 claims description 56
- 239000012298 atmosphere Substances 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 239000001272 nitrous oxide Substances 0.000 claims description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 12
- 229910021529 ammonia Inorganic materials 0.000 claims description 11
- 238000005121 nitriding Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 44
- 238000004140 cleaning Methods 0.000 description 25
- 239000007864 aqueous solution Substances 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 239000000203 mixture Substances 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000011109 contamination Methods 0.000 description 9
- 238000004090 dissolution Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- -1 and at the same time Chemical compound 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006360 Si—O—N Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ(Metal Oxide Semiconductor)デバイスを集積してなる半導体装置、特に複数の異なる種類のＭＯＳデバイス用ゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタ等のＭＯＳデバイスを基本構成要素とする半導体装置において、メモリセル部と周辺回路部、デジタル回路部とアナログ回路部、高速動作が要求される素子と低消費電力動作が要求される素子等の、要求性能の異なるＭＯＳデバイスが混在しているものが多くなってきている。異なるＭＯＳデバイスのそれぞれの要求性能に応じるために、ゲート絶縁膜が互に異なる複数種類のＭＯＳデバイスを形成することが有効であり、これを実現する技術として、多水準ゲート絶縁膜技術がある。互に異なるゲート絶縁膜を例えば複数の膜厚水準を有する酸化シリコン膜を混在させることによって形成した複数のＭＯＳデバイスを有する半導体装置が広く量産されている。
【０００３】
ここで、２種類の膜厚水準の酸化シリコン膜からなる２種類のゲート絶縁膜を形成する従来技術の例を図８を用いて述べる。シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、流量１０リットル／分の酸素と０．５リットル／分の水素とを同時に流したパイロジェニック酸化により８００℃で膜厚７．７ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図８ａ）。
【０００４】
次に、レジスト４をウェハ全面に塗布し（図８ｂ）、通常のパターニングを行なって一部のレジストを除去する（図８ｃ）。この時点で基板１は、レジスト４に覆われている部分の領域１と、レジスト４に覆われていない部分の領域２とに分けられる。
【０００５】
続いて、領域２のゲート絶縁膜３を弗酸水溶液で除去し（図８ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図８ｅ）。この後、アンモニアと過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−１洗浄」と呼ぶ）と、塩酸と過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−２洗浄」と呼ぶ）を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄と、希弗酸洗浄を行なってから、８００℃でパイロジェニック酸化することにより、膜厚４ｎｍの酸化シリコン膜であるゲート絶縁膜５と、膜厚８ｎｍの酸化シリコン膜であるゲート絶縁膜６を形成する。
【０００６】
ところで、近年、ＭＯＳデバイスに対する高速化や低電圧化の要求から、ゲート絶縁膜の薄膜化が急激に進行している。その結果、絶縁膜を貫通して漏洩する電流即ちゲートリーク電流が増大する問題や、ゲート電極中の硼素がゲート絶縁膜を通り抜けてシリコン基板に拡散するという問題が顕在化してきた。多水準のゲート絶縁膜を形成する場合には、これらの問題は当然に最も薄いゲート絶縁膜において顕著になる。
【０００７】
上記ゲートリーク電流の増大や硼素の拡散を防止する対策として、例えば、第１の文献：米国文献「ＩＥＤＭテクニカル・ダイジェスト（IEDM Technical Digest）」（１９９５年発行）第６９１頁によって開示されている、酸化シリコン膜を亜酸化窒素ガスや一酸化窒素ガス雰囲気中で熱処理することによって窒素を導入する方法があり、すでに量産に用いられている。
【０００８】
更に、電気的容量から換算した酸化膜換算膜厚で２ｎｍ以下にまでゲート絶縁膜の薄膜化が進行すると、ゲートリーク電流や硼素の拡散の問題がより深刻になる。その場合には、より高い窒素濃度を有するＳｉ−Ｏ−Ｎ三元系材料からなるゲート絶縁膜が求められ、例えば、第２の文献：米国文献「シンポジウム・オン・ＶＬＳＩテクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ（Symposium on VLSI Technology Digest of Technical Papers）」（２０００年発行）第１１６頁によって開示されている、酸化シリコン膜を活性窒素を用いて処理する方法が採用される。この方法により、上記した亜酸化窒素ガスや一酸化窒素ガス雰囲気中における熱処理を用いる方法よりも大量の窒素が酸化シリコン膜に導入される。
【０００９】
一方、ゲート絶縁膜の薄膜化に対して、上記のゲートリーク電流や硼素の拡散を抑制する観点からではなく、酸化シリコン膜の膜厚均一性の劣化とレジストによる重金属汚染を防ぐ観点から、窒化シリコンを基本構造とするゲート絶縁膜を形成する方法が例えば第３の文献：特開２００１−７２１７号公報に開示されている。
【００１０】
第３の文献によれば、窒化シリコンによるゲート絶縁膜が次のように形成される。図９に示すように、シリコン基板９１上にウエル層９４を形成し、更に素子分離絶縁層９２を選択的に形成した後に、素子分離絶縁層９２が無い領域全域に窒化シリコン膜９５を形成して（図９ａ）、レジストをマスクとして選択的に窒化膜９５を除去する（図９ｂ）。しかる後に酸化性雰囲気中における熱処理を行なって、窒化シリコン膜９５を除去した領域には酸化シリコン膜を形成し、同時に窒化シリコン膜９５が残る領域には窒化シリコン膜を熱酸化処理した膜を形成し、それらをそれぞれゲート絶縁膜９８及び９７として用いる（図９ｃ）。
【００１１】
【発明が解決しようとする課題】
酸化シリコン膜に窒素を導入する上述の場合よりも更にゲートリーク電流及び硼素の拡散を抑制するためには窒化シリコンを基本構造とするようなゲート絶縁膜を用いる必要がある。
【００１２】
観点は異なるが、第３の文献に開示されているような窒化シリコン膜による薄膜化の例がある。しかし、複数の異なる種類のゲート絶縁膜を形成するために、レジストをマスクにしたプラズマエッチングにより窒化シリコン膜を除去して窒化シリコン膜を選択的に形成する従来の方法では、シリコン基板表面に与える損傷及び汚染を十分に抑えることが困難である。
【００１３】
ところで、窒化シリコンの膜中には正の固定電荷が生じることが避けられない。この正の固定電荷があると、ＭＯＳトランジスタにおいて十分な駆動電流が得られない。従来には、このような問題に解決をみておらず、窒化シリコンを基本構造とするゲート絶縁膜を用いて多水準ゲート絶縁膜を形成する技術は未だ確立していないのが実情である。
【００１４】
本発明の主たる目的は、シリコン基板表面に損傷及び汚染を与えることなく窒化シリコン膜を選択的に形成することによって同一シリコン基板内に種類の異なる複数のゲート絶縁膜を形成して成る半導体装置及びその製造方法を提供することにある。
【００１５】
本発明の付帯的な目的は、窒化シリコン膜中の正の固定電荷を減少させることによってＭＯＳデバイスの電流駆動能力を高めた半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記主たる主目的は、シリコン基板の表面に酸化シリコン膜を形成してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると同時に除去せずに残した酸化シリコン膜の表面に窒素を導入することによって効果的に達成することが可能である。
【００１７】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、窒化シリコン膜と窒素を含有する酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【００１８】
本発明者は、窒化シリコン膜へ導入された酸素が窒化シリコン膜に生じる正の固定電荷を減少させ、それによってＭＯＳデバイスの駆動電流が高まることを見出した。本発明はそのような知見に基づきなされたものである。即ち、上記付帯的目的は、上記窒化シリコン膜に酸化性雰囲気中での熱処理によって酸素を導入することにより、効果的に達成することが可能である。
【００１９】
なお、酸素が導入された窒化シリコン膜即ち酸素を含有する窒化シリコン膜は、酸素導入前の膜厚が１．５ｎｍ以下であることが望ましい。
【００２０】
また、上記主たる主目的は、その他に、シリコン基板の表面に化学気相成長法により酸化シリコン膜を堆積してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると共に除去せずに残した酸化シリコン膜に窒素を導入し、続いて窒素を導入した酸化シリコン膜を溶解除去して基板表面を露出させ、露出したシリコン基板の表面及び上記窒化シリコン膜を酸化して窒素を実質的に含まない酸化シリコン膜と酸素を含有する窒化シリコン膜とを形成することによっても効果的に達成することができる。
【００２１】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成され、更に窒素を実質的に含まない酸化シリコン膜を形成するための領域が窒素を導入した酸化シリコン膜の溶解除去によって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、酸素を含有する窒化シリコン膜と窒素を実質的に含まない酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【００２２】
【発明の実施の形態】
以下、本発明に係る半導体装置及びその製造方法を図面に示した幾つかの発明の実施の形態を参照して更に詳細に説明する。
＜発明の実施の形態１＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図１及び図３を用いて説明する。
【００２３】
ｐ型のシリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、ホトリソグラフィを用いて所望の領域をレジストで覆った状態でＢ（硼素）イオンを打ち込んで、シリコン基板の一部の領域にｐウェル（図示を省略する）を形成する。
【００２４】
続いて、８００℃においてドライ酸化することによって、膜厚３ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図１ａ）。次に、レジスト４をウェハ全面に塗布し（図１ｂ）、通常のパターニングを行なって一部のレジストを除去する（図１ｃ）。この時点で基板１１は、レジスト４に覆われている部分の領域１、レジスト４に覆われていない部分の領域２に分けられる。
【００２５】
続いて、領域２の酸化シリコン膜３を弗酸水溶液で除去し（図１ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図１ｅ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、上記の洗浄処理によって領域２上にできた薄い酸化シリコン膜を除去するためにＳＣ−１洗浄、希弗酸洗浄を行なう。ここで、領域1上の酸化シリコン膜３は膜厚が２ｎｍに減じる。
【００２６】
続いて、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板１の表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素で５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、領域２に酸素を含有する窒化シリコン膜２１を形成する。この過程において、領域１上の酸化シリコン膜３は、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理によって窒素が導入されると同時に膜厚が若干増加し、膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２となる（図１ｆ）。
【００２７】
なお、窒素を含有する酸化シリコン膜２２の膜厚は、上記アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階において領域１に存在する酸化シリコン膜３の膜厚を変えることによって制御が可能であり、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階における酸化シリコン膜３の膜厚と、領域１に完成する窒素を含有する酸化シリコン膜２２の膜厚の関係は図２のようになる。
【００２８】
以上により、領域１及び領域２にそれぞれ窒素を含有する酸化シリコン膜２２及び酸素を含有する窒化シリコン膜２１による異なるゲート絶縁膜を形成した。続いて、双方の領域にｎチャネル型ＭＯＳトランジスタを作製するが、製造方法の基本は双方の領域で共通であるので、ここでは代表して領域２におけるＭＯＳトランジスタの製造方法を図３を用いて説明する。
【００２９】
酸素を含有する窒化シリコン膜２１によるゲート絶縁膜上に、モノシランをソース・ガスとして用いる周知の化学気相成長法により、厚さ２００ｎｍの多結晶シリコン膜を堆積し、４×１０15／ｃｍ2のＰ（燐）を１０ｋＶの加速電圧でイオン打ち込みして、ホトリソグラフィとドライエッチングを用いてこれを所望の寸法に加工してゲート電極１４とする。ここで、３×１０14／ｃｍ2のＡｓ（砒素）を１５ｋＶの加速電圧でイオン打ち込みし、拡散層１５の低濃度領域を形成する。
【００３０】
次に化学気相成長法によりモノシランと亜酸化窒素を用いて酸化シリコン膜１００ｎｍを形成し、続いてこれを異方性ドライエッチングすることにより、酸化シリコンからなるサイドウォール１６を形成する。２×１０15／ｃｍ2のＰを３０ｋＶの加速電圧でイオン打ち込みして拡散層１５の高濃度領域を形成する。次に、９５０℃３０秒の熱処理を行なって、拡散層１５にイオン打ち込みしたＡｓ及びＰを電気的に活性化する。
【００３１】
上記の熱処理を行なった後に、プラズマ化学気相成長法によりテトラエトキシシラン（Ｓｉ（ＯＣ2Ｈ5）4）を用いて酸化シリコン膜を６００ｎｍ堆積して、これを化学機械研磨することによって平坦化して層間絶縁膜１７を形成する。ホトリソグラフィとドライエッチングを用いて層間絶縁膜１７にコンタクトホールをあけて、化学気相成長法及びスパッタリングを用いてタングステンをコンタクトホール内まで堆積して、これをホトリソグラフィーとドライエッチングによって加工して配線１８とする。
【００３２】
以上の工程を経て、領域２に図３に示す構造を有するｎチャネル型ＭＯＳトランジスタが作製される。領域１にも同様の方法でｎチャネル型ＭＯＳトランジスタが作製される。
【００３３】
ここで、ウェルにはＢ（硼素）のIII族元素、ゲート電極１４，拡散層１５にＡｓ及びＰのＶ族元素のイオン打ち込みを行なったが、イオン打ち込みする不純物の型を逆にして、ウェルにＶ族元素、ゲート電極１４，拡散層１５にIII族元素のイオン打ち込みを行なってｐチャネル型ＭＯＳトランジスタを作製することもでき、ｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタを同一シリコン基板上に形成してＣＭＯＳデバイスを構成することもできる。
【００３４】
なお、酸素を含有する窒化シリコン膜２１の形成工程として、アンモニアを用いた熱的な窒化処理後に亜酸化窒素雰囲気中で熱処理すると記述したが、アンモニアを用いた熱的な窒化処理の代わりに活性窒素を用いた窒化処理でも同様の結果が得られる。１ｎｍ以下の薄い窒化シリコン膜を形成する場合には、アンモニアを用いた熱的な窒化処理よりも、膜厚の制御性が悪いものの、膜の微視的な均一性の点で優れる。
【００３５】
亜酸化窒素を含有する雰囲気における熱処理の目的は、酸素を膜中に導入することによって、元来窒化シリコン膜中に存在する正の固定電荷を減少させること及び窒化シリコン膜中及びシリコン基板との界面に存在する電荷捕獲準位を減らすことである。正の固定電荷や電荷捕獲準位は、ＭＯＳトランジスタの駆動電流を低減させる。
【００３６】
なお、亜酸化窒素を含有する雰囲気における熱処理の代わりに、乾燥酸素雰囲気中での熱処理（以後、ドライ酸化と呼ぶ）や水蒸気と酸素を含有する雰囲気中における熱処理（以後、ウェット酸化と呼ぶ）を行なうこともできるが、完成状態の酸化膜換算膜厚の制御性及びゲートリーク電流抑制効果の点で劣る場合がある。
【００３７】
窒化シリコン膜２１によるゲート絶縁膜の形成工程中の、窒化シリコンの形成条件及び亜酸化窒素雰囲気を含有する雰囲気中での熱処理条件については、最終的な酸化膜換算膜厚の目標値を考慮して決定される。亜酸化窒素雰囲気中での熱処理は、異なる窒化シリコン形成条件に対しては、それぞれ電気特性を最適にする亜酸化窒素雰囲気中での熱処理条件が異なる。
【００３８】
最初に形成した窒化シリコン膜の膜厚が厚いほど、亜酸化窒素雰囲気中での熱処理条件を高温或いは長時間にしなければ、膜中の準位や固定電荷を減らすことができない。最初に形成する窒化シリコン膜厚が１．５ｎｍを超えると、亜酸化窒素雰囲気中での熱処理を高温、長時間にした場合でも、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２Ｖを超えるようになる。即ち、閾値電圧の調整が困難になると同時に、膜中の正の固定電荷によるチャネル中の電荷の散乱が無視できなくなり、トランジスタの電流駆動能力が低下する。
【００３９】
例えば１．５ｎｍの窒化シリコンを形成した後に亜酸化窒素雰囲気中における熱処理を行なって、酸素を含有する窒化シリコンゲート絶縁膜を形成する場合には、電気特性が好適となる亜酸化窒素雰囲気中における熱処理は、例えば９５０℃１０分である。この場合においても、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２５Ｖとなり、酸化膜換算膜厚は２．５ｎｍであった。
【００４０】
また、２．５ｎｍの熱酸化膜に比べて、ｎチャネル型ＭＯＳトランジスタのゲート絶縁膜に用いた場合の電流駆動能力は約８５％であった。あらかじめ形成する窒化シリコン膜を１．５ｎｍ以上に厚くした場合には、電流駆動能力の低下がこれよりも顕著となる。即ち、酸素を導入した窒化シリコン膜をゲート絶縁膜として用いるのが実用的となるのは、最初に形成する窒化シリコン膜の膜厚が１．５ｎｍ以下であり、完成状態での酸化膜換算膜厚が２．５ｎｍ以下である場合である。
【００４１】
窒化シリコン膜に酸素が導入される形態を調べるために、パターン無しのシリコン基板上に１．３ｎｍの窒化シリコン膜を形成した後に、窒素で５％に希釈した亜酸化窒素雰囲気中で８００℃１０分間の熱処理をした試料を作製し、ＨＦ水溶液を用いたウェットエッチングとＸ線光電子分光の測定を繰り返し行なって、組成の深さ方向プロファイルを取得したところ、図４のようになった。窒化シリコンの表面に０．５ｎｍ以下の二酸化シリコンに近い組成の部分が形成すると同時に、窒化シリコンとシリコン基板の界面に酸素が導入されていることがわかる。即ち、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面において極大となる。云い換えると、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面の間の膜中間において最小となる。
【００４２】
以上に述べた窒化シリコン膜の構造は、次に述べる発明の実施の形態２，３にも共通している。
【００４３】
ここで、従来技術で作製したシリコン、酸素及び窒素を主構成元素とする絶縁膜の組成分布について言及しておく。まず、酸化シリコン膜に亜酸化窒素や一酸化窒素を用いて窒素を導入した場合は（前掲の第１の文献）、酸化シリコンとシリコン基板の界面に窒素が選択的に導入される、即ち窒素濃度は酸化シリコンとシリコン基板の界面において最大となる（極大ともなる）。次に、酸化シリコン膜に活性窒素を用いて窒素を導入した場合に（前掲の第２の文献）、酸化シリコンの表面に窒素が導入され、即ち窒素濃度は酸化シリコンの表面近傍において最大となる（極大ともなる）。従って、本発明の核となる酸素を含有する窒化シリコン膜とは組成分布が明らかに異なる。云い換えると、窒化シリコン膜を形成してからこれに酸素を導入した膜と、酸化シリコン膜を形成してからこれに窒素を導入した膜とでは、その組成の膜厚方向の分布が大きく異なる。そのため、本明細書では、酸素を含有する窒化シリコン膜と窒素を含有する酸化シリコン膜とは、明確に区別をすることとする。
【００４４】
さて、以上により領域２にｎチャネル型ＭＯＳトランジスタを作製したが、領域１にも同様のトランジスタ作製方法を適用して、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００４５】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／４０に抑えられていた。領域２に作製された、ゲート長が１μｍのｎチャネル型ＭＯＳトランジスタにおいてゲート電圧とドレイン電圧がともに１Ｖのバイアス条件で測定したドレイン電流の値は、膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて９７％と良好であった。
【００４６】
また、上述したｐチャネル型ＭＯＳトランジスタの作製方法を用いて、ｐチャネル型ＭＯＳトランジスタを作製して、硼素がドーピングされた多結晶からなるゲート電極からシリコン基板への硼素の拡散を調べた。領域２に作製された酸素を含有する窒化シリコン膜２１は膜厚１．６ｎｍの酸化シリコン膜に比べて、基板に漏れる硼素が１／１００以下に抑えられていることがわかった。膜中に含まれる大量の窒素が、硼素の拡散を阻止している。
【００４７】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／４０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜２１と、酸化膜換算膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。また、窒素を含有する酸化シリコン膜２２の膜厚は、領域１に形成する酸化シリコン膜３の膜厚を変化させることによって制御可能である。
【００４８】
ここで領域１に形成された窒素を含有する酸化シリコン膜２２の組成について言及しておく。二次イオン質量分析によって窒素を含有する酸化シリコン膜２２のシリコン、酸素、窒素の分析を行なったところ、図５のようになった。亜酸化窒素や一酸化窒素雰囲気中における熱処理によって、酸化シリコン膜に窒素を導入した場合と同じように、酸化シリコン膜とシリコン基板の界面に窒素が導入されていることがわかる。即ち窒素濃度は、酸化シリコン膜とシリコン基板の界面において最大となっている（極大ともなる）。
【００４９】
また、以上に示した本発明の実施の形態は、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成する従来の方法と組み合わせることによって、同一基板上に３種類以上のゲート絶縁膜を形成するように拡張することが可能である。例えば、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成した後に、その一部を選択的に除去した後に、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理を行なうことによって、酸素を含有する窒化シリコン膜と複数種類の窒素を含有する酸化シリコン膜を同一シリコン基板上に形成することができる。
＜発明の実施の形態２＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図６を用いて説明する。
【００５０】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、モノシランと亜酸化窒素をソースガスとする化学気相成長法により、膜厚１０ｎｍの酸化シリコン膜３１を堆積する（図６ａ）。
【００５１】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図６ｂ）。この時点で基板１は、レジスト４に覆われている部分を領域１、レジスト４に覆われていない部分を領域２とに分けられる。
【００５２】
続いて、領域２の酸化シリコン膜３１を弗酸水溶液で除去し、次いで硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図６ｃ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、弗酸水溶液による洗浄を行なって、領域２のシリコン基板表面を露出させる。この弗酸水溶液による洗浄によって領域１上の酸化シリコン膜３１は１０ｎｍから５ｎｍに減少する。
【００５３】
次に、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、酸素を含有する窒化シリコン膜３２とする。この際に領域１上の酸化シリコン膜３の膜厚は５．８ｎｍに増加すると同時に、窒素が導入されて、窒素を含有する酸化シリコン膜３３となる（図６ｄ）。
【００５４】
続いて、領域１上の窒素を含有する酸化シリコン膜３３を弗酸水溶液によって溶解除去する。上記窒素を含有する酸化シリコン膜３３は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えられたとはいえ、元来が化学気相成長法によって形成された酸化シリコン膜であるので、通常の熱的な酸化処理によって形成されたいわゆるシリコンの熱酸化膜よりも、弗酸水溶液による溶解速度が速い。このため、熱酸化膜を４ｎｍ溶解するような溶解処理によって、上記窒素を含有する酸化シリコン膜３３は完全に除去される。
【００５５】
一方、領域２に形成された酸素を含有する窒化シリコン膜３２は、上部に形成された酸化シリコンに近い組成の部分は弗酸水溶液によって速やかに溶解されるものの、その下部にある窒化シリコンに近い組成を有する部分は弗酸水溶液によるエッチングレートが遅く、上記熱酸化膜を４ｎｍ溶解するエッチングを施しても殆ど溶解しない。こうして上記フッ酸水溶液による溶解処理によって、領域１においてはシリコン基板が露出し、領域２においては酸素を含有する窒化シリコン膜３２の上部の酸化シリコンに近い組成を有する部分のみが除去された状態となる（図６ｅ）。
【００５６】
続いて、乾燥酸素を含有する雰囲気中における熱処理、即ちドライ酸化によって領域１のシリコン基板上に酸化シリコン膜３４を形成する。この際に領域２の酸素を含有する窒化シリコン膜３２に更に酸素が導入され、上部に再び酸化シリコンに近い組成を有する部分が形成される（図６ｆ）。
【００５７】
化学気相成長法による酸化シリコン膜３１の堆積の役割は、図６ｅに示したような、領域２のみに酸素を含有する窒化シリコンが存在する構造を実現する準備である。酸化シリコン膜３１は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えた後に弗酸水溶液に速やかに溶解すればよいのであり、例えばテトラエトキシシラン等の有機材料を用いる化学気相成長法によって堆積した酸化シリコン膜でも良い。
【００５８】
図６ｅに示したような構造を実現する手段としては、他に、領域１にも領域２と同様に酸素を含有する窒化シリコン膜を形成しておいて、レジストを用いたパターニングによって領域２を保護した状態で、領域１上の酸素を含有する窒化シリコン膜を除去する方法も考えられる。しかしながら、酸素を含有する窒化シリコン膜は弗酸水溶液に対する溶解速度が遅く、弗酸水溶液による溶解除去は困難である。１８０℃程度の高温に保持した燐酸水溶液に対しては速やかに溶解するものの、レジストによる保護が困難である。水溶液による溶解除去以外の手段としては、ドライエッチングやプラズマ処理を用いた方法も考えられるが、これらの方法は、領域１のシリコン基板中に損傷を与える。よって、本発明の実施の形態で述べたような、あらかじめ領域１に酸化シリコン膜３１を化学気相成長法によって形成しておいて、これを溶解除去する方法が最適である。
【００５９】
領域１に形成する酸化シリコン膜３４の膜厚は、これを形成するためのドライ酸化条件によって制御することができる。ただし、この領域１に形成する酸化シリコン膜３４の膜厚が厚くなるほど、即ちドライ酸化条件が高温或いは長時間になると、領域２の酸素を含有する窒化シリコン膜３２への酸素の導入が進行し、膜厚が厚くなっていく。また、上記酸素を含有する窒化シリコン膜３２の組成が酸化シリコンに近づいていき、酸化膜に比べてリーク電流が小さいという利点が失われていく。
【００６０】
勿論、上記ドライ酸化条件を考慮して、その前の工程の亜酸化窒素雰囲気中での熱処理条件を短時間或いは低温にすることで、ある程度の調整はできる。しかしながら、発明者の検討結果では、領域１に形成する酸化シリコン膜３４の膜厚が６ｎｍを超えると、領域２に形成される酸素を含有する窒化シリコン膜の膜厚増加が著しく、実用的では無い。また、領域１上の酸化シリコン膜３４の形成を、ドライ酸化以外の手法で行なうことももちろん可能であり、例えばウェット酸化を用いることもできるが、この場合には、ドライ酸化に比べて窒化シリコン膜への酸素導入がより急激で、領域２に形成する酸素を含有する窒化シリコン膜３２の酸化膜換算膜厚がより厚くなってしまう。
【００６１】
また、完成状態において、領域１に、実質的に窒素を含有しない酸化シリコン膜ではなく窒素を含有する酸化シリコン膜を形成することも勿論可能であり、領域１に酸化シリコン膜を形成した後に、例えば、一酸化窒素や亜酸化窒素を含有する雰囲気で熱処理を行なえば良い。ただ、この本発明の実施の形態が、先に示した発明の実施の形態１と比較して特徴的な点は、窒素を実質的に含有しない酸化シリコン膜を形成できることである。酸素が導入された窒化シリコン膜と窒素を含有する酸化シリコン膜を同一シリコン基板上に形成するためには、発明の実施の形態１に述べた手法の方が適しており、加えて領域１に形成する酸化シリコン膜厚を６ｎｍ以上にすることも可能である。
【００６２】
以上の領域１及び２に異なるゲート絶縁膜を形成する手順と、発明の実施の形態１の中において述べたのと同様のｎチャネル型ＭＯＳトランジスタの作製方法を組み合わせて、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００６３】
領域１上の酸化シリコン膜の形成をドライ酸化によって行ない、膜厚を２．５ｎｍとした。電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．５ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／１０に抑えられていた。
【００６４】
領域１に作製したゲート長が１μｍであるようなＭＯＳトランジスタについて、ドレイン電圧が５０ｍＶのバイアス条件で、相互コンダクタンスを測定すると、発明の実施の形態１において領域１に作製したＭＯＳトランジスタよりも、相互コンダクタンスの最大値が１２％大きくなった。どちらのゲート絶縁膜の酸化膜換算膜厚も２．５ｎｍであることを勘案すると、発明の実施の形態２で領域１に作製した窒素を含まない酸化シリコン膜の方が、発明の実施の形態１において領域１に作製した窒素を含有する酸化シリコン膜よりも、チャネル中の電子の移動度の最大値が大きくなっていると考えられる。これは、例えばアナログ素子に望ましい特性である。
【００６５】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜３２と、膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
＜発明の実施の形態３＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ３膜厚水準の半導体装置の製造方法を図７を用いて説明する。
【００６６】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、８５０℃においてウェット酸化することによって、膜厚１０ｎｍの酸化シリコン膜４１をシリコン基板１上に形成する。
【００６７】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図７ａ）。この時点で基板１にレジスト４に覆われている部分に領域１が形成される。
【００６８】
領域１以外の酸化シリコン膜４１を弗酸水溶液で除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図７ｂ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、モノシランと亜酸化窒素をソースガスとする化学気相成長法によって膜厚５ｎｍの酸化シリコン膜４２を堆積する。
【００６９】
続いて、レジスト４３を全面に塗布し、通常のパターニングを行なって、領域１以外の領域のうち一部分のみにレジスト４３を残す（図７ｃ）。このレジスト４３を残した領域が領域２となり、領域１，２以外の残りの領域が領域３となる。
【００７０】
領域１及び３の酸化シリコン膜４２を弗酸水溶液によって溶解除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４３を溶解除去する（図７ｄ）。この洗浄によって、領域１上の酸化シリコン膜４１は削れ、膜厚が９ｎｍとなる。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。
【００７１】
更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、アンモニアガス雰囲気中７００℃の熱処理によって領域３に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入することにより、領域３上に酸素を含有する窒化シリコン膜４４を形成する（図７ｅ）。この際に領域１上の酸化シリコン膜４１には窒素が導入される。また、領域２上の酸化シリコン膜４２にも窒素が導入される。
【００７２】
続いて、弗酸水溶液によって領域２上の酸化シリコン膜４２を溶解除去する。この領域２上の酸化シリコン膜４２は、元来が化学気相成長法によって形成された膜なので、弗酸水溶液に対する溶解速度が、熱酸化膜よりも速い。従って、上記領域２上の酸化シリコン膜４２の溶解除去の間に、領域１上の酸化シリコン膜４１は約３ｎｍ膜厚が減少する程度しか溶解せず、膜厚は６ｎｍとなる。また、領域３の酸素が導入された窒化シリコン膜４４については、その上部に形成した酸化シリコンに近い組成の部分が溶解するのみで、その下部に存在する窒化シリコンに近い組成の部分は殆ど溶解しない（図７ｆ）。
【００７３】
次に、８００℃におけるドライ酸化によって、領域２の露出したシリコン基板上に２．５ｎｍの酸化シリコン膜４５を形成する。このドライ酸化工程において、領域１上の酸化シリコン膜４１は膜厚が６ｎｍから７ｎｍに増加する。同時に、領域３上の酸素を含有する窒化シリコン膜４４に更に酸素が導入され、上部には酸化シリコンに近い組成を有する部分が再び形成する（図７ｇ）。
【００７４】
こうして、領域１上には膜厚が７ｎｍであり窒素を含有する酸化シリコン膜４１、領域２には窒素を実質的に含有しない膜厚２．５ｎｍの酸化シリコン膜４５、領域３には酸素を含有する窒化シリコン膜４４が形成され、同一シリコン基板上に３種類のゲート絶縁膜を形成することが可能となった。
【００７５】
以上に述べたような、同一シリコン基板上に３種類のゲート絶縁膜を形成する手順と発明の実施の形態１に述べたＭＯＳトランジスタの形成方法を組み合わせて、同一シリコン基板上に３種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００７６】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１が６．９ｎｍ、領域２は２．５ｎｍ、領域３は１．６ｎｍであった。各領域に形成されたトランジスタは、それぞれ、電源電圧３．３Ｖの入出力部分の素子、アナログ回路部分の素子、０．８〜１．４Ｖにおいて動作する高速論理回路部分の素子を対象としている。
【００７７】
領域２のゲート絶縁膜４５の特性は、当然ながら、通常の膜厚２．５ｎｍの熱酸化膜と同等であった。また、領域３に形成した酸素を含有する窒化シリコン膜４４の特性は、発明の実施の形態３において領域２に形成した酸素を含有する窒化シリコン膜と同等であった。即ち、膜厚１．６ｎｍの従来の熱酸化膜に比べて、リーク電流が約１／１０に抑制されていた。
【００７８】
ところで、領域１に形成した窒素を含有する酸化シリコン膜４１については、その形成過程において、一度膜厚１０ｎｍの酸化シリコン膜が形成された後に弗酸水溶液による溶解処理を経てその膜厚が６ｎｍに減じられ、再びドライ酸化を行なって、膜厚７ｎｍの酸化シリコン膜が形成されている。このような絶縁膜形成中の溶解処理は、膜の絶縁破壊寿命に影響する場合があるが、一般には溶解処理後の再度のドライ酸化処理により、絶縁破壊寿命が回復する。
【００７９】
そこで、領域１上の酸化シリコン膜４１の絶縁破壊寿命を評価するために、領域１に作製したゲート長１５μｍ、ゲート幅１５μｍのｎチャネル型ＭＯＳトランジスタの絶縁破壊寿命を測定した。３．３Ｖにおける使用を想定した寿命予測の結果は１００００年以上であり、全く問題がないことが判明した。
【００８０】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜４４と、酸化膜換算膜厚６．９ｎｍの窒素を含有する酸化シリコン膜４１と膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２との三種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
【００８１】
【発明の効果】
発明によれば、酸化膜換算膜厚で２ｎｍ以下で、ゲートリーク電流が従来の酸化シリコン膜よりも小さく、硼素の拡散の抑制効果が高い特性を示す、酸素を含有する窒化シリコン膜と、所望の膜厚の酸化シリコン膜とをそれぞれゲート絶縁膜とするＭＯＳデバイスを同一シリコン基板上に作製することができる。特に酸化シリコン膜については、６ｎｍ以下の膜厚ならば、窒素を実質的に含有しない膜とすることが可能である。以上のゲート絶縁膜を用いることにより、高速ＭＯＳデバイス、高耐圧ＭＯＳデバイス、アナログ回路のＭＯＳデバイス等の複数の種類のＭＯＳデバイスを、それぞれ高い性能を実現させながら同一チップに混在させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の第１の発明の実施の形態を説明するための断面図。
【図２】予め形成する酸化シリコン膜に窒素を含有させた場合の仕上がり膜厚を示す曲線図。
【図３】第１の発明の実施の形態において作製した半導体装置を説明するための断面図。
【図４】第１の発明の実施の形態において作製した酸素を含有する窒化シリコン膜の組成の深さ方向の分布を示す図。
【図５】第１の発明の実施の形態において作製した窒素を含有する酸化シリコン膜の組成の深さ方向の分布を示す図。
【図６】第２の発明の実施の形態を説明するための断面図。
【図７】第３の発明の実施の形態を説明するための断面図。
【図８】半導体装置の従来の製造方法を説明するためのに断面図。
【図９】半導体装置の別の従来の製造方法を説明するためのに断面図。
【符号の説明】
１…シリコン基板、２…素子分離溝、３…酸化シリコン膜、４，４３…レジスト、１４…ゲート電極、１５…拡散層、１６…サイドウォール、１７…層間絶縁膜、１８…配線、２１，３２，４４…酸素を含有する窒化シリコン膜、２２，３３…窒素を含有する酸化シリコン膜、３１，３４，４１，４２，４５…酸化シリコン膜。
【発明の属する技術分野】
本発明は、ＭＯＳ(Metal Oxide Semiconductor)デバイスを集積してなる半導体装置、特に複数の異なる種類のＭＯＳデバイス用ゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタ等のＭＯＳデバイスを基本構成要素とする半導体装置において、メモリセル部と周辺回路部、デジタル回路部とアナログ回路部、高速動作が要求される素子と低消費電力動作が要求される素子等の、要求性能の異なるＭＯＳデバイスが混在しているものが多くなってきている。異なるＭＯＳデバイスのそれぞれの要求性能に応じるために、ゲート絶縁膜が互に異なる複数種類のＭＯＳデバイスを形成することが有効であり、これを実現する技術として、多水準ゲート絶縁膜技術がある。互に異なるゲート絶縁膜を例えば複数の膜厚水準を有する酸化シリコン膜を混在させることによって形成した複数のＭＯＳデバイスを有する半導体装置が広く量産されている。
【０００３】
ここで、２種類の膜厚水準の酸化シリコン膜からなる２種類のゲート絶縁膜を形成する従来技術の例を図８を用いて述べる。シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、流量１０リットル／分の酸素と０．５リットル／分の水素とを同時に流したパイロジェニック酸化により８００℃で膜厚７．７ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図８ａ）。
【０００４】
次に、レジスト４をウェハ全面に塗布し（図８ｂ）、通常のパターニングを行なって一部のレジストを除去する（図８ｃ）。この時点で基板１は、レジスト４に覆われている部分の領域１と、レジスト４に覆われていない部分の領域２とに分けられる。
【０００５】
続いて、領域２のゲート絶縁膜３を弗酸水溶液で除去し（図８ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図８ｅ）。この後、アンモニアと過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−１洗浄」と呼ぶ）と、塩酸と過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−２洗浄」と呼ぶ）を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄と、希弗酸洗浄を行なってから、８００℃でパイロジェニック酸化することにより、膜厚４ｎｍの酸化シリコン膜であるゲート絶縁膜５と、膜厚８ｎｍの酸化シリコン膜であるゲート絶縁膜６を形成する。
【０００６】
ところで、近年、ＭＯＳデバイスに対する高速化や低電圧化の要求から、ゲート絶縁膜の薄膜化が急激に進行している。その結果、絶縁膜を貫通して漏洩する電流即ちゲートリーク電流が増大する問題や、ゲート電極中の硼素がゲート絶縁膜を通り抜けてシリコン基板に拡散するという問題が顕在化してきた。多水準のゲート絶縁膜を形成する場合には、これらの問題は当然に最も薄いゲート絶縁膜において顕著になる。
【０００７】
上記ゲートリーク電流の増大や硼素の拡散を防止する対策として、例えば、第１の文献：米国文献「ＩＥＤＭテクニカル・ダイジェスト（IEDM Technical Digest）」（１９９５年発行）第６９１頁によって開示されている、酸化シリコン膜を亜酸化窒素ガスや一酸化窒素ガス雰囲気中で熱処理することによって窒素を導入する方法があり、すでに量産に用いられている。
【０００８】
更に、電気的容量から換算した酸化膜換算膜厚で２ｎｍ以下にまでゲート絶縁膜の薄膜化が進行すると、ゲートリーク電流や硼素の拡散の問題がより深刻になる。その場合には、より高い窒素濃度を有するＳｉ−Ｏ−Ｎ三元系材料からなるゲート絶縁膜が求められ、例えば、第２の文献：米国文献「シンポジウム・オン・ＶＬＳＩテクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ（Symposium on VLSI Technology Digest of Technical Papers）」（２０００年発行）第１１６頁によって開示されている、酸化シリコン膜を活性窒素を用いて処理する方法が採用される。この方法により、上記した亜酸化窒素ガスや一酸化窒素ガス雰囲気中における熱処理を用いる方法よりも大量の窒素が酸化シリコン膜に導入される。
【０００９】
一方、ゲート絶縁膜の薄膜化に対して、上記のゲートリーク電流や硼素の拡散を抑制する観点からではなく、酸化シリコン膜の膜厚均一性の劣化とレジストによる重金属汚染を防ぐ観点から、窒化シリコンを基本構造とするゲート絶縁膜を形成する方法が例えば第３の文献：特開２００１−７２１７号公報に開示されている。
【００１０】
第３の文献によれば、窒化シリコンによるゲート絶縁膜が次のように形成される。図９に示すように、シリコン基板９１上にウエル層９４を形成し、更に素子分離絶縁層９２を選択的に形成した後に、素子分離絶縁層９２が無い領域全域に窒化シリコン膜９５を形成して（図９ａ）、レジストをマスクとして選択的に窒化膜９５を除去する（図９ｂ）。しかる後に酸化性雰囲気中における熱処理を行なって、窒化シリコン膜９５を除去した領域には酸化シリコン膜を形成し、同時に窒化シリコン膜９５が残る領域には窒化シリコン膜を熱酸化処理した膜を形成し、それらをそれぞれゲート絶縁膜９８及び９７として用いる（図９ｃ）。
【００１１】
【発明が解決しようとする課題】
酸化シリコン膜に窒素を導入する上述の場合よりも更にゲートリーク電流及び硼素の拡散を抑制するためには窒化シリコンを基本構造とするようなゲート絶縁膜を用いる必要がある。
【００１２】
観点は異なるが、第３の文献に開示されているような窒化シリコン膜による薄膜化の例がある。しかし、複数の異なる種類のゲート絶縁膜を形成するために、レジストをマスクにしたプラズマエッチングにより窒化シリコン膜を除去して窒化シリコン膜を選択的に形成する従来の方法では、シリコン基板表面に与える損傷及び汚染を十分に抑えることが困難である。
【００１３】
ところで、窒化シリコンの膜中には正の固定電荷が生じることが避けられない。この正の固定電荷があると、ＭＯＳトランジスタにおいて十分な駆動電流が得られない。従来には、このような問題に解決をみておらず、窒化シリコンを基本構造とするゲート絶縁膜を用いて多水準ゲート絶縁膜を形成する技術は未だ確立していないのが実情である。
【００１４】
本発明の主たる目的は、シリコン基板表面に損傷及び汚染を与えることなく窒化シリコン膜を選択的に形成することによって同一シリコン基板内に種類の異なる複数のゲート絶縁膜を形成して成る半導体装置及びその製造方法を提供することにある。
【００１５】
本発明の付帯的な目的は、窒化シリコン膜中の正の固定電荷を減少させることによってＭＯＳデバイスの電流駆動能力を高めた半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記主たる主目的は、シリコン基板の表面に酸化シリコン膜を形成してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると同時に除去せずに残した酸化シリコン膜の表面に窒素を導入することによって効果的に達成することが可能である。
【００１７】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、窒化シリコン膜と窒素を含有する酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【００１８】
本発明者は、窒化シリコン膜へ導入された酸素が窒化シリコン膜に生じる正の固定電荷を減少させ、それによってＭＯＳデバイスの駆動電流が高まることを見出した。本発明はそのような知見に基づきなされたものである。即ち、上記付帯的目的は、上記窒化シリコン膜に酸化性雰囲気中での熱処理によって酸素を導入することにより、効果的に達成することが可能である。
【００１９】
なお、酸素が導入された窒化シリコン膜即ち酸素を含有する窒化シリコン膜は、酸素導入前の膜厚が１．５ｎｍ以下であることが望ましい。
【００２０】
また、上記主たる主目的は、その他に、シリコン基板の表面に化学気相成長法により酸化シリコン膜を堆積してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると共に除去せずに残した酸化シリコン膜に窒素を導入し、続いて窒素を導入した酸化シリコン膜を溶解除去して基板表面を露出させ、露出したシリコン基板の表面及び上記窒化シリコン膜を酸化して窒素を実質的に含まない酸化シリコン膜と酸素を含有する窒化シリコン膜とを形成することによっても効果的に達成することができる。
【００２１】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成され、更に窒素を実質的に含まない酸化シリコン膜を形成するための領域が窒素を導入した酸化シリコン膜の溶解除去によって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、酸素を含有する窒化シリコン膜と窒素を実質的に含まない酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【００２２】
【発明の実施の形態】
以下、本発明に係る半導体装置及びその製造方法を図面に示した幾つかの発明の実施の形態を参照して更に詳細に説明する。
＜発明の実施の形態１＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図１及び図３を用いて説明する。
【００２３】
ｐ型のシリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、ホトリソグラフィを用いて所望の領域をレジストで覆った状態でＢ（硼素）イオンを打ち込んで、シリコン基板の一部の領域にｐウェル（図示を省略する）を形成する。
【００２４】
続いて、８００℃においてドライ酸化することによって、膜厚３ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図１ａ）。次に、レジスト４をウェハ全面に塗布し（図１ｂ）、通常のパターニングを行なって一部のレジストを除去する（図１ｃ）。この時点で基板１１は、レジスト４に覆われている部分の領域１、レジスト４に覆われていない部分の領域２に分けられる。
【００２５】
続いて、領域２の酸化シリコン膜３を弗酸水溶液で除去し（図１ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図１ｅ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、上記の洗浄処理によって領域２上にできた薄い酸化シリコン膜を除去するためにＳＣ−１洗浄、希弗酸洗浄を行なう。ここで、領域1上の酸化シリコン膜３は膜厚が２ｎｍに減じる。
【００２６】
続いて、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板１の表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素で５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、領域２に酸素を含有する窒化シリコン膜２１を形成する。この過程において、領域１上の酸化シリコン膜３は、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理によって窒素が導入されると同時に膜厚が若干増加し、膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２となる（図１ｆ）。
【００２７】
なお、窒素を含有する酸化シリコン膜２２の膜厚は、上記アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階において領域１に存在する酸化シリコン膜３の膜厚を変えることによって制御が可能であり、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階における酸化シリコン膜３の膜厚と、領域１に完成する窒素を含有する酸化シリコン膜２２の膜厚の関係は図２のようになる。
【００２８】
以上により、領域１及び領域２にそれぞれ窒素を含有する酸化シリコン膜２２及び酸素を含有する窒化シリコン膜２１による異なるゲート絶縁膜を形成した。続いて、双方の領域にｎチャネル型ＭＯＳトランジスタを作製するが、製造方法の基本は双方の領域で共通であるので、ここでは代表して領域２におけるＭＯＳトランジスタの製造方法を図３を用いて説明する。
【００２９】
酸素を含有する窒化シリコン膜２１によるゲート絶縁膜上に、モノシランをソース・ガスとして用いる周知の化学気相成長法により、厚さ２００ｎｍの多結晶シリコン膜を堆積し、４×１０15／ｃｍ2のＰ（燐）を１０ｋＶの加速電圧でイオン打ち込みして、ホトリソグラフィとドライエッチングを用いてこれを所望の寸法に加工してゲート電極１４とする。ここで、３×１０14／ｃｍ2のＡｓ（砒素）を１５ｋＶの加速電圧でイオン打ち込みし、拡散層１５の低濃度領域を形成する。
【００３０】
次に化学気相成長法によりモノシランと亜酸化窒素を用いて酸化シリコン膜１００ｎｍを形成し、続いてこれを異方性ドライエッチングすることにより、酸化シリコンからなるサイドウォール１６を形成する。２×１０15／ｃｍ2のＰを３０ｋＶの加速電圧でイオン打ち込みして拡散層１５の高濃度領域を形成する。次に、９５０℃３０秒の熱処理を行なって、拡散層１５にイオン打ち込みしたＡｓ及びＰを電気的に活性化する。
【００３１】
上記の熱処理を行なった後に、プラズマ化学気相成長法によりテトラエトキシシラン（Ｓｉ（ＯＣ2Ｈ5）4）を用いて酸化シリコン膜を６００ｎｍ堆積して、これを化学機械研磨することによって平坦化して層間絶縁膜１７を形成する。ホトリソグラフィとドライエッチングを用いて層間絶縁膜１７にコンタクトホールをあけて、化学気相成長法及びスパッタリングを用いてタングステンをコンタクトホール内まで堆積して、これをホトリソグラフィーとドライエッチングによって加工して配線１８とする。
【００３２】
以上の工程を経て、領域２に図３に示す構造を有するｎチャネル型ＭＯＳトランジスタが作製される。領域１にも同様の方法でｎチャネル型ＭＯＳトランジスタが作製される。
【００３３】
ここで、ウェルにはＢ（硼素）のIII族元素、ゲート電極１４，拡散層１５にＡｓ及びＰのＶ族元素のイオン打ち込みを行なったが、イオン打ち込みする不純物の型を逆にして、ウェルにＶ族元素、ゲート電極１４，拡散層１５にIII族元素のイオン打ち込みを行なってｐチャネル型ＭＯＳトランジスタを作製することもでき、ｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタを同一シリコン基板上に形成してＣＭＯＳデバイスを構成することもできる。
【００３４】
なお、酸素を含有する窒化シリコン膜２１の形成工程として、アンモニアを用いた熱的な窒化処理後に亜酸化窒素雰囲気中で熱処理すると記述したが、アンモニアを用いた熱的な窒化処理の代わりに活性窒素を用いた窒化処理でも同様の結果が得られる。１ｎｍ以下の薄い窒化シリコン膜を形成する場合には、アンモニアを用いた熱的な窒化処理よりも、膜厚の制御性が悪いものの、膜の微視的な均一性の点で優れる。
【００３５】
亜酸化窒素を含有する雰囲気における熱処理の目的は、酸素を膜中に導入することによって、元来窒化シリコン膜中に存在する正の固定電荷を減少させること及び窒化シリコン膜中及びシリコン基板との界面に存在する電荷捕獲準位を減らすことである。正の固定電荷や電荷捕獲準位は、ＭＯＳトランジスタの駆動電流を低減させる。
【００３６】
なお、亜酸化窒素を含有する雰囲気における熱処理の代わりに、乾燥酸素雰囲気中での熱処理（以後、ドライ酸化と呼ぶ）や水蒸気と酸素を含有する雰囲気中における熱処理（以後、ウェット酸化と呼ぶ）を行なうこともできるが、完成状態の酸化膜換算膜厚の制御性及びゲートリーク電流抑制効果の点で劣る場合がある。
【００３７】
窒化シリコン膜２１によるゲート絶縁膜の形成工程中の、窒化シリコンの形成条件及び亜酸化窒素雰囲気を含有する雰囲気中での熱処理条件については、最終的な酸化膜換算膜厚の目標値を考慮して決定される。亜酸化窒素雰囲気中での熱処理は、異なる窒化シリコン形成条件に対しては、それぞれ電気特性を最適にする亜酸化窒素雰囲気中での熱処理条件が異なる。
【００３８】
最初に形成した窒化シリコン膜の膜厚が厚いほど、亜酸化窒素雰囲気中での熱処理条件を高温或いは長時間にしなければ、膜中の準位や固定電荷を減らすことができない。最初に形成する窒化シリコン膜厚が１．５ｎｍを超えると、亜酸化窒素雰囲気中での熱処理を高温、長時間にした場合でも、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２Ｖを超えるようになる。即ち、閾値電圧の調整が困難になると同時に、膜中の正の固定電荷によるチャネル中の電荷の散乱が無視できなくなり、トランジスタの電流駆動能力が低下する。
【００３９】
例えば１．５ｎｍの窒化シリコンを形成した後に亜酸化窒素雰囲気中における熱処理を行なって、酸素を含有する窒化シリコンゲート絶縁膜を形成する場合には、電気特性が好適となる亜酸化窒素雰囲気中における熱処理は、例えば９５０℃１０分である。この場合においても、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２５Ｖとなり、酸化膜換算膜厚は２．５ｎｍであった。
【００４０】
また、２．５ｎｍの熱酸化膜に比べて、ｎチャネル型ＭＯＳトランジスタのゲート絶縁膜に用いた場合の電流駆動能力は約８５％であった。あらかじめ形成する窒化シリコン膜を１．５ｎｍ以上に厚くした場合には、電流駆動能力の低下がこれよりも顕著となる。即ち、酸素を導入した窒化シリコン膜をゲート絶縁膜として用いるのが実用的となるのは、最初に形成する窒化シリコン膜の膜厚が１．５ｎｍ以下であり、完成状態での酸化膜換算膜厚が２．５ｎｍ以下である場合である。
【００４１】
窒化シリコン膜に酸素が導入される形態を調べるために、パターン無しのシリコン基板上に１．３ｎｍの窒化シリコン膜を形成した後に、窒素で５％に希釈した亜酸化窒素雰囲気中で８００℃１０分間の熱処理をした試料を作製し、ＨＦ水溶液を用いたウェットエッチングとＸ線光電子分光の測定を繰り返し行なって、組成の深さ方向プロファイルを取得したところ、図４のようになった。窒化シリコンの表面に０．５ｎｍ以下の二酸化シリコンに近い組成の部分が形成すると同時に、窒化シリコンとシリコン基板の界面に酸素が導入されていることがわかる。即ち、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面において極大となる。云い換えると、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面の間の膜中間において最小となる。
【００４２】
以上に述べた窒化シリコン膜の構造は、次に述べる発明の実施の形態２，３にも共通している。
【００４３】
ここで、従来技術で作製したシリコン、酸素及び窒素を主構成元素とする絶縁膜の組成分布について言及しておく。まず、酸化シリコン膜に亜酸化窒素や一酸化窒素を用いて窒素を導入した場合は（前掲の第１の文献）、酸化シリコンとシリコン基板の界面に窒素が選択的に導入される、即ち窒素濃度は酸化シリコンとシリコン基板の界面において最大となる（極大ともなる）。次に、酸化シリコン膜に活性窒素を用いて窒素を導入した場合に（前掲の第２の文献）、酸化シリコンの表面に窒素が導入され、即ち窒素濃度は酸化シリコンの表面近傍において最大となる（極大ともなる）。従って、本発明の核となる酸素を含有する窒化シリコン膜とは組成分布が明らかに異なる。云い換えると、窒化シリコン膜を形成してからこれに酸素を導入した膜と、酸化シリコン膜を形成してからこれに窒素を導入した膜とでは、その組成の膜厚方向の分布が大きく異なる。そのため、本明細書では、酸素を含有する窒化シリコン膜と窒素を含有する酸化シリコン膜とは、明確に区別をすることとする。
【００４４】
さて、以上により領域２にｎチャネル型ＭＯＳトランジスタを作製したが、領域１にも同様のトランジスタ作製方法を適用して、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００４５】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／４０に抑えられていた。領域２に作製された、ゲート長が１μｍのｎチャネル型ＭＯＳトランジスタにおいてゲート電圧とドレイン電圧がともに１Ｖのバイアス条件で測定したドレイン電流の値は、膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて９７％と良好であった。
【００４６】
また、上述したｐチャネル型ＭＯＳトランジスタの作製方法を用いて、ｐチャネル型ＭＯＳトランジスタを作製して、硼素がドーピングされた多結晶からなるゲート電極からシリコン基板への硼素の拡散を調べた。領域２に作製された酸素を含有する窒化シリコン膜２１は膜厚１．６ｎｍの酸化シリコン膜に比べて、基板に漏れる硼素が１／１００以下に抑えられていることがわかった。膜中に含まれる大量の窒素が、硼素の拡散を阻止している。
【００４７】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／４０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜２１と、酸化膜換算膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。また、窒素を含有する酸化シリコン膜２２の膜厚は、領域１に形成する酸化シリコン膜３の膜厚を変化させることによって制御可能である。
【００４８】
ここで領域１に形成された窒素を含有する酸化シリコン膜２２の組成について言及しておく。二次イオン質量分析によって窒素を含有する酸化シリコン膜２２のシリコン、酸素、窒素の分析を行なったところ、図５のようになった。亜酸化窒素や一酸化窒素雰囲気中における熱処理によって、酸化シリコン膜に窒素を導入した場合と同じように、酸化シリコン膜とシリコン基板の界面に窒素が導入されていることがわかる。即ち窒素濃度は、酸化シリコン膜とシリコン基板の界面において最大となっている（極大ともなる）。
【００４９】
また、以上に示した本発明の実施の形態は、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成する従来の方法と組み合わせることによって、同一基板上に３種類以上のゲート絶縁膜を形成するように拡張することが可能である。例えば、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成した後に、その一部を選択的に除去した後に、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理を行なうことによって、酸素を含有する窒化シリコン膜と複数種類の窒素を含有する酸化シリコン膜を同一シリコン基板上に形成することができる。
＜発明の実施の形態２＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図６を用いて説明する。
【００５０】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、モノシランと亜酸化窒素をソースガスとする化学気相成長法により、膜厚１０ｎｍの酸化シリコン膜３１を堆積する（図６ａ）。
【００５１】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図６ｂ）。この時点で基板１は、レジスト４に覆われている部分を領域１、レジスト４に覆われていない部分を領域２とに分けられる。
【００５２】
続いて、領域２の酸化シリコン膜３１を弗酸水溶液で除去し、次いで硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図６ｃ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、弗酸水溶液による洗浄を行なって、領域２のシリコン基板表面を露出させる。この弗酸水溶液による洗浄によって領域１上の酸化シリコン膜３１は１０ｎｍから５ｎｍに減少する。
【００５３】
次に、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、酸素を含有する窒化シリコン膜３２とする。この際に領域１上の酸化シリコン膜３の膜厚は５．８ｎｍに増加すると同時に、窒素が導入されて、窒素を含有する酸化シリコン膜３３となる（図６ｄ）。
【００５４】
続いて、領域１上の窒素を含有する酸化シリコン膜３３を弗酸水溶液によって溶解除去する。上記窒素を含有する酸化シリコン膜３３は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えられたとはいえ、元来が化学気相成長法によって形成された酸化シリコン膜であるので、通常の熱的な酸化処理によって形成されたいわゆるシリコンの熱酸化膜よりも、弗酸水溶液による溶解速度が速い。このため、熱酸化膜を４ｎｍ溶解するような溶解処理によって、上記窒素を含有する酸化シリコン膜３３は完全に除去される。
【００５５】
一方、領域２に形成された酸素を含有する窒化シリコン膜３２は、上部に形成された酸化シリコンに近い組成の部分は弗酸水溶液によって速やかに溶解されるものの、その下部にある窒化シリコンに近い組成を有する部分は弗酸水溶液によるエッチングレートが遅く、上記熱酸化膜を４ｎｍ溶解するエッチングを施しても殆ど溶解しない。こうして上記フッ酸水溶液による溶解処理によって、領域１においてはシリコン基板が露出し、領域２においては酸素を含有する窒化シリコン膜３２の上部の酸化シリコンに近い組成を有する部分のみが除去された状態となる（図６ｅ）。
【００５６】
続いて、乾燥酸素を含有する雰囲気中における熱処理、即ちドライ酸化によって領域１のシリコン基板上に酸化シリコン膜３４を形成する。この際に領域２の酸素を含有する窒化シリコン膜３２に更に酸素が導入され、上部に再び酸化シリコンに近い組成を有する部分が形成される（図６ｆ）。
【００５７】
化学気相成長法による酸化シリコン膜３１の堆積の役割は、図６ｅに示したような、領域２のみに酸素を含有する窒化シリコンが存在する構造を実現する準備である。酸化シリコン膜３１は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えた後に弗酸水溶液に速やかに溶解すればよいのであり、例えばテトラエトキシシラン等の有機材料を用いる化学気相成長法によって堆積した酸化シリコン膜でも良い。
【００５８】
図６ｅに示したような構造を実現する手段としては、他に、領域１にも領域２と同様に酸素を含有する窒化シリコン膜を形成しておいて、レジストを用いたパターニングによって領域２を保護した状態で、領域１上の酸素を含有する窒化シリコン膜を除去する方法も考えられる。しかしながら、酸素を含有する窒化シリコン膜は弗酸水溶液に対する溶解速度が遅く、弗酸水溶液による溶解除去は困難である。１８０℃程度の高温に保持した燐酸水溶液に対しては速やかに溶解するものの、レジストによる保護が困難である。水溶液による溶解除去以外の手段としては、ドライエッチングやプラズマ処理を用いた方法も考えられるが、これらの方法は、領域１のシリコン基板中に損傷を与える。よって、本発明の実施の形態で述べたような、あらかじめ領域１に酸化シリコン膜３１を化学気相成長法によって形成しておいて、これを溶解除去する方法が最適である。
【００５９】
領域１に形成する酸化シリコン膜３４の膜厚は、これを形成するためのドライ酸化条件によって制御することができる。ただし、この領域１に形成する酸化シリコン膜３４の膜厚が厚くなるほど、即ちドライ酸化条件が高温或いは長時間になると、領域２の酸素を含有する窒化シリコン膜３２への酸素の導入が進行し、膜厚が厚くなっていく。また、上記酸素を含有する窒化シリコン膜３２の組成が酸化シリコンに近づいていき、酸化膜に比べてリーク電流が小さいという利点が失われていく。
【００６０】
勿論、上記ドライ酸化条件を考慮して、その前の工程の亜酸化窒素雰囲気中での熱処理条件を短時間或いは低温にすることで、ある程度の調整はできる。しかしながら、発明者の検討結果では、領域１に形成する酸化シリコン膜３４の膜厚が６ｎｍを超えると、領域２に形成される酸素を含有する窒化シリコン膜の膜厚増加が著しく、実用的では無い。また、領域１上の酸化シリコン膜３４の形成を、ドライ酸化以外の手法で行なうことももちろん可能であり、例えばウェット酸化を用いることもできるが、この場合には、ドライ酸化に比べて窒化シリコン膜への酸素導入がより急激で、領域２に形成する酸素を含有する窒化シリコン膜３２の酸化膜換算膜厚がより厚くなってしまう。
【００６１】
また、完成状態において、領域１に、実質的に窒素を含有しない酸化シリコン膜ではなく窒素を含有する酸化シリコン膜を形成することも勿論可能であり、領域１に酸化シリコン膜を形成した後に、例えば、一酸化窒素や亜酸化窒素を含有する雰囲気で熱処理を行なえば良い。ただ、この本発明の実施の形態が、先に示した発明の実施の形態１と比較して特徴的な点は、窒素を実質的に含有しない酸化シリコン膜を形成できることである。酸素が導入された窒化シリコン膜と窒素を含有する酸化シリコン膜を同一シリコン基板上に形成するためには、発明の実施の形態１に述べた手法の方が適しており、加えて領域１に形成する酸化シリコン膜厚を６ｎｍ以上にすることも可能である。
【００６２】
以上の領域１及び２に異なるゲート絶縁膜を形成する手順と、発明の実施の形態１の中において述べたのと同様のｎチャネル型ＭＯＳトランジスタの作製方法を組み合わせて、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００６３】
領域１上の酸化シリコン膜の形成をドライ酸化によって行ない、膜厚を２．５ｎｍとした。電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．５ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／１０に抑えられていた。
【００６４】
領域１に作製したゲート長が１μｍであるようなＭＯＳトランジスタについて、ドレイン電圧が５０ｍＶのバイアス条件で、相互コンダクタンスを測定すると、発明の実施の形態１において領域１に作製したＭＯＳトランジスタよりも、相互コンダクタンスの最大値が１２％大きくなった。どちらのゲート絶縁膜の酸化膜換算膜厚も２．５ｎｍであることを勘案すると、発明の実施の形態２で領域１に作製した窒素を含まない酸化シリコン膜の方が、発明の実施の形態１において領域１に作製した窒素を含有する酸化シリコン膜よりも、チャネル中の電子の移動度の最大値が大きくなっていると考えられる。これは、例えばアナログ素子に望ましい特性である。
【００６５】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜３２と、膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
＜発明の実施の形態３＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ３膜厚水準の半導体装置の製造方法を図７を用いて説明する。
【００６６】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、８５０℃においてウェット酸化することによって、膜厚１０ｎｍの酸化シリコン膜４１をシリコン基板１上に形成する。
【００６７】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図７ａ）。この時点で基板１にレジスト４に覆われている部分に領域１が形成される。
【００６８】
領域１以外の酸化シリコン膜４１を弗酸水溶液で除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図７ｂ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、モノシランと亜酸化窒素をソースガスとする化学気相成長法によって膜厚５ｎｍの酸化シリコン膜４２を堆積する。
【００６９】
続いて、レジスト４３を全面に塗布し、通常のパターニングを行なって、領域１以外の領域のうち一部分のみにレジスト４３を残す（図７ｃ）。このレジスト４３を残した領域が領域２となり、領域１，２以外の残りの領域が領域３となる。
【００７０】
領域１及び３の酸化シリコン膜４２を弗酸水溶液によって溶解除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４３を溶解除去する（図７ｄ）。この洗浄によって、領域１上の酸化シリコン膜４１は削れ、膜厚が９ｎｍとなる。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。
【００７１】
更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、アンモニアガス雰囲気中７００℃の熱処理によって領域３に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入することにより、領域３上に酸素を含有する窒化シリコン膜４４を形成する（図７ｅ）。この際に領域１上の酸化シリコン膜４１には窒素が導入される。また、領域２上の酸化シリコン膜４２にも窒素が導入される。
【００７２】
続いて、弗酸水溶液によって領域２上の酸化シリコン膜４２を溶解除去する。この領域２上の酸化シリコン膜４２は、元来が化学気相成長法によって形成された膜なので、弗酸水溶液に対する溶解速度が、熱酸化膜よりも速い。従って、上記領域２上の酸化シリコン膜４２の溶解除去の間に、領域１上の酸化シリコン膜４１は約３ｎｍ膜厚が減少する程度しか溶解せず、膜厚は６ｎｍとなる。また、領域３の酸素が導入された窒化シリコン膜４４については、その上部に形成した酸化シリコンに近い組成の部分が溶解するのみで、その下部に存在する窒化シリコンに近い組成の部分は殆ど溶解しない（図７ｆ）。
【００７３】
次に、８００℃におけるドライ酸化によって、領域２の露出したシリコン基板上に２．５ｎｍの酸化シリコン膜４５を形成する。このドライ酸化工程において、領域１上の酸化シリコン膜４１は膜厚が６ｎｍから７ｎｍに増加する。同時に、領域３上の酸素を含有する窒化シリコン膜４４に更に酸素が導入され、上部には酸化シリコンに近い組成を有する部分が再び形成する（図７ｇ）。
【００７４】
こうして、領域１上には膜厚が７ｎｍであり窒素を含有する酸化シリコン膜４１、領域２には窒素を実質的に含有しない膜厚２．５ｎｍの酸化シリコン膜４５、領域３には酸素を含有する窒化シリコン膜４４が形成され、同一シリコン基板上に３種類のゲート絶縁膜を形成することが可能となった。
【００７５】
以上に述べたような、同一シリコン基板上に３種類のゲート絶縁膜を形成する手順と発明の実施の形態１に述べたＭＯＳトランジスタの形成方法を組み合わせて、同一シリコン基板上に３種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００７６】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１が６．９ｎｍ、領域２は２．５ｎｍ、領域３は１．６ｎｍであった。各領域に形成されたトランジスタは、それぞれ、電源電圧３．３Ｖの入出力部分の素子、アナログ回路部分の素子、０．８〜１．４Ｖにおいて動作する高速論理回路部分の素子を対象としている。
【００７７】
領域２のゲート絶縁膜４５の特性は、当然ながら、通常の膜厚２．５ｎｍの熱酸化膜と同等であった。また、領域３に形成した酸素を含有する窒化シリコン膜４４の特性は、発明の実施の形態３において領域２に形成した酸素を含有する窒化シリコン膜と同等であった。即ち、膜厚１．６ｎｍの従来の熱酸化膜に比べて、リーク電流が約１／１０に抑制されていた。
【００７８】
ところで、領域１に形成した窒素を含有する酸化シリコン膜４１については、その形成過程において、一度膜厚１０ｎｍの酸化シリコン膜が形成された後に弗酸水溶液による溶解処理を経てその膜厚が６ｎｍに減じられ、再びドライ酸化を行なって、膜厚７ｎｍの酸化シリコン膜が形成されている。このような絶縁膜形成中の溶解処理は、膜の絶縁破壊寿命に影響する場合があるが、一般には溶解処理後の再度のドライ酸化処理により、絶縁破壊寿命が回復する。
【００７９】
そこで、領域１上の酸化シリコン膜４１の絶縁破壊寿命を評価するために、領域１に作製したゲート長１５μｍ、ゲート幅１５μｍのｎチャネル型ＭＯＳトランジスタの絶縁破壊寿命を測定した。３．３Ｖにおける使用を想定した寿命予測の結果は１００００年以上であり、全く問題がないことが判明した。
【００８０】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜４４と、酸化膜換算膜厚６．９ｎｍの窒素を含有する酸化シリコン膜４１と膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２との三種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
【００８１】
【発明の効果】
発明によれば、酸化膜換算膜厚で２ｎｍ以下で、ゲートリーク電流が従来の酸化シリコン膜よりも小さく、硼素の拡散の抑制効果が高い特性を示す、酸素を含有する窒化シリコン膜と、所望の膜厚の酸化シリコン膜とをそれぞれゲート絶縁膜とするＭＯＳデバイスを同一シリコン基板上に作製することができる。特に酸化シリコン膜については、６ｎｍ以下の膜厚ならば、窒素を実質的に含有しない膜とすることが可能である。以上のゲート絶縁膜を用いることにより、高速ＭＯＳデバイス、高耐圧ＭＯＳデバイス、アナログ回路のＭＯＳデバイス等の複数の種類のＭＯＳデバイスを、それぞれ高い性能を実現させながら同一チップに混在させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の第１の発明の実施の形態を説明するための断面図。
【図２】予め形成する酸化シリコン膜に窒素を含有させた場合の仕上がり膜厚を示す曲線図。
【図３】第１の発明の実施の形態において作製した半導体装置を説明するための断面図。
【図４】第１の発明の実施の形態において作製した酸素を含有する窒化シリコン膜の組成の深さ方向の分布を示す図。
【図５】第１の発明の実施の形態において作製した窒素を含有する酸化シリコン膜の組成の深さ方向の分布を示す図。
【図６】第２の発明の実施の形態を説明するための断面図。
【図７】第３の発明の実施の形態を説明するための断面図。
【図８】半導体装置の従来の製造方法を説明するためのに断面図。
【図９】半導体装置の別の従来の製造方法を説明するためのに断面図。
【符号の説明】
１…シリコン基板、２…素子分離溝、３…酸化シリコン膜、４，４３…レジスト、１４…ゲート電極、１５…拡散層、１６…サイドウォール、１７…層間絶縁膜、１８…配線、２１，３２，４４…酸素を含有する窒化シリコン膜、２２，３３…窒素を含有する酸化シリコン膜、３１，３４，４１，４２，４５…酸化シリコン膜。
Claims (4)
- シリコン半導体基板の表面に素子分離のためのフィールド絶縁層を選択的に形成することによって互いに分離された第１半導体領域及び第２半導体領域を形成する工程と、該第１半導体領域及び該第２半導体領域の表面に酸化シリコン膜を形成する工程と、該第２半導体領域の表面を露出させるために該第２半導体領域の表面に形成した酸化シリコン膜を除去する工程と、該第１半導体領域の酸化シリコン膜と露出した該第２半導体領域の表面を窒化することによって該第１半導体領域に窒素を含有する酸化シリコン膜を形成し、かつ、該第２半導体領域に窒化シリコン膜を形成する工程と、亜酸化窒素を含有する雰囲気中における熱処理により、該窒化シリコン膜に酸素を導入して酸素を含有する窒化シリコン膜形成するとともに、該窒素を含有する酸化シリコン膜に更に窒素を追加導入する工程と、該窒素を含有する酸化シリコン膜及び該酸素を含有する窒化シリコン膜をそれぞれゲート絶縁膜として用いて該第１半導体領域及び該第２半導体領域の各々にＭＯＳ(Metal Oxide Semiconductor)デバイスを形成する工程とを有することを特徴とする半導体装置の製造方法。
- 前記第１半導体領域に窒素を含有する酸化シリコン膜を形成し、かつ、前記第２半導体領域に窒化シリコン膜を形成する工程における窒化処理は、アンモニアを含有する雰囲気中での熱処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１半導体領域に窒素を含有する酸化シリコン膜を形成し、かつ、前記第２半導体領域に窒化シリコン膜を形成する工程における窒化処理は、活性窒素を用いた処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２半導体領域に形成した前記酸素を含有する窒化シリコン膜の酸素濃度が該窒化シリコン膜と該シリコン半導体基板との界面と該窒化シリコン膜の表面との間の膜中間において最小であることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166630A JP4128396B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
| TW092112445A TWI272697B (en) | 2002-06-07 | 2003-05-07 | Semiconductor device and its manufacturing method |
| US10/452,126 US6897104B2 (en) | 2002-06-07 | 2003-06-03 | Semiconductor device and method for manufacturing thereof |
| CNB031406831A CN100375269C (zh) | 2002-06-07 | 2003-06-03 | 半导体器件及其制造方法 |
| KR1020030036451A KR100985284B1 (ko) | 2002-06-07 | 2003-06-05 | 반도체 장치 및 그 제조 방법 |
| US10/942,014 US6982468B2 (en) | 2002-06-07 | 2004-09-16 | Semiconductor device and method for manufacturing thereof |
| US11/271,962 US7196384B2 (en) | 2002-06-07 | 2005-11-14 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166630A JP4128396B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008041059A Division JP2008124523A (ja) | 2008-02-22 | 2008-02-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014830A JP2004014830A (ja) | 2004-01-15 |
| JP4128396B2 true JP4128396B2 (ja) | 2008-07-30 |
Family
ID=29706731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002166630A Expired - Fee Related JP4128396B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6897104B2 (ja) |
| JP (1) | JP4128396B2 (ja) |
| KR (1) | KR100985284B1 (ja) |
| CN (1) | CN100375269C (ja) |
| TW (1) | TWI272697B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623597B1 (ko) * | 2004-07-06 | 2006-09-19 | 주식회사 하이닉스반도체 | 라디컬 산화에 의한 반도체 소자 제조 방법 |
| US7626581B2 (en) * | 2004-09-27 | 2009-12-01 | Idc, Llc | Device and method for display memory using manipulation of mechanical response |
| US7091079B2 (en) * | 2004-11-11 | 2006-08-15 | United Microelectronics Corp. | Method of forming devices having three different operation voltages |
| KR100611784B1 (ko) * | 2004-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 |
| JP2006253499A (ja) * | 2005-03-11 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4872395B2 (ja) * | 2006-03-15 | 2012-02-08 | ヤマハ株式会社 | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 |
| US7799649B2 (en) * | 2006-04-13 | 2010-09-21 | Texas Instruments Incorporated | Method for forming multi gate devices using a silicon oxide masking layer |
| JP4156008B2 (ja) * | 2007-02-15 | 2008-09-24 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US7638396B2 (en) * | 2007-03-20 | 2009-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating a semiconductor device |
| US7633272B2 (en) * | 2007-07-11 | 2009-12-15 | Honeywell International Inc. | Load-off transient acceleration generator control system |
| CN101621007A (zh) * | 2008-07-03 | 2010-01-06 | 中芯国际集成电路制造(上海)有限公司 | Sanos存储单元结构 |
| DE102008035805B4 (de) * | 2008-07-31 | 2013-01-31 | Advanced Micro Devices, Inc. | Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren |
| US20120001179A1 (en) * | 2010-07-02 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101661768B1 (ko) | 2010-09-03 | 2016-09-30 | 엘지전자 주식회사 | 태양전지 및 이의 제조 방법 |
| JP5951213B2 (ja) * | 2011-10-11 | 2016-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP6083930B2 (ja) | 2012-01-18 | 2017-02-22 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
| US20130237046A1 (en) * | 2012-03-09 | 2013-09-12 | Chien-Ting Lin | Semiconductor process |
| US9190272B1 (en) * | 2014-07-15 | 2015-11-17 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN106571337B (zh) * | 2015-10-13 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN107093580B (zh) * | 2016-02-17 | 2020-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| US10780883B2 (en) * | 2017-11-21 | 2020-09-22 | Ford Global Technologies, Llc | Precipitation detection |
| KR102612577B1 (ko) * | 2018-08-13 | 2023-12-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0006706B2 (en) * | 1978-06-14 | 1993-03-17 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| US5254489A (en) * | 1990-10-18 | 1993-10-19 | Nec Corporation | Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation |
| US5960319A (en) * | 1995-10-04 | 1999-09-28 | Sharp Kabushiki Kaisha | Fabrication method for a semiconductor device |
| JP2000174132A (ja) * | 1998-12-08 | 2000-06-23 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2000216257A (ja) * | 1999-01-20 | 2000-08-04 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| JP2000294659A (ja) * | 1999-04-06 | 2000-10-20 | Seiko Instruments Inc | 半導体不揮発性メモリの製造方法 |
| JP2001007217A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | 半導体装置の製造方法 |
| JP2001298095A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| US6417037B1 (en) * | 2000-07-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of dual gate process |
| US6436845B1 (en) * | 2000-11-28 | 2002-08-20 | Lsi Logic Corporation | Silicon nitride and silicon dioxide gate insulator transistors and method of forming same in a hybrid integrated circuit |
-
2002
- 2002-06-07 JP JP2002166630A patent/JP4128396B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-07 TW TW092112445A patent/TWI272697B/zh not_active IP Right Cessation
- 2003-06-03 US US10/452,126 patent/US6897104B2/en not_active Expired - Lifetime
- 2003-06-03 CN CNB031406831A patent/CN100375269C/zh not_active Expired - Fee Related
- 2003-06-05 KR KR1020030036451A patent/KR100985284B1/ko not_active IP Right Cessation
-
2004
- 2004-09-16 US US10/942,014 patent/US6982468B2/en not_active Expired - Lifetime
-
2005
- 2005-11-14 US US11/271,962 patent/US7196384B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7196384B2 (en) | 2007-03-27 |
| KR20030095308A (ko) | 2003-12-18 |
| US6982468B2 (en) | 2006-01-03 |
| CN1467824A (zh) | 2004-01-14 |
| US20030228725A1 (en) | 2003-12-11 |
| JP2004014830A (ja) | 2004-01-15 |
| TW200402845A (en) | 2004-02-16 |
| US6897104B2 (en) | 2005-05-24 |
| US20050029600A1 (en) | 2005-02-10 |
| KR100985284B1 (ko) | 2010-10-04 |
| CN100375269C (zh) | 2008-03-12 |
| US20060068561A1 (en) | 2006-03-30 |
| TWI272697B (en) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128396B2 (ja) | 半導体装置の製造方法 | |
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP2001015612A (ja) | 半導体集積回路装置の製造方法 | |
| US7238996B2 (en) | Semiconductor device | |
| US7759744B2 (en) | Semiconductor device having high dielectric constant layers of different thicknesses | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| JP2006344634A (ja) | Ｃｍｏｓ型半導体装置の製造方法および、ｃｍｏｓ型半導体装置 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI269431B (en) | Integrated semiconductor circuit device and method for manufacturing the same | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026299A (ja) | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP2008124523A (ja) | 半導体装置 | |
| US20110275206A1 (en) | Method for fabricating semiconductor device | |
| JPS63246865A (ja) | Ｃｍｏｓ半導体装置及びその製造方法 | |
| KR100632043B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH113974A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JP2005222977A (ja) | 半導体装置の製造方法 | |
| JP2006120801A (ja) | 半導体装置及びその製造方法 | |
| JP2005217151A (ja) | 半導体装置及びその製造方法 | |
| KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4128396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |