JP4127307B2 - データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 - Google Patents
データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 Download PDFInfo
- Publication number
- JP4127307B2 JP4127307B2 JP2006294758A JP2006294758A JP4127307B2 JP 4127307 B2 JP4127307 B2 JP 4127307B2 JP 2006294758 A JP2006294758 A JP 2006294758A JP 2006294758 A JP2006294758 A JP 2006294758A JP 4127307 B2 JP4127307 B2 JP 4127307B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- written
- logical
- block
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Memory System (AREA)
Description
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、上記書き込むデータを未使用の物理ブロックに書き込む。
このデータ処理システム1に用いられるデータ処理装置10は、アプリケーションデータに基づいて所定のプログラムを実行するデータ処理部11と、外部装置であるメモリカード20との間でアプリケーションデータのやり取りをするためのシリアルインターフェース回路12と、データ処理部11とシリアルインターフェース回路12間に設けられ、データ処理部11から供給されたアプリケーションデータを一時的に記憶するレジスタ13と、データ処理部11、シリアルインターフェース回路12、レジスタ13のそれぞれに接続され、これらの処理動作を制御する制御部14とを備えている。
メモリカード20は、図2に示すように、記憶手段であるフラッシュメモリ21と、データ処理装置10との間でアプリケーションデータや制御データのやり取りをするためのシリアル/パラレル・パラレル/シリアル・インターフェース回路(以下、S/P・P/Sインターフェース回路22という。)と、フラッシュメモリ21とS/P・P/Sインターフェース回路22間に設けられ、S/P・P/Sインターフェース回路22から供給されたアプリケーションデータを一時的に記憶するレジスタ23と、このレジスタ23に接続され、レジスタ23に書き込まれたアプリケーションデータにエラーがある場合にエラー訂正符号に基づいてエラーを訂正するECC回路24と、フラッシュメモリ21、S/P・P/Sインターフェース回路22、レジスタ23のそれぞれに接続され、これらの処理動作を制御する制御部25とを備えている。
ところで、以上のデータ処理システム1において、所定のプログラムを実行するためのアプリケーションデータは、図3に示すように、データの消去単位である複数の論理ブロックに区切られた状態で取り扱われる。そして、アプリケーションデータは、この論理ブロックを単位としてメモリカード20上で管理される。これらアプリケーションデータを構成する各論理ブロックには、それぞれデータとしての論理番号である論理アドレスが付されている。
ここで、以上のようなデータ処理システム1において、メモリカード20のフラッシュメモリ21からデータを読み出す処理の一例について説明する。
次に、以上のようなデータ処理システム1において、メモリカード20のフラッシュメモリ21にデータを書き込む処理の一例について説明する。
次に、以上のようなデータ処理システム1において、メモリカード20のフラッシュメモリ21に書き込まれたデータを更新する処理の一例について説明する。
なお、以上は、フラッシュメモリ21からデータ読み出す処理やフラッシュメモリ21にデータを書き込みむ処理をメモリカード20の制御部25が行うようにした例について説明したが、データの読み出し処理や書き込み処理は、データ処理装置10の制御部14が行うようにしてもよい。この場合は、データ処理装置10の制御部14の内部メモリに、物理ブロックの物理アドレスと、この物理ブロックに記憶された論理ブロックの論理アドレスとの対応関係を示すテーブルがセグメント単位で作成される。
Claims (16)
- 外部機器に接続されるデータ記憶装置において、
複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段と、
データ伝送時にクロック信号を伝送する第1のデータ線と、データ伝送時にステータス信号を伝送する第2のデータ線と、データの伝送を行う第3のデータ線とを有し、上記外部機器から供給されるシリアルデータをパラレルデータに変換するとともに、内部のパラレルデータをシリアルデータに変換して該外部機器に供給するインタフェース手段と、
上記外部機器からの命令に基づいて、上記記憶手段に対してデータの書き込みを行う制御手段とを備え、
上記制御手段は、書き込み命令とともに書き込むべきデータが上記第3のデータ線を介して入力されると、書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定し、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを当該制御手段の内部メモリに作成し、
上記作成されたテーブルから、上記書き込むデータの論理ブロックの論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定し、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、
上記書き込むデータを未使用の物理ブロックに書き込むことを特徴とするデータ記憶装置。 - 上記制御手段は、上記外部機器からデータの書き込みの命令が供給される毎に、上記テーブルを作成することを特徴とする請求項1記載のデータ記憶装置。
- 上記制御手段は、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項1又は請求項2項記載のデータ記憶装置。
- 複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段を有するデータ記憶装置と、
データ伝送時にクロック信号を伝送する第1のデータ線と、データ伝送時にステータス信号を伝送する第2のデータ線と、データの伝送を行う第3のデータ線とを有し、内部のパラレルデータをシリアルデータに変換して上記データ記憶装置の記憶手段に供給するインタフェース手段と、上記データ記憶装置が接続され、データを書き込む命令を上記第3のデータ線を介して上記データ記憶装置の記憶手段に発行するとともに、書き込むべきデータを上記第3のデータ線を介して上記データ記憶装置の記憶手段に供給する制御手段を有するデータ処理装置とを備え、
上記データ処理装置の制御手段は、上記書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定し、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを、当該制御手段の内部メモリに作成し、
上記作成されたテーブルから、上記書き込むデータの論理ブロックの論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定し、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、
上記書き込むデータを未使用の物理ブロックに書き込むことを特徴とするデータ処理システム。 - 上記データ処理装置の制御手段は、上記データ記憶装置の記憶手段に対してデータの書き込みを行う毎に、上記テーブルを作成することを特徴とする請求項4記載のデータ処理システム。
- 上記データ処理装置の制御手段は、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項4又は請求項5記載のデータ処理システム。
- 複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段に対して、パラレルデータをシリアルデータに変換してデータを伝送し、該データの書き込みを行うデータ処理方法において、
書き込み命令とともに書き込むべきデータがシリアルデータで上記記憶手段に伝送されると、上記書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定するステップと、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを、内部メモリに作成するステップと、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換えるステップと、
上記作成されたテーブルから、上記書き込むデータの論理ブロックの論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定するステップと、
上記書き込むデータを未使用の物理ブロックに書き込むステップとを有することを特徴とするデータ処理方法。 - 更に、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項7記載のデータ処理方法。
- 複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段を有するデータ記憶装置が接続され、パラレルデータをシリアルデータに変換してデータを伝送し、該データの書き込みを行うデータ処理装置において、
データを書き込む命令及び書き込むべきデータをシリアルデータで上記データ記憶装置の記憶手段に供給する制御手段を備え、
上記制御手段は、上記書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定し、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを、当該制御手段の内部メモリに作成し、
上記作成されたテーブルから、上記書き込むデータの論理ブロックの論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定し、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、
上記書き込むデータを未使用の物理ブロックに書き込むことを特徴とするデータ処理装置。 - 上記制御手段は、上記データ記憶装置の記憶手段に対してデータの書き込みを行う毎に、上記テーブルを作成することを特徴とする請求項9記載のデータ処理装置。
- 上記制御手段は、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項9又は請求項10記載のデータ処理装置。
- 外部機器に接続され、シリアルデータで記書き込み命令とともに書き込むべきデータが伝送されるデータ記憶装置において、
複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段と、
上記外部機器からの命令に基づいて、上記記憶手段に対してデータの書き込みを行う制御手段とを備え、
上記制御手段は、上記書き込み命令とともに書き込むべきデータが入力されると、書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定し、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを、当該制御手段の内部メモリに作成し、
上記作成されたテーブルから、上記外部機器からの命令によって指示される論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定し、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、
上記書き込むデータを未使用の物理ブロックに書き込むことを特徴とするデータ記憶装置。 - 上記制御手段は、上記外部機器からデータの書き込みの命令が供給される毎に、上記テーブルを作成することを特徴とする請求項12記載のデータ記憶装置。
- 上記制御手段は、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項12又は請求項13記載のデータ記憶装置。
- 複数のセグメントに分割され、各セグメントが固有の物理アドレスを有する複数の物理ブロックからなる記憶領域を有する記憶手段を有するデータ記憶装置と、
上記データ記憶装置の記憶手段に対して、パラレルデータをシリアルデータに変換してデータを伝送し、該データの書き込みを行う制御手段を有するデータ処理装置とを備え、
上記データ処理装置の制御手段は、上記書き込み命令とともに書き込むべきデータがシリアルデータで入力されると、上記書き込むデータの所定のセクタ番号に基づいて、該データの論理ブロックの論理アドレスを決定し、
上記決定された論理ブロックの論理アドレスを含み、上記複数のセグメントのそれぞれに対するテーブルであって、該セグメント内の物理ブロックの物理アドレスと該物理ブロックの対応する論理アドレスとの対応関係を示すテーブルを、当該制御手段の内部メモリに作成し、
上記作成されたテーブルから、書き込むデータの論理ブロックの論理アドレスに対応する未使用の物理ブロックの物理アドレスを決定し、
上記内部メモリに記憶されている現在のテーブルが、書き込むデータの論理ブロックを含むセグメントに対応していないときは、該現在のテーブルを、該書き込むデータに対して決定された論理ブロックの論理アドレスを含むセグメントに対して作成されたテーブルで書き換え、
上記書き込むデータを未使用の物理ブロックに書き込むことを特徴とするデータ処理システム。 - 上記データ処理装置の制御手段は、上記テーブルのデータを書き込んだ物理ブロックに対応した論理アドレスについての記載を未使用から書き込んだデータの属する論理ブロックの論理アドレスに書き換える処理を行うことを特徴とする請求項15記載のデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294758A JP4127307B2 (ja) | 2006-10-30 | 2006-10-30 | データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294758A JP4127307B2 (ja) | 2006-10-30 | 2006-10-30 | データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18525698A Division JP4315488B2 (ja) | 1998-06-30 | 1998-06-30 | データ記憶装置、データ処理装置、データ処理システム並びにデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007066326A JP2007066326A (ja) | 2007-03-15 |
JP4127307B2 true JP4127307B2 (ja) | 2008-07-30 |
Family
ID=37928365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294758A Expired - Lifetime JP4127307B2 (ja) | 2006-10-30 | 2006-10-30 | データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127307B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101594029B1 (ko) | 2009-07-06 | 2016-02-16 | 삼성전자주식회사 | 데이터 조작 방법 및 그 방법을 이용하는 시스템 장치 |
KR101638061B1 (ko) | 2009-10-27 | 2016-07-08 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법 |
CN112567327A (zh) | 2018-08-21 | 2021-03-26 | 索尼公司 | 非易失性存储装置、主机装置和数据存储*** |
-
2006
- 2006-10-30 JP JP2006294758A patent/JP4127307B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007066326A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4315488B2 (ja) | データ記憶装置、データ処理装置、データ処理システム並びにデータ処理方法 | |
JP3892851B2 (ja) | メモリカード及び半導体装置 | |
KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
JP3233079B2 (ja) | データ処理システム及びデータ処理方法 | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
US9122498B2 (en) | Firmware code loading method, memory controller and memory storage apparatus | |
US20080028132A1 (en) | Non-volatile storage device, data storage system, and data storage method | |
US20090100290A1 (en) | Memory controller, nonvolatile memory device, nonvolatile memory system, and data writing method | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
JP3119214B2 (ja) | 記憶装置、データ処理システム並びにデータの書き込み及び読み出し方法 | |
WO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
KR20060046181A (ko) | 메모리 카드, 반도체 장치, 및 반도체 메모리의 제어 방법 | |
JP2008009932A (ja) | 半導体記憶装置およびその制御方法 | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
US7886211B2 (en) | Memory controller | |
JP4127307B2 (ja) | データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 | |
JP2006011533A (ja) | メモリカード、半導体装置、及び半導体メモリの制御方法 | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
JP3620478B2 (ja) | 記憶装置、この記憶装置を用いたデータ処理システム及びデータ読み出し方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP3788205B2 (ja) | 記憶装置、データ処理システム、データの書き込み及び読み出し方法並びにデータ処理装置 | |
US7996598B2 (en) | Memory management module | |
JP4498341B2 (ja) | メモリシステム | |
JP2007304920A (ja) | フラッシュメモリ制御方法 | |
JP2005234738A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |