JP2005234738A - 半導体メモリ装置 - Google Patents

Abstract

【課題】半導体メモリ装置において、所定の書込み単位毎に必要となるアドレス管理情報の不揮発性メモリへの書き戻し処理の最適化を可能とし、書込み性能の向上を実現する。
【解決手段】アドレス管理情報とユーザデータをユニット毎に記憶する第１の不揮発性メモリ１１１と、アドレス管理情報を一時記憶する高速書き換え、書き換え可能回数が多い第２の不揮発性メモリ１０７を備える。アドレス管理情報制御部１０５は、ユーザデータの書込み処理に応じて第２の不揮発性メモリ１０７に一時記憶されたアドレス管理情報の更新制御を行う。不揮発性メモリアクセス制御部１０６は、ユーザデータの第１の不揮発性メモリ１１１への書込み制御、および第２の不揮発性メモリ１０７に一時記憶されているアドレス管理情報を第１の不揮発性メモリ１１１への書き戻し制御を行う。
【選択図】図１

Description

本発明は、半導体を使用したメモリ装置に関し、詳しくは、半導体メモリとして不揮発性メモリを用いたメモリカードに関するものである。

半導体メモリ装置の中で、ＳＤメモリカードやコンパクトフラッシュ(登録商標)等のメモリカードは小型サイズなので、デジタルスチルカメラ等のポータブル機器の着脱可能なメモリ装置として実用に供されている。

実用されている半導体メモリ装置は、通常内部にフラッシュメモリなどの不揮発性メモリ及びその制御回路であるコントローラＬＳＩが内蔵されている。近年、半導体メモリ装置の大容量化のニーズの高まりに伴い、不揮発性メモリチップ自体も多値化による大容量化が進み、また実装技術の進歩により半導体メモリ装置に実装される不揮発性メモリのチップ数も増加し、半導体メモリ装置としてのメモリ空間が１ＧＢを超えるものも実用化されてきている。ここで半導体メモリ装置におけるアドレス管理方法として、分散型管理方法と集中型管理方法がある。分散型管理方法は、書き込み単位であるページの管理領域に論理アドレスやそのページの状態フラグを記憶し、初期化においてコントローラＬＳＩ内のワークメモリにアドレス管理情報等を構成する方法である。分散型管理方法は、初期化時において全アドレス空間の管理領域を読み出す必要があるので、初期化に比較的多くの時間を要するといった課題があった。

集中型管理方法は、不揮発性メモリ上にアドレス管理情報用の特別なブロックを準備し、初期化時にはこのブロックをコントローラＬＳＩ内のワークメモリに読み出すようにする方法である。集中型管理方法は、アドレス空間が大きくなればなるほど、アドレス管理テーブルの容量、即ちコントローラＬＳＩ内の読み書きメモリ（例：ＲＡＭ）の容量が膨大となり比較的コストが高くなるといった課題があった。集中型管理方法における課題を解決するために、全メモリ空間を複数の論理アドレス範囲に分割して、各々の論理アドレス範囲毎にアドレス管理テーブル等のアドレス管理情報を記憶する方法（以下、ユニット分割方式という）が提案されている。

また、コントローラＬＳＩ内の読み書きメモリとして、メインの記憶素子とは別の不揮発性メモリを使用する方法についても提案されている。（特許文献１、２、３参照。）

特許文献１は、分散型管理方法において管理情報を強誘電体メモリ（ＦｅＲＡＭ）に記憶し、メインの記憶素子のデータを書き換える場合に、管理情報に変更があったとき、随時ＦｅＲＡＭとメインの記憶素子の書き換えを行う方法をとっている。このため、書き込み性能が低下するという課題と、コントローラ内の不揮発性メモリの容量が大きくなり比較的コストが高くなるという課題を残している。

特許文献２は、アドレス変換テーブル等をＦｅＲＡＭなどの第２の不揮発性メモリ上で一元管理するものである。この文献では、データ記憶部である不揮発性メモリにアドレス変換テーブル等を書き戻す方法は開示されておらず、コントローラ内の不揮発性メモリの容量が大きくなり、比較的コストが高くなるという課題を残している。

特許文献３は、ユニット分割方式において、アドレス変換テーブル等の管理情報を揮発性メモリに記憶するため、データ領域の書き換え時、アドレス変換テーブル等に変更があった場合、随時揮発性メモリとメインの記憶素子の書き換えが必要となり、書き込み性能が低下するという課題を残している。
特開平１０−３０７７４９号公報 特開平０７−２１９７２０号公報 特開２００１−１４２７７４号公報

上述のように、アドレス管理情報をメインの不揮発性メモリとは別の書き換え速度が高速で、書き換え可能回数が多いＦｅＲＡＭ等の不揮発性メモリに記憶する方法が提案されていた。しかし、特許文献１、２の技術ではアドレス管理情報を記憶する第２の不揮発性メモリの容量がメインの不揮発性メモリのメモリ空間に応じて大きくなるため、コスト面での課題があった。特許文献３では、メインの不揮発性メモリを複数の論理アドレス範囲に分割し、その範囲毎のアドレス管理情報を揮発性メモリで管理する方法は提案されている。この方法では、アドレス管理情報を揮発性メモリに一時記憶するため、管理情報に変更があった場合には、メインの不揮発性メモリに書き戻す必要があり、その際に書き込み性能が低下するという課題があった。

本発明は、これら問題を解決するため、メインの不揮発性メモリを複数の論理アドレス範囲に分割し、その範囲毎のアドレス管理情報を第２の不揮発性メモリに一時記憶させることで、必要とする第２の不揮発性メモリの容量を削減し、また、アドレス管理情報の第１の不揮発性メモリへの書き戻しを少なくして書き込み性能の高速化を実現することを目的とする。

この課題を解決するために本発明の半導体メモリ装置は、複数の論理アドレス範囲に分割され、その範囲毎にアドレス管理情報とユーザデータを記憶する第１の不揮発性メモリと、アクセス装置が指定する論理アドレスを含む論理アドレス範囲に対応したアドレス管理情報を一時記憶する第２の不揮発性メモリと、前記第１の不揮発性メモリに対するユーザデータの書き込み処理に応じて前記第２の不揮発性メモリに一時記憶されたアドレス管理情報の更新制御を行うアドレス管理情報制御部と、ユーザデータの前記第１の不揮発性メモリへの書き込み制御及び前記第１の不揮発性メモリよりユーザデータを読み出し制御を行うと共に、初期化時に前記第１の不揮発性メモリに保持されているいずれかの論理アドレス範囲のアドレス管理情報を前記第２の不揮発性メモリに読み込み、前記第２の不揮発性メモリに一時記憶されているアドレス管理情報を前記第１の不揮発性メモリへ書き戻す制御を行う不揮発性メモリアクセス制御部と、を具備することを特徴とするものである。

本発明では、アクセス装置から指定される論理アドレス範囲に対応するアドレス管理情報を第１の不揮発性メモリのアドレス管理情報領域から読み出し、第２の不揮発性メモリにその論理アドレス範囲の識別番号と共に記憶し、以降の同一論理アドレス範囲内におけるユーザデータの書き込みに伴う、アドレス管理情報の書き換えは第２の不揮発性メモリ上で行い、アクセス装置から指定される論理アドレス範囲がアドレス管理情報を記憶済みの論理アドレス範囲と異なった場合、第２の不揮発性メモリ内のアドレス管理情報を第１の不揮発性メモリのアドレス管理情報領域に書き戻すようにしている。

ここで前記第２の不揮発性メモリは、少なくとも１バイト単位での書き換え速度が前記第１の不揮発性メモリより高速のメモリであるようにしてもよい。

ここで前記アドレス管理情報制御部は、アクセス装置が指定する論理アドレスを含む論理アドレス範囲がいずれかの論理アドレス範囲から異なる論理アドレス範囲に移行した際に、前記アドレス管理情報を前記第２の不揮発性メモリから前記第１の不揮発性メモリに書き戻すようにしてもよい。

ここで前記第２の不揮発性メモリは、前記アドレス管理情報に対応する論理アドレス範囲の識別番号を記憶する領域を有するようにしてもよい。

ここで前記不揮発性メモリ制御部は、初期化処理において、前記第２の不揮発性メモリにいずれかの論理アドレス範囲のアドレス管理情報が記憶されている場合に、前記第２の不揮発性メモリのアドレス管理情報領域のアドレス管理情報を書き換えないようにしてもよい。

ここで前記第２の不揮発性メモリは、強誘電体メモリ（ＦｅＲＡＭ）であるようにしてもよい。

ここで前記第２の不揮発性メモリは、磁性記録式随時書き込み読み出しメモリ（ＭＲＡＭ）であるようにしてもよい。

ここで前記第２の不揮発性メモリは、オボニックユニファイドメモリ（ＯＵＭ）であるようにしてもよい。

ここで前記第２の不揮発性メモリは、レジスタンスＲＡＭ（ＲＲＡＭ）であるようにしてもよい。

本発明によれば、アドレス管理方法として、第１の不揮発性メモリを複数の論理アドレス範囲に分割し、その範囲毎のアドレス管理情報を用いて制御を行う半導体メモリ装置において、アドレス管理情報を記憶する第２の不揮発性メモリの容量を削減し、かつ所定の書き込み単位毎に必要であったアドレス管理情報の第１の不揮発性メモリへの書き戻しによるオーバーヘッドが最適化でき、コスト削減、書き込み性能の高速化が実現できる。

図１は、本発明の実施の形態に於ける半導体メモリ装置を示すブロック図である。図１において、アクセス装置１００は半導体メモリ装置に対する読み書き命令等を転送する装置である。半導体メモリ装置は不揮発性メモリコントローラ１１０とメインメモリである第１の不揮発性メモリ１１１によって構成されている。不揮発性メモリコントローラ１１０はアクセス装置１００が転送した各種命令や論理アドレスや書き込みデータを受信するホストＩ／Ｆ部１０１、第１の不揮発性メモリコントローラ１１０内全体を制御するＣＰＵ１０２、ＣＰＵ１０２のワーク用のＲＡＭ１０３、ＣＰＵ１０２が実行するプログラムを格納したＲＯＭ１０４、アドレス管理情報制御部１０５、不揮発性メモリアクセス制御部１０６、第２の不揮発性メモリ１０７を含んで構成されている。不揮発性メモリアクセス制御部１０６はユーザデータを第１の不揮発性メモリ１１１への書き込みや読み出しを制御すると共に、初期化時に第１の不揮発性メモリに保持されているいずれかの論理範囲のアドレス情報を第２の不揮発性メモリ１０７に読み込み、第２の不揮発性メモリ１０７に一時保持されているアドレス管理情報を第１の不揮発性メモリ１１１に書き戻す制御を行うものである。一方第１の不揮発性メモリ１１１は、例えば大容量のフラッシュメモリにより構成される。第１の不揮発性メモリ１１１はアクセス装置１００が指定する各論理アドレス範囲に応じたユーザデータ１１２〜１１５の領域と、アクセス装置１００が指定する各論理アドレス範囲に応じたアドレス管理情報１１６〜１１９の領域とから成り立っている。これらはいずれも複数のイレーズブロックにより構成される。なおイレーズブロックとは選択的に消去できる最小単位のことをいう。

第２の不揮発性メモリ１０７は、ユニット識別番号を記憶するユニット識別番号領域１２０、アドレス変換テーブル１２１、物理領域管理テーブル１２２から構成されている。ユニット識別番号領域１２０はアドレス変換テーブル１２１と物理領域管理テーブル１２２に対応する論理アドレス範囲識別番号を記憶する領域である。以下、論理アドレス範囲をユニットという。又アドレス変換テーブル１２１はアクセス装置１００がホストＩ／Ｆ１０１を介して転送した論理アドレスを第１の不揮発性メモリ１１１の物理アドレスに変換するアドレス変換テーブルである。物理領域管理テーブル１２２は第１の不揮発性メモリ１１１の物理領域の使用状況を管理する管理テーブルである。この第２の不揮発性メモリ１０７は少なくとも１バイト単位では第１の不揮発性メモリ１１１よりも高速でデータの書き換えができるメモリであることが好ましく、書き換え可能回数も多いことが好ましい。第２の不揮発性メモリ１０７として、例えば強誘電体メモリ（ＦｅＲＡＭ）、磁性記録式随時書込読出メモリ（ＭＲＡＭ）、オボニックユニファイドメモリ（ＯＵＭ）、又はレジスタンスＲＡＭ（ＲＲＡＭ）を用いることができる。

図２は、本発明の実施の形態に於ける第１の不揮発性メモリ１１１を示した説明図である。第１の不揮発性メモリ１１１は論理アドレス範囲（ユニット）０〜３の４ユニットで構成されている。各ユニットは夫々２５６のイレーズブロックから成り立っている。図２においてハッチングで示す領域がアドレス管理領域を格納するイレーズブロック１１６〜１１９である。又その他のハッチングのないイレーズブロックはユーザデータを格納する領域である。

図３は、本発明の実施の形態に於けるイレーズブロックを示した説明図である。図３においてイレーズブロックは２ページから構成され、各ページは４セクタ（各５１２バイトずつ、計２０４８バイト）と管理領域（６４バイト）から構成される。

図４は、本発明の実施の形態に於ける論理アドレスフォーマットを示した説明図である。
図４において下位ビットから順に、セクタナンバー、ページナンバー、論理ブロックナンバー、論理アドレス範囲ナンバーであり、論理ブロックナンバーに対応する８ビット分がアドレス変換の対象、即ちアドレス変換テーブル１２１のアドレスに相当する。

図５は、本発明の実施の形態に於ける物理管理領域テーブル１２２を示した説明図である。図５において、物理管理領域テーブル１２２のアドレスは、第１の不揮発性メモリ１１１の各物理ブロックナンバー（イレーズブロックのアドレス）であり、各イレーズブロックの状態（有効／無効／不良）を記憶する。２進数で「００」が有効ブロック（既に有効なデータが書き込まれているブロック）、同「１１」が無効ブロック（消去済みブロックあるいは既にデータが書き込まれているが不要なブロック）、同「１０」が不良ブロック（メモリセル上のソリッドエラー等により使用できなくなったブロック）の状態を表す。

図６は、本発明の実施の形態に於けるアドレス変換テーブル１２１を示した説明図である。図６において、そのアドレスはアクセス装置１００が指定した論理アドレス（図４）の論理ブロックナンバーであり、これに対応する物理ブロックナンバーが記憶されている。

以上のように構成された、半導体メモリ装置の動作についてフローチャートを用いて説明する。まず電源投入時の動作について図１、図７を用いて説明する。図７は、本発明の実施の形態に於ける初期化処理を示したフローチャート図である。電源投入後、図７（ａ）のステップＳ１１において、ＣＰＵ１０２はＲＯＭ１０４に記憶されたプログラムに基づいてＣＰＵ１０２やＲＡＭ１０３等の初期化処理を行い、その後、アクセス装置１００からの初期化コマンド受付状態に入る（ステップＳ１２）。その後アクセス装置１００から初期化コマンドが入力されると、第１の不揮発性メモリ１１１や不揮発性メモリコントローラ１１０の初期化処理（ステップＳ１３）を行い、次いで第２の不揮発性メモリ１０７に一時記憶するアドレス管理情報の作成（初期化処理）（ステップＳ１４）を行う。

図７（ｂ）はアドレス管理情報の作成処理の詳細を示すフローチャートである。動作を開始すると、まずステップＳ２１において、第２の不揮発性メモリ１０７にアドレス管理情報が記憶済、即ち第１の不揮発性メモリ１１１のいずれかのユニットと一致しているかどうかを論理アドレス範囲識別番号を用いて判別する。記憶済であれば、アドレス管理情報を更新せずにアドレス管理情報作成処理を終了する。記憶されていなければ、ステップＳ２２において、第１の不揮発性メモリ１１１内の適当な論理アドレス範囲（例えば、論理アドレス範囲０）に対応するアドレス管理情報を検索する。アドレス管理情報が見つかれば、ステップＳ２３からＳ２４に進んで第１の不揮発性メモリ１１１よりアドレス管理情報を読み出し、第２の不揮発性メモリ１０７に書き込み、論理アドレス範囲識別番号（ユニット識別番号）を更新する。又ステップＳ２３において第１の不揮発性メモリ１１１内にアドレス管理情報がなければ異常として処理を終える。初期化処理後、アクセス装置１００からの読み書き等のコマンド受付状態に入る。

こうすれば電源遮断等によりアドレス管理情報の書き戻しができなかった場合でも、再電源投入時の半導体メモリ装置内の初期化処理において、第２の不揮発性メモリ１０７上にアドレス管理情報が記憶済の場合（論理アドレス範囲識別番号が有効の場合）は、そのアドレス管理情報を使用することができる。

次に書き込み時の動作について図８のフローチャートを用いて説明する。図８は、本発明の実施の形態に於ける書き込みシーケンスを示したフローチャート図である。アクセス装置１００から論理アドレス範囲０内のアドレスを指定して書き込みコマンドが入力されると、ＣＰＵ１０２は指定された論理アドレスから書込み先論理アドレス範囲を算出する（ステップＳ３１）。これは図４に示す論理アドレスフォーマットの上位２ビットに基づいて決めることができる。次いでステップＳ３２においてこうして決まった書き込み先の論理アドレス範囲が第２の不揮発性メモリ１０７に記憶済の論理アドレス範囲内であるかを判別する。この範囲外であればステップＳ３３に進んで、第２の不揮発性メモリ１０７に記憶されているアドレス管理情報を第１の不揮発性メモリ１１１の対応する論理アドレス範囲の管理情報領域に書き戻す。そしてステップＳ３４に進んで、アクセス装置１００から指定されたアドレスに対応する論理アドレス範囲のアドレス管理情報を第１の不揮発性メモリ１１１から第２の不揮発性メモリ１０７上のアドレス変換テーブル１２１と物理領域管理テーブル１２２に読み込む。このために、不揮発性メモリアクセス制御部１０６に読み込み指示を発行する。このときユニット識別番号を更新してユニット識別番号領域１２０に書き込む。ここで読み込まれるアドレス管理情報は、図２の斜線で示した対応する論理アドレス範囲の複数のイレーズブロックのなかで最新のアドレス管理情報である。どれが最新であるかの判断については、例えば図５の物理領域管理テーブルの対応するフラグを見て、斜線ブロック内で最上位（図面上最も右側の）アドレスの有効ブロックを最新のアドレス管理情報として選択すればよい。最新のアドレス管理情報のイレーズブロックより下位（図面上左側方向）のアドレス管理情報は無効ブロックとして消去し、後々使用できるようにしておく必要があるが、ここでは本発明における本質的な処理ではないので説明を省略する。さてこの処理を終えた後、又はステップＳ３２において書込み先の論理アドレス範囲が第２の不揮発性メモリ１０７に記憶されている場合には、ステップＳ３５に進んで第２の不揮発性メモリ１０７内のアドレス変換テーブル１２１及び物理領域管理テーブル１２２から書込み先の物理アドレスを算出する。そして論理アドレス範囲０の算出した書込み先の物理アドレスに第１の不揮発性メモリ１１１へユーザデータの書き込み処理を行う（ステップＳ３６）。書き込み終了後、ステップＳ３７において第２の不揮発性メモリ１０７のアドレス管理情報を更新し、書き込み処理を終了する。

ユーザデータの新規書き込み時、即ち旧データが存在しない状態での書き込み時には、アドレス管理情報制御部１０５が物理領域管理テーブル１２２を参照し無効ブロックを取得し、不揮発性メモリアクセス制御部１０６が前記無効ブロックを消去した後に書き込みを行い、書き込み先のイレーズブロックに対応する物理領域管理テーブル１２２の物理ブロックナンバーを有効ブロック（２進で値００）とする。ユーザデータの書き換え時、即ち旧データが存在する状態での書き込み時には、前述した新規書き込み時と同様の処理に加え、旧データが存在していたイレーズブロックの対応する物理領域管理テーブル１２２の物理ブロックナンバーを無効ブロック（２進で値１１）とする。

なお、第１の不揮発性メモリ１１１は、複数の不揮発性メモリチップを内蔵しても構わない。また第１の不揮発性メモリ１１１は、フラッシュメモリ以外の不揮発性メモリを用いてもよい。またアドレス管理情報（図２の斜線ブロック）は、対応する各論理アドレス範囲内に記憶しているが、アドレス管理情報用の領域を第１の不揮発性メモリ１１１の例えば最後尾に確保し、そこにまとめて記憶させてもよい。またアドレス管理情報の記憶位置を、本実施の形態のように物理的に固定させるのではなく、アドレス管理情報の物理アドレスを指し示すポインタ情報を別に設け、ユーザデータ領域と同じ領域にアドレス管理情報を混在させ、ポインタ情報に応じて記憶位置を移動させるようにしてもよい。

本発明にかかる半導体メモリ装置は、特に大容量の不揮発性メモリを用いたメモリカード等のコスト削減、書き込み性能の高速化において有益であり、具体的にはアドレス管理情報を記憶する第２の不揮発性メモリの容量を削減し、かつ所定の書き込み単位毎に必要であったアドレス管理情報の第１の不揮発性メモリへの書き戻しによるオーバーヘッドの最適化が可能である。そのためポータブル機器等種々の電子機器の半導体メモリ装置として有用である。

本発明の実施の形態に於ける半導体メモリ装置の構成を示すブロック図 本発明の実施の形態に於ける第１の不揮発性メモリ１１１を示す説明図 本発明の実施の形態に於けるイレーズブロックを示す説明図 本発明の実施の形態に於ける論理アドレスフォーマットを示す説明図 本発明の実施の形態に於ける物理管理領域テーブル１０８を示す説明図 本発明の実施の形態に於けるアドレス変換テーブル１０７を示す説明図 本発明の実施の形態に於ける電源投入時のフローチャートを示す説明図 本発明の実施の形態に於ける書き込み処理のフローチャートを示す説明図

符号の説明

１００ アクセス装置
１０２ ＣＰＵ
１０５ アドレス管理情報制御部
１０６ 不揮発性メモリアクセス制御部
１０７ 第２の不揮発性メモリ
１１１ 第１の不揮発性メモリ
１１２〜１１５ ユーザデータ
１１６〜１１９ アドレス管理情報
１２０ ユニット識別番号領域
１２１ アドレス変換テーブル
１２２ 物理領域管理テーブル

Claims (9)

1. 複数の論理アドレス範囲に分割され、その範囲毎にアドレス管理情報とユーザデータを記憶する第１の不揮発性メモリと、
   アクセス装置が指定する論理アドレスを含む論理アドレス範囲に対応したアドレス管理情報を一時記憶する第２の不揮発性メモリと、
   前記第１の不揮発性メモリに対するユーザデータの書き込み処理に応じて前記第２の不揮発性メモリに一時記憶されたアドレス管理情報の更新制御を行うアドレス管理情報制御部と、
   ユーザデータの前記第１の不揮発性メモリへの書き込み制御及び前記第１の不揮発性メモリよりユーザデータを読み出し制御を行うと共に、初期化時に前記第１の不揮発性メモリに保持されているいずれかの論理アドレス範囲のアドレス管理情報を前記第２の不揮発性メモリに読み込み、前記第２の不揮発性メモリに一時記憶されているアドレス管理情報を前記第１の不揮発性メモリへ書き戻す制御を行う不揮発性メモリアクセス制御部と、を具備することを特徴とする半導体メモリ装置。
2. 前記第２の不揮発性メモリは、少なくとも１バイト単位での書き換え速度が前記第１の不揮発性メモリより高速のメモリであることを特徴とする請求項１記載の半導体メモリ装置。
3. 前記アドレス管理情報制御部は、アクセス装置が指定する論理アドレスを含む論理アドレス範囲がいずれかの論理アドレス範囲から異なる論理アドレス範囲に移行した際に、前記アドレス管理情報を前記第２の不揮発性メモリから前記第１の不揮発性メモリに書き戻すことを特徴とする請求項１又は２記載の半導体メモリ装置。
4. 前記第２の不揮発性メモリは、前記アドレス管理情報に対応する論理アドレス範囲の識別番号を記憶する領域を有することを特徴とする請求項１〜３のいずれか１項記載の半導体メモリ装置。
5. 前記不揮発性メモリ制御部は、初期化処理において、前記第２の不揮発性メモリにいずれかの論理アドレス範囲のアドレス管理情報が記憶されている場合に、前記第２の不揮発性メモリのアドレス管理情報領域のアドレス管理情報を書き換えないことを特徴とする請求項４記載の半導体メモリ装置。
6. 前記第２の不揮発性メモリは、強誘電体メモリ（ＦｅＲＡＭ）であることを特徴とする請求項１〜５のいずれか１項記載の半導体メモリ装置。
7. 前記第２の不揮発性メモリは、磁性記録式随時書き込み読み出しメモリ（ＭＲＡＭ）であることを特徴とする請求項１〜５記載の半導体メモリ装置。
8. 前記第２の不揮発性メモリは、オボニックユニファイドメモリ（ＯＵＭ）であることを特徴とする請求項１〜５のいずれか１項記載の半導体メモリ装置。
9. 前記第２の不揮発性メモリは、レジスタンスＲＡＭ（ＲＲＡＭ）であることを特徴とする請求項１〜５のいずれか１項記載の半導体メモリ装置。

Images