KR101121090B1

KR101121090B1 - 전원 안정화 회로, 전자 디바이스 및 시험 장치

Info

Publication number: KR101121090B1
Application number: KR1020107005033A
Authority: KR
Inventors: 쇼지 코지마
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-09-04
Filing date: 2008-08-19
Publication date: 2012-03-16
Also published as: US8247925B2; JPWO2009031405A1; TWI386651B; WO2009031405A1; KR20100050549A; TW200921112A; JP5351029B2; US20100194404A1

Abstract

전자 디바이스의 칩 내에 설치되어 전자 디바이스의 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로에 있어서, 동작 회로에 전원 전압을 공급하는 주전원 배선에서의 전원 전압의 변동 성분을 검출하고, 검출한 변동 성분을 증폭하여 출력하는 증폭기와, 증폭기의 출력단 및 주전원 배선의 사이에 설치되고, 증폭기의 출력에 따라, 주전원 배선에서의 전원 전압의 변동을 억제하는 전류를, 주전원 배선에 공급하는 안정화 커패시터를 포함하는 전원 안정화 회로를 제공한다.

Description

전원 안정화 회로, 전자 디바이스 및 시험 장치{POWER SOURCE STABILIZING CIRCUIT, ELECTRONIC DEVICE, AND TESTING DEVICE}

본 발명은, 전원 안정화 회로, 전자 디바이스 및 시험 장치에 관한 것이다. 본 출원은, 아래의 일본 출원에 관련한다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.

일본특허출원 2007-229463 출원일 2007년 9월 4일

반도체 회로 등의 전자 디바이스의 동작 회로에 공급되는 전원 전압을 안정화하는 기술로서, 전원 배선에 패스 커패시터를 접속하는 기술이 알려져 있다(예를 들면, 특허 문헌 1 참조). 일반적으로 패스 커패시터는, 전자 디바이스의 칩 밖에서, 전자 디바이스에 전원을 입력하는 전원 배선과 접지 전위의 사이에 설치된다.

그리고, 전자 디바이스의 소비 전류의 변동에 따른 전류를, 전원 입력 단자를 통해서 전자 디바이스에 공급하는 것으로, 전원 배선에 흐르는 전류의 변동을 억제한다. 이에 의해, 전류의 변동에 의한 전원 전압의 변동을 억제할 수 있다. 패스 커패시터의 용량으로서는, 수십 nF ~ 수 μF 정도가 일반적으로 이용된다.

일본특허공개평7-333249호공보

그러나, 전자 디바이스의 전원 입력 단자로부터 동작 회로까지의 배선에서도, 동작 회로의 소비 전류의 변동에 따라 전원 전압이 변동한다. 관계되는 전원 전압의 변동은, 전자 디바이스의 칩 밖에 설치한 패스 커패시터에서는, 보상할 수 없다.

이러한 문제에 대해서, 전자 디바이스의 칩 내에도, 같은 패스 커패시터를 설치하는 것이 고려된다. 전자 디바이스의 칩 내의 커패시터로서는, 트랜지스터의 게이트 용량을 이용하는 것이 고려된다. 그러나, 트랜지스터 1개의 게이트 용량은, 수 fF 정도이므로, 칩 내에 패스 커패시터를 설치하는 경우, 매우 많은 수의 소자를 형성해야 한다.

여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 전원 안정화 회로, 전자 디바이스 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 있어서는, 전자 디바이스의 칩 내에 설치되어 전자 디바이스의 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로에 있어서, 동작 회로에 전원 전압을 공급하는 주전원 배선에서의 전원 전압의 변동 성분을 검출하고, 검출한 변동 성분을 증폭하여 출력하는 증폭기와, 증폭기의 출력단 및 주전원 배선의 사이에 설치되고, 증폭기의 출력에 따라, 주전원 배선에서의 전원 전압의 변동을 억제하는 전류를, 주전원 배선에 공급하는 안정화 커패시터를 포함하는 전원 안정화 회로를 제공한다.

본 발명의 제2 형태에 있어서는, 동작 회로와, 동작 회로와 동일 칩 내에 설치되고 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로를 구비한 전자 디바이스에 있어서, 전원 안정화 회로는, 동작 회로에 전원 전압을 공급하는 주전원 배선에서의 전원 전압의 변동 성분을 검출하고, 검출한 변동 성분을 증폭하여 출력하는 증폭기와, 증폭기의 출력단 및 주전원 배선의 사이에 설치되고, 증폭기의 출력에 따라, 주전원 배선에서의 전원 전압의 변동을 억제하는 전류를, 주전원 배선에 공급하는 안정화 커패시터를 포함하는 전자 디바이스를 제공한다.

본 발명의 제3 형태에 있어서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 미리 정해진 시험 신호를 생성하여, 피시험 디바이스에 입력하는 신호 입력부와, 시험 신호에 따라 피시험 디바이스가 출력하는 피측정 신호에 기초하여, 피시험 디바이스의 양부를 판정하는 판정부를 포함하고, 신호 입력부는, 시험 신호를 생성하도록 동작하는 동작 회로와, 동작 회로와 동일 칩 내에 설치되고, 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로를 포함하고, 전원 안정화 회로는, 동작 회로에 전원 전압을 공급하는 주전원 배선에서의 전원 전압의 변동 성분을 검출하고, 검출한 변동 성분을 증폭하여 출력하는 증폭기와, 증폭기의 출력단 및 주전원 배선의 사이에 설치되고, 증폭기의 출력에 따라, 주전원 배선에서의 전원 전압의 변동을 억제하는 전류를, 주전원 배선에 공급하는 안정화 커패시터를 포함하는 시험 장치를 제공한다.

덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 본 발명의 하나의 실시 형태에 관한, 전자 디바이스(100)의 구성의 일례를 나타내는 도면이다.
도 2는 전자 디바이스(100)의 다른 구성례를 나타내는 도면이다.
도 3은 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다.
도 4는 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다.
도 5는 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다.
도 6은 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다.
도 7은 시험 장치(200)의 구성의 일례를 나타내는 도면이다.

이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.

도 1은, 본 발명의 하나의 실시 형태에 관한, 전자 디바이스(100)의 구성의 일례를 나타내는 도면이다. 전자 디바이스(100)는, 반도체 칩 등의 디바이스이어도 된다. 전자 디바이스(100)는, 동작 회로(10), 패키지(14), 전원 안정화 회로(20), 주전원 배선(12)(고압측 전원 배선(12-H), 저압측 전원 배선(12-L)), 및, 복수의 전원 단자(16)(16-1 ~ 16-4)를 구비한다.

패키지(14)는, 동작 회로(10), 전원 안정화 회로(20), 및 주전원 배선(12)을 격납한다. 예를 들면, 동작 회로(10), 전원 안정화 회로(20), 및 주전원 배선(12)은 반도체 기판에 형성되고, 패키지(14)는, 해당 반도체 기판을 덮도록 형성되는 수지, 세라믹 등이어도 된다. 또한, 패키지(14)의 표면에는, 전자 디바이스(100)의 칩 내외와의 사이에 전원 전력, 신호 등을 주고 받는 단자가 형성된다. 패키지(14)에는, 도 1에 도시되는 전원 단자(16) 외에, 동작 회로(10)와의 사이에 신호를 전송하는 신호 단자가 설치되어도 된다.

동작 회로(10)는, 주어지는 전원 전압 및 주어지는 신호에 따라 동작한다. 동작 회로(10)는, 예를 들면 메모리 회로, 디지털 회로, 아날로그 회로, 또는 이들의 조합이어도 된다. 주전원 배선(12)은, 전원 단자(16-3) 및 전원 단자(16-4)를 통해서 주어지는 전원 전압(VDD) 및 전원 전압(VSS)을, 동작 회로(10)에 공급한다.

전원 안정화 회로(20)는, 동작 회로(10)와 동일 칩 내에 설치되어, 동작 회로(10)에 공급되는 전원 전압을 안정화한다. 전원 안정화 회로(20)는, 동작 회로(10)의 근방에서, 주전원 배선(12)을 전송하는 전원 전압의 변동을 검출하고, 검출한 전원 전압의 변동에 따른 전류를 주전원 배선(12)에 공급하여도 된다.

전원 안정화 회로(20)는, AC 결합 커패시터(26), 증폭기(24), 및 안정화 커패시터(22)를 가진다. AC 결합 커패시터(26)는, 동작 회로(10)에 공급되는 전원 전압의 변동을 검출한다. 본 예의 AC 결합 커패시터(26)는, 일단이 동작 회로(10)의 근방의 고압측 전원 배선(12-H)에 접속되고, 타단이 증폭기(24)의 입력 단자에 접속된다. 이러한 구성에 의해, AC 결합 커패시터(26)는, 동작 회로(10)에 공급되는 전원 전압 가운데, 교류 성분(변동 성분)을 증폭기(24)에 입력할 수 있다.

증폭기(24)는, 동작 회로(10)에 전원 전압을 공급하는 주전원 배선(12)에서의 전원 전압의 변동 성분을 검출하고, 검출한 변동 성분을 증폭하여 출력한다. 본 예의 증폭기(24)는, AC 결합 커패시터(26)를 통해서, 전원 전압의 변동 성분을 검출한다. 또한, 본 예의 증폭기(24)는, 전원 전압의 변동 성분을, 소정의 증폭률로 반전 증폭하는 반전 증폭기이어도 된다.

또한, 증폭기(24)는, 전원 단자(16-1) 및 전원 단자(16-2)로부터, 주전원 배선(12)과는 다른 배선을 통해서 전원 전압(VDDH) 및 전원 전압(VSSL)을 수취한다. 전원 전압(VDDH) 및 전원 전압(VSSL)은, 전원 전압(VDD) 및 전원 전압(VSS)과는 다른 전원 계통으로부터 주어지는 것이 바람직하다. 또한, 전원 전압(VDDH) 및 전원 전압(VSSL)은, 동작 회로(10)에 입력되는 전원 전압(VDD) 및 전원 전압(VSS)의 변동 성분에 대해서, 증폭기(24)가 가져야 하는 증폭률을 곱한 정도의 전압값을 가져도 된다.

안정화 커패시터(22)는, 증폭기(24)의 출력단 및 주전원 배선(12)의 사이에 설치되고, 증폭기(24)의 출력에 따라, 주전원 배선(12)에서의 전원 전압의 변동을 억제하는 전류를, 주전원 배선(12)에 공급한다. 본 예의 안정화 커패시터(22)는, 고압측 전원 배선(12-H)에 접속된다. 증폭기(24)는, 동작 회로(10)에 공급되는 전원 전압의 변동 성분을 증폭하여 출력하므로, 동작 회로(10)로부터 전원 안정화 회로(20)를 보면, 안정화 커패시터(22)의 용량이, 증폭기(24)의 증폭률로 증폭된 것처럼 보인다.

본 예의 전원 안정화 회로(20)에 의하면, 비교적으로 작은 용량의 안정화 커패시터(22)를 이용하여, 동작 회로(10)에 공급되는 전원 전압의 변동을 보상할 수 있다. 이 때문에, 전자 디바이스(100)의 칩 내에, 전원 안정화 회로(20)를 용이하게 설치할 수 있어 칩 내에서 생기는 전원 전압의 변동을 보상할 수 있다.

또한, AC 결합 커패시터(26)의 용량은, 증폭기(24)의 입력 용량보다 큰 것이 바람직하다. 또한, AC 결합 커패시터(26)의 용량은, 안정화 커패시터(22)의 용량 보다 작아도 된다. 또한, 본 예에서는, 증폭기(24)의 전원 전압은, 동작 회로(10)와 다른 계통에서 주어지지만, 다른 예에서는, 증폭기(24)의 전원 전압은, 동작 회로(10)와 동일한 계통에서 주어져도 된다. 또한, 본 예에서는, AC 결합 커패시터(26)는, 고압측 전원 배선(12-H)에 접속되었지만, 다른 예에서는, 저압측 전원 배선(12-L)에 접속되어도 된다. 이 경우, 안정화 커패시터(22)도, 저압측 전원 배선(12-L)에 접속되어도 된다.

도 2는, 전자 디바이스(100)의 다른 구성례를 나타내는 도면이다. 본 예의 전자 디바이스(100)는, 도 1에 관련해 설명한 전자 디바이스(100)의 구성에 더하여, 바이패스 커패시터(18)를 더 구비한다. 바이패스 커패시터(18)는, 주전원 배선(12)과 소정의 전위와의 사이에 설치된다. 본 예에서는, 바이패스 커패시터(18)는, 고압측 전원 배선(12-H)과 저압측 전원 배선(12-L)의 사이에 설치된다. 바이패스 커패시터(18)는, 동작 회로(10)의 근방에 설치되는 것이 바람직하다.

바이패스 커패시터(18)는, 주전원 배선(12)에서의 전원 전압의 변동에 따른 전류를, 주전원 배선(12)에 공급한다. 바이패스 커패시터(18)는, 증폭기(24)보다 고속으로 전원 전압의 변동에 추종하는 것이 바람직하다. 증폭기(24)는, 트랜지스터 등으로 형성되므로, 트랜지스터 등의 동작은, 일정한 지연을 가진다. 트랜지스터의 동작이 지연하고 있는 동안은, 안정화 커패시터(22)는, 주전원 배선(12)에서의 전원 전압의 변동을 보상할 수 없는 경우가 있다. 바이패스 커패시터(18)는, 관계되는 트랜지스터의 동작이 지연하고 있는 동안의, 전원 전압의 변동을 보상한다.

보다 구체적으로는, 바이패스 커패시터(18)의 시정수는, 증폭기(24)의 시정수보다 작은 것이 바람직하다. 즉, 바이패스 커패시터(18)의 시정수가, 증폭기(24)의 시정수보다 작아지는 용량을 가지도록, 바이패스 커패시터(18)가 형성되는 것이 바람직하다. 이러한 구성에 의해, 보다 양호한 정밀도로 전원 전압의 변동을 보상할 수 있다.

도 3은, 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다. 본 예의 전원 안정화 회로(20)는, 증폭기(24) 및 안정화 커패시터(22)를 가진다. 안정화 커패시터(22)는, 도 1에 관련해 설명한 안정화 커패시터(22)와 동일하여도 된다. 또한, 본 예에서는, 증폭기(24)로서 차동 증폭기를 이용한다.

증폭기(24)의 일방의 입력 단자(본 예에서는 부(負) 입력 단자)는, 주전원 배선(12)(본 예에서는 고압측 전원 배선(12-H))에 접속되고, 타방의 입력 단자(본 예에서는 정(正) 입력 단자)에는, 소정의 기준 전위(Vref)가 입력된다. 증폭기(24)의 입력 단자는, 동작 회로(10)의 근방에서, 주전원 배선(12)에 접속되어도 된다. 또한, 패키지(14)에는, 기준 전위(Vref)를 외부로부터 수취하는 전원 단자(16-5)가 더 설치되어도 된다. 또한, 다른 예에서는, 전원 단자(16-3)가 수취하는 전원 전압(VDD)을, 기준 전위(Vref)로서 증폭기(24)에 입력하여도 된다.

이러한 구성에 의해도, 전자 디바이스(100)의 칩 내에서 생기는 전원 전압의 변동을 보상할 수 있다. 또한, 본 예의 전원 안정화 회로(20)에 의하면, AC 결합 커패시터(26)를 생략할 수 있다. 또한, 본 예의 전원 안정화 회로(20)는, 도 1 또는 도 2에 관련해 설명한 어느 전자 디바이스(100)에도 적용할 수 있다.

도 4는, 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다. 본 예의 전원 안정화 회로(20)는, 안정화 커패시터(22), 증폭기(24), 및 기준 전위 생성부(40)를 가진다. 본 예의 안정화 커패시터(22) 및 증폭기(24)는, 도 3에 관련해 설명한 안정화 커패시터(22) 및 증폭기(24)와 동일하여도 된다. 본 예에서는, 증폭기(24)로서 차동 증폭기를 이용한다.

기준 전위 생성부(40)는, 증폭기(24)에 공급하는 기준 전위(Vref)를 생성한다. 이 때문에, 본 예의 전자 디바이스(100)는, 도 3에 관련해 설명한 전원 단자(16-5)를 갖지 않아도 된다. 기준 전위 생성부(40)는, 저항(30) 및 커패시터(28)를 가진다.

저항(30)은, 증폭기(24)의 정 입력 단자와 고압측 전원 배선(12-H)의 사이에 설치된다. 또한, 커패시터(28)는, 증폭기(24)의 정 입력 단자와 저압측 전원 배선(12-L)의 사이에 설치된다. 이러한 구성에 의해, 고압측 전원 배선(12-H)을 전송하는 전원 전압(VDD)과 저압측 전원 배선(12-L)을 전송하는 전원 전압(VSS)의 사이의 전압 변동 성분을 제거한 기준 전위(Vref)를 생성할 수 있다.

이러한 구성에 의해도, 전자 디바이스(100)의 칩 내에서 생기는 전원 전압의 변동을 보상할 수 있다. 또한, 본 예의 전원 안정화 회로(20)에 의하면, 기준 전위(Vref)를 전자 디바이스(100)의 내부에서 생성하므로, 기준 전위(Vref)가 패키지(14)를 통과할 때의, 기준 전위(Vref)의 변동을 방지할 수 있다. 또한, 본 예의 전원 안정화 회로(20)는, 도 1 또는 도 2에 관련해 설명한 어느 전자 디바이스(100)에도 적용할 수 있다.

도 5는, 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다. 본 예의 전원 안정화 회로(20)는, 고압측 안정화 커패시터(22-H), 고압측 증폭기(24-H), 고압측 AC 결합 커패시터(26-H), 저압측 안정화 커패시터(22-L), 저압측 증폭기(24-L), 및 저압측 AC 결합 커패시터(26-L)를 가진다.

고압측 안정화 커패시터(22-H) 및 저압측 안정화 커패시터(22-L)는, 동일한 특성을 가져도 된다. 또한, 고압측 안정화 커패시터(22-H) 및 저압측 안정화 커패시터(22-L)는, 도 1에 관련해 설명한 안정화 커패시터(22)와 동일한 특성을 가져도 된다.

고압측 증폭기(24-H) 및 저압측 증폭기(24-L)는, 동일한 특성을 가져도 된다. 또한, 고압측 증폭기(24-H) 및 저압측 증폭기(24-L)는, 도 1에 관련해 설명한 증폭기(24)와 동일한 특성을 가져도 된다.

고압측 AC 결합 커패시터(26-H) 및 저압측 AC 결합 커패시터(26-L)는, 동일한 특성을 가져도 된다. 또한, 고압측 AC 결합 커패시터(26-H) 및 저압측 AC 결합 커패시터(26-L)는, 도 1에 관련해 설명한 AC 결합 커패시터(26)와 동일한 특성을 가져도 된다.

고압측 AC 결합 커패시터(26-H)는, 고압측 전원 배선(12-H)이 전송하는 전원 전압의 변동을 검출한다. 또한, 저압측 AC 결합 커패시터(26-L)는, 저압측 전원 배선(12-L)이 전송하는 전원 전압의 변동을 검출한다.

고압측 증폭기(24-H)는, 고압측 AC 결합 커패시터(26-H)를 통해서, 고압측 전원 배선(12-H)이 전송하는 전원 전압의 변동 성분을 검출한다. 저압측 증폭기(24-L)는, 저압측 AC 결합 커패시터(26-L)를 통해서, 저압측 전원 배선(12-L)이 전송하는 전원 전압의 변동 성분을 검출한다. 또한, 고압측 증폭기(24-H) 및 저압측 증폭기(24-L)는, 공통의 전원 단자(16-1) 및 전원 단자(16-2)로부터, 전원 전압(VDDH) 및 전원 전압(VSSL)을 수취하여도 된다.

고압측 안정화 커패시터(22-H)는, 고압측 증폭기(24-H)의 출력단 및 고압측 전원 배선(12-H)의 사이에 설치되고, 고압측 증폭기(24-H)의 출력에 따라, 고압측 전원 배선(12-H)에서의 전원 전압의 변동을 억제하는 전류를, 고압측 전원 배선(12-H)에 공급한다. 저압측 안정화 커패시터(22-L)는, 저압측 증폭기(24-L)의 출력단 및 저압측 전원 배선(12-L)의 사이에 설치되고, 저압측 증폭기(24-L)의 출력에 따라, 저압측 전원 배선(12-L)에서의 전원 전압의 변동을 억제하는 전류를, 저압측 전원 배선(12-L)에 공급한다.

이러한 구성에 의해, 고압측 전원 배선(12-H) 및 저압측 전원 배선(12-L)이 전송하는 각각의 전원 전압을 안정화시킬 수 있다. 또한, 본 예의 전원 안정화 회로(20)는, 도 1 또는 도 2에 관련해 설명한 어느 전자 디바이스(100)에도 적용할 수 있다. 또한, 전자 디바이스(100)는, 고압측 전원 배선(12-H)과 접지 전위의 사이, 및 저압측 전원 배선(12-L)과 접지 전위의 사이에, 각각 바이패스 커패시터(18)를 가져도 된다.

도 6은, 전원 안정화 회로(20)의 다른 구성례를 나타내는 도면이다. 본 예의 전원 안정화 회로(20)는, 고압측 안정화 커패시터(22-H), 저압측 안정화 커패시터(22-L), 및 증폭기(24)를 가진다. 본 예에서는, 증폭기(24)로서 도 3 또는 도 4에서 설명한 예와 같이, 차동 증폭기를 이용한다. 증폭기(24)에 공급하는 기준 전위(Vref)는, 도 3 또는 도 4에서 설명한 어느 방법으로 생성하여도 된다.

고압측 안정화 커패시터(22-H)는, 증폭기(24)의 정 출력단 또는 부 출력단의 일방(본 예에서는 정 출력단)과, 고압측 전원 배선(12-H)의 사이에 설치된다. 저압측 안정화 커패시터(22-L)는, 증폭기(24)의 정 출력단 또는 부 출력단의 타방(본 예에서는 부 출력단)과, 저압측 전원 배선(12-L)의 사이에 설치된다.

이러한 구성에 의해, 간이한 구성으로, 고압측 전원 배선(12-H) 및 저압측 전원 배선(12-L)이 전송하는 각각의 전원 전압을 안정화시킬 수 있다. 또한, 본 예의 전자 디바이스(100)는, 도 5에서 설명한 예와 같이, 바이패스 커패시터(18)를 가져도 된다.

도 7은, 시험 장치(200)의 구성의 일례를 나타내는 도면이다. 시험 장치(200)는, 반도체 회로 등의 피시험 디바이스(300)를 시험하는 장치로서, 신호 입력부(210) 및 판정부(220)를 구비한다.

신호 입력부(210)는, 미리 정해진 시험 신호를 생성하여, 피시험 디바이스(300)에 입력한다. 시험 신호는, 예를 들면 피시험 디바이스(300)의 논리 회로를 동작시킬 수 있도록, 소정의 논리 패턴을 가지는 신호이어도 된다. 또한, 시험 신호는, 예를 들면 피시험 디바이스(300)의 메모리의 어드레스를 지정하고, 피시험 디바이스(300)에 데이터를 기입하거나, 또는 피시험 디바이스(300)로부터 데이터를 독출하는 신호이어도 된다. 또한, 시험 신호는, 아날로그 신호이어도 된다.

신호 입력부(210)는, 도 1 내지 도 6에 관련해 설명한 어느 전자 디바이스(100)를 이용하여, 시험 신호를 생성하여도 된다. 예를 들면 신호 입력부(210)는, 전자 디바이스(100)의 동작 회로(10)로부터, 시험 신호를 출력하여도 된다. 상술한 바와 같이, 전자 디바이스(100)는, 동작 회로(10)에 공급되는 전원 전압을 안정화시킬 수 있으므로, 양호한 정밀도로 시험 신호를 생성할 수 있다.

판정부(220)는, 시험 신호에 따라 피시험 디바이스(300)가 출력하는 피측정 신호에 기초하여, 피시험 디바이스(300)의 양부를 판정한다. 예를 들면 판정부(220)는, 피측정 신호의 논리 패턴이, 미리 정해진 기대값 패턴과 일치하는지 여부에 기초하여, 피시험 디바이스(300)의 양부를 판정하여도 된다. 본 예의 시험 장치(200)에 의하면, 시험 신호를 양호한 정밀도로 생성할 수 있다. 이 때문에, 피시험 디바이스(300)를 양호한 정밀도로 시험할 수 있다.

이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.

청구의 범위, 명세서, 및 도면 내에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리에서 이용하는 것이 아닌 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 내의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」등을 이용해 설명하였다 하더라도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

10???동작 회로
12???주전원 배선
12-H???고압측 전원 배선
12-L???저압측 전원 배선
14???패키지
16???전원 단자
18???바이패스 커패시터
20???전원 안정화 회로
22???안정화 커패시터
22-H???고압측 안정화 커패시터
22-L???저압측 안정화 커패시터
24???증폭기
24-H???고압측 증폭기
24-L???저압측 증폭기
26???AC 결합 커패시터
26-H???고압측 AC 결합 커패시터
26-L???저압측 AC 결합 커패시터
28???커패시터
30???저항
40???기준 전위 생성부
100???전자 디바이스
200???시험 장치
210???신호 입력부
220???판정부
300???피시험 디바이스

Claims

전자 디바이스의 칩 내에 설치되어 상기 전자 디바이스의 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로에 있어서,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는,
상기 고압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 고압측 증폭기; 및
상기 저압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 저압측 증폭기;
를 포함하고,
상기 안정화 커패시터는,
상기 고압측 증폭기의 출력단 및 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 저압측 증폭기의 출력단 및 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
전원 안정화 회로.
제1항에 있어서,
상기 주전원 배선과 소정의 전위와의 사이에 설치되고, 상기 주전원 배선에서의 상기 전원 전압의 변동에 따른 전류를, 상기 주전원 배선에 공급하는 바이패스 커패시터;
를 더 포함하는,
전원 안정화 회로.
제2항에 있어서,
상기 바이패스 커패시터의 시정수는, 상기 증폭기의 시정수보다 작은,
전원 안정화 회로.
제1항에 있어서,
상기 증폭기의 입력 단자 및 상기 주전원 배선의 사이에 설치되고, 상기 전원 전압의 변동 성분을 상기 증폭기에 입력하는 AC 결합 커패시터;
를 더 포함하는,
전원 안정화 회로.
제4항에 있어서,
상기 증폭기는, 상기 AC 결합 커패시터로부터 입력되는 상기 전원 전압의 변동 성분을, 반전 증폭하여 출력하는 반전 증폭기인,
전원 안정화 회로.
제1항에 있어서,
상기 증폭기의 전원 전력은, 상기 주전원 배선과는 다른 배선을 통해서 상기 증폭기에 공급되는,
전원 안정화 회로.
동작 회로와, 상기 동작 회로와 동일 칩 내에 설치되고 상기 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로를 구비한 전자 디바이스에 있어서,
상기 전원 안정화 회로는,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는,
상기 고압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 고압측 증폭기; 및
상기 저압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 저압측 증폭기;
를 포함하고,
상기 안정화 커패시터는,
상기 고압측 증폭기의 출력단 및 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 저압측 증폭기의 출력단 및 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
전자 디바이스.
피시험 디바이스를 시험하는 시험 장치에 있어서,
미리 정해진 시험 신호를 생성하여, 상기 피시험 디바이스에 입력하는 신호 입력부; 및
상기 시험 신호에 따라 상기 피시험 디바이스가 출력하는 피측정 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
를 포함하고,
상기 신호 입력부는,
상기 시험 신호를 생성하도록 동작하는 동작 회로; 및
상기 동작 회로와 동일 칩 내에 설치되고, 상기 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로;
를 포함하고,
상기 전원 안정화 회로는,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는,
상기 고압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 고압측 증폭기; 및
상기 저압측 전원 배선에서의 상기 전원 전압의 변동 성분을 증폭하여 출력하는 저압측 증폭기;
를 포함하고,
상기 안정화 커패시터는,
상기 고압측 증폭기의 출력단 및 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 저압측 증폭기의 출력단 및 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
시험 장치.
전자 디바이스의 칩 내에 설치되어 상기 전자 디바이스의 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로에 있어서,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는 차동 증폭기이고, 일방의 입력 단자가 상기 고압측 전원 배선 또는 상기 저압측 전원 배선의 일방에 접속되고, 타방의 입력 단자에 소정의 기준 전위가 입력되고,
상기 안정화 커패시터는,
상기 증폭기의 정 출력단 또는 부 출력단의 일방과, 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 증폭기의 정 출력단 또는 부 출력단의 타방과, 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
전원 안정화 회로.
동작 회로와, 상기 동작 회로와 동일 칩 내에 설치되고 상기 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로를 구비한 전자 디바이스에 있어서,
상기 전원 안정화 회로는,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는 차동 증폭기이고, 일방의 입력 단자가 상기 고압측 전원 배선 또는 상기 저압측 전원 배선의 일방에 접속되고, 타방의 입력 단자에 소정의 기준 전위가 입력되고,
상기 안정화 커패시터는,
상기 증폭기의 정 출력단 또는 부 출력단의 일방과, 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 증폭기의 정 출력단 또는 부 출력단의 타방과, 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
전자 디바이스.
피시험 디바이스를 시험하는 시험 장치에 있어서,
미리 정해진 시험 신호를 생성하여, 상기 피시험 디바이스에 입력하는 신호 입력부; 및
상기 시험 신호에 따라 상기 피시험 디바이스가 출력하는 피측정 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
를 포함하고,
상기 신호 입력부는,
상기 시험 신호를 생성하도록 동작하는 동작 회로; 및
상기 동작 회로와 동일 칩 내에 설치되고, 상기 동작 회로에 공급되는 전원 전압을 안정화하는 전원 안정화 회로;
를 포함하고,
상기 전원 안정화 회로는,
상기 동작 회로에 상기 전원 전압을 공급하는 주전원 배선에서의 상기 전원 전압의 변동 성분을 검출하고, 검출한 상기 변동 성분을 증폭하여 출력하는 증폭기; 및
상기 증폭기의 출력단 및 상기 주전원 배선의 사이에 설치되고, 상기 증폭기의 출력에 따라, 상기 주전원 배선에서의 상기 전원 전압의 변동을 억제하는 전류를, 상기 주전원 배선에 공급하는 안정화 커패시터;
를 포함하고,
상기 주전원 배선은, 고압측 전원 배선 및 저압측 전원 배선을 포함하고,
상기 증폭기는 차동 증폭기이고, 일방의 입력 단자가 상기 고압측 전원 배선 또는 상기 저압측 전원 배선의 일방에 접속되고, 타방의 입력 단자에 소정의 기준 전위가 입력되고,
상기 안정화 커패시터는,
상기 증폭기의 정 출력단 또는 부 출력단의 일방과, 상기 고압측 전원 배선의 사이에 설치되는 고압측 안정화 커패시터; 및
상기 증폭기의 정 출력단 또는 부 출력단의 타방과, 상기 저압측 전원 배선의 사이에 설치되는 저압측 안정화 커패시터;
를 포함하는,
시험 장치.
삭제