JP4114871B2 - デジタル制御装置およびプログラム - Google Patents

デジタル制御装置およびプログラム Download PDF

Info

Publication number
JP4114871B2
JP4114871B2 JP2003575197A JP2003575197A JP4114871B2 JP 4114871 B2 JP4114871 B2 JP 4114871B2 JP 2003575197 A JP2003575197 A JP 2003575197A JP 2003575197 A JP2003575197 A JP 2003575197A JP 4114871 B2 JP4114871 B2 JP 4114871B2
Authority
JP
Japan
Prior art keywords
reference waveform
compensator
compensators
input
digital control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003575197A
Other languages
English (en)
Other versions
JPWO2003077046A1 (ja
Inventor
利次 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2003077046A1 publication Critical patent/JPWO2003077046A1/ja
Application granted granted Critical
Publication of JP4114871B2 publication Critical patent/JP4114871B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B21/00Systems involving sampling of the variable controlled
    • G05B21/02Systems involving sampling of the variable controlled electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は正弦波PWMインバータやコンバータの力率制御等のための正弦波追従デジタル制御装置等に関するものである。
【0002】
【従来の技術】
例えば、大容量電圧形インバータによる交流電動機のベクトル制御等における電圧形インバータの出力電圧波形は正弦波ではなく、PWM変調された矩形波である。従って、高調波によって波形ひずみによる問題が生じている。
【0003】
そこで、正弦波に追従するデジタル制御を行う装置が種々提案されている。かかる正弦波に追従するデジタル制御装置は、図5に示すシステム構成図を有する。つまり、当該デジタル制御装置は、補償器と制御対象とフィードバックゲイン(h)により構成される。この補償器は、制御対象の出力y[i]を基準波形y[i]に追従制御するために設けられる。
【0004】
そして、図5の補償器に、通常、良く用いられるのは、図6に示す積分器によるものである。しかし、当該積分器による補償を行っても、正弦波に追従制御できず、偏差が生じる。かかる図6の制御装置で、2次の制御対象を有限制定制御によりゲインを決定し、正弦波に追従しようとすると、図7のような結果が得られる。図7の2つの曲線の幅は、正弦波標準波形と図6の制御装置による制御結果の偏差を示している。図7の初期部分11のサンプル点を拡大したグラフを図8に示す。図8によれば、図6の制御装置では、偏差が生じてしまうことが明らかである。
【0005】
これに対して、内部原理モデルに基づいて、図9に示す繰り返し制御による補償器を設ける構成も存在する。しかし、この繰り返し制御による補償器によれば、1周期分に対応する次数による構成が必要となる。そのため、例えば、50Hzの正弦波をサンプル時間100μS(マイクロ秒)で制御するには200次の補償器が必要となる。なお、200次の「200」は、「(1/50)/0.0001」により算出される。なお、繰り返し制御については、「基礎ディジタル制御(コロナ社) P108」などに説明されている。
【0006】
【課題を解決するための手段】
本発明は、補償器と制御対象とフィードバックゲインを有する正弦波の追従デジタル制御装置であって、補償器の入力が基準値から制御量を減算した信号であり、制御対象の入力が補償器の出力からフィードバックゲインの出力を減算した信号であり、角周波数をω、サンプリング周期をT、z演算子をzとし、kとkを定数とすれば、補償器の伝達関数が、(kz+k)/(z―2zcosωT+1)である正弦波の追従デジタル制御装置により、2次の補償器を構成でき、当該2次の補償器により、簡単かつ高精度に正弦波の基準波形に追従制御することができる。
【0007】
【発明の実施の形態】
以下、実施の形態について図面を参照して説明する。
【0008】
図1は、本発明における制御装置の構成を示すブロック図である。
【0009】
制御装置11は、補償器111と制御対象112とフィードバックゲイン113を有する正弦波の追従デジタル制御装置である。
【0010】
本デジタル制御装置の基準値をy[i]とし、出力をy[i]とする。かかる場合の補償器111の入力は、基準値y[i]から出力y[i]を減算した値になる。制御対象112の入力は、補償器111の出力からフィードバックゲイン113の出力を減算した値になる。フィードバックゲイン113への入力は、制御対象112からの状態変数x[i]である。
【0011】
そして、補償器111の具体的な構成は、以下の通りである。補償器111は、第一遅延器1111、第二遅延器1112、第一乗算器1113、第二乗算器1114、第三乗算器1115を有する。
【0012】
ここで、第一遅延器1111、および第二遅延器1112は、入力を1サンプル周期T遅らせる。第一乗算器1113は入力を2cosωT倍する。2cosωTは、「2×(cos(ωT))」である。なお、ωは角周波数であり、Tはサンプリング周期である。第二乗算器1114は入力をk倍する。kは定数である。第三乗算器1115は入力をk倍する。kは定数である。
【0013】
そして、第一遅延器1111の入力は、制御対象の目標値(y[i])から制御量(y[i])を減算した値(e[i])に、第一乗算器113の出力を加算し、かつ第二遅延器1112の出力を減算した値である。第二遅延器1112、第一乗算器1113、および第三乗算器1115の入力は、第一遅延器1111の出力値である。第二乗算器1114の入力は、第二遅延器1112の出力値である。また、補償器111の出力は、第二乗算器1114の出力値と第三乗算器1115の出力値を加算した値になる。
【0014】
なお、定数k、kは、制御対象に基づいて決められる。定数k、kは、デッドビート制御や最適制御を用いて決定され得る。デッドビート制御や最適制御については、既存技術であるので説明を省略する。
【0015】
上記の制御装置11によれば、図2に示すような、正弦波への追従制御が可能である。つまり、図6に対応したグラフが図2である。図2によれば、初期部分11サンプル点のうち、4つ目のサンプル点で正弦波形との偏差が0になっている。
【0016】
以上、本実施の形態によれば、2次の補償器により、簡単、高速、かつ高精度に正弦波の基準波形に追従制御できる。
【0017】
なお、本実施の形態における図1の補償器の定数(k、k)は、一定の比を有すれば、上記図2における結果を生じ得る。また、補償器の第一乗算器の係数「2cosωT」とフィードバックゲイン「1」(図1では、そのまま信号をスルーしている。)の関係も、「2cosωT:1」の比であれば、具体的な値は問わない。
【0018】
以上より、図1における補償器の構成のみが、本実施の形態における効果を奏するわけではない。本実施の形態における効果を奏するためには、補償器の伝達関数が、以下の式であることが必要である。補償器の伝達関数が以下の場合に図2の結果が得られる。
【0019】
つまり、角周波数をω、サンプリング周期をT、z演算子をzとし、kとkを定数とすれば、補償器の伝達関数が、(kz+k)/(z―2zcosωT+1)であれば、上記の効果が得られる。なお、上記伝達関数を構成する「2zcosωT」は「2×z×(cos(ωT))」である。
【0020】
また、上記において、本実施の形態における正弦波追従デジタル制御装置の応用について述べなかったが、本実施の形態における正弦波追従デジタル制御装置は、正弦波PWMインバータやコンバータの力率制御等に利用できる。
【0021】
従って、本実施の形態における正弦波追従デジタル制御方法は、各種電子機器に応用可能である。電子機器とは、エアコン、洗濯機、冷蔵庫、インバータ駆動の車両(電車、自動車等)等である。つまり、本実施の形態における正弦波追従デジタル制御方法は、エアコン・洗濯機・冷蔵庫の電源制御や、インバータ駆動の車両(電車、自動車等)等に広く利用できる。
【0022】
また、本実施の形態における正弦波追従デジタル制御方法を組み合わせて制御を行えば、正弦波の組み合わせの基準波形に対して追従制御可能である。つまり、基準波形が複数の正弦波の合成により表現されるときには、それぞれの正弦波に対して、実施の形態で述べた補償器を構成し、並列に接続すれば良い。この並列回路と同じ伝達関数を他の回路表現にしても、上述した効果が得られる。
【0023】
以下、基準波形が複数の正弦波の合成により表現される場合の追従制御装置の例について具体的に説明する。以下は、三相の場合の基準波形であり、基準波形が「Asinωt+(A/6)×sin3ωt」であるとする。なお、「A」は定数であり、「ω」は角周波数であり、「t」は時間変数である。また、「Asinωt」は、「A×(sin(ωt))」のことである。「sin3ωt」は、「sin(3ωt)」のことである。
【0024】
この基準波形のうちの「Asinωt」に対応する補償器の伝達関数は、上述した通り「(kz+k)/(z―2zcosωT+1)」である。また、基準波形のうちの「(A/6)×sin3ωt」に対応する補償器の伝達関数は、「(kz+k)/(z−2zcos3ωT+1)」である。ここで、kとkは定数である。また、zはz演算子である。「2zcos3ωT+1」は、「(2z)×(cos(3ωT))+1」である。
【0025】
そして、かかる場合の制御装置の構成を示すブロック図を図3に示す。図3によれば、「(kz+k)/(z―2zcosωT+1)」の伝達関数を有する補償器と、「(kz+k)/(z−2zcos3ωT+1)」の伝達関数を有する補償器が並列に接続されている。
【0026】
上記を一般化すれば、以下のようになる。つまり、n個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御装置を考える。このデジタル制御装置は、n個の補償器を並列に接続し、n個の補償器の入力は基準値から制御量を減算した信号であり、制御対象の入力がn個の補償器の出力の和からフィードバックゲインの出力を減算した信号であり、z演算子をzとし、kとkを定数とすれば、基準波形を構成する任意の正弦波が「Asinkωt」(A、kは定数、ωは角周波数、tは時間変数)で表される場合、当該正弦波に対応する補償器の伝達関数が、(kz+k)/(z―2zcos kω T+1)である。これを図示したのが、図4である。ここで、上記伝達関数を構成する「2zcos kω T」は「2×z× cos (k×ω×T))」」である。なお、図3または図4に示すデジタル制御装置は、正弦波PWMインバータやコンバータの力率制御等に利用できる。従って、図3または図4に示すデジタル制御装置も、各種電子機器に応用可能である。電子機器とは、エアコン、洗濯機、冷蔵庫、インバータ駆動の車両(電車、自動車等)等である。つまり、図3または図4に示すデジタル制御装置およびデジタル制御方法は、エアコン・洗濯機・冷蔵庫の電源制御や、インバータ駆動の車両(電車、自動車等)等に広く利用できる。
【0027】
また、図4の制御装置において、n個の補償器が用いられている。しかし、補償器は1個以上であれば良い。つまり、図4のn個の補償器を任意に括り、全体として等価な伝達関数を有する1個以上の補償器に置き換えても良い。かかる場合、制御装置は以下の構成になる。制御装置は、補償器と制御対象とフィードバックゲインを有するn個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御装置であって、1個以上の補償器を具備し、1個以上の補償器全体の伝達関数が、図4のn個の補償器全体の伝達関数と等価であることを特徴とするデジタル制御装置である。
【0028】
また、本実施の形態において、正弦波または正弦波の組み合わせの基準波形に追従するデジタル制御装置について述べた。しかし、本実施の形態において述べたデジタル制御装置またはデジタル制御方法(図1または図3または図4に示すデジタル制御装置とデジタル制御方法)は、基準波形が正弦波と他の波形(正弦波でない)の組み合わせである場合も適用可能である。つまり、基準波形が正弦波と他の波形の組み合わせである場合に、正弦波にかかる部分の追従制御において、図1または図3または図4に示すデジタル制御装置とデジタル制御方法を利用するのである。そうすれば、簡単かつ高精度に基準波形に追従制御することができる。
【0029】
さらに、本実施の形態において説明したデジタル制御装置の動作は、ソフトウェアで実現しても良い。そして、当該ソフトウェアを、例えば、サーバ上に置いて、ソフトウェアダウンロードにより当該ソフトウェアを配布しても良い。さらにソフトウェアをCD−ROM等の記録媒体に記録して流布しても良い。具体的には、プログラムは、以下の構成をとり得る。当該プログラムは、補償器と制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、正弦波の追従デジタル制御方法を実行させるためのプログラムであって、補償器の入力が基準値から制御量を減算した信号であり、制御対象の入力が前記補償器の出力からフィードバックゲインの出力を減算した信号であり、角周波数をω、サンプリング周期をT、z演算子をzとし、kとkを定数とすれば、補償器の伝達関数が、(kz+k)/(z―2zcosωT+1)である正弦波の追従デジタル制御方法を実行させるためのプログラムである。
【0030】
また、プログラムは、以下の構成をとり得る。つまり、n個の補償器と制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、n個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御方法を実行させるためのプログラムであって、n個の補償器を並列に接続し、n個の補償器の入力が基準値から制御量を減算した信号であり、制御対象の入力がn個の補償器の出力の和から前記フィードバックゲインの出力を減算した信号であり、z演算子をzとし、kとkを定数とすれば、基準波形を構成する任意の正弦波が「Asinkωt」(A、kは定数、ωは角周波数、tは時間変数)で表される場合、当該正弦波に対応する補償器の伝達関数が、(kz+k)/(z―2zcos kω T+1)であるデジタル制御方法を実行させるためのプログラム。
【0031】
また、プログラムは、以下の構成をとり得る。つまり、補償器と制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、n個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御方法を実行させるためのプログラムであって、1個以上の補償器を具備し、1個以上の補償器全体の伝達関数が、図4のn個の補償器全体の伝達関数と等価であることを特徴とするデジタル制御方法を実行させるためのプログラム。
【発明の効果】
以上のように、本発明によれば、2次の補償器により、簡単かつ高精度に正弦波の基準波形に追従制御することができる。
【図面の簡単な説明】
【図1】 実施の形態における制御装置の構成を示すブロック図
【図2】 実施の形態における正弦波への追従制御を示すグラフ
【図3】 実施の形態における制御装置の構成を示すブロック図
【図4】 実施の形態における制御装置の構成を示すブロック図
【図5】 従来技術における制御装置の構成を示すブロック図
【図6】 従来技術における制御装置の構成を示すブロック図
【図7】 従来技術における正弦波への追従制御を示すグラフ
【図8】 従来技術における正弦波への追従制御を示すグラフの拡大図
【図9】 従来技術における制御装置の構成を示すブロック図
【符号の説明】
11 制御装置
111 補償器
112 制御対象
113 フィードバックゲイン
1111 第一遅延器
1112 第二遅延器
1113 第一乗算器
1114 第二乗算器
1115 第三乗算器

Claims (8)

  1. 補償器と電子機器の電源である制御対象とフィードバックゲインを有する基準波形である正弦波の追従デジタル制御装置であって、
    前記補償器の入力が、「Asinωt」(Aは定数、ωは基準波形の角周波数、tは時間変数)で表される基準波形の値である基準値から制御量を減算した信号であり、
    前記制御対象の入力が前記補償器の出力から前記フィードバックゲインの出力を減算した信号であり、
    「Asinωt」(Aは定数、ωは基準波形の角周波数、tは時間変数)で表される基準波形の角周波数をω、サンプリング周期をT、z演算子をzとし、kとkを定数とすれば、
    前記補償器の伝達関数が、(kz+k)/(z―2zcosωT+1)
    であるデジタル制御装置。
  2. 前記補償器は、入力を1サンプル周期T遅らせて出力する第一遅延器、入力を1サンプル周期T遅らせて出力する第二遅延器、入力を2cosωT倍する第一乗算器、入力をk倍する第二乗算器、および入力をk倍する第三乗算器を具備し、
    前記第一遅延器の入力は、制御対象の目標値から制御量を減算した信号に、前記第一乗算器の出力を加算し、かつ前記第二遅延器の出力を減算した信号であり、
    前記第二遅延器、前記第一乗算器、および第三乗算器の入力は、前記第一遅延器の出力の信号であり、
    前記第二乗算器の入力は、前記第二遅延器の出力の信号であり、
    前記補償器の出力は、第二乗算器の出力と第三乗算器の出力を加算した信号である請求項1記載のデジタル制御装置。
  3. n個の補償器と電子機器の電源である制御対象とフィードバックゲインを有するn個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御装置であって、
    n個の補償器を並列に接続し、
    前記n個の補償器の入力が、前記基準波形の値である基準値から制御量を減算した信号であり、
    前記制御対象の入力が前記n個の補償器の出力の和から前記フィードバックゲインの出力を減算した信号であり、
    z演算子をzとし、kとkを定数とすれば、
    前記基準波形を構成する任意の正弦波が「Asinkωt」(A、kは定数、ωは基準波形の角周波数、tは時間変数)で表される場合、当該正弦波に対応する補償器の伝達関数が、(kz+k)/(z―2zcoskωT+1)
    であるデジタル制御装置。
  4. 補償器と電子機器の電源である制御対象とフィードバックゲインを有するn個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御装置であって、
    1個以上の補償器を具備し、
    前記1個以上の補償器全体の伝達関数が、請求項3記載のn個の補償器全体の伝達関数と等価であることを特徴とするデジタル制御装置。
  5. 請求項1から請求項4いずれか記載のデジタル制御装置を組み込んだ電子機器。
  6. 補償器と電子機器の電源である制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、基準波形である正弦波の追従デジタル制御方法を実行させるためのプログラムであって、
    前記補償器の入力が、「Asinωt」(Aは定数、ωは基準波形の角周波数、tは時間変数)で表される基準波形の値である基準値から制御量を減算した信号であり、
    前記制御対象の入力が前記補償器の出力から前記フィードバックゲインの出力を減算した信号であり、
    「Asinωt」(Aは定数、ωは基準波形の角周波数、tは時間変数)で表される基準波形の角周波数をω、サンプリング周期をT、z演算子をzとし、kとkを定数とすれば、
    前記補償器の伝達関数が、(kz+k)/(z―2zcosωT+1)
    である正弦波の追従デジタル制御方法を実行させるためのプログラム。
  7. n個の補償器と電子機器の電源である制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、n個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御方法を実行させるためのプログラムであって、
    n個の補償器を並列に接続し、
    前記n個の補償器の入力が、前記基準波形の値である基準値から制御量を減算した信号であり、
    前記制御対象の入力が前記n個の補償器の出力の和から前記フィードバックゲインの出力を減算した信号であり、
    z演算子をzとし、kとkを定数とすれば、
    前記基準波形を構成する任意の正弦波が「Asinkωt」(A、kは定数、ωは基準波形の角周波数、tは時間変数)で表される場合、当該正弦波に対応する補償器の伝達関数が、(kz+k)/(z―2zcoskωT+1)
    であるデジタル制御方法を実行させるためのプログラム。
  8. 補償器と電子機器の電源である制御対象とフィードバックゲインを有するデジタル制御装置を実現するためのプログラムであり、かつ、コンピュータに、n個(nは2以上の整数)の正弦波の合成により構成される基準波形の追従デジタル制御方法を実行させるためのプログラムであって、
    1個以上の補償器を具備し、
    前記1個以上の補償器全体の伝達関数が、請求項7記載のn個の補償器全体の伝達関数と等価であることを特徴とするデジタル制御方法を実行させるためのプログラム。
JP2003575197A 2002-03-13 2003-03-05 デジタル制御装置およびプログラム Expired - Lifetime JP4114871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002067758 2002-03-13
JP2002067758 2002-03-13
PCT/JP2003/002599 WO2003077046A1 (fr) 2002-03-13 2003-03-05 Dispositif de commande numérique et programme associé

Publications (2)

Publication Number Publication Date
JPWO2003077046A1 JPWO2003077046A1 (ja) 2005-07-07
JP4114871B2 true JP4114871B2 (ja) 2008-07-09

Family

ID=27800290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003575197A Expired - Lifetime JP4114871B2 (ja) 2002-03-13 2003-03-05 デジタル制御装置およびプログラム

Country Status (4)

Country Link
US (1) US7231266B2 (ja)
JP (1) JP4114871B2 (ja)
AU (1) AU2003211716A1 (ja)
WO (1) WO2003077046A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166637B2 (ja) * 2003-07-10 2008-10-15 株式会社東芝 プロセス制御装置の調整方法及びその調整ツール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317242B1 (ja) * 1978-12-05 1988-04-13 Kenji Machida
US4646754A (en) * 1985-02-19 1987-03-03 Seale Joseph B Non-invasive determination of mechanical characteristics in the body
JPH0317703A (ja) * 1989-06-15 1991-01-25 Fanuc Ltd 速度依存型外乱推定オブザーバによるゼロイング方法
US5642461A (en) * 1994-11-14 1997-06-24 Seagate Technology, Inc. Economical wide range speed control system
JPH0982050A (ja) * 1995-09-11 1997-03-28 Toshiba Corp ディスク装置の制御装置
US5970033A (en) * 1997-09-12 1999-10-19 Olympus Optical Co., Ltd. Tracking control unit for optical disk drive capable of suppressing control residual derived from disturbance
JP3516598B2 (ja) * 1998-10-29 2004-04-05 パイオニア株式会社 トラックジャンプ装置
JP3621278B2 (ja) 1998-12-10 2005-02-16 三菱電機株式会社 サーボ制御装置
JP3206574B2 (ja) * 1998-12-17 2001-09-10 日本電気株式会社 信号推定装置及びプログラムを記憶した記憶媒体
US6590945B1 (en) * 1999-07-13 2003-07-08 Lucent Technologies Inc. Method and apparatus for frequency offset compensation
WO2001071291A1 (en) * 2000-03-23 2001-09-27 Invensys Systems, Inc. Correcting for two-phase flow in a digital flowmeter
AU2002246920A1 (en) * 2000-10-27 2002-08-06 Emerson Electric Co. Uninterruptible power supply
US6909496B2 (en) * 2001-12-25 2005-06-21 Anritsu Corporation Method and device for easily and rapidly measuring nonlinear refractive index of optical fiber
JP4076391B2 (ja) * 2002-07-30 2008-04-16 山洋電気株式会社 周期性信号制御装置及び周波数検出装置

Also Published As

Publication number Publication date
WO2003077046A1 (fr) 2003-09-18
JPWO2003077046A1 (ja) 2005-07-07
AU2003211716A1 (en) 2003-09-22
US20050228514A1 (en) 2005-10-13
US7231266B2 (en) 2007-06-12

Similar Documents

Publication Publication Date Title
JP4537461B2 (ja) Lclフィルタを備えるコンバータ回路の動作の方法及び装置
JP5054110B2 (ja) 変換器回路の動作方法及びこの方法を実行するための装置
US20120268052A1 (en) Motor control device and method of controlling the same
KR20190093887A (ko) 모터의 토크 보상 장치 및 방법
JP3233005B2 (ja) Pwm制御装置
JP4114871B2 (ja) デジタル制御装置およびプログラム
JP2000184731A (ja) 電力変換器
JP4788656B2 (ja) 動力試験システム
US6621252B2 (en) Control of single-phase power converter in D-Q rotating coordinates
Patel et al. Implementation of FFT algorithm using DSP TMS320F28335 for shunt active power filter
JP3112589B2 (ja) インバータ制御装置
KR101567714B1 (ko) 제로위상 저역필터를 이용한 역률 측정 장치 및 그 방법
Sung et al. Compensation technique for delay times of various feedback filters in a three-phase control system for synchronous machines
JP2644750B2 (ja) 電圧形インバータの制御方法
JP5629613B2 (ja) 自励式無効電力補償装置の制御装置
JP3676133B2 (ja) 電力系統の周波数特性同定方法
KR100214667B1 (ko) 유도전동기 구동 인버터의 속도제어장치
JPH0382393A (ja) 高調波補償装置の制御装置
JP3136827B2 (ja) 駆動制御装置
JP3104738B2 (ja) 搬送波pwm形振幅変調装置
JP3302161B2 (ja) モータ駆動システム
Mon-Nzongo et al. Design and Development of an Experimental Test-bench based on Multi-pulse and Multilevel Converters
JPS63171181A (ja) 交流電動機の検出遅れ補償装置
CN115968530A (zh) 使用自适应频率调制的载波的pwm逆变器中的emi降低
KR960001831Y1 (ko) 인버터 구동용 3상출력 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20041208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4114871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160425

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term