JP4113366B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4113366B2 JP4113366B2 JP2002048663A JP2002048663A JP4113366B2 JP 4113366 B2 JP4113366 B2 JP 4113366B2 JP 2002048663 A JP2002048663 A JP 2002048663A JP 2002048663 A JP2002048663 A JP 2002048663A JP 4113366 B2 JP4113366 B2 JP 4113366B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- crystal display
- display device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置は小型もしくは中型の携帯情報端末やノートパソコンの他に、大型かつ高精細のモニターにまで使用されている。さらにバックライトを使用しない反射型液晶表示装置の技術も開発されており、薄型、軽量および低消費電力化に優れている。
【0003】
反射型液晶表示装置には、後方に配設した基板の内面に対し凹凸形状の光反射層を形成した散乱反射型があるが、バックライトを用いないことで、周囲の光を有効に利用している。
【0004】
また、光反射層に代えて、半透過膜を形成し、バックライトを設け、反射モードや透過モードに使い分ける半透過型液晶表示装置も開発されている。
【0005】
この半透過型液晶表示装置によれば、太陽光、蛍光灯などの外部照明によって反射型の装置として用いたり、あるいはバックライトを内部照明として装着して透過型の装置として使用するが、双方の機能を併せ持たせるために、半透過膜を使用している(特開平8−292413号参照)。さらにアクティブマトリクス型半透過型液晶表示装置に同様な目的で半透過膜を使用することが提案されている(特開平7−318929号参照)。
【0006】
また、光透過用ホールを設けた反射膜により、光透過用ホールから光の一部を透過させ、反射膜にて光の一部を反射させることにより半透過型液晶表示装置を実現する構成も提案されている(特許第2878231号および特開2000-19563号参照)。
【0007】
【発明が解決しようとする課題】
しかしながら、ハーフミラーの半透過膜を使用すると、光の内部吸収が大きいため、反射光と透過光の光利用効率が低いという問題がある。
【0008】
また、特開2000-19563号に示すように、光透過用ホールを設けた反射膜によれば、液晶表示装置のスイッチング素子として通常用いられている薄膜トランジスタ(TFT)を用いたことで、ゲート側やソース信号と画素電極とを絶縁するため、隙間を設ける必要がある。
【0009】
そして、このような構成によれば、特開平11-101992号や特開2001-33754号に示す如く、ゲート配線またはソース配線上に絶縁膜を介して画素電極を形成する構造に比べ、開口率を上げることが困難であった。
【0010】
また、特開2000-19563号において、ゲート配線と反射率の高い層を同一材料にて形成することが提案されているが、このような条件を満たし、なおかつ信頼性を含めて安定な材料がどのようなものかは明記されていない。
【0011】
【課題を解決するための手段】
本発明に係る液晶表示装置は、透明基板と、該透明基板上に形成される複数のゲート配線と、該複数のゲート配線上に積層形成される絶縁膜と、該絶縁膜上に積層形成される下層画素電極および複数のソース配線と、前記下層画素電極および前記ソース配線上に積層形成される保護膜と、前記保護膜上に積層形成される上層画素電極とを有する第1基体と、透明基板と、該透明基板上に形成される対向電極とを有する第2基体と、前記第1基体と前記第2基体との間に介在する液晶と、を備え、前記上層画素電極は、平面視において前記ソース配線と前記ゲート配線に囲まれた部分に形成され、且つ、平面視において前記下層画素電極より前記ソース配線および前記ゲート配線の少なくとも一方側に延在している部位を有しており、前記上層画素電極と前記下層画素電極とは電気的に接続されており、前記下層画素電極は、その一部が前記ゲート配線上に位置していることを特徴としている。
【0013】
本液晶表示装置において前記下層画素電極の構成材料は、前記ソース配線の構成材料と同一であるのが好ましい。
【0014】
また、本構成の液晶表示装置において前記下層画素電極の構成材料はAlまたはAl合金であるのがより好ましい。
【0015】
更に、本構成の液晶表示装置において前記下層画素電極の構成材料はAlNdであり、そのNd成分の含有比率は2%以上5%以下であるのがより一層好ましい。
【0016】
本液晶表示装置において前記上層画素電極および前記下層画素電極は、Al、Al合金、Ag、またはAg合金からなるのが好ましい。
【0018】
本液晶表示装置において前記上層画素電極はAl、Al合金、Ag、またはAg合金からなり、前記下層画素電極はITOからなるのが好ましい。
【0021】
本構成の液晶表示装置において前記上層画素電極は光透過孔を有するのが好ましい。
【0022】
本構成の液晶表示装置において前記光透過孔の開口面積は、前記上層画素電極の20%以上70%以下であるのが好ましい。
【0023】
【発明の実施の形態】
(参考例1)
参考例1について図面に基づき、以下に説明する。図1は本例の液晶表示装置におけるアクティブマトリクス基板の要部平面図であり、図2は図1のA−A'断面図、図3は図1のB−B'断面図、図4は図1のC−C'断面図である。
【0024】
本例において、1はゲート配線、2はソース配線、3は上層画素電極、4は下層画素電極、5は薄膜トランジスタ、11は保護膜、12は液晶材料、13は対向電極、14、15はガラスまたはプラスチック等からなる透明基板である。
【0025】
透明基板15上には、複数のゲート配線1と複数のソース配線2が直交するように配置され、これらの配線に囲まれた部分が画素であり、これらの配線の交差部には薄膜トランジスタ5が設けられている。
【0026】
薄膜トランジスタ5は、ゲート配線1の上部に、ゲート絶縁膜8、半導体層9、n+−Si層10、ソース電極6、ドレイン電極7で構成される。
【0027】
ゲート配線1はTa、Al、Al合金(AlTa、AlNd)等の金属薄膜で形成される。ゲート絶縁膜8はTa2O3やSiNX等で形成される。半導体膜9はSiで形成される。ソース電極6、ドレイン電極7は、ITO、Al、Al合金(AlTa、AlNd)等の金属薄膜で形成される。
【0028】
図示していないが、以上のアクティブマトリクス基板上に配向膜を塗布し、この基板をITO等からなる透明電極と配向膜を形成した対向基板と貼り合わせ、2枚の基板間に液晶12を注入し、本例の液晶表示装置が構成される。
【0029】
この液晶表示装置では、図1に示すように、薄膜トランジスタ5のドレイン電極7には上層画素電極3が接続されており、この上層画素電極3の下層に絶縁膜を介して下層画素電極4が設けられて、画素電極が二層構造となっており、しかも、下層画素電極が上層画素電極に対して、ゲート配線側、ソース配線側に張り出して、すなわち延在して形成している。
【0030】
上層画素電極3は、前記光反射性金属材にて形成するが、たとえば、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成する。
【0031】
下層画素電極4も、前記光反射性金属材として、たとえば、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されている。
【0032】
ここで、ゲート配線1と下側画素電極4は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成することができる。
【0033】
しかしながら、半導体層9を形成する際の高温処理後にも、信頼性が高く、反射率が高い材料を選択する必要がある。
【0034】
本発明者は、ゲート配線1と下側画素電極4として考えられる材料と表1に示すような金属材や金属合金を用いて、それぞれの高温処理後の信頼性・反射率についての評価を行った。
【0035】
【表1】
【0036】
ここで、信頼性の評価基準は、○:信頼性に優れている、△:信頼性が少し悪い、×:信頼性が大変悪い、という場合である。
【0037】
反射率の評価基準は、◎:反射率が大変高い、○:反射率が高い、△:反射率が少し低い、×:反射率が大変低い、という場合である。
【0038】
この表から明らかなとおり、ゲート配線と下側画素電極を同一材料にしても信頼性と反射率を両立する材料として、Al合金が良く、好ましくはAlNd(Ndの含有比率:重量比率2%〜5%)が良いことが分かる。
【0039】
また、ソース配線2と上側画素電極3も同じレベルの層であるため、同一材料にすることにより一工程で同時に形成ができる。この層に関しては、Al、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等がよい。
【0040】
上層画素電極3と隣接するゲート配線1'との間で、液晶材料に印加する電圧を保持するための付加容量CSが、上層画素電極3と対向電極13との間で液晶容量CLC1が、下層画素電極4と対向電極13との間で液晶容量CLC2が、上層画素電極3と下層画素電極4との間の重なり容量Caがそれぞれ形成され、よって、画素の等価回路は図5に示すようになる。
【0041】
本例の場合には、上層画素電極3と下層画素電極4はゲート絶縁膜8を介して大きな面積で重なっているため、液晶容量CLC2に比べて、上層画素電極3と下層画素電極4との間の重なり容量Caの方が大変大きくなり、画素の等価回路は図6の等価回路と見なせる。そのため、下層画素電極4も上層画素電極3と同じ働きをすることになる。
【0042】
つぎに、下層画素電極4が上層画素電極3に対して、ゲート配線側、ソース配線側に張り出して形成されている構造について図2〜図4を用いて説明する。
【0043】
まず、A−A'断面図について図2を用いて説明する。
【0044】
画素電極はゲート絶縁膜8を介して上層画素電極3と下層画素電極4から構成され、下側画素電極4は上側画素電極3に比べて、ゲート配線側1に張り出して形成されている。
【0045】
上側画素電極3と隣接する上側画素電極3"は同じレベルの層であるため、所定の間隔をもって形成しなければならないが、隣接する上層画素電極3"と下側画素電極4はゲート絶縁膜8を介して配置されているため、隣接する上層画素電極3"と下側画素電極4の間隔を従来の間隔の1/4以下にすることができる。
【0046】
つぎに、B−B'断面図について図3を用いて説明する。
画素電極はゲート絶縁膜8を介して上層画素電極3と下層画素電極4から構成され、下側画素電極4は上側画素電極3に比べて、ソース配線側2、2'に張り出して形成されている。上層画素電極3とソース配線2、2'は同じレベルの層であるために、所定の間隔をもって形成しなければならないが、下層画素電極4とソース配線2、2'は異なるレベルの層であるために、ソース配線2、2'と下層画素電極4の間隔を従来の間隔の1/4以下にすることができる。
【0047】
つぎに、C−C'断面図について図4を用いて説明する。
上層画素電極3は、隣接するゲート配線1'より外側に張り出しているが、この隣接するゲート配線1'と上層画素電極3で付加容量CSを形成している。この場合は、隣接するゲート配線1'上にも画素電極を形成しているため、従来のように隣接するゲート配線と画素電極を所定の間隔をもって形成する必要はなくなり、画素の開口率が向上する。
【0048】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極全体が反射率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示として優位な液晶表示装置が実現される。
(参考例2)
参考例2について図面に基づき、以下に説明を行う。図1は本例の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図7は図1のA−A'断面図、図8は図1のB−B'断面図、図9は図1のC−C'断面図である。なお、画素以外の構成については、参考例1と同様である。
【0049】
この液晶表示装置では、図1に示すように、薄膜トランジスタ5のドレイン電極7には上層画素電極3が接続されており、この上層の下層に絶縁膜を介して下層画素電極4が設けられて、画素電極が二層構造となっており、しかも、下層画素電極が上層画素電極に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0050】
上層画素電極3は、透過率の高い材料であるITO等で形成されており、下層画素電極4は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されている。
【0051】
ここで、ゲート配線1と下側画素電極4は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成ができる。
【0052】
参考例1と同様に、ゲート配線と下側画素電極を同一材料にしても信頼性と反射率を両立する材料はAlNd(Nd:2%〜5%)がよい。
【0053】
また、ソース配線2と上側画素電極3も同じレベルの層であるため、同一材料にすることにより一工程で同時に形成ができる。この層に関しては、ITO等がよい。
【0054】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極全体が反射率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示が可能な液晶表示装置が実現される。
(参考例3)
参考例3について図面に基づき以下に説明を行う。図10は本例の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図11は図10のA−A'断面図、図12は図1のB−B'断面図、図13は図1のC−C'断面図である。なお、画素以外の構成については、参考例1と同様である。
【0055】
この液晶表示装置では、図10に示すように、薄膜トランジスタ5のドレイン電極7には上層画素電極3が接続されており、この上層の下層に絶縁膜を介して下層画素電極4が設けられて、画素電極が二層構造となっており、なおかつ下層画素電極が上層画素電極に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0056】
上層画素電極3は、透過率の高い材料であるITO等で形成されており、下層画素電極4は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されていて、なおかつ画素電極の面積の30%の大きさの光通過孔が開いている。
【0057】
ここで、ゲート配線1と下側画素電極4は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。また、参考例1と同様に、ゲート配線と下側画素電極を同一材料にしても信頼性と反射率を両立する材料はAlNd(Nd:2%〜5%)がよい。
【0058】
また、ソース配線2と上側画素電極3も同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。この層に関しては、ITO等が可能である。
【0059】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極の一部が反射率の高い層、残りの部分が透過率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示と透過型表示が可能な液晶表示装置が実現される。ここで、画素電極に占める透過孔の割合は20〜70%が好ましい。
(参考例4)
参考例4について図面に基づき以下に説明を行う。図14は本例の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図15は図14のA−A'断面図、図16は図1のB−B'断面図、図17は図1のC−C'断面図である。なお、画素以外の構成については、参考例1と同様である。
【0060】
この液晶表示装置では、図14に示すように、薄膜トランジスタ5のドレイン電極7には上層画素電極3が接続されており、この上層の下層に絶縁膜を介して下層画素電極4が設けられて、画素電極が二層構造となっており、なおかつ下層画素電極が上層画素電極に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0061】
上層画素電極3は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されていて、なおかつ画素電極の面積の30%の大きさの光通過孔が開いており、下層画素電極4は、透過率の高い材料であるITO等で形成されている。
【0062】
ここで、ソース配線2と上側画素電極3は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。この層に関しては、Al、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等がよい。
【0063】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極の一部が反射率の高い層、残りの部分が透過率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示と透過型表示が可能な液晶表示装置が実現される。ここで、画素電極に占める光透過孔の割合は20〜70%が好ましい。
(実施形態1)
本発明の実施形態1について図面に基づき以下に説明を行う。図18は本実施形態の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図19は図18のA−A'断面図、図20は図18のB−B'断面図、図21は図18のC−C'断面図である。
【0064】
図18〜図21において、1はゲート配線、2はソース配線、3は上層画素電極、4は下層画素電極、5は薄膜トランジスタ、11は保護膜、12は液晶材料、13は対向電極、14、15はガラスまたはプラスチック等からなる透明基板である。
【0065】
ガラスまたはプラスチック等からなる透明基板15上に、複数のゲート配線1と複数のソース配線2が直交するように配置され、これらの配線に囲まれた部分が画素であり、これらの配線の交差部には薄膜トランジスタ5が設けられている。
【0066】
薄膜トランジスタ5は、ゲート配線1の上部に、ゲート絶縁膜8、半導体層9、n+−Si層10、ソース電極6、ドレイン電極7で構成される。
【0067】
ゲート配線1はTa、Al、Al合金(AlTa、AlNd)等の金属薄膜で形成される。ゲート絶縁膜8はTa2O3やSiNX等で形成される。半導体膜9はSiで形成される。ソース電極6、ドレイン電極7は、ITO、Al、Al合金(AlTa、AlNd)等の金属薄膜で形成される。
【0068】
図示していないが、以上のアクティブマトリクス基板上に配向膜を塗布し、この基板をITO13等からなる透明電極と配向膜を形成した対向基板と貼り合わせ、2枚の基板間に液晶12を注入し本実施形態の液晶表示装置が構成される。
【0069】
この液晶表示装置では、図18に示すように、薄膜トランジスタ5のドレイン電極7には下層画素電極4が接続されており、この下層の上層に保護膜11を介して上層画素電極3が設けられて、画素電極が二層構造となっており、なおかつ上層画素電極3が下層画素電極4に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0070】
上層画素電極3は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されており、下層画素電極3も、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されている。
【0071】
ここで、ソース配線2と下側画素電極4も同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。この層に関しては、Al、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等がよい。
【0072】
なお、上層画素電極3と下層画素電極4は接続されているので、同電位であり、下層画素電極4も上層画素電極3と同じ働きをすることになる。
【0073】
つぎに、上層画素電極3が下層画素電極4に対して、ゲート配線側、ソース配線側に張り出して形成されている構造について図19〜図21を用いて説明する。
【0074】
まず、A−A'断面図について図19を用いて説明する。
画素電極は保護膜11を介して上層画素電極3と下層画素電極4から構成され、上側画素電極3は下側画素電極4に比べて、ゲート配線側1に張り出して形成されている。
【0075】
下側画素電極4と隣接する下側画素電極4"は同じレベルの層であるため、所定の間隔をもって形成しなければならないが、隣接する下層画素電極4"と上側画素電極3は保護膜11を介して配置されているため、隣接する下層画素電極4"と上側画素電極3の間隔を従来の間隔の1/4以下にすることができる。
【0076】
つぎに、B−B'断面図について図20を用いて説明する。
画素電極は保護膜11を介して上層画素電極3と下層画素電極4から構成され、上側画素電極3は下側画素電極4に比べて、ソース配線側2、2'に張り出して形成されている。下層画素電極4とソース配線2、2'は同じレベルの層であるために、所定の間隔をもって形成しなければならないが、上層画素電極3とソース配線2、2'は異なるレベルの層であるために、ソース配線2、2'と上層画素電極3の間隔を従来の間隔の1/4以下にすることができる。
【0077】
つぎに、C−C'断面図について図21を用いて説明する。下層画素電極4は、隣接するゲート配線1'より外側に張り出しているが、この隣接するゲート配線1'と下層画素電極4で付加容量CSを形成している。この場合は、隣接するゲート配線1'上にも画素電極を形成しているため、従来のように隣接するゲート配線と画素電極を所定の間隔をもって形成する必要はなくなり、画素の開口率が向上する。
【0078】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極全体が反射率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示が可能な液晶表示装置が実現される。
(参考例5)
参考例5について図面に基づき以下に説明を行う。
【0079】
図22は本例の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図23は図22のA−A'断面図、図24は図22のB−B'断面図、図25は図22のC−C'断面図である。なお、画素以外の構成については、実施形態1と同様である。
【0080】
この液晶表示装置では、図22に示すように、薄膜トランジスタ5のドレイン電極7には下層画素電極4が接続されており、この下層の上層に保護膜11を介して上層画素電極3が設けられて、画素電極が二層構造となっており、なおかつ上層画素電極が下層画素電極に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0081】
上層画素電極3は、透過率の高い材料であるITO等で形成されており、下層画素電極4は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成されていて、なおかつ画素電極の面積の30%の大きさの光通過孔が開いている。
【0082】
ここで、ソース配線2と下側画素電極4は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。
【0083】
この層に関しては、Al、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等が可能である。
【0084】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極の一部が反射率の高い層、残りの部分が透過率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示と透過型表示が可能な液晶表示装置が実現される。ここで、画素電極に占める透過孔の割合は20〜70%が好ましい。
(実施形態2)
本発明の実施形態2について図面に基づき以下に説明を行う。図26は本実施形態の液晶表示装置におけるアクティブマトリクス基板の一部分の平面図であり、図27は図26のA−A'断面図、図28は図26のB−B'断面図、図29は図26のC−C'断面図である。なお、画素以外の構成については、実施形態1と同様である。
【0085】
この液晶表示装置では、図26に示すように、薄膜トランジスタ5のドレイン電極7には下層画素電極4が接続されており、この下層の上層に保護膜11を介して上層画素電極3が設けられて、画素電極が二層構造となっており、なおかつ上層画素電極が下層画素電極に対して、ゲート配線側、ソース配線側に張り出して形成している。
【0086】
上層画素電極3は、反射率の高い材料であるAl、Al合金(AlNd、AlCMg)、Ag、Ag合金(AgPd、AgPdCu、AgCuAu)等で形成され、なおかつ画素電極の面積の30%の大きさの光通過孔が開いており、下層画素電極4は、透過率の高い材料であるITO等で形成されている。
【0087】
ここで、ソース配線2と下側画素電極4は同じレベルの層であるため、同一材料にすることにより一工程で同時に形成が可能である。この層に関しては、ITO等が可能である。
【0088】
以上により、上層画素電極と下層画素電極から構成される二層構造の画素電極の一部が反射率の高い層、残りの部分が透過率の高い層で構成され、また、実質的に画素電極の面積が拡大されるため、光利用効率の高い反射型表示と透過型表示が可能な液晶表示装置が実現される。ここで、画素電極に占める透過孔の割合は20〜70%が好ましい。
【0089】
【発明の効果】
以上のように、本発明の液晶表示装置によれば、二層構造の画素電極において、一方の電極をもう一方の電極に対して張り出すことにより、開口率を向上することができた。そして、二層の画素電極において、反射膜と透過膜を組み合わせることにより、光利用効率の高い反射型表示もしくは反射型表示と透過型表示ができる液晶表示装置が実現された。
【図面の簡単な説明】
【図1】参考例1の画素の拡大図である。
【図2】参考例1における図1のA−A'の断面図である。
【図3】参考例1における図1のB−B'の断面図である。
【図4】参考例1における図1のC−C'の断面図である。
【図5】参考例1における図1の回路図である。
【図6】図5の等価回路図である。
【図7】参考例2における図1のA−A'の断面図である。
【図8】参考例2における図1のB−B'の断面図である。
【図9】参考例2における図1のC−C'の断面図である。
【図10】参考例3の画素の拡大図である。
【図11】参考例3における図10のA−A'の断面図である。
【図12】参考例3における図10のB−B'の断面図である。
【図13】参考例3における図10のC−C'の断面図である。
【図14】参考例4の画素の拡大図である。
【図15】参考例4における図14のA−A'の断面図である。
【図16】参考例4における図14のB−B'の断面図である。
【図17】参考例4における図14のC−C'の断面図である。
【図18】実施形態1の画素の拡大図である。
【図19】実施形態1における図18のA−A'の断面図である。
【図20】実施形態1における図18のB−B'の断面図である。
【図21】実施形態1における図18のC−C'の断面図である。
【図22】参考例6の画素の拡大図である。
【図23】参考例6における図22のA−A'の断面図である。
【図24】参考例6における図22のB−B'の断面図である。
【図25】参考例6における図22のC−C'の断面図である。
【図26】実施形態2の画素の拡大図である。
【図27】実施形態2における図26のA−A'の断面図である。
【図28】実施形態2における図26のB−B'の断面図である。
【図29】実施形態2における図26のC−C'の断面図である。
【符号の説明】
1…ゲート配線
2…ソース配線
3…上層画素電極
4…下層画素電極
5…薄膜トランジスタ
6…ソース電極
7…ドレイン電極
8…ゲート絶縁膜
9…半導体層
10…n+−Si層
11…保護膜
12…液晶材料
13…対向電極
14、15…ガラスまたはプラスチック等からなる透明基板
Claims (8)
- 透明基板と、該透明基板上に形成される複数のゲート配線と、該複数のゲート配線上に積層形成される絶縁膜と、該絶縁膜上に積層形成される下層画素電極および複数のソース配線と、前記下層画素電極および前記ソース配線上に積層形成される保護膜と、前記保護膜上に積層形成される上層画素電極とを有する第1基体と、
透明基板と、該透明基板上に形成される対向電極とを有する第2基体と、
前記第1基体と前記第2基体との間に介在する液晶と、を備え、
前記上層画素電極は、平面視において前記ソース配線と前記ゲート配線に囲まれた部分に形成され、且つ、平面視において前記下層画素電極より前記ソース配線および前記ゲート配線の少なくとも一方側に延在している部位を有しており、
前記上層画素電極と前記下層画素電極とは電気的に接続されており、
前記下層画素電極は、その一部が前記ゲート配線上に位置していることを特徴とする、液晶表示装置。 - 前記下層画素電極の構成材料は、前記ソース配線の構成材料と同一であることを特徴とする、請求項1に記載の液晶表示装置。
- 前記下層画素電極の構成材料はAlまたはAl合金であることを特徴とする、請求項2に記載の液晶表示装置。
- 前記下層画素電極の構成材料はAlNdであり、そのNd成分の含有比率は2%以上5%以下であることを特徴とする、請求項3に記載の液晶表示装置。
- 前記上層画素電極および前記下層画素電極はAl、Al合金、Ag、またはAg合金からなることを特徴とする、請求項1から4のいずれかに記載の液晶表示装置。
- 前記上層画素電極はAl、Al合金、Ag、またはAg合金からなり、前記下層画素電極はITOからなることを特徴とする、請求項1から5のいずれか一つに記載の液晶表示装置。
- 前記上層画素電極は光透過孔を有することを特徴とする、請求項6に記載の液晶表示装置。
- 前記光透過孔の開口面積は、前記上層画素電極の20%以上70%以下であることを特徴とする、請求項7に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048663A JP4113366B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048663A JP4113366B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶表示装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007044514A Division JP4658979B2 (ja) | 2007-02-23 | 2007-02-23 | 液晶表示装置 |
JP2007044513A Division JP2007140565A (ja) | 2007-02-23 | 2007-02-23 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003248233A JP2003248233A (ja) | 2003-09-05 |
JP4113366B2 true JP4113366B2 (ja) | 2008-07-09 |
Family
ID=28661397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048663A Expired - Fee Related JP4113366B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113366B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661060B2 (ja) * | 2004-03-05 | 2011-03-30 | カシオ計算機株式会社 | トランジスタアレイ基板及び液晶ディスプレイパネル |
US9305496B2 (en) | 2010-07-01 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric field driving display device |
CN102645804B (zh) * | 2011-12-12 | 2015-12-02 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法和显示装置 |
-
2002
- 2002-02-25 JP JP2002048663A patent/JP4113366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003248233A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4209636B2 (ja) | 液晶表示装置 | |
TWI357529B (en) | Liquid crystal display device | |
JP4278834B2 (ja) | 液晶表示装置とその製造方法 | |
JP4403633B2 (ja) | 液晶表示装置、及びその製造方法 | |
KR100312327B1 (ko) | 반사투과형 액정 표시장치 | |
JP4943454B2 (ja) | 液晶表示装置 | |
KR20060100872A (ko) | 반투과 액정 표시 장치 패널 및 그 제조 방법 | |
JP5236812B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス型表示装置 | |
KR100628257B1 (ko) | 반사형 및 반투과형 lcd의 구조 | |
JP2000122093A (ja) | 反射型液晶表示装置 | |
JP4962478B2 (ja) | 液晶表示装置 | |
JP2000122094A (ja) | 反射型液晶表示装置 | |
KR100613438B1 (ko) | 반사투과형 액정 표시장치 및 그의 제조방법 | |
JP4764871B2 (ja) | 半透過型液晶表示パネル及びその製造方法 | |
JP4113366B2 (ja) | 液晶表示装置 | |
TW512252B (en) | Liquid crystal display device and electronic equipment using the same | |
JP2009036800A (ja) | 半透過型液晶表示パネル及び電子機器 | |
JP4107047B2 (ja) | 半透過型液晶表示装置 | |
JP4658979B2 (ja) | 液晶表示装置 | |
JP2007148239A (ja) | 液晶表示装置 | |
JP2007140565A (ja) | 液晶表示装置 | |
US7023511B1 (en) | Transflective liquid crystal display device | |
JP2000250056A (ja) | 液晶表示装置および電子機器 | |
JP2004109797A (ja) | 半透過型液晶表示装置 | |
JP2000105391A (ja) | 液晶表示装置、及び、これを用いた受像装置と情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |