JP4111801B2 - 半導体装置の故障位置特定方法 - Google Patents
半導体装置の故障位置特定方法 Download PDFInfo
- Publication number
- JP4111801B2 JP4111801B2 JP2002323643A JP2002323643A JP4111801B2 JP 4111801 B2 JP4111801 B2 JP 4111801B2 JP 2002323643 A JP2002323643 A JP 2002323643A JP 2002323643 A JP2002323643 A JP 2002323643A JP 4111801 B2 JP4111801 B2 JP 4111801B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- scan chain
- data
- chain
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、スキャンチェーンを備える半導体装置のスキャンチェーンにおける故障位置の特定方法に関するものである。
【0002】
【従来の技術】
図2は、従来の半導体装置の一例の構成概略図である。
同図に示す半導体装置30は、共通のスキャンイネーブル信号によって制御される3本のスキャンチェーン12a、12b、12cを備えている。スキャンチェーン12aを代表例として説明すると、スキャンチェーン12aは、チェーン状に接続された4段のスキャンセル14a、14b、14c、14dを備えている。また、各々のスキャンセル14a、14b、14c、14dは、マルチプレクサ16とフリップフロップ18により構成されている。
【0003】
各々のスキャンセル14a、14b、14c、14dにおいて、マルチプレクサ16の入力端子0には内部回路(logic)20aの出力信号がそれぞれ入力されている。初段のスキャンセル14aのマルチプレクサ16の入力端子1にはスキャンイン1が入力され、2段目〜4段目のスキャンセル14b、14c、14dのマルチプレクサ16の入力端子1には、前段のスキャンセル14a、14b,14cのフリップフロップ18の出力信号が入力されている。
【0004】
また、スキャンチェーン12a、12b、12cの全てのスキャンセル14a、14b、14c、14dのマルチプレクサ16の選択入力端子にはスキャンイネーブル信号が共通に入力されている。マルチプレクサ16の出力信号は、各々対応するフリップフロップ18のデータ入力端子に入力され、4段目のスキャンセル14dのフリップフロップ18の出力信号はスキャンアウト1として出力されている。
【0005】
なお、スキャンチェーン12b、12cについても、スキャンチェーン12aにおけるスキャンイン1、スキャンアウト1および内部回路20aが、それぞれスキャンチェーン12b、12cにおいては、スキャンイン2,3、スキャンアウト2,3および内部回路20b、20cとなることを除いて同じ構成である。
【0006】
図2に示す半導体装置30では、スキャンチェーン12bにおいて、初段のスキャンセル14aのフリップフロップ18の出力信号が断線し、2段目のスキャンセル14bのマルチプレクサ16の入力端子1が電源にショートされた故障(スタックアット1故障)がある場合を例に挙げて説明する。
【0007】
半導体装置30において、スキャンイネーブル信号をイネーブル状態とし、例えばスキャンイン1からデータをシフト入力してスキャンアウト1からシフト出力する。これにより、スキャンイン1から入力したデータと4段シフトした後にスキャンアウト1から出力されるデータが一致すれば、スキャンチェーン12aには故障がないと判断することができる。また、不一致があれば、スキャンチェーン12aのどこかに故障があると判断することができる。
【0008】
例えば、スキャンチェーン12bのスキャンイン2から‘0011’というデータをシフト入力したとしても、4段シフトした後にスキャンアウト2からシフト出力されるデータは、‘1111’となるので、入力したデータと出力されるデータとの間に不一致が生じる。
【0009】
また、スキャンチェーン12cについても同様にして、故障の有無を検出することができる。
【0010】
しかし、従来の半導体装置30では、スキャンチェーンにおける故障の有無は判断できるが、スキャンチェーンのどこに故障があるのかまでは特定することができないという問題があった。
【0011】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、スキャンチェーンにおける故障の有無だけではなく、その故障位置を正確に特定することができる半導体装置の故障位置特定方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は、それぞれ独立に設けられたスキャンイネーブル信号によって制御される前段および後段のスキャンチェーンを備える半導体装置において、
前記前段のスキャンチェーンのスキャンイネーブル信号をイネーブル状態、かつ前記後段のスキャンチェーンのスキャンイネーブル信号をディスエーブル状態にし、前記前段のスキャンチェーンのスキャンインからデータをシフト入力して当該前段のスキャンチェーンにデータを設定し、前記後段のスキャンチェーンにはデータを設定せず、
この前段のスキャンチェーンから出力されるデータによって動作した内部回路から出力されるデータを前記後段のスキャンチェーンに保持し、
前記後段のスキャンチェーンのスキャンイネーブル信号をイネーブル状態にして、当該後段のスキャンチェーンに保持したデータをスキャンアウトからシフト出力することを特徴とする半導体装置の故障位置特定方法を提供するものである。
【0013】
ここで、前記後段のスキャンチェーンから出力される信号が前記内部回路にフィードバックされることが好ましい。
【0014】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置の故障位置特定方法を詳細に説明する。
【0015】
図1は、本発明に係る半導体装置の一実施形態の構成概略図である。
同図に示す半導体装置10は、それぞれ独立に設けられたスキャンイネーブル信号1,2,3によって制御される3本のスキャンチェーン12a、12b、12cを備えている。図中右端にスキャンチェーン12aが配置され、中央にスキャンチェーン12bが配置され、左端にスキャンチェーン12cが配置されている。
【0016】
スキャンチェーン12aを代表例として説明すると、スキャンチェーン12aは、チェーン状に接続された4段のスキャンセル14a、14b、14c、14dを備えている。図中最上部に初段のスキャンセル14aが配置され、以下順に下側へ向かってスキャンセル14b、14c、14dが配置されている。また、各々のスキャンセル14a、14b、14c、14dは、マルチプレクサ16とフリップフロップ18により構成されている。
【0017】
各々のスキャンセル14a、14b、14c、14dにおいて、マルチプレクサ16の入力端子0には内部回路(logic)20aの出力信号がそれぞれ入力されている。初段のスキャンセル14aのマルチプレクサ16の入力端子1にはスキャンイン1が入力され、2段目〜4段目のスキャンセル14b、14c、14dのマルチプレクサ16の入力端子1には、前段のスキャンセル14a、14b,14cのフリップフロップ18の出力信号が入力されている。
【0018】
また、全てのスキャンセル14a、14b、14c、14dのマルチプレクサ16の選択入力端子にはスキャンイネーブル信号1が共通に入力され、マルチプレクサ16の出力信号は、各々対応するフリップフロップ18のデータ入力端子に入力されている。また、4段目のスキャンセル14dのフリップフロップ18の出力信号はスキャンアウト1として出力されている。
【0019】
なお、スキャンチェーン12b、12cについても、スキャンチェーン12aにおけるスキャンイン1、スキャンアウト1、スキャンイネーブル信号1および内部回路20aが、それぞれスキャンチェーン12b、12cにおいては、スキャンイン2,3、スキャンアウト2,3、スキャンイネーブル信号2,3および内部回路20b、20cとなることを除いて同じ構成である。
【0020】
本実施形態の半導体装置10では、スキャンチェーン12bにおいて、初段のスキャンセル14aのフリップフロップ18の出力信号が断線し、2段目のスキャンセル14bのマルチプレクサ16の入力端子1が電源にショートされた故障(スタックアット1故障)がある場合を例に挙げて説明する。
【0021】
半導体装置10において、スキャンチェーン12aのスキャンイネーブル信号1をイネーブル状態とし、スキャンイン1からデータをシフト入力してスキャンアウト1からシフト出力する。これにより、スキャンイン1から入力したデータと4段シフトした後にスキャンアウト1から出力されるデータが一致すれば、スキャンチェーン12aには故障がないと判断することができる。また、不一致があれば、スキャンチェーン12aのどこかに故障があると判断することができる。
【0022】
また、スキャンチェーン12b、12cについても同様にして、故障の有無を検出することができる。
【0023】
本実施形態では、スキャンチェーン12bのスキャンセル14aとスキャンセル14bとの間の接続に故障があるため、この時点ではスキャンチェーン12bに故障があるということだけが分かる。例えば、スキャンチェーン12bのスキャンイン2から‘0011’というデータをシフト入力したとしても、4段シフトした後にスキャンアウト2からシフト出力されるデータは、‘1111’となり、入力したデータと出力されるデータとの間に不一致が生じる。
【0024】
次に、スキャンチェーン12bの故障個所を特定するために、スキャンチェーン12cのスキャンイネーブル信号3をイネーブル状態、かつスキャンチェーン12bのスキャンイネーブル信号2をディスエーブル状態とし、スキャンチェーン12cのスキャンイン3からデータをシフト入力して、スキャンチェーン12cにデータを設定する。この時、スキャンチェーン12bにおける設定データは不定となる。
【0025】
続いて、前段のスキャンチェーン12cから出力されるデータによって動作した内部回路20bから出力されるデータを後段のスキャンチェーン12bに保持(キャプチャー)する。その後、スキャンチェーン12bのスキャンイネーブル信号2をイネーブル状態とし、スキャンチェーン12bに保持されているデータをスキャンアウト2からシフト出力する。
【0026】
これにより、2段目〜4段目のスキャンセル14b、14c、14dから出力されるデータは、その出力期待値と一致する。これに対し、初段のスキャンセル14aから出力されるデータは、その出力期待値に関係なく‘1’となるため、スキャンセル14aの出力信号自身もしくはスキャンセル14aとスキャンセル14bとの間の接続に故障があると判断することができる。すなわち、故障個所を特定することができる。
【0027】
図1に示す半導体装置10では、説明を容易にするために図示を省略しているが、実際の半導体装置では、例えばスキャンチェーン12bから出力される信号が内部回路20bにフィードバックされる場合がある。
【0028】
図2に示す従来の半導体装置30では、スキャンイネーブル信号が3つのスキャンチェーン12a、12b、12cの間で共通に接続されているため、スキャンチェーン12cのスキャンイン3からデータをシフト入力してスキャンチェーン12cにデータを設定する時同時に、スキャンチェーン12bのスキャンイン2からもデータがシフト入力され、スキャンチェーン12bにもデータが設定される。
【0029】
この場合、例えば‘0011’というデータをスキャンチェーン12bに設定しようとしても実際には‘1111’というデータが設定されてしまう。また、テストパターンの自動生成ツールは、スキャンチェーン12bに‘0011’というデータが設定されているものとしてテストパターンを自動生成する。このため、内部回路20bから出力されるデータをスキャンチェーン12bに保持し、これをスキャンアウト2からシフト出力すると、故障個所とは関係のない3段目および4段目のスキャンセル14c、14dから出力されるデータも、その出力期待値と不一致が生じる。
【0030】
従って、従来の半導体装置30では、故障個所を正確に特定できないばかりか、故障個所とは関係のない個所に故障があると誤って判断してしまう恐れがある。
【0031】
これに対し、本実施形態の半導体装置10では、スキャンチェーン12cのスキャンイン3からデータをシフト入力してスキャンチェーン12cにデータを設定する場合、スキャンチェーン12bのスキャンイネーブル信号2をディスエーブル状態にするため、スキャンチェーン12bにはデータが設定されず、その出力信号は不定となる。
【0032】
従って、テストパターンの自動生成ツールは、スキャンチェーン12bの出力信号が不定であるものとして、その出力期待値が不定であるテストパターンを作成するため、3段目および4段目のスキャンセル14c、14dから出力されるデータが、その出力期待値と不一致することはない。
【0033】
また、内部回路20bから出力されるデータをスキャンチェーン12bに保持し、スキャンアウト2からスキャンチェーン12bに保持されたデータをシフト出力した場合、その出力期待値と一致するデータ出力を得ることができる。また、スキャンチェーン12bのスキャンセル14aから出力されるデータは、その出力期待値に関係なく常に‘1’になるため、スキャンセル14aの出力もしくはスキャンセル14aとスキャンセル14bとの間の接続に故障があると判断することができる。
【0034】
なお、スキャンチェーン12bから出力されるデータが不定の場合、この不定のデータがフィードバックされる内部回路20bから出力されるデータが不定になる場合もあり得る。しかし、例えばANDゲートの場合は、一方の入力信号が不定であっても他方の入力が‘0’であれば、その出力信号は‘0’に確定する。また、ORゲートの場合は一方の入力信号が‘1’であれば、その出力信号は‘1’に確定する。
【0035】
また、テストパターンの自動生成ツールは、故障検出率を上げるために、内部回路20bから出力されるデータが‘1’および‘0’の両方の状態が出現するようにテストパターンを自動生成する。したがって、スキャンチェーン12bの出力信号が内部回路20bにフィードバックされるような回路構成の場合に、スキャンチェーン12bの出力信号を不定の状態にしたとしても何ら問題はなく、正しくテストを行って故障個所を正確に特定することが可能である。
【0036】
なお、スキャンチェーンは2つ以上いくつ備えられていてもよい。また、スキャンセルの段数も何段でもよいし、それぞれのスキャンチェーンはスキャンセルの段数が異なっていてもよい。また、スキャンイネーブル信号は、半導体装置の外部ピンから直接入力してもよいし、あるいは半導体装置の内部レジスタ等から供給してもよく、それぞれのスキャンチェーンを独立に制御可能に構成されていれば何ら制限はない。
【0037】
また、上記実施形態では、スタックアット1故障がある場合を想定し、その故障個所を特定する例を挙げて説明したが、本発明では、スタックアット0故障も同様にその故障個所を特定可能である。また、故障の発生個所も何ら制限的ではなく、スキャンチェーンのどこに故障があっても、その故障個所を正確に特定することができる。
【0038】
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置の故障位置特定方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【0039】
【発明の効果】
以上詳細に説明した様に、本発明によれば、スキャンチェーン毎にスキャンイネーブル信号を設け、それぞれのスキャンチェーンを個別に制御可能にするという簡単な回路変更を行うだけで、スキャンチェーンにおける故障の有無はもちろん、その故障個所も正確に特定することができるという効果がある。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の一実施形態の構成概略図である。
【図2】 従来の半導体装置の一例の構成概略図である。
【符号の説明】
10,30 半導体装置
12a、12b、12c スキャンチェーン
14a、14b、14c、14d スキャンセル
16 マルチプレクサ
18 フリップフロップ
20a、20b、20c 内部回路
Claims (2)
- それぞれ独立に設けられたスキャンイネーブル信号によって制御される前段および後段のスキャンチェーンを備える半導体装置において、
前記前段のスキャンチェーンのスキャンイネーブル信号をイネーブル状態、かつ前記後段のスキャンチェーンのスキャンイネーブル信号をディスエーブル状態にし、前記前段のスキャンチェーンのスキャンインからデータをシフト入力して当該前段のスキャンチェーンにデータを設定し、前記後段のスキャンチェーンにはデータを設定せず、
この前段のスキャンチェーンから出力されるデータによって動作した内部回路から出力されるデータを前記後段のスキャンチェーンに保持し、
前記後段のスキャンチェーンのスキャンイネーブル信号をイネーブル状態にして、当該後段のスキャンチェーンに保持したデータをスキャンアウトからシフト出力することを特徴とする半導体装置の故障位置特定方法。 - 前記後段のスキャンチェーンから出力される信号が前記内部回路にフィードバックされることを特徴とする請求項1記載の半導体装置の故障位置特定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323643A JP4111801B2 (ja) | 2002-11-07 | 2002-11-07 | 半導体装置の故障位置特定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323643A JP4111801B2 (ja) | 2002-11-07 | 2002-11-07 | 半導体装置の故障位置特定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004157029A JP2004157029A (ja) | 2004-06-03 |
JP4111801B2 true JP4111801B2 (ja) | 2008-07-02 |
Family
ID=32803455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323643A Expired - Fee Related JP4111801B2 (ja) | 2002-11-07 | 2002-11-07 | 半導体装置の故障位置特定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4111801B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5270458B2 (ja) * | 2009-06-12 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 故障箇所推定装置 |
JP5949410B2 (ja) | 2012-04-23 | 2016-07-06 | 株式会社ソシオネクスト | 半導体装置 |
US20210103221A1 (en) | 2019-10-08 | 2021-04-08 | International Business Machines Corporation | Tool control using multistage lstm for predicting on-wafer measurements |
-
2002
- 2002-11-07 JP JP2002323643A patent/JP4111801B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004157029A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0156547B1 (ko) | 집적 회로용 검사셀 | |
US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
JPS63182585A (ja) | テスト容易化機能を備えた論理回路 | |
US20160041225A1 (en) | Circuit and method for diagnosing scan chain failures | |
US7712001B2 (en) | Semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
JP4111801B2 (ja) | 半導体装置の故障位置特定方法 | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP3363691B2 (ja) | 半導体論理集積回路 | |
JP3420142B2 (ja) | スキャンパステスト用のフリップフロップ回路 | |
JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
US7146549B2 (en) | Scan-path flip-flop circuit for integrated circuit memory | |
JP4549701B2 (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
KR0165105B1 (ko) | 개량된 검사 회로 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
US20040225938A1 (en) | Scan of chip state from a hierarchical design | |
WO2012042586A1 (ja) | 集積回路 | |
KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
JP2002139546A (ja) | テスト回路 | |
JP2003172768A (ja) | 集積回路 | |
JP3107061B2 (ja) | テスト回路 | |
JP3970088B2 (ja) | テスト回路 | |
JP2944325B2 (ja) | スキャンパス診断回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4111801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |