JP4111098B2 - D / A conversion circuit and semiconductor integrated circuit using the same - Google Patents
D / A conversion circuit and semiconductor integrated circuit using the same Download PDFInfo
- Publication number
- JP4111098B2 JP4111098B2 JP2003297759A JP2003297759A JP4111098B2 JP 4111098 B2 JP4111098 B2 JP 4111098B2 JP 2003297759 A JP2003297759 A JP 2003297759A JP 2003297759 A JP2003297759 A JP 2003297759A JP 4111098 B2 JP4111098 B2 JP 4111098B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、ディジタル信号に応じた電位を出力するＤ／Ａ変換回路に関し、特に、電流加算型Ｄ／Ａ変換回路に関する。さらに、本発明は、そのようなＤ／Ａ変換回路を用いた半導体集積回路に関する。 The present invention relates to a D / A conversion circuit that outputs a potential corresponding to a digital signal, and more particularly to a current addition type D / A conversion circuit. Furthermore, the present invention relates to a semiconductor integrated circuit using such a D / A conversion circuit.
従来の電流加算型Ｄ／Ａ変換回路について、図５及び図６を参照しながら説明する。
図５に示すように、Ｄ／Ａ変換回路３０は、電流セルＦｎ〜Ｆ１と、抵抗Ｒ３、Ｒ４とを具備する。電流セルＦｎ〜Ｆ１の各々は、差動信号出力回路３１と、定電流出力回路３２と、スイッチ回路３３とを具備する。
電流セルＦｎ〜Ｆ１にはｎビットのディジタル信号Ｇｎ〜Ｇ１が供給され、電流セルＦｎ〜Ｆ１は、ディジタル信号Ｇｎ〜Ｇ１に応じて、第１又は第２の出力端子から所定の電流を抵抗Ｒ３又はＲ４にそれぞれ出力する。
A conventional current addition type D / A conversion circuit will be described with reference to FIGS.
As shown in FIG. 5, the D / A conversion circuit 30 includes current cells F n to F 1 and resistors R3 and R4. Each of the current cells F n to F 1 includes a differential signal output circuit 31, a constant current output circuit 32, and a switch circuit 33.
The current cell F n to F 1 is supplied digital signal G n ~G 1 of n bits, the current cell F n to F 1 in response to the digital signal G n ~G 1, the first or second output A predetermined current is output from the terminal to the resistor R3 or R4.
抵抗Ｒ３は、電流セルＦｎ〜Ｆ１内のスイッチ回路３３の第１の出力端子と所定の第１の電源電位（ここでは、接地電位ＶＳＳとする）との間に接続されており、電流セルＦｎ〜Ｆ１内のスイッチ回路３３の第１の出力端子から供給される電流の総和と抵抗値との積で表される電位を第１の出力信号（アナログ信号）として出力する。
同様に、抵抗Ｒ４は、電流セルＦｎ〜Ｆ１内のスイッチ回路３３の第２の出力端子と第１の電源電位ＶＳＳとの間に接続されており、電流セルＦｎ〜Ｆ１内のスイッチ回路３３の第２の出力端子から供給される電流の総和と抵抗値との積で表される電位を第２の出力信号（アナログ信号）として出力する。
Resistor R3 has a first output terminal and a predetermined first power supply potential (here, a ground potential V SS) of the current cell F n to F 1 in the switch circuit 33 is connected between, A potential represented by the product of the sum of currents supplied from the first output terminals of the switch circuit 33 in the current cells F n to F 1 and the resistance value is output as a first output signal (analog signal).
Similarly, the resistor R4 is connected between the second output terminal and the first power supply voltage V SS of the current cell F n to F 1 in the switching circuit 33, the current cell F n to F 1 A potential expressed by the product of the sum of the currents supplied from the second output terminal of the switch circuit 33 and the resistance value is output as a second output signal (analog signal).
図６は、電流セルＦｎの内部の回路構成を示す図である。図６に示すように、電流セルＦｎ内の差動信号出力回路３１は、Ｄ型のフリップフロップＦＦ２と、第１、第２のインバータＩＮＶ１、ＩＮＶ２とを具備する。フリップフロップＦＦ２には、ディジタル信号Ｇｎが供給され、フリップフロップＦＦ２の非反転出力信号は第１のインバータＩＮＶ１に供給され、反転出力信号は第２のインバータＩＮＶ２に供給される。インバータＩＮＶ１、ＩＮＶ２は、第１の電源電位ＶＳＳと所定の第２の電源電位（ここでは、ＶＤＤとする）により電力の供給を受けており、ＶＳＳ〜ＶＤＤの範囲で変化する信号であって、フリップフロップＦＦ２の非反転出力信号及び反転出力信号をそれぞれ反転した信号を一対の差動信号としてスイッチ回路３３に供給する。
定電流出力回路３２は、所定の電流をスイッチ回路３３に供給する。
Figure 6 is a diagram showing a circuit configuration inside the current cell F n. As shown in FIG. 6, a differential signal output circuit 31 in the current cell F n is equipped with D-type flip-flop FF2, and a first, second inverters INV1, INV2. The flip-flop FF2 is supplied with the digital signal Gn, the non-inverted output signal of the flip-flop FF2 is supplied to the first inverter INV1, and the inverted output signal is supplied to the second inverter INV2. The inverters INV1 and INV2 are supplied with power by the first power supply potential V SS and a predetermined second power supply potential (here, V DD ), and change in a range of V SS to V DD Then, a signal obtained by inverting the non-inverted output signal and the inverted output signal of the flip-flop FF2 is supplied to the switch circuit 33 as a pair of differential signals.
The constant current output circuit 32 supplies a predetermined current to the switch circuit 33.
スイッチ回路３３は、ＰチャネルトランジスタＱＰ３１、ＱＰ３２を具備する。
トランジスタＱＰ３１、ＱＰ３２のソースは、定電流出力回路３２に接続されている。
トランジスタＱＰ３１のドレインは、抵抗Ｒ５（図５参照）に接続されており、ゲートには、インバータＩＮＶ２の出力信号が供給される。
トランジスタＱＰ３２のドレインは抵抗Ｒ６（図５参照）に接続されており、ゲートには、インバータＩＮＶ１の出力信号が供給される。
The switch circuit 33 includes P-channel transistors QP31 and QP32.
The sources of the transistors QP31 and QP32 are connected to the constant current output circuit 32.
The drain of the transistor QP31 is connected to the resistor R5 (see FIG. 5), and the output signal of the inverter INV2 is supplied to the gate.
The drain of the transistor QP32 is connected to the resistor R6 (see FIG. 5), and the output signal of the inverter INV1 is supplied to the gate.
Ｄ／Ａ変換回路３０の出力信号の線形性を保つためには、スイッチ回路３３の出力信号の線形性を保つ必要があり、スイッチ回路３３の出力信号の線形性を保つためには、トランジスタＱＰ３１、ＱＰ３２が飽和状態となっている必要がある。 In order to maintain the linearity of the output signal of the D / A conversion circuit 30, it is necessary to maintain the linearity of the output signal of the switch circuit 33. To maintain the linearity of the output signal of the switch circuit 33, the transistor QP31. QP32 needs to be saturated.
図６に示すトランジスタＱＰ３１、ＱＰ３２の飽和領域において、
ところで、トランジスタＱＰ３１、ＱＰ３２が飽和状態となるための条件は、トランジスタＱＰ３１、ＱＰ３２のドレイン〜ソース間電圧をＶｄｓとすると、
Ｖｄｓ≧Ｖｇｓ−Ｖｔｈ ・・・（２）
である。
By the way, the condition for the transistors QP31 and QP32 to be saturated is that the drain-source voltage of the transistors QP31 and QP32 is V ds .
V ds ≧ V gs −V th (2)
It is.
先に説明したように、インバータＩＮＶ１、ＩＮＶ２がトランジスタＱＰ３１、ＱＰ３２のゲートに供給する信号は、ＶＳＳ〜ＶＤＤの範囲で変化する。したがって、（２）式から、Ｄ／Ａ変換回路３０の出力信号が変化する範囲は、０〜Ｖｔｈに制限されていた。 As described above, the signals supplied from the inverters INV1 and INV2 to the gates of the transistors QP31 and QP32 vary in the range of V SS to V DD . Therefore, from the equation (2), the range in which the output signal of the D / A conversion circuit 30 changes is limited to 0 to Vth .
そこで、上記の点に鑑み、本発明は、出力信号が変化する範囲を広くすることが可能なＤ／Ａ変換回路を提供することを目的とする。さらに、本発明は、そのようなＤ／Ａ変換回路を具備する半導体集積回路を提供することを目的とする。 In view of the above, an object of the present invention is to provide a D / A conversion circuit capable of widening a range in which an output signal changes. Furthermore, an object of the present invention is to provide a semiconductor integrated circuit including such a D / A conversion circuit.
以上の課題を解決するため、本発明に係るＤ／Ａ変換回路は、ディジタル信号の複数のビットに応じて所定の電流をそれぞれ出力する複数の回路と、複数の回路と所定の第１の電位との間に接続された抵抗性負荷回路とを具備し、複数の回路と抵抗性負荷回路との接続点の電位を出力信号として出力するＤ／Ａ変換回路であって、複数の回路の各々が、ディジタル信号の複数のビットの内の１つに基づいて第１の差動信号を生成する第１の回路と、第１の差動信号に基づいて、所定のレベルの第２の差動信号を電流信号として出力する第２の回路と、第１の負荷回路と、第１の電流源と、を含み、第１の負荷回路の一端には、所定の電位が供給され、第１の負荷回路の他端には、第１の電流源から出力される電流及び第２の差動信号を構成する２つの信号の内の一方が供給され、負荷回路の他端の電位を出力する第３の回路と、第２の負荷回路と、第２の電流源と、を含み、第２の負荷回路の一端には、所定の電位が供給され、第２の負荷回路の他端には、第２の電流源から出力される電流及び第２の差動信号を構成する２つの信号の内の他方が供給され、負荷回路の他端の電位を出力する第４の回路と、第３及び第４の回路がそれぞれ出力する信号に応じて、所定の電流を抵抗性負荷回路に供給する第５の回路とを具備する。
In order to solve the above problems, a D / A conversion circuit according to the present invention includes a plurality of circuits that respectively output a predetermined current according to a plurality of bits of a digital signal, a plurality of circuits, and a predetermined first potential. A D / A conversion circuit that outputs a potential at a connection point between the plurality of circuits and the resistive load circuit as an output signal. A first circuit for generating a first differential signal based on one of the plurality of bits of the digital signal, and a second differential at a predetermined level based on the first differential signal A second circuit that outputs a signal as a current signal , a first load circuit, and a first current source; a predetermined potential is supplied to one end of the first load circuit; the other end of the load circuit configure a current output from the first current source and a second differential signal Is one supply of the two signals, and a third circuit for outputting a potential of the other end of the load circuit, a second load circuit, a second current source, a second load circuit At one end, a predetermined potential is supplied to the other end of the second load circuit, the other of the two signals constituting the current output from the second current source and a second differential signal A fourth circuit for supplying a potential at the other end of the load circuit and a fifth circuit for supplying a predetermined current to the resistive load circuit in accordance with signals output from the third and fourth circuits, respectively. It comprises.
ここで、第２の回路が、第１の差動信号を増幅して第２の差動信号を出力する差動増幅回路であることとしても良い。また、第５の回路が、第３及び第４の回路がそれぞれ出力する信号を増幅して出力する差動増幅回路であることとしても良い。 Here, the second circuit may be a differential amplifier circuit that amplifies the first differential signal and outputs the second differential signal. The fifth circuit may be a differential amplifier circuit that amplifies and outputs signals output from the third and fourth circuits, respectively.
また、本発明に係る半導体集積回路は、上記Ｄ／Ａ変換回路を具備する。 The semiconductor integrated circuit according to the present invention includes the D / A conversion circuit.
本発明によれば、出力信号が変化する範囲を広くすることができる。 According to the present invention, the range in which the output signal changes can be widened.
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about the same component, it has shown with the same reference number.
図１は、本発明の第１の実施形態に係るＤ／Ａ変換回路の概要を示す図である。図１に示すように、このＤ／Ａ変換回路１０は、ｎ個（ｎは、自然数）の電流セルＣｎ〜Ｃ１と、抵抗Ｒ１、Ｒ２とを具備する。電流セルＣｎ〜Ｃ１の各々は、差動信号出力回路１１と、定電流出力回路１２と、スイッチ回路１３とを具備する。
電流セルＣｎ〜Ｃ１にはｎビットのディジタル信号Ｄｎ〜Ｄ１が供給され、電流セルＣｎ〜Ｃ１は、ディジタル信号Ｄｎ〜Ｄ１に応じて、第１又は第２の出力端子から所定の電流を抵抗Ｒ１又はＲ２にそれぞれ出力する。
FIG. 1 is a diagram showing an outline of a D / A conversion circuit according to the first embodiment of the present invention. As shown in FIG. 1, the D / A conversion circuit 10, n (n is a natural number) includes a current cell C n -C 1, and a pair of resistors R1, R2. Each of the current cells C n to C 1 includes a differential signal output circuit 11, a constant current output circuit 12, and a switch circuit 13.
The current cell C n -C 1 is supplied the digital signal D n to D 1 of n bits, the current cell C n -C 1, in accordance with the digital signal D n to D 1, the first or second output A predetermined current is output from the terminal to the resistor R1 or R2.
抵抗Ｒ１は、電流セルＣｎ〜Ｃ１内のスイッチ回路１３の第１の出力端子と所定の第１の電源電位（ここでは、接地電位ＶＳＳとする）との間に接続されており、電流セルＣｎ〜Ｃ１内のスイッチ回路１３の第１の出力端子から供給される電流の総和と抵抗値との積で表される電位を第１の出力信号（アナログ信号）として出力する。
同様に、抵抗Ｒ２は、電流セルＣｎ〜Ｃ１内のスイッチ回路１３の第２の出力端子と第１の電源電位ＶＳＳとの間に接続されており、電流セルＣｎ〜Ｃ１内のスイッチ回路１３の第２の出力端子から供給される電流の総和と抵抗値との積で表される電位を第２の出力信号（アナログ信号）として出力する。
なお、本実施形態においては、２つの抵抗Ｒ１、Ｒ２を具備し、第１及び第２の出力信号を出力することとしているが、抵抗Ｒ１、Ｒ２のいずれか一方のみを具備し、１つの出力信号を出力することとしても良い。
Resistor R1, a first output terminal and a predetermined first power supply potential (here, a ground potential V SS) of the current cell C n -C 1 in the switching circuit 13 is connected between, A potential represented by the product of the sum of the currents supplied from the first output terminals of the switch circuit 13 in the current cells C n to C 1 and the resistance value is output as a first output signal (analog signal).
Similarly, resistor R2 is connected between the second output terminal and the first power supply voltage V SS of the current cell C n -C 1 in the switching circuit 13, the current cell C n -C 1 A potential expressed by the product of the sum of the currents supplied from the second output terminal of the switch circuit 13 and the resistance value is output as a second output signal (analog signal).
In the present embodiment, two resistors R1 and R2 are provided and the first and second output signals are output. However, only one of the resistors R1 and R2 is provided and one output is provided. It is good also as outputting a signal.
図２は、電流セルＣｎの内部の回路構成を示す図である。図２に示すように、電流セルＣｎ内の差動信号出力回路１１は、Ｄ型のフリップフロップＦＦ１と、差動増幅回路１４と、第１、第２オフセット回路１５、１６とを具備する。
フリップフロップＦＦ１には、ディジタル信号Ｄｎが供給されており、フリップフロップＦＦ１の反転出力信号及び非反転出力信号は、差動増幅回路１４に供給される。
Figure 2 is a diagram showing a circuit configuration inside the current cell C n. As shown in FIG. 2, the differential signal output circuit 11 in the current cell C n is provided a D-type flip-flop FF1, the differential amplifier circuit 14, a first and a second offset circuits 15 and 16 .
The digital signal D n is supplied to the flip-flop FF1, and the inverted output signal and the non-inverted output signal of the flip-flop FF1 are supplied to the differential amplifier circuit 14.
差動増幅回路１４は、定電流出力回路１７と、ＰチャネルトランジスタＱＰ１、ＱＰ２とを具備しており、定電流出力回路１７は、所定の第２の電源電位（ここでは、ＶＤＤとする）とトランジスタＱＰ１、ＱＰ２のソースとの間に接続されている。
トランジスタＱＰ１のゲートには、フリップフロップＦＦ１の反転出力信号が、トランジスタＱＰ２のゲートには、フリップフロップＦＦ１の非反転出力信号が、それぞれ供給されており、差動増幅回路１４は、フリップフロップＦＦ１の反転出力信号及び非反転出力信号の差に応じて動作し、第１又は第２オフセット回路１５、１６に所定の電流を供給する。
The differential amplifier circuit 14 includes a constant current output circuit 17 and P-channel transistors QP1 and QP2. The constant current output circuit 17 has a predetermined second power supply potential (here, V DD ). And the sources of the transistors QP1 and QP2.
The inverted output signal of the flip-flop FF1 is supplied to the gate of the transistor QP1, and the non-inverted output signal of the flip-flop FF1 is supplied to the gate of the transistor QP2, respectively. It operates according to the difference between the inverted output signal and the non-inverted output signal, and supplies a predetermined current to the first or second offset circuits 15 and 16.
第１オフセット回路１５は、定電流出力回路１８と、ＰチャネルトランジスタＱＰ３とを具備しており、定電流出力回路１８は、第２の電源電位ＶＤＤとトランジスタＱＰ３のソースとの間に接続されている。また、定電流出力回路１８とトランジスタＱＰ３との接続点は、差動増幅回路１４内のトランジスタＱＰ１のドレインに接続されている。 The first offset circuit 15 includes a constant current output circuit 18 and a P-channel transistor QP3. The constant current output circuit 18 is connected between the second power supply potential V DD and the source of the transistor QP3. ing. The connection point between the constant current output circuit 18 and the transistor QP3 is connected to the drain of the transistor QP1 in the differential amplifier circuit 14.
トランジスタＱＰ３のゲート及びドレインは第１の電源電位ＶＳＳに接続され、トランジスタＱＰ３は、オン状態となっており、抵抗性負荷と等価となっている。
差動増幅回路１４内のトランジスタＱＰ１がオフの場合、トランジスタＱＰ３のソース〜ドレイン経路には、定電流出力回路１８が供給する電流が流れ、この電流とトランジスタＱＰ３のソース〜ドレイン間抵抗の積で表される第１の電位（ここでは、Ｖ１とする）をスイッチ回路１３に供給する。なお、電位Ｖ１は、電位ＶＳＳより高電位となる。
The gate and the drain of the transistor QP3 is connected to the first power supply potential V SS, transistor QP3 is turned on, and has a resistive load equivalent.
When the transistor QP1 in the differential amplifier circuit 14 is off, the current supplied by the constant current output circuit 18 flows through the source-drain path of the transistor QP3. The product of this current and the resistance between the source and drain of the transistor QP3. A first potential (V 1 in this case) represented is supplied to the switch circuit 13. It should be noted that the potential V 1 is a high potential than the potential V SS.
一方、差動増幅回路１４内のトランジスタＱＰ１がオンの場合、トランジスタＱＰ３のソース〜ドレイン経路には、定電流出力回路１７が供給する電流と定電流出力回路１８が供給する電流との和に相当する電流が流れ、この電流とトランジスタＱＰ３のソース〜ドレイン間抵抗の積で表される第２の電位（ここでは、Ｖ２とする）をスイッチ回路１３に供給する。なお、電位Ｖ２は、電位ＶＤＤより低電位となる。 On the other hand, when the transistor QP1 in the differential amplifier circuit 14 is on, the source-drain path of the transistor QP3 corresponds to the sum of the current supplied by the constant current output circuit 17 and the current supplied by the constant current output circuit 18. The second potential (here, V 2 ) expressed by the product of this current and the resistance between the source and drain of the transistor QP3 is supplied to the switch circuit 13. It should be noted that the potential V 2 is a lower potential than the potential V DD.
同様に、第２オフセット回路１６は、定電流出力回路１８と同じ電流を出力する定電流出力回路１９と、トランジスタＱＰ３と同じ電気的特性を有するＰチャネルトランジスタＱＰ４とを具備する。定電流出力回路１９は、第２の電源電位ＶＤＤとトランジスタＱＰ４のソースとの間に接続されており、定電流出力回路１９とトランジスタＱＰ４との接続点は、差動増幅回路１４内のトランジスタＱＰ２のドレインに接続されている。 Similarly, the second offset circuit 16 includes a constant current output circuit 19 that outputs the same current as the constant current output circuit 18, and a P-channel transistor QP4 having the same electrical characteristics as the transistor QP3. The constant current output circuit 19 is connected between the second power supply potential V DD and the source of the transistor QP4. The connection point between the constant current output circuit 19 and the transistor QP4 is a transistor in the differential amplifier circuit 14. It is connected to the drain of QP2.
トランジスタＱＰ４のゲート及びドレインは第１の電源電位ＶＳＳに接続され、トランジスタＱＰ４は、オン状態となっており、抵抗性負荷と等価となっている。
差動増幅回路１４内のトランジスタＱＰ２がオフの場合、トランジスタＱＰ４のソース〜ドレイン経路には、定電流出力回路１９が供給する電流が流れ、この電流とトランジスタＱＰ４のソース〜ドレイン間抵抗の積で表される第１の電位Ｖ１をスイッチ回路１３に供給する。
The gate and the drain of the transistor QP4 is connected to the first power supply potential V SS, the transistor QP4 is turned on, and has a resistive load equivalent.
When the transistor QP2 in the differential amplifier circuit 14 is off, the current supplied by the constant current output circuit 19 flows through the source-drain path of the transistor QP4. The product of this current and the resistance between the source and drain of the transistor QP4. A first potential V 1 represented is supplied to the switch circuit 13.
一方、差動増幅回路１４内のトランジスタＱＰ２がオンの場合、トランジスタＱＰ４のソース〜ドレイン経路には、定電流出力回路１９が供給する電流と定電流出力回路１８が供給する電流との和に相当する電流が流れ、この電流とトランジスタＱＰ４のソース〜ドレイン間抵抗の積で表される第２の電位Ｖ２をスイッチ回路１３に供給する。 On the other hand, when the transistor QP2 in the differential amplifier circuit 14 is on, the source-drain path of the transistor QP4 corresponds to the sum of the current supplied by the constant current output circuit 19 and the current supplied by the constant current output circuit 18. current flows, and supplies the second potential V 2 which is represented by the product of the source-drain resistance of the current and the transistor QP4 to the switch circuit 13.
スイッチ回路１３は、ＰチャネルトランジスタＱＰ５、ＱＰ６を具備する。
定電流出力回路１２は、第２の電源電位ＶＤＤとトランジスタＱＰ５、ＱＰ６のソースとの間に接続されている。
トランジスタＱＰ５のドレインは、抵抗Ｒ１（図１参照）に接続され、ゲートには、第１オフセット回路１５が出力する電位が供給される。
トランジスタＱＰ６のドレインは、抵抗Ｒ２（図１参照）に接続され、ゲートには、第２オフセット回路１６が出力する電位が供給される。
Switch circuit 13 includes P-channel transistors QP5 and QP6.
The constant current output circuit 12 is connected between the second power supply potential V DD and the sources of the transistors QP5 and QP6.
The drain of the transistor QP5 is connected to the resistor R1 (see FIG. 1), and the potential output from the first offset circuit 15 is supplied to the gate.
The drain of the transistor QP6 is connected to the resistor R2 (see FIG. 1), and the potential output from the second offset circuit 16 is supplied to the gate.
ここで、図２に示す電流セルＣｎを図５に示す従来の電流セルＦｎと比較すると、従来の電流セルＦｎ内のトランジスタＱＰ３１、ＱＰ３２のゲートに供給される信号は、ＶＳＳ〜ＶＤＤの範囲で変化する。これに対し、電流セルＣｎ内のトランジスタＱＰ５、ＱＰ６のゲートに供給される信号は、Ｖ１〜Ｖ２の範囲で変化する。 Here, when the current cell C n shown in FIG. 2 is compared with the conventional current cell F n shown in FIG. 5, the signals supplied to the gates of the transistors QP31 and QP32 in the conventional current cell F n are V SS to It varies in the range of V DD . In contrast, the signal supplied to the gate of the transistor QP5, QP6 in current cell C n varies from V 1 ~V 2.
先に説明したように、電位Ｖ１は電位ＶＳＳより高電位である。定電流出力回路１８、１９が出力する電流の電流値をＩ０とすると、電位Ｖ１は、
で表すことができる。ここで、Ｖｔｈ１、μ、Ｃｏｘ、Ｗ、Ｌは、トランジスタＱＰ３、ＱＰ４に依存する定数である。
ところで、Ｄ／Ａ変換回路１０の出力信号の線形性を保つために、トランジスタＱＰ５、ＱＰ６が飽和状態であるための条件は、トランジスタＱＰ３、ＱＰ４のドレイン〜ソース間電圧をＶｄｓとすると、
Ｖｄｓ≧Ｖｇｓ−Ｖｔｈ２ ・・・（４）
である。ここで、Ｖｔｈ２は、トランジスタＱＰ５、ＱＰ６に依存する定数である。
Ｄ／Ａ変換回路１０の出力電位が最大となるのは、トランジスタＱＰ３、ＱＰ４に最も電流が流れるとき、すなわちトランジスタＱＰ３、ＱＰ４のゲート電位が最も低いＶ１の状態にあるときであるので、（３）、（４）式より、Ｄ／Ａ変換回路１０の最大出力電位ＶＭＡＸは、
となる。
一方、Ｄ／Ａ変換回路１０の出力電位が最小となるのは、トランジスタＱＰ３、ＱＰ４のゲート電位が最も高いＶ２の状態にあるとき、すなわちトランジスタＱＰ３、ＱＰ４に電流が流れないときであるので、Ｄ／Ａ変換回路１０の最小出力電位ＶＭＩＮは、
ＶＭＩＮ＝０ ・・・（６）
となる。
以上より、本実施形態に係るＤ／Ａ変換回路１０の出力電位が変化する範囲は、０〜Ｖ１＋Ｖｔｈ２であり、従来のＤ／Ａ変換回路３０（図５参照）の出力電位が変化する範囲０〜Ｖｔｈ２と比較して、Ｖ１の分大きくできることがわかる。
As described above, the potential V 1 was a higher potential than the potential V SS. When the current value of the current output from the constant current output circuits 18 and 19 is I 0 , the potential V 1 is
Can be expressed as Here, V th1 , μ, Cox, W, and L are constants depending on the transistors QP3 and QP4.
By the way, in order to maintain the linearity of the output signal of the D / A conversion circuit 10, the condition for the transistors QP5 and QP6 to be saturated is that the drain-source voltage of the transistors QP3 and QP4 is V ds .
V ds ≧ V gs −V th2 (4)
It is. Here, V th2 is a constant that depends on the transistors QP5 and QP6.
D / the output potential of the A conversion circuit 10 becomes maximum, when the most current flows through the transistor QP3, QP4, i.e. because when the transistor QP3, is in the state of the gate potential is the lowest V 1 of the QP4, ( 3) From the equations (4), the maximum output potential V MAX of the D / A conversion circuit 10 is
It becomes.
On the other hand, the output potential of D / A conversion circuit 10 is minimized when in the highest V 2 states the gate potential of the transistor QP3, QP4, i.e. because when no current flows through the transistor QP3, QP4 The minimum output potential V MIN of the D / A conversion circuit 10 is
V MIN = 0 (6)
It becomes.
From the above, the range in which the output potential of the D / A conversion circuit 10 according to the present embodiment changes is 0 to V 1 + V th2 , and the output potential of the conventional D / A conversion circuit 30 (see FIG. 5) changes. It can be seen that it can be increased by V 1 as compared with the range 0 to V th2 to be performed.
また、差動増幅回路１４を用いることにより、トランジスタＱＰ５、ＱＰ６のゲートに供給される電位が完全平衡差動信号となる。これにより、入力信号Ｄｎがローレベルからハイレベルに変化したときのトランジスタＱＰ５、ＱＰ６の動作遅延時間と入力信号Ｄｎがハイレベルからローレベルに変化したときのトランジスタＱＰ５、ＱＰ６の動作遅延時間の差を少なくすことができる。 Further, by using the differential amplifier circuit 14, the potential supplied to the gates of the transistors QP5 and QP6 becomes a completely balanced differential signal. Thus, the input signal D n the operation delay time of the transistor QP5, QP6 when operation delay time of the transistor QP5, QP6 and the input signal D n when changed from low level to high level is changed from the high level to the low level Can reduce the difference.
なお、本実施形態においては、第１、第２オフセット回路１５、１６がトランジスタＱＰ３、ＱＰ４を具備することとしているが、トランジスタＱＰ３、ＱＰ４に代えて他の抵抗性負荷（例えば、抵抗、常時オン状態としたＮチャネルトランジスタ、バイポーラトランジスタ等）を具備することとしても良い。 In the present embodiment, the first and second offset circuits 15 and 16 include the transistors QP3 and QP4. However, instead of the transistors QP3 and QP4, other resistive loads (for example, resistors, always on) N-channel transistors, bipolar transistors, etc.) may be included.
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係るＤ／Ａ変換回路の概要を示す図である。図３に示すように、このＤ／Ａ変換回路２０は、ｎ個（ｎは、自然数）の電流セルＥｎ〜Ｅ１と、抵抗Ｒ１、Ｒ２とを具備する。電流セルＥｎ〜Ｅ１の各々は、差動信号出力回路２１と、定電流出力回路１２と、スイッチ回路１３とを具備する。
電流セルＥｎ〜Ｅ１にはｎビットのディジタル信号Ｄｎ〜Ｄ１が供給され、電流セルＥｎ〜Ｅ１は、ディジタル信号Ｄｎ〜Ｄ１に応じて、第１又は第２の出力端子から所定の電流を抵抗Ｒ１又はＲ２にそれぞれ出力する。
Next, a second embodiment of the present invention will be described.
FIG. 3 is a diagram showing an outline of a D / A conversion circuit according to the second embodiment of the present invention. As shown in FIG. 3, the D / A conversion circuit 20 includes n (n is a natural number) current cells E n to E 1 and resistors R1 and R2. Each of the current cells E n to E 1 includes a differential signal output circuit 21, a constant current output circuit 12, and a switch circuit 13.
The current cell E n to E 1 is supplied the digital signal D n to D 1 of n bits, the current cell E n to E 1 in response to the digital signal D n to D 1, the first or second output A predetermined current is output from the terminal to the resistor R1 or R2.
抵抗Ｒ３は、電流セルＥｎ〜Ｅ１内のスイッチ回路１３の第１の出力端子から供給される電流の総和と抵抗値との積で表される電位を第１の出力信号（アナログ信号）として出力する。同様に、抵抗Ｒ４は、電流セルＥｎ〜Ｅ１内のスイッチ回路１３の第２の出力端子から供給される電流の総和と抵抗値との積で表される電位を第２の出力信号（アナログ信号）として出力する。
なお、本実施形態においては、２つの抵抗Ｒ１、Ｒ２を具備し、第１及び第２の出力信号を出力することとしているが、抵抗Ｒ１、Ｒ２のいずれか一方のみを具備し、１つの出力信号を出力することとしても良い。
The resistor R3 has a first output signal (analog signal) having a potential expressed by the product of the sum of the currents supplied from the first output terminals of the switch circuits 13 in the current cells E n to E 1 and the resistance value. Output as. Similarly, the resistor R4 generates a potential expressed by the product of the sum of the currents supplied from the second output terminals of the switch circuits 13 in the current cells E n to E 1 and the resistance value as the second output signal ( Output as an analog signal).
In the present embodiment, two resistors R1 and R2 are provided and the first and second output signals are output. However, only one of the resistors R1 and R2 is provided and one output is provided. It is good also as outputting a signal.
図４は、電流セルＥｎの内部の回路構成を示す図である。図４に示すように、電流セルＥｎ内の差動信号出力回路２１は、フリップフロップＦＦ１と、差動増幅回路２４と、第１、第２オフセット回路１５、１６とを具備する。
差動増幅回路２４は、定電流出力回路２７と、ＮチャネルトランジスタＱＮ１、ＱＮ２とを具備しており、定電流出力回路２７は、所定の第１の電源電位（ここでは、ＶＳＳとする）とトランジスタＱＮ１、ＱＮ２のソースとの間に接続されている。
トランジスタＱＮ１のゲートには、フリップフロップＦＦ１の非反転出力信号が、トランジスタＱＮ２のゲートには、フリップフロップＦＦ１の反転出力信号が、それぞれ供給されており、差動増幅回路２４は、フリップフロップＦＦ１の非反転出力信号及び反転出力信号の差に応じて動作し、第１又は第２オフセット回路１５、１６に所定の電流を供給する。
Figure 4 is a diagram showing a circuit configuration inside the current cell E n. As shown in FIG. 4, the differential signal output circuit 21 in the current cell E n includes a flip-flop FF1, it includes a differential amplifier circuit 24, a first and a second offset circuits 15 and 16.
The differential amplifier circuit 24 includes a constant current output circuit 27 and N-channel transistors QN1 and QN2. The constant current output circuit 27 has a predetermined first power supply potential (here, VSS ). And the sources of the transistors QN1 and QN2.
The non-inverted output signal of the flip-flop FF1 is supplied to the gate of the transistor QN1, and the inverted output signal of the flip-flop FF1 is supplied to the gate of the transistor QN2, respectively. It operates according to the difference between the non-inverted output signal and the inverted output signal, and supplies a predetermined current to the first or second offset circuit 15 or 16.
第１オフセット回路１５内の定電流出力回路１８とトランジスタＱＰ３との接続点は、差動増幅回路２４内のトランジスタＱＮ１のドレインに接続されている。
第２オフセット回路１６内の定電流出力回路１９とトランジスタＱＰ４との接続点は、差動増幅回路２４内のトランジスタＱＮ２のドレインに接続されている。
The connection point between the constant current output circuit 18 in the first offset circuit 15 and the transistor QP3 is connected to the drain of the transistor QN1 in the differential amplifier circuit 24.
The connection point between the constant current output circuit 19 in the second offset circuit 16 and the transistor QP4 is connected to the drain of the transistor QN2 in the differential amplifier circuit 24.
差動信号出力回路２１を先に説明した差動信号出力回路１１（図２参照）と比較すると、差動信号出力回路２１内の差動増幅回路２４は、差動信号出力回路１１内の差動増幅回路１４と、電源電位ＶＤＤ及びＶＳＳに関して逆転した回路構成となっている。
従って、Ｄ／Ａ変換回路２０の出力信号が変化する範囲を、Ｄ／Ａ変換回路３０（図５参照）の出力信号が変化する範囲より広くすることが可能となる。
When the differential signal output circuit 21 is compared with the differential signal output circuit 11 (see FIG. 2) described above, the differential amplifier circuit 24 in the differential signal output circuit 21 is different from the difference in the differential signal output circuit 11. a dynamic amplification circuit 14, and has a the circuit configuration reversal with respect to the power supply potential V DD and V SS.
Therefore, the range in which the output signal of the D / A conversion circuit 20 changes can be made wider than the range in which the output signal of the D / A conversion circuit 30 (see FIG. 5) changes.
また、差動増幅回路２４を用いることにより、トランジスタＱＰ５、ＱＰ６のゲートに供給される電位が完全平衡差動信号となる。これにより、入力信号Ｄｎがローレベルからハイレベルに変化したときのトランジスタＱＰ５、ＱＰ６の動作遅延時間と入力信号Ｄｎがハイレベルからローレベルに変化したときのトランジスタＱＰ５、ＱＰ６の動作遅延時間の差を少なくすことができる。 Further, by using the differential amplifier circuit 24, the potential supplied to the gates of the transistors QP5 and QP6 becomes a completely balanced differential signal. Thus, the input signal D n the operation delay time of the transistor QP5, QP6 when operation delay time of the transistor QP5, QP6 and the input signal D n when changed from low level to high level is changed from the high level to the low level Can reduce the difference.
本発明は、電流加算型Ｄ／Ａ変換回路において利用可能である。さらに、本発明は、そのようなＤ／Ａ変換回路を用いた半導体集積回路において利用可能である。 The present invention can be used in a current addition type D / A conversion circuit. Furthermore, the present invention can be used in a semiconductor integrated circuit using such a D / A conversion circuit.
１０、２０、３０ Ｄ／Ａ変換回路、１１、２１、３１ 差動信号出力回路、１２、１７〜１９、２７、３２ 定電流出力回路、１３、３３ スイッチ回路、Ｃｎ〜Ｃ１、Ｅｎ〜Ｅ１、Ｆｎ〜Ｆ１ 電流セル、ＦＦ１、ＦＦ２ フリップフロップ、ＩＮＶ１、ＩＮＶ２ インバータ、Ｒ１〜Ｒ４ 抵抗、ＱＰ１〜ＱＰ６、ＱＮ１、ＱＮ２、ＱＰ３１、ＱＰ３２ トランジスタ 10, 20, 30 D / A conversion circuit, 11, 21, 31 a differential signal output circuit, 12,17～19,27,32 constant current output circuit, 13 and 33 switch circuits, C n ~C 1, E n ~E 1, F n ~F 1 current cell, FF1, FF2 flipflop, INV1, INV2 inverters, R1 to R4 resistors, QP1~QP6, QN1, QN2, QP31 , QP32 transistor
Claims (4)
前記複数の回路の各々が、
前記ディジタル信号の複数のビットの内の１つに基づいて第１の差動信号を生成する第１の回路と、
前記第１の差動信号に基づいて、所定のレベルの第２の差動信号を電流信号として出力する第２の回路と、
第１の負荷回路と、第１の電流源と、を含み、前記第１の負荷回路の一端には、所定の電位が供給され、前記第１の負荷回路の他端には、前記第１の電流源から出力される電流及び前記第２の差動信号を構成する２つの信号の内の一方が供給され、前記負荷回路の他端の電位を出力する第３の回路と、
第２の負荷回路と、第２の電流源と、を含み、前記第２の負荷回路の一端には、所定の電位が供給され、前記第２の負荷回路の他端には、前記第２の電流源から出力される電流及び前記第２の差動信号を構成する２つの信号の内の他方が供給され、前記負荷回路の他端の電位を出力する第４の回路と、
前記第３及び第４の回路がそれぞれ出力する信号に応じて、前記所定の電流を前記抵抗性負荷回路に供給する第５の回路とを具備する、Ｄ／Ａ変換回路。 A plurality of circuits each outputting a predetermined current according to a plurality of bits of a digital signal; and a resistive load circuit connected between the plurality of circuits and a predetermined first potential, A D / A conversion circuit that outputs a potential at a connection point between the circuit and the resistive load circuit as an output signal,
Each of the plurality of circuits is
A first circuit for generating a first differential signal based on one of the plurality of bits of the digital signal;
A second circuit for outputting a second differential signal of a predetermined level as a current signal based on the first differential signal;
A first load circuit; a first current source; a predetermined potential supplied to one end of the first load circuit; and the first load circuit to the other end of the first load circuit. A third circuit that is supplied with one of the current output from the current source and the two signals constituting the second differential signal and outputs the potential of the other end of the load circuit ;
A second load circuit; and a second current source. A predetermined potential is supplied to one end of the second load circuit, and the second load circuit is connected to the other end of the second load circuit. A fourth circuit that is supplied with the other of the two signals constituting the current and the second differential signal and outputs the potential of the other end of the load circuit ;
A D / A conversion circuit comprising: a fifth circuit that supplies the predetermined current to the resistive load circuit in accordance with signals output from the third and fourth circuits, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003297759A JP4111098B2 (en) | 2003-08-21 | 2003-08-21 | D / A conversion circuit and semiconductor integrated circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003297759A JP4111098B2 (en) | 2003-08-21 | 2003-08-21 | D / A conversion circuit and semiconductor integrated circuit using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005072794A JP2005072794A (en) | 2005-03-17 |
| JP4111098B2 true JP4111098B2 (en) | 2008-07-02 |
Family
ID=34403495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003297759A Expired - Fee Related JP4111098B2 (en) | 2003-08-21 | 2003-08-21 | D / A conversion circuit and semiconductor integrated circuit using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4111098B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7796073B2 (en) * | 2007-01-10 | 2010-09-14 | Panasonic Corporation | Current switch circuit and D/A converter, semiconductor integrated circuit, and communication device using the same |
-
2003
- 2003-08-21 JP JP2003297759A patent/JP4111098B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005072794A (en) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
| US7129756B2 (en) | Semiconductor integrated circuit | |
| US9628076B2 (en) | Transmission circuit and semiconductor integrated circuit | |
| JP2005354266A (en) | Voltage comparator circuit | |
| JP4666346B2 (en) | Voltage comparator | |
| US7330056B1 (en) | Low power CMOS LVDS driver | |
| US7659766B2 (en) | Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage | |
| JPWO2018055666A1 (en) | Interface circuit | |
| TW201838327A (en) | Transconductance amplifier | |
| JP4111098B2 (en) | D / A conversion circuit and semiconductor integrated circuit using the same | |
| US6320427B1 (en) | High-speed, low-power continuous-time CMOS current comparator | |
| JP6949463B2 (en) | Single differential conversion circuit | |
| EP1804375A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
| JP2011049945A (en) | Push-pull amplification circuit and operational amplification circuit employing the same | |
| KR100863529B1 (en) | Operational amplifier circuit | |
| US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
| JPH08195666A (en) | Current switch circuit | |
| KR20020081058A (en) | Semiconductor integrated circuit | |
| JP2008258966A (en) | Vth shift circuit and d/a converter | |
| JP7025498B2 (en) | Memory control device and memory control method | |
| JP5203809B2 (en) | Current mirror circuit | |
| JP2018164182A (en) | Differential amplifier circuit | |
| JP2005065084A (en) | D/a conversion circuit and semiconductor integrated circuit using same | |
| JP5520192B2 (en) | Voltage-current converter | |
| JP2008011051A (en) | Differential operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |