JP4108704B2 - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP4108704B2 JP4108704B2 JP2005281888A JP2005281888A JP4108704B2 JP 4108704 B2 JP4108704 B2 JP 4108704B2 JP 2005281888 A JP2005281888 A JP 2005281888A JP 2005281888 A JP2005281888 A JP 2005281888A JP 4108704 B2 JP4108704 B2 JP 4108704B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- laser diode
- circuit
- mirror circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Description
図12は、従来のレーザダイオード駆動回路の回路例を示した図である。
図12において、レーザダイオード駆動回路100は、入力された制御信号SCaに応じて出力電流が変化する電流源101と、電流源101からの電流iaが入力されるNチャネル型MOSFET(以下、NMOSトランジスタと呼ぶ)102及び103で形成されたカレントミラー回路104とを備えている。更に、レーザダイオード駆動回路100は、該カレントミラー回路104の出力電流ibを入力電流とするPチャネル型MOSFET(以下、PMOSトランジスタと呼ぶ)105及び106で形成されたカレントミラー回路107とで構成されている。カレントミラー回路107のPMOSトランジスタ106のドレインと負側電源電圧Vssとの間にレーザダイオードLDが接続されている。
制御信号SCaに応じて電流源101から出力された電流iaは、カレントミラー回路104で折り返されてカレントミラー回路107に入力され、カレントミラー回路107のPMOSトランジスタ106のドレイン電流となる。該ドレイン電流が駆動電流iLDとしてレーザダイオードLDに供給され、レーザダイオードLDが発光する。レーザダイオードLDの光出力の大きさは、制御信号SCaに応じて電流源101から出力される出力電流iaによって決定される。スイッチ108は、制御回路(図示せず)から出力された制御信号によって制御され、レーザダイオードLDの発光又は消灯の制御を行う。
図13はNMOSトランジスタのドレイン電流idとドレイン電圧Vdsとの特性例を、ゲート電圧Vgsをパラメータにして示した図である。
図13で示すように、飽和領域でゲート電圧Vgsが一定であっても、ドレイン電圧Vdsが大きくなるにつれて、ドレイン電流idが増加している。この現象は、チャネル長変調効果として知られている。
図14(b)で示すように、チャネル長変調効果によって、従来回路では、電流源101からの電流iaがA点の電流値よりも小さいB領域では、レーザダイオードLDに供給される電流iLDは目標値より多くなり、電流iaがA点を超えてC領域に入ると、電流iLDが目標値より小さくなるという問題があった。また、電源電圧の変動によっても、レーザダイオードLDに供給する電流iLDが変動する。このようなチャネル長変調効果や電源電圧の変動による現象は、カレントミラー回路104でも同様に発生する。
図15は、電流源101からの出力電流iaが小さい区間、すなわち図14のB領域の場合を示している。電流源101からの電流iaにより、NMOSトランジスタ102の動作点N1が決まる。NMOSトランジスタ103のゲート電圧は、NMOSトランジスタ102と同じであるが、NMOSトランジスタ103のドレイン電圧Vbはゲート電圧Vaよりも大きいため、NMOSトランジスタ103の動作点は、ゲート電圧Vaを右方向に移動したN2になる。該動作点N2の電流が、NMOSトランジスタ103のドレイン電流ibとなる。
前記レーザダイオードに供給する目標駆動電流に応じた、基準となる該レーザダイオードの順方向電圧である基準順方向電圧を発生させ、供給された電流に応じた実際の該順方向電圧が前記基準順方向電圧と同じになるように前記レーザダイオードに供給する電流を補正して制御する補正回路部を備えるものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。
図1において、レーザダイオード駆動回路1は、入力された制御信号SCに応じて出力電流i1が変化する電流源2と、レーザダイオードLDと、レーザダイオードLDに供給される電流iLDとレーザダイオードLDの順方向電圧であるアノード側の電圧VLDの特性とほぼ同様の特性又は比例関係にある特性を備えた第1の擬似レーザダイオードLD1及び第2の擬似レーザダイオードLD2とを備えている。
第4のカレントミラー回路6において、NMOSトランジスタN1のドレインには、電流源2からの電流i1が供給され、該電流i1に応じた電流がNMOSトランジスタN2〜N4の各ドレイン電流として出力され、第1〜第3の各カレントミラー回路3〜5にそれぞれ入力される。
このようにした場合のレーザダイオード駆動回路の回路例を図7に示す。なお、図7では、図1と同じもの又は同様のものは同じ符号で示すと共に、ここではその説明を省略して図1との相違点のみ説明する。
前記第1の実施の形態では、高精度な第1のカレントミラー回路3を使用するようにしたが、第1のカレントミラー回路3をなくして第1の擬似レーザダイオードLD1に電流源2からの出力電流i1を供給するようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図8は、本発明の第2の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図8では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
第2のカレントミラー回路4において、PMOSトランジスタP5及びP6における、各ソースは正側電源電圧Vddにそれぞれ接続され、各ゲートは接続されて該接続部はPMOSトランジスタP5のドレインに接続されている。
第2のカレントミラー回路4と第3のカレントミラー回路5に流れる電流は完全に比例関係になるように作られているため、第2の擬似レーザダイオードLD2に比例した電流がレーザダイオードLDに流れる。すなわち、電流源2から出力された電流i1に比例した電流がレーザダイオードLDに流れることになる。なお、第1のスイッチSW1と第2のスイッチSW2については、前記第1の実施の形態の場合と同様であるのでその説明を省略する。
前記第2の実施の形態では、演算増幅回路AMPを使用したが、演算増幅回路AMPを使用せずに第1のカレントミラー回路3をなくして第1の擬似レーザダイオードLD1に電流源2からの出力電流i1を供給するようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図9は、本発明の第3の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図9では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
第2のカレントミラー回路4において、PMOSトランジスタP5及びP6における、各ソースは正側電源電圧Vddにそれぞれ接続され、各ゲートは接続されて該接続部はPMOSトランジスタP5のドレインに接続されている。PMOSトランジスタP5のドレインと負側電源電圧Vssとの間には、スイッチSW2とNMOSトランジスタN3が直列に接続されている。
第4のカレントミラー回路32において、NMOSトランジスタN1及びN2における、各ソースは負側電源電圧Vssにそれぞれ接続され、各ゲートは接続されて該接続部はNMOSトランジスタN2のドレインに接続されている。NMOSトランジスタN1は、ドレインに電流源2からの電流i1が入力されて第1の擬似レーザダイオードLD1をなし、NMOSトランジスタN2は、ドレインにPMOSトランジスタP6からの電流i5が入力されて第2の擬似レーザダイオードLD2をなす。
第2のカレントミラー回路4と第3のカレントミラー回路5は回路構成が同じあることから、PMOSトランジスタP6のドレイン電流i5とPMOSトランジスタP8のドレイン電流iLDは比例した電流となる。すなわち、PMOSトランジスタP8のドレイン電流iLDは、レーザダイオードLDに流れる電流であることから、電流源2から出力された電流i1に比例した電流がレーザダイオードLDに流れることになる。
2 電流源
3 第1のカレントミラー回路
4 第2のカレントミラー回路
5 第3のカレントミラー回路
6,32 第4のカレントミラー回路
SW1 第1のスイッチ
SW2 第2のスイッチ
LD レーザダイオード
LD1 第1の擬似レーザダイオード
LD2 第2の擬似レーザダイオード
AMP 演算増幅回路
N5,N6 NMOSトランジスタ
Claims (1)
- 外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記レーザダイオードに供給する目標駆動電流に応じた、基準となる該レーザダイオードの順方向電圧である基準順方向電圧を発生させ、供給された電流に応じた実際の該順方向電圧が前記基準順方向電圧と同じになるように前記レーザダイオードに供給する電流を補正して制御する補正回路部を備えることを特徴とするレーザダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281888A JP4108704B2 (ja) | 2005-09-28 | 2005-09-28 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281888A JP4108704B2 (ja) | 2005-09-28 | 2005-09-28 | レーザダイオード駆動回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331328A Division JP3746049B2 (ja) | 2003-09-24 | 2003-09-24 | レーザダイオード駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114895A JP2006114895A (ja) | 2006-04-27 |
JP4108704B2 true JP4108704B2 (ja) | 2008-06-25 |
Family
ID=36383107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281888A Expired - Fee Related JP4108704B2 (ja) | 2005-09-28 | 2005-09-28 | レーザダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108704B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038118A (ja) | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 電流駆動回路 |
-
2005
- 2005-09-28 JP JP2005281888A patent/JP4108704B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006114895A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7599416B2 (en) | Laser diode driving circuit | |
JP5097664B2 (ja) | 定電圧電源回路 | |
US7609106B2 (en) | Constant current circuit | |
JP4477381B2 (ja) | レーザダイオード駆動回路 | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
US10756509B2 (en) | Accurate current mirror circuit in low voltage headroom applied to laser drivers | |
JP2008177330A (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
JP2007049233A (ja) | 定電流回路 | |
US10637401B2 (en) | Current output circuit | |
EP0924590A1 (en) | Precision current source | |
US6897714B2 (en) | Reference voltage generating circuit | |
JP5804688B2 (ja) | 低ドロップアウトリニアレギュレータ | |
US6965270B1 (en) | Regulated cascode amplifier with controlled saturation | |
US20070290740A1 (en) | Current Mirror Arrangement | |
JP4108704B2 (ja) | レーザダイオード駆動回路 | |
JP2005123861A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
US20050253645A1 (en) | Current output stages | |
US9690316B2 (en) | Integrated circuit and method for driving the same | |
US8094695B2 (en) | Current drive circuit | |
JP2004180007A (ja) | カレントミラー回路及びカレントミラー回路を使用した半導体レーザ駆動回路 | |
JP6646475B2 (ja) | ダイオード駆動回路およびダイオード駆動システム | |
TWI793339B (zh) | 電壓調節器以及電壓調節器的控制方法 | |
JP5937302B2 (ja) | オペアンプ | |
US20210288622A1 (en) | Method of forming a semiconductor device and circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |