JP4104170B2 - ショットキー障壁整流器およびその製造方法 - Google Patents
ショットキー障壁整流器およびその製造方法 Download PDFInfo
- Publication number
- JP4104170B2 JP4104170B2 JP54096397A JP54096397A JP4104170B2 JP 4104170 B2 JP4104170 B2 JP 4104170B2 JP 54096397 A JP54096397 A JP 54096397A JP 54096397 A JP54096397 A JP 54096397A JP 4104170 B2 JP4104170 B2 JP 4104170B2
- Authority
- JP
- Japan
- Prior art keywords
- drift region
- region
- schottky
- trench
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004888 barrier function Effects 0.000 title description 36
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 43
- 230000000903 blocking effect Effects 0.000 abstract description 14
- 238000011065 in-situ storage Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000002441 reversible effect Effects 0.000 description 47
- 230000005684 electric field Effects 0.000 description 24
- 239000002184 metal Substances 0.000 description 20
- 239000012535 impurity Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 241001354791 Baliga Species 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Percussion Or Vibration Massage (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、整流器、特に金属・半導体整流素子とその製造方法に関する。
発明の背景
ショットキー障壁整流器は、大きな順方向電流を流すことができ、そして最高100ボルトまでの逆阻止電圧を維持できるので、モーター駆動機構のような、モード切換電源や他の高速電力用スイッチング装置における出力整流器として広範囲に使用される。ショットキー障壁整流器は広範囲の図1で示されたような他の応用にも適用可能である。当業者によく知られているように、整流器は、順方向の電流の流れに対しては低い抵抗、そして逆方向の電流の流れに対しては非常に高い抵抗を示す。同じく当業者によく知られているように、ショットキー障壁整流器は、金属−半導体接触を横切る非線形・単極性電流輸送(nonlinear unipolar current transport)の結果として整流作用を生み出す。
金属/n型半導体接触を横切る主に単極性の電荷担体の輸送に関しては基本的には4つの別々のプロセスがある。その4つのプロセスは、(1)金属/半導体ポテンシャル障壁を越えての半導体から金属への電子輸送(熱電子放出)と、(2)障壁を透過しての電子の量子力学的なトンネリング(電界放出)と、(3)空間電荷領域における再結合と、(4)金属から半導体への正孔注入である。加えるに、金属・半導体界面におけるトラップによって生じる界面電流と同様、金属接触子周囲における高い電界によって生じるエッジリーク電流も存在可能である。熱電子放出(1)による電流の流れは一般的に、適度な温度(例えば、309K)において作動し、適度にドープされた半導体領域(例えば、不純物濃度が1×1016cm-3のシリコン(Si))を有するショットキー電力整流器の主たる過程である。適度にドープされた半導体領域は同じく一般的に金属と半導体領域の間に比較的幅広いポテンシャル障壁を生み出し、そしてそれによって、トンネリング(2)によって生じた電流部分を制限する。空間電荷再結合電流(3)は、p−n接合ダイオードで観察されるものに類似していて、非常に低い順方向電流濃度においてのみ一般的に重要である。最後に、小数キャリア注入(4)による電流輸送は、大きな順方向電流濃度においてのみ一般的に重要である。
最新の電源の電圧が減少した電力消費量と増大したエネルギー効率との必要に応えて減少し続けるにつれて、順バイアス電流の密度レベルを高く維持しながら、電力整流器全体でオン状態電圧降下を減少させることはいっそう有利である。当業者にはよく知られているように、オン状態電圧降下は一般的に金属/半導体接合に渡る順電圧降下と半導体領域および陰極の直列抵抗とに依存している。
減少した電力消費量の必要に対しては同じく一般的に逆バイアス洩れ電流を最小にすることが要求される。逆バイアス洩れ電流は逆バイアス阻止動作の間における整流器の電流である。逆バイアス阻止電圧を高く維持するために、そして逆バイアス洩れ電流を最小にするために、金属/半導体の界面においての逆バイアス電界が過度にならないように、整流器の半導体部は一般的に軽くドープされ、かつ比較的厚くされる。所定の逆バイアス電圧に対する逆バイアス洩れ電流の大きさは同じく金属と半導体領域の間のショットキー障壁の高さ(ポテンシャル障壁)に反比例的に依存している。したがって、減少した電力消費量を達成するために、順バイアス電圧の降下と逆バイアス洩れ電流の両方が最小であるべきである、そして逆バイアス阻止電圧は最大であるべきである。
残念ながら、ショットキー障壁整流器には順バイアス電圧降下と逆バイアス洩れ電流の間にトレードオフ(tradeoff)があり、その結果、同時に両方の特性を最小にすることは一般的に難しい。一般的に、ショットキー障壁の高さが減少するにつれて順電圧降下は減少するが、逆バイアス洩れ電流は増加する。逆に、ショットキー障壁の高さが増大するにつれて、順電圧降下は増加するが、洩れ電流は減少する。半導体領域でのドーピングレベルは同じく重要な役割を演ずる。一般的に、ドーピングレベルがより高いと、それだけ順バイアス電圧降下がより低いが、逆バイアス降伏電圧は衝突イオン化のために減少する。
そのため、ショットキー障壁整流器を設計する際、障壁の高さと半導体不純物レベルのような設計パラメタは一般に、すべてのデバイス寄生値を同時に最小にすることはできないので、特定の応用において求められる要件を満たすよう選ばれる。障壁の高さは、一般的に、順方向伝導での電力損失が重要となる大きな衝撃係数を伴う高電流動作のためのショットキー整流器において、低く設定される。高い障壁の高さは一般的に、より高い周囲温度で適用するために意図された、あるいは高い阻止可能出力を要求するショットキー整流器に使われる。
金属/半導体接合によって形成されたショットキー障壁の高さは金属接触と半導体基板との間の仕事関数電位差と関係がある。金属仕事関数とショットキー障壁の高さの間の関係は、1985年にジョンワイリ・アンド・サンズ出版社(John Wiley & Sons)から出版された、スゼ(S.M.Sze)氏によって著された「半導体のデバイス、物理および技術(Semiconductor Devices, Physics and Technology)」と題されれた教科書の163ページ、第5章の図3に見出される。ショットキー障壁電力整流器の設計の詳細かつ包括的な議論は、PWS出版社から出版されたISBN(国際標準図書番号)=0−534−94098−6を有する「パワー半導体デバイス(Power Semiconductor Devices)」(1995年)to題されたバリガ氏(B.J. Baliga)によって著された教科書の第4章に見出される。特に、バリガ氏の教科書のセクション4.1.2と4.1.3には、図4.5の構造を有する平行平面型ショットキー整流器における順方向伝導と逆方向阻止との両方に関連した半導体物理が明らかにされている。式4.7で示されるように、順電圧降下は、ショットキー障壁の高さ(φbn)の関数である飽和電流(JS)はいうにおよばず、ドリフト領域、基板、および接触子の抵抗(RD、RS、およびRC)と順方向電流密度(JF)とに依存している。バリガ氏の教科書の図3.3の構造を有するショットキー整流器の最大逆阻止電圧(BVPP)(すなわち、降伏電圧)は、片側の境目がはっきりした平行平面型p−n接合整流器(one-sided abrupt parallel-plane P-N junction)(例えば、p+−nあるいはn+−p)の降伏電圧に理想的には等しいものとして説明されている。以下の式(1)によって記述されるように、降伏電圧(BVPP)はドリフト領域(ND)の不純物濃度に依存している。
NC=2×1018(BVPP)-4/3 (1)
式(1)は前述のバリガ氏の教科書の式4.11を再現したものである。図2は、境目がはっきりした平行平面型p−n接合整流器(abrupt parallel-plane p-n junction rectifier)について、ドリフト領域のドーピングに対する降伏における降伏電圧および空乏層幅をグラフ的に表現した図である。図2は前述のバリガ氏の教科書の図3.4の引用である。
実際は、しかしながら、従来のショットキー整流器の実際の降伏電圧は、図2に示された境目がはっきりした平行平面型p−n接合整流器の式(1)によって記述された降伏電圧の約3分の1である。当業者によって理解されるであろうように、理論的・理想的な平行平面型の値を下回る降伏電圧の減少は、一部、金属と半導体領域の間のポテンシャル障壁の鏡像力によって誘発される低下によって生じ、そしてそのことは逆バイアス状態において生じる。
ショットキー障壁整流器に付随するオン状態電圧降下/逆阻止電圧のかね合いを最適化する1つの試みは、接合障壁によって制御されるショットキー(JBS)整流器である。JBS整流器は半導体基板表面においてショットキー接触の配列を有し、かつその接触の下に対応する半導体チャネル領域を有するショットキー整流器である。JBS整流器はショットキー接触の間に点在するp−n接合格子も含む。このデバイスは、p−n接合格子の作用に基づいて、「ピンチ(pinch)」整流器とも呼ばれる。格子から基板へ拡がる空乏層は順バイアス電流に対するチャネル領域をピンチオフしないが、逆バイアス洩れ電流に対するチャネル領域をピンオフするように、p−n接合格子は設計される。
当業者によって理解されるであろうように、逆バイアス状態の下で、p−n接合で形成された空乏層は、チャネル領域の中にショットキー障壁接触の下に広がる。逆バイアスが数ボルトを超えるとき、空乏層がショットキー接触の配列の下で交差してピンチオフを起こすように、格子の大きさとP型領域のドーピングレベルは一般的に設計される。空乏層によるチャネルのピンチオフによって、逆バイアス電圧のそれ以上の増加が空乏層によって維持されるように基板内にポテンシャル障壁が形成される。したがって、逆バイアス電圧閾値に到達すると、空乏層は逆バイアス電圧のそれ以上の増加からショットキー障壁接触を保護する。この保護効果は一般的に金属接触子と半導体基板との界面におけるショットキー障壁の低下を妨げて、大きな逆バイアス洩れ電流の形成を抑制する。
JBS整流器の設計および動作は前述のバリガ氏の教科書のセクション4.3と「ピンチ整流器(Pinch Rectifier)」と題されたバリガ氏の米国特許第4,641,174号に記述されている。例えば前述の米国特許第4,641,174号の図6、本明細書では図3によって示されたピンチ整流器200の実施態様には、金属層230と基板204によって形成された複数のショットキー接触232と、領域234と基板204によって形成されたp−n接合格子が備わる。残念ながら、JBS整流器は一般的に比較的大きい直列抵抗と、全体的な順方向伝導用ショットキー接触領域の減少によって起こされた比較的大きいオン状態順電圧降下を有する。この領域減少は、基板表面全領域のかなりのパーセンテージを占拠するp−n接合格子の存在によって必ず生じる。加えるに、大きな順方向電流が大きな順電圧降下を起こすことがあるとともに、小数キャリア伝導が開始されることがあり(すなわち、二極である)、そのことによって高い切換率においてJBS整流器の性能が制限される。最後に、JBSの逆阻止電圧は幾分、同等のドリフト領域ドーパント濃度(Ne)を有するショットキー整流器の逆阻止電圧より高いかもしれないけれども、それは一般に、図2によって示されている平行平面型p−n接合で達成可能な逆方向阻止可能出力の水準を達成しない
順電圧降下/逆阻止電圧のかね合いを最適化するもう1つの試みが「トレンチを有する大電力整流器(Power Rectifier with Trenches)」と題されたチャン氏ら(Chang et al.)の米国特許第4,982,260号に記述されている。例えば、本明細所では図4および図5としてそれぞれ再現された図10Bおよび図14Bに示されるように、従来のp−i−p型整流器(p+−n−n+)はn型半導体基板の表面の上にショットキー接触の点在する配列を含むように修正される。図4によって示されるように、ショットキー接触領域550A−CはMOSのトレンチ領域522A−522Fによって、(p−i−p型整流器の)p+型部品510A−Dから分離される。もう1つの図5によって示される実施態様では、ショットキー接触領域718A〜Eは、トレンチ710A〜Fの底において形成されたP+部分720A−Fに隣接するように点在する。当業者によって理解されるであろうように、これらの修正されたp−i−p型整流器はドリフト領域(n-型領域506、706)で同じく一般的に不必要に大きい直列抵抗を有する。さらに、ただ順方向伝導領域の比較的小さいパーセンテージだけがショットキー接触に関与し、それによって並列接続されたp−n接合より低い順電圧において始動することによって順バイアス特性が支配される。最後に、これらのp−i−p型整流器の順方向洩れ電流はJBS整流器のようなショットキー整流器の対応する順方向洩れ電流よりもかなり低いけれども、p−i−p型整流器は境目のはっきりした平行平面型p−n接合に付随する逆方向阻止可能出力の水準を達成しない。
しかしながら、メーロトラ氏(Mehrotra)と発明者のバリガ氏の「MOSトレンチを有するショットキー障壁整流器(Schottky Barrier Rectifier with MOS Trench)」と題された米国特許第5,365,102号において、理想的な境目がはっきりした平行平面型p−n接合で理論的に達成可能であるものよりもより高い降伏電圧を持つショットキー障壁整流器が開示されている。TMBS整流器と呼ばれる上記整流器の1つの実施態様における断面図が図6に示されており、そしてそれは学術雑誌Solid-State Elec.の第38巻第4号、pp.801−806(1995)に記載されたメーロトラ氏(Mehrotra)と発明者のバリガ氏の「トレンチMOS障壁型ショットキー整流器:平行平面型降伏電圧よりも高い降伏電圧を有する整流器(Trench MOS Barrier Schottky(TMBS)Rectifier: A Schottky Rectifier With Higher Than Parallel Plane Breakdown Voltage)」と題された論文に開示されている。
特に、理論的・理想的な降伏電圧特性よりも良い特性が、エピタクシャル/ドリフト領域のメサ(mesa)形をした部分の多数キャリアとトレンチの絶縁された側壁の上の金属との電荷結合が生じたために達成された。この電荷結合はショットキー接触の下で電界分布の再分配を引き起こし、理想的な境目がはっきりした平行平面型整流器の9.5ボルトとは対照的に、均一なドリフト領域のドーピング濃度1×1017cm-3および酸化物の厚さ500Åに対して達成される約25ボルトの降伏電圧が生じる結果となる。さらに、金属・半導体接触におけるピークの電界が理想的な整流器と比較して減少したために、逆洩れ電流も減少した。
ドリフト領域のドーピング濃度3×1016を有する理想的な平行平面型整流器に関して、様々なトレンチの深さ(「d」)に対する電界分布の再配分が図7に示されている。図7は前述のメーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文の図2の引用である。図7に示されるように、トレンチ電極とメサとの間の電荷結合に付随する少なくとも2つの別々の効果がある。最初に、ショットキー接触の中心における電界はかなり減少され、そして第二に、電界分布のピークは金属−半導体接触から離れてドリフト領域内にシフトする。ショットキー接触の中心における電界の減少によってショットキー障壁の高さの低下による逆洩れ電流が著しく減少し、そして電界のピークがショットキー接触から遠のくにつれて、メサは平行平面型理論の予測よりも多くの電圧を維持することが可能である。
図6のTMBS整流器のトレンチ酸化膜厚に対する降伏電圧の変化の様子が図8に示されており、そしてそれは上記メーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文の図4(b)の引用である。図8に示されるように、750Åを越えたところでは酸化膜厚の増加によって降伏電圧の著しい減少が生じる。増大する酸化膜厚に伴うこの降伏電圧の減少は、トレンチの側壁上の陽極とドリフト領域のメサの形をした部分との間の減少した電荷結合に帰すことができる。図6のTMBS整流器のトレンチの深さに対する降伏電圧の変化の様子も図9に示され、そしてそれは上記メーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文の図3の引用である。図9に示されるように、2.5μmを越えたところではトレンチの深さの増加によって25ボルトを越えたところでの降伏電圧の連続的な増大は生じない。コーデス氏ら(Cordes et al.)の米国特許第3,849,789号は図6と対応する説明において、ダイオードのエピタキシャル層の正味の活性剤濃度を障壁におけるその表面での最小値からその別の表面での最大値まで種々の分布パターンを用いて評価することによって、ショットキー障壁ダイオードの直列抵抗を減らすことができることも明らかにしている。
これらの進展にもかかわらず、TMBS整流器を含む前述のデバイスより少ない逆洩れ電流を伴うさらにより高い電圧を阻止することができるさらにいっそう効率的な整流器の必要性があり続ける。
発明の目的と概要
それゆえに、本発明の目的は効率的な整流器とその製造方法を提供することにある。
本発明の目的は、低い順電圧降下で高い順バイアス電流密度を維持することができる整流器とその製造方法を提供することにもある。
本発明の他の目的は、低い逆洩れ電流で高い逆阻止電圧を維持することができる整流器とその製造方法を提供することにある。
これらと他の目的、特徴と利点は、本発明によれば、絶縁体によって満たされたトレンチおよび基板表面におけるトレンチ上の陽極と、その基板内に最適・不均一的にドープされたドリフト領域とを有するとともに、それらが組合わさって低い逆バイアス洩れ電流および低い順電圧降下で高い阻止電圧可能出力を実現するショットキー整流器によって実現される。これらの利益を達成するために、好ましくは、ドリフト領域は第1の導電型のドーパントによって、ドーパントの濃度が陽極とドリフト領域の間に形成されたショットキー整流接合部から離れる方向に単調に増大するように不均一にドープされる。この不均一なドーピングは、好ましくは、より一層強く(濃く)ドープされた陰極領域上のドリフト領域のエピタキシャル成長の間に、コンピュータ制御によるその場での(in situ)ドーピングによって実施することができる。
特に、ドリフト領域での不純物濃度分布は、ショットキー整流接合における濃度が約5×1016より小さな濃度(たとえば、1×1016cm-3)で、かつドリフト領域と陰極領域との接合部での濃度が約10倍も大きな濃度(たとえば、3×1017cm-3)であるとしたときに、好ましくは、線形傾斜分布あるいは階段傾斜分布をなす。ドーピング分布と濃度も、降伏の開始において整流器が逆バイアスされるとき、ドリフト領域での電界分布は実質的に均一かつ/またはショットキー整流接合から陰極領域までの方向に単調減少分布を有するように、負に傾斜するように選ばれるのが好ましい。トレンチの側壁上の絶縁領域(例えば、SiO2)の厚さも500Åから約1000Åより大きい値にまで増大して、電荷結合にいくらかの損失があっても、電界集中を抑制でき、デバイスの降伏電圧を増大させることができる。
【図面の簡単な説明】
図1はデバイス電流定格とデバイス阻止電圧定格の関数として電力半導体デバイスの一般的な応用例を示した図である。
図2はシリコンの平行平面型の境目がはっきりしたp−n接合についての不純物濃度に対する降伏電圧と空乏層の厚さの変化の様子をグラフによって示した図である。
図3は、米国特許第4,641,174号の図10Bによる、従来技術のピンチ整流器の断面図である。
図4は、米国特許第4,982,260号の図10Bによる、従来技術のp−i−n型整流器の断面図である。
図5は、米国特許第4,982,260号の図14Bによる、従来技術のp−i−n型整流器の断面図である。
図6は、従来技術によるトレンチMOS型障壁ショットキー整流器(TMBS)の断面図である。
図7は、理想的な平行平面型の境目がはっきりしたp−n接合と図6のTMBS整流器で、逆バイアス条件の下での電界分布をグラフによって示した図である。
図8は、図6のTMBS整流器のトレンチ酸化膜厚に対する降伏電圧の変化の様子をグラフによって示した図である。
図9は、図6のTMBS整流器のトレンチの深さに対する降伏電圧の変化の様子をグラフによって示した図である。
図10Aは、本発明の一実施態様によるショットキー整流器の断面図である。
図10Bは、図10Aのショットキー整流器のドリフト領域および陰極領域の不純物濃度を距離の関数として示した図である。
図11は、図10Aのショットキー整流器のドリフト領域における電界分布を逆バイアス降伏の始まりにおいてグラフによって示した図である。
図12は、本発明によるショットキー整流器のトレンチ酸化膜厚に対する降伏電圧の変化の様子をグラフによって示した図である。
図13は、本発明によるショットキー整流器のトレンチの深さに対する降伏電圧の変化の様子をグラフによって示した図である。
詳細な説明
以下、図面を参照して本発明の好ましい実施態様を詳細に説明する。本発明は、しかしながら、異なった形で実施される場合もあり、ここに述べられた実施態様に限定されていると解釈されるべきではない。本開示が完全なものとなるように、そして当業者に発明の範囲を十分に明示するものとして、本実施態様は提供される。同一または類似する要素には同一または類似する符号が付せられる。
図10Aには本発明によるショットキー障壁整流器の断面図が示されている。整流器10は、第1の表面とそれに対向する第2の表面を有する、第1の導電型、一般的にはn型の半導体基板12を備える。基板12はなるべく、表面12aに隣接する比較的高く(濃く)ドープされた陰極領域12c(n+型として図示されている)を備える。例示されているように、陰極領域12cは第1の導電型の不純物の濃度約1×1019cm-3でドープされる。最適かつ不均一にドープされた第1の導電型のドリフト領域12d(n型として示された)は陰極領域12cから第2の表面12bまでなるべく拡がる。例示されているように、ドリフト領域12dと陰極領域12cは第1の表面12aに対向して拡がるn+/nの非整流接合を形成する。対向する側面14aと14bによって定義された、断面幅「Wm」を有するメサ(すなわちメサ型領域)14はドリフト領域12d内になるべく形成される。メサ14はストライプ状、長方形、または円筒状あるいは他の類似形状であることが可能で、(図示されていない)3番目の次元に拡がる。当業者によって理解されるであろうように、メサ14は、従来の処理技術を使って、(図示されていない)3番目の次元に拡がる隣接したストライプの形をしたトレンチの組をエッチングすることによってドリフト領域12d内に形成することができる。代わりに、輪状に形づくられたトレンチを同じくメサ14を定義すべくドリフト領域12dで形成してもよい。しかしながら、横断面で見たとき、輪状トレンチの内側壁は一対の対向する側壁14aと14bとして現われて、そうしたものとして描写される。
絶縁領域16(例えば、SiO2)は同じく対向するメサの側面14aと14b上にそれぞれ提供される。高い降伏電圧の達成を容易にして、そして電界集中を抑制するために、絶縁領域16は1000Å、なるべくなら約2000Åより大きい厚さを持つように形成される。整流器は絶縁領域16上かつ第2の表面12b上に陽極18も含む。陽極18はメサ14の最上面においてドリフト領域12dとでショットキー障壁整流接合部を形成する。陽極/メサ界面において形成されたショットキー障壁の高さは、使用される電極金属と半導体(たとえば、Si、Ge、GaAsとSiC)のタイプ、およびメサ14の第1の導電型不純物の濃度の大きさと分布に依存している。最後に、陰極20は第1の表面12aにおいて陰極領域12cに隣接するように与えられる。陰極20はなるべく陰極領域12aとオーム接触させる。
陽極18が絶縁領域16上および対向するメサ側面14a、14b上に形成されるために、ショットキー整流接合部が逆バイアスされるときには陽極18とメサ14の間の電化結合が生じる。「トレンチMOS型障壁ショットキー(TMBS)整流器(Trench MOS Barrier Schottky(TMBS)Rectifier)」と題された前述のメーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文によれば、絶縁領域16の厚さとメサ14の幅と高さは、陽極18とメサ14の間の電荷結合の度合いと逆降伏電圧可能出力の度合いとを支配している重要なパラメーターである。例えば、メーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文でより詳しく記述されているように、500Åの絶縁領域の厚さは、トレンチの深さ2.0μmとメサ幅0.5μmと均一なメサ/ドリフト領域の不純物濃度1×1017cm-3を有する従来技術によるTMBS整流器に対して最適となるように選ばれた。これらのパラメーターを使って、およそ25ボルトの逆降伏電圧が達成された。
しかしながら、およそ60ボルトの際立ってより高い逆降伏電圧が図10Aの整流器、とりわけ、第1の導電型不純物の濃度がなるべく、第2の表面12bから陰極領域12cへの方向(y軸で示された方向)に、約5×1016cm-3未満、より好ましくは2×1016cm-3未満から、約1×1017cm-3より大きな値まで単調増加するようにドリフト領域12dを不均一にドープすることによって達成できる。この方向は第2の表面12bと、陽極18とメサ14によって形成されたショットキー整流接合部とに直交する。特に、ドリフト領域12dでの第1の導電型不純物の濃度は、第2の表面12bにおいて、好ましくは約1×1016cm-3であり、非整流接合部において、好ましくは約3×1017cm-3である。同じく図10Bによって最も良く示されているように、ドリフト領域12dでの第1の導電型不純物の濃度分布はなるべく線形傾斜分布となるようにするのが良いが、しかしながら、階段、曲線、または類似的な傾斜分布も利用できる。当業者に理解されるであろうように、第1の導電型不純物の上記分布は、陰極領域12cの上にドリフト領域12dをエピタキシャル的に成長させることによって、かつ、成長時間の関数として第1の導電型不純物の濃度を変えるようにコンピュータ制御によって本来の場所でドープすることによって実現できる。
すでに説明した最適な方法でドリフト領域12dを不均一にドープすることに加えて、およそ3.0μmまでメサ14の高さ(あるいはトレンチ深さ)を増大させ、かつ、500Åから1000Åよりも大きな値、なるべくならば約2000Åまで絶縁領域16の厚さを増加させることは逆降伏電圧の増大に貢献する。例えば、およそ3.5μmのドリフト領域の厚さとおよそ0.4μmのメサ幅を持つ図10Aの整流器について、逆降伏電圧はおよそ60ボルトであった。この60ボルトの降伏電圧レベルは上記メーロトラ氏(Mehrotra)とバリガ氏(Baliga)の論文に記述されたデバイスの降伏電圧レベルの2倍より大きい。逆降伏電圧の60ボルトまでの増加は、降伏の開始におけるメサ14の中心部での十分に均一な垂直電界の分布の実現に一部帰すことができる。
第2の表面12bからの距離に対するメサ14の中心部における電界の分布は、図11にもっとも良く示される。そこに示されているように、この電界分布は、TMBS整流器の図7の電界分布と比較してかなり均一である。しかしながら、電界強度の実際の分布が第2の表面12bから陰極領域12cへの直行方向に単調減少するように、平らな勾配と負の勾配が存在している。さらに、二つのピーク電界値、すなわちショットキー接合においてのものと、そこから2.0μmのトレンチ深さと等しい距離におけるものとを示す図7の電界分布とは対照的に、図11の電界分布は第2の表面12bにおいて単一のピークを有し、メサ14の中心ポイント「A」における、かつ、第2の表面12bから距離1.5μm(すなわち、トレンチ深さの半分)における電界は、ピーク電界の約半分よりも大きく、ピーク電界の約80%よりも大きいことが好ましい。メサ14の垂直方向の中心におけるかなり均一な電界分布は高い逆降伏電圧の実現に寄与する。この好ましい電界分布も不均一なドリフト領域の不純物濃度と、増大した絶縁体領域の厚さの結果である。
次に図12には、本発明によるショットキー整流器のトレンチ酸化膜厚に対する降伏電圧が示されている。特に、降伏電圧は少なくとも2200Åまでの酸化膜厚で単調に増加していることが示されており、このことは明らかにされていないか、または図8の分布には提示されていない。図12のグラフは、第2の表面12bにおいて1×1016cm-3の限界値とドリフト領域12dと陰極12cによって形成された非整流接合において3×1017cm-3の限界値を有する図10Bに示されたドーピング分布を有するショットキー整流器に対して得られた。同じくメサ幅とセルピッチは、それぞれ、0.5μmと1μmであった。そしてトレンチ深さとドリフト領域12dの厚さは、それぞれ、3μmと4μmであった。同じく図13には、本発明によるショットキー整流器のトレンチ深さに対する降伏電圧が示されている。図9と対照的に、降伏電圧は少なくとも5.0μmまでトレンチ深さの関数としてほぼ直線的に増加していることが示されいる。特に、およそ100ボルトの降伏電圧が5.0μmのトレンチ深さで実現できる。
本明細書および本図面において、本発明の一般的な好ましい実施態様が開示された。特定の用語が使用されているが、それらは一般的かつ記述的な意味合いおいて使用され、限定の意図はない。本発明の範囲は以下の発明の請求の範囲によって示される。
Claims (13)
- 第1表面(12a)と該第1表面(12a)に対向して拡がる第2表面(12b)を有する半導体基板(12)と、
前記第1表面(12a)に隣接する、前記半導体基板(12)内における第1導電型の陰極領域(12c)と、
前記陰極領域(12c)と前記第2表面(12b)との間に拡がるとともに、前記第2表面(12b)における5×1016cm-3よりも小さな第1濃度から、前記陰極領域(12c)との非整流接合における前記第1濃度の約10倍よりも大きな濃度まで単調増加する第1導電型のドーパントの濃度を有する、前記半導体基板(12)内の第1の導電型のドリフト領域(12d)と、
前記陰極領域(12c)に接触する陰電極(20)と、
前記ドリフト領域(12d)に隣接して拡がる底および側壁を有する、前記第2の表面(12b)において前記半導体基板(12)内にある第1トレンチと、
前記底および前記側壁上に形成され、前記側壁上において約1000Åよりも大きな厚さを有する絶縁領域(16)と、
前記第2表面(12b)において前記ドリフト領域(12d)とでショットキー整流接合を形成する、前記第2表面(12b)上であって前記絶縁領域(16)上にある陽電極(18)と
を備えたことを特徴とするショットキー整流器。 - 前記ドリフト領域(12d)の第1導電型のドーパントの濃度が線形傾斜分布となっていることを特徴とする請求項1に記載のショットキー整流器。
- 前記ドリフト領域(12d)の第1導電型のドーパントの濃度が前記第2表面(12b)において約2×1016cm-3未満であることを特徴とする請求項1に記載のショットキー整流器。
- 前記ドリフト領域(12d)の第1導電型のドーパントの濃度が前記第2表面(12b)において約2×1016cm-3未満であることを特徴とする請求項2に記載のショットキー整流器。
- 前記ドリフト領域(12d)は、前記第2表面(12b)と前記ドリフト領域(12d)および前記陰極領域(12c)の間の非整流接合との間で測定される、少なくも約3.5μmの厚さを有することを特徴とする請求項4に記載のショットキー整流器。
- 前記第1トレンチは、少なくも約3.0μmの深さを有することを特徴とする請求項5に記載のショットキー整流器。
- 前記ドリフト領域(12d)に隣接して拡がり、底および側壁を有する、前記第2表面(12b)において前記半導体基板(12)内にある第2トレンチ(12b)をさらに備え、
前記第1トレンチおよび前記第2トレンチの間で測定される前記ドリフト領域の幅が約0.5μm未満であることを特徴とする請求項6に記載のショットキー整流器。 - 前記ドリフト領域(12d)は、前記第2表面(12b)と前記ドリフト領域(12d)および前記陰極領域(12c)の間の非整流接合との間で測定される、少なくも約3.5μmの厚さを有することを特徴とする請求項1に記載のショットキー整流器。
- 前記第1のトレンチは、少なくも約3.0μmの深さを有することを特徴とする請求項8に記載のショットキー整流器。
- 前記ドリフト領域(12d)に隣接して拡がる底および側壁を有する、前記第2表面(12b)において前記半導体基板(12)内にある第2のトレンチ(12b)をさらに備え、
前記第1トレンチおよび前記第2トレンチの間で測定される前記ドリフト領域(12d)の幅が約0.5μm未満であることを特徴とする請求項9に記載のショットキー整流器。 - 前記ドリフト領域(12d)は、前記第2表面(12b)と前記ドリフト領域(12d)および前記陰極領域(12c)の間の非整流接合との間で測定される、少なくも約3.5μmの厚さを有することを特徴とする請求項2に記載のショットキー整流器。
- 前記第1トレンチは、少なくも約3.0μmの深さを有することを特徴とする請求項11に記載のショットキー整流器。
- 前記ドリフト領域(12d)に隣接して拡がる底および側壁を有する、前記第2表面(12b)において前記半導体基板(12)内にある第2トレンチ(12b)をさらに備え、
前記第1トレンチおよび前記第2トレンチの間で測定される前記ドリフト領域(12d)の幅が約0.5μm未満であることを特徴とする請求項12に記載のショットキー整流器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/645,231 | 1996-05-13 | ||
US08/645,231 US5612567A (en) | 1996-05-13 | 1996-05-13 | Schottky barrier rectifiers and methods of forming same |
PCT/US1997/007866 WO1997043789A1 (en) | 1996-05-13 | 1997-05-09 | Schottky barrier rectifiers and methods of forming same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000512075A JP2000512075A (ja) | 2000-09-12 |
JP4104170B2 true JP4104170B2 (ja) | 2008-06-18 |
Family
ID=24588179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54096397A Expired - Lifetime JP4104170B2 (ja) | 1996-05-13 | 1997-05-09 | ショットキー障壁整流器およびその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5612567A (ja) |
EP (1) | EP0902981B1 (ja) |
JP (1) | JP4104170B2 (ja) |
KR (1) | KR100430834B1 (ja) |
AT (1) | ATE226760T1 (ja) |
AU (1) | AU2937497A (ja) |
DE (1) | DE69716597T2 (ja) |
WO (1) | WO1997043789A1 (ja) |
Families Citing this family (122)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980006363A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 장치 및 그 제조방법 |
US7067406B2 (en) * | 1997-03-31 | 2006-06-27 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
FR2764117B1 (fr) * | 1997-05-30 | 1999-08-13 | Sgs Thomson Microelectronics | Contact sur une region de type p |
JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6362495B1 (en) | 1998-03-05 | 2002-03-26 | Purdue Research Foundation | Dual-metal-trench silicon carbide Schottky pinch rectifier |
DE19819590C1 (de) * | 1998-04-30 | 1999-06-24 | Siemens Ag | MOS-Leistungstransistor |
US6303969B1 (en) * | 1998-05-01 | 2001-10-16 | Allen Tan | Schottky diode with dielectric trench |
US6184563B1 (en) * | 1998-07-27 | 2001-02-06 | Ho-Yuan Yu | Device structure for providing improved Schottky barrier rectifier |
US6621121B2 (en) * | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6252288B1 (en) * | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
US6252258B1 (en) * | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
US6707127B1 (en) * | 2000-08-31 | 2004-03-16 | General Semiconductor, Inc. | Trench schottky rectifier |
US6593620B1 (en) | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
US6462393B2 (en) | 2001-03-20 | 2002-10-08 | Fabtech, Inc. | Schottky device |
JP2002334997A (ja) * | 2001-05-08 | 2002-11-22 | Shindengen Electric Mfg Co Ltd | Mosトレンチを有するショットキー障壁整流装置及びその製造方法 |
US6740951B2 (en) | 2001-05-22 | 2004-05-25 | General Semiconductor, Inc. | Two-mask trench schottky diode |
SE0101848D0 (sv) * | 2001-05-25 | 2001-05-25 | Abb Research Ltd | A method concerning a junction barrier Schottky diode, such a diode and use thereof |
US6580141B2 (en) * | 2001-06-01 | 2003-06-17 | General Semiconductor, Inc. | Trench schottky rectifier |
US6683363B2 (en) * | 2001-07-03 | 2004-01-27 | Fairchild Semiconductor Corporation | Trench structure for semiconductor devices |
US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
GB0118000D0 (en) * | 2001-07-24 | 2001-09-19 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices with schottky barriers |
GB0120595D0 (en) * | 2001-08-24 | 2001-10-17 | Koninkl Philips Electronics Nv | A semiconductor rectifier |
US6642738B2 (en) | 2001-10-23 | 2003-11-04 | Fairchild Semiconductor Corporation | Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance |
GB0129450D0 (en) | 2001-12-08 | 2002-01-30 | Koninkl Philips Electronics Nv | Trenched semiconductor devices and their manufacture |
US6894393B1 (en) | 2001-12-28 | 2005-05-17 | Micrel, Inc. | Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same |
US6882053B1 (en) * | 2001-12-28 | 2005-04-19 | Micrel, Inc. | Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same |
US7183193B2 (en) * | 2001-12-28 | 2007-02-27 | Micrel, Inc. | Integrated device technology using a buried power buss for major device and circuit advantages |
US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7176483B2 (en) * | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7902029B2 (en) * | 2002-08-12 | 2011-03-08 | Acorn Technologies, Inc. | Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor |
GB0312512D0 (en) | 2003-05-31 | 2003-07-09 | Koninkl Philips Electronics Nv | Termination structures for semiconductor devices and the manufacture thereof |
GB0327793D0 (en) * | 2003-11-29 | 2003-12-31 | Koninkl Philips Electronics Nv | Trench mosfet |
US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
US7534633B2 (en) * | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
DE102004053760A1 (de) * | 2004-11-08 | 2006-05-11 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
DE102004056663A1 (de) * | 2004-11-24 | 2006-06-01 | Robert Bosch Gmbh | Halbleitereinrichtung und Gleichrichteranordnung |
US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
JP2006339508A (ja) * | 2005-06-03 | 2006-12-14 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP4715324B2 (ja) * | 2005-06-20 | 2011-07-06 | 住友電気工業株式会社 | 整流素子 |
JP2006352006A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
JP2006352028A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
US7696598B2 (en) * | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
TWI416695B (zh) * | 2005-12-27 | 2013-11-21 | Power Integrations Inc | 用於快速回復整流器結構之裝置及方法 |
WO2007075996A2 (en) * | 2005-12-27 | 2007-07-05 | Qspeed Semiconductor Inc. | Apparatus and method for a fast recovery rectifier structure |
US7488673B2 (en) * | 2006-02-24 | 2009-02-10 | International Rectifier Corporation | Trench MOS Schottky barrier rectifier with high k gate dielectric and reduced mask process for the manufacture thereof |
US7856597B2 (en) * | 2006-06-01 | 2010-12-21 | Sap Ag | Adding tag name to collection |
JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
US7769066B2 (en) | 2006-11-15 | 2010-08-03 | Cree, Inc. | Laser diode and method for fabricating same |
US7834367B2 (en) | 2007-01-19 | 2010-11-16 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
US8101995B2 (en) * | 2007-02-08 | 2012-01-24 | International Rectifier Corporation | Integrated MOSFET and Schottky device |
US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
US9012937B2 (en) * | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
IT1394649B1 (it) * | 2009-06-01 | 2012-07-05 | St Microelectronics Srl | Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione |
US8049276B2 (en) * | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
CN101882617B (zh) * | 2010-06-12 | 2011-11-30 | 中国科学院上海微***与信息技术研究所 | 肖特基二极管、半导体存储器及其制造工艺 |
TWM403749U (en) * | 2010-12-17 | 2011-05-11 | Taiwan Semiconductor Co Ltd | Schottky diode structure |
JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
US9331065B2 (en) | 2011-05-17 | 2016-05-03 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
US8502336B2 (en) | 2011-05-17 | 2013-08-06 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
JPWO2012157679A1 (ja) * | 2011-05-18 | 2014-07-31 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2011166181A (ja) * | 2011-05-31 | 2011-08-25 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
US8618582B2 (en) * | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8664665B2 (en) * | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US8653600B2 (en) * | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
TWI521719B (zh) | 2012-06-27 | 2016-02-11 | 財團法人工業技術研究院 | 雙凹溝槽式蕭基能障元件 |
CN103531617B (zh) * | 2012-07-02 | 2017-09-08 | 朱江 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
TWI521693B (zh) | 2012-11-27 | 2016-02-11 | 財團法人工業技術研究院 | 蕭基能障二極體及其製造方法 |
JP5922014B2 (ja) * | 2012-12-27 | 2016-05-24 | 新電元工業株式会社 | トレンチショットキバリアダイオード及びその製造方法 |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
US9716151B2 (en) | 2013-09-24 | 2017-07-25 | Semiconductor Components Industries, Llc | Schottky device having conductive trenches and a multi-concentration doping profile therebetween |
EP2858117A1 (en) | 2013-10-02 | 2015-04-08 | Nxp B.V. | Semiconductor device and method of manufacturing |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
US9263598B2 (en) | 2014-02-14 | 2016-02-16 | Semiconductor Components Industries, Llc | Schottky device and method of manufacture |
CN103956389B (zh) * | 2014-04-14 | 2017-07-11 | 绍兴米来电子科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
CN104183653B (zh) * | 2014-06-19 | 2017-04-12 | 立锜科技股份有限公司 | 接面位障萧特基二极管 |
KR101669987B1 (ko) * | 2014-12-03 | 2016-10-27 | 서강대학교산학협력단 | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 |
EP3032586A1 (en) | 2014-12-10 | 2016-06-15 | Nxp B.V. | Semiconductor arrangement comprising a trench and method of manufacturing the same |
US10431699B2 (en) | 2015-03-06 | 2019-10-01 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple active trench depths and method |
US9716187B2 (en) | 2015-03-06 | 2017-07-25 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple trench depths and method |
TWI560890B (en) * | 2015-04-24 | 2016-12-01 | Univ Nat Central | Diode device and method for forming the same |
US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
DE112017005855T5 (de) | 2016-11-18 | 2019-08-01 | Acorn Technologies, Inc. | Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe |
CN106784023B (zh) * | 2016-12-27 | 2019-09-20 | 杭州易正科技有限公司 | 一种结势垒肖特基二极管 |
CN109390233A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基的制造方法 |
CN107910380A (zh) * | 2017-12-07 | 2018-04-13 | 中芯集成电路(宁波)有限公司 | 肖特基二极管及其形成方法、半导体器件 |
US10388801B1 (en) * | 2018-01-30 | 2019-08-20 | Semiconductor Components Industries, Llc | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method |
US11251282B2 (en) * | 2018-02-09 | 2022-02-15 | Mitsubishi Electric Corporation | Power semiconductor device |
US10608122B2 (en) | 2018-03-13 | 2020-03-31 | Semicondutor Components Industries, Llc | Schottky device and method of manufacture |
US10615292B2 (en) * | 2018-03-27 | 2020-04-07 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | High voltage silicon carbide Schottky diode flip chip array |
US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
US10439075B1 (en) | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
EP3823044A4 (en) * | 2018-07-12 | 2022-04-20 | Flosfia Inc. | SEMICONDUCTOR DEVICE |
CN111081754A (zh) * | 2018-10-19 | 2020-04-28 | 宁波比亚迪半导体有限公司 | 沟槽型mos结构肖特基二极管及其制备方法 |
US11749758B1 (en) | 2019-11-05 | 2023-09-05 | Semiq Incorporated | Silicon carbide junction barrier schottky diode with wave-shaped regions |
US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
CN111627821B (zh) * | 2020-06-05 | 2023-09-12 | 温州大学 | 多层二碲化钼场效应晶体管的电子-空穴可逆掺杂方法 |
CN113066856A (zh) * | 2021-04-27 | 2021-07-02 | 厦门吉顺芯微电子有限公司 | 具有双层外延结构的Trench MOS肖特基整流器件及制造方法 |
WO2023189055A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849789A (en) * | 1972-11-01 | 1974-11-19 | Gen Electric | Schottky barrier diodes |
US4641174A (en) * | 1983-08-08 | 1987-02-03 | General Electric Company | Pinch rectifier |
US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
US5262669A (en) * | 1991-04-19 | 1993-11-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
JPH07263717A (ja) * | 1994-03-23 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子およびその製造方法 |
-
1996
- 1996-05-13 US US08/645,231 patent/US5612567A/en not_active Expired - Lifetime
-
1997
- 1997-05-09 AT AT97923610T patent/ATE226760T1/de not_active IP Right Cessation
- 1997-05-09 DE DE69716597T patent/DE69716597T2/de not_active Expired - Lifetime
- 1997-05-09 EP EP97923610A patent/EP0902981B1/en not_active Expired - Lifetime
- 1997-05-09 AU AU29374/97A patent/AU2937497A/en not_active Abandoned
- 1997-05-09 KR KR10-1998-0709077A patent/KR100430834B1/ko not_active IP Right Cessation
- 1997-05-09 WO PCT/US1997/007866 patent/WO1997043789A1/en active IP Right Grant
- 1997-05-09 JP JP54096397A patent/JP4104170B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE226760T1 (de) | 2002-11-15 |
WO1997043789A1 (en) | 1997-11-20 |
KR20000010929A (ko) | 2000-02-25 |
AU2937497A (en) | 1997-12-05 |
DE69716597D1 (de) | 2002-11-28 |
KR100430834B1 (ko) | 2004-08-30 |
DE69716597T2 (de) | 2003-06-26 |
US5612567A (en) | 1997-03-18 |
EP0902981B1 (en) | 2002-10-23 |
JP2000512075A (ja) | 2000-09-12 |
EP0902981A1 (en) | 1999-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4104170B2 (ja) | ショットキー障壁整流器およびその製造方法 | |
US5365102A (en) | Schottky barrier rectifier with MOS trench | |
EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
US5241195A (en) | Merged P-I-N/Schottky power rectifier having extended P-I-N junction | |
US6191447B1 (en) | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same | |
AU2007248544B2 (en) | Semiconductor device with surge current protection and method of making the same | |
US8232558B2 (en) | Junction barrier Schottky diodes with current surge capability | |
US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
US7541660B2 (en) | Power semiconductor device | |
JP4874518B2 (ja) | 低順電圧で低逆電流の動作特性を有する窒化ガリウムベースのダイオード | |
WO2003005416A2 (en) | Trench structure for semiconductor devices | |
JP4119148B2 (ja) | ダイオード | |
JP2004519100A (ja) | バイポーラダイオード | |
KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
CN108695396B (zh) | 一种二极管及其制作方法 | |
CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
US6753588B2 (en) | Semiconductor rectifier | |
Gupta et al. | A novel planarized, silicon trench sidewall oxide-merged pin Schottky (TSOX-MPS) rectifier | |
CN115336007B (zh) | 用于更软的反向恢复且有载流子的逐渐注入的半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |