JP4103255B2 - 半導体デバイスチップ及び半導体デバイスの製造方法 - Google Patents
半導体デバイスチップ及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4103255B2 JP4103255B2 JP18881999A JP18881999A JP4103255B2 JP 4103255 B2 JP4103255 B2 JP 4103255B2 JP 18881999 A JP18881999 A JP 18881999A JP 18881999 A JP18881999 A JP 18881999A JP 4103255 B2 JP4103255 B2 JP 4103255B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor wafer
- forming
- wafer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器の製造分野において適用される超薄型半導体デバイスチップの製造方法、及び該半導体デバイスチップをプリント配線基板にフリップチップ実装する工程を有する半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器においては益々小型化が進み、電子機器の小型化をより進展させるためには、実装密度を如何に向上させるかが重要な課題となっている。そして、半導体集積回路（半導体ＩＣ）が搭載された電子機器についても、かかる小型化を図るべく、ボンディングワイヤとリードフレームとを用いた従来のパッケージ実装技術の代替として、ＬＳＩベアチップを直接実装基板上の導体パターンに接続するワイヤレスボンディング法の研究・開発が盛んである。
【０００３】
中でも、デバイスチップの素子形成面側にすべての電極部とこれに対応する接続端子を形成しておき、この素子形成面を下向きにして、該電極部の電極パッドと実装基板の導体パターンとを直接的に接続する方法は、フリップチップボンディング法と呼ばれ、アセンブリ工程が合理化できることからハイブリッドＩＣの実装や大型コンピュータ等の用途に広く利用拡大が図られている。
【０００４】
このようなフリップチップ型の半導体装置の実装を行う方法としては、例えば半導体ＬＳＩのアルミニウム電極パッド上にハンダバンプを形成して、半導体ＬＳＩのチップの各接続端子をこのハンダバンプ上に当接させ、このものを直接にプリント配線板の導体パターンに接続する方法がある。
【０００５】
しかしながら、この方法は主に二次元方向での小型化をめざしたものであって、薄型化には限界があり、例えば、ＩＣカード、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等をはじめとする携帯電子機器においては、デバイス実装スペースをさらに少なくする必要がある。
【０００６】
従って、これまで主としてめざしてきた二次元的な小型化に加えて、高さ方向にも更なる薄型化が可能となる半導体デバイスの実装技術を確立する必要がある。
【０００７】
かかる薄型化半導体デバイス部品の実装技術の一つとして、ＬＳＩ形成後のシリコンウェーハの表面に保護テープを貼って、ウェーハ裏面から機械研削や化学的機械研磨等の手法で、従来よりさらに薄型化加工することが考えられる。
【０００８】
以下、この方法による半導体デバイスの製造例を、図面を参照しながら説明する。
図１１に示すのは、（Ｓ３１）ＬＳＩ・アルミニウム電極パッド形成工程、（Ｓ３２）アンダーバンプメタル層形成工程、（Ｓ３３）ハンダバンプ形成工程、（Ｓ３４）ウェーハ薄型化加工工程、及び（Ｓ３５）フリップチップ実装工程からなる従来法による製造工程フローチャート図である。
【０００９】
先ず、例えば、シリコン半導体ウェーハ３０１の表面層にＬＳＩ（図示を省略）を形成する。次いで、このＬＳＩを構成する各素子を接続するアルミニウム配線層（図示を省略）及び外部接続端子としてアルミニウム電極パッド（Ａｌ電極パッド）３０２を形成する。更に基体（ＬＳＩ、アルミニウム配線層、Ａｌ電極パッドが形成された半導体ウェーハ）全面を、例えば窒化シリコンやポリイミドからなる表面保護膜３０４によって被覆した後、Ａｌ電極パッド３０２上の表面保護膜３０４を選択的に除去して、Ａｌ電極パッド３０２表面を露出させる（Ｓ３１）。以上のようにして図１２（ａ）に示す構造を作得る。
【００１０】
次いで、図１２（ｂ）に示すように、Ａｌ電極パッド３０２の露出された部分を覆うように、例えばスパッタリング法により、Ｃｒ，Ｃｕ，Ａｕ等からなる金属多層膜、所謂ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）膜３０３を形成する（Ｓ３２）。このＢＬＭ層３０３は、アンダーバンプメタル層と称せられ、ハンダバンプとアルミニウム電極との接着強度の向上や拡散による金属間化合物の生成を防ぐ等の目的のために形成される。
【００１１】
次に、図１２（ｃ）に示すように、ＢＬＭ膜３０３の領域に開口部を有するレジスト膜３０５を形成し、図１３（ｄ）に示すように、レジスト膜３０５上、及び開口部Ｃ内の表面保護膜３０４及びＢＬＭ膜３０３上に、ハンダ蒸着膜３０６’を成膜する。その後、図１３（ｅ）に示すように、レジスト膜３０５のリフトオフにより、不要な部分のハンダ蒸着膜３０６’を除去し、所望のパターンのハンダ蒸着膜３０６’を形成する。
【００１２】
続いて、図１３（ｆ）に示すように、熱処理を加えることにより、ハンダ蒸着膜３０６’を溶融させることにより、溶融ハンダの表面張力に基づいて、ほぼ球状のハンダバンプ３０６を形成する（Ｓ３３）。なお、この例ではハンダ蒸着膜３０６’をいわゆるリフトオフ法により形成しているが、他の方法でもかまわない。
【００１３】
次いで、得られた半導体ウェーハ（以下、単に「ウェーハ」という。）の裏面研削（バックグラインド）を次のようにして行う。即ち、先ず、図１４（ａ）に示すように、ウェーハの表面（ハンダバンプ３０６が形成されている面）に、粘着剤層３１３とテープ基材３１４からなる表面保護テープ３１２を貼り付ける。
【００１４】
次いで、図１４（ｂ）に示すように、表面保護テープ３１２が貼り付けられたウェーハの反対側の面（裏面）を機械研削装置にセットし、ウェーハの裏面研削加工を行う。以下にこの機械研削の具体的な条件の一例を示す。
【００１５】
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
ウェーハ削り代 ：約２２５μｍ
研削後のウェーハ厚：４００μｍ
【００１６】
このときウェーハの裏面研削によるダメージ、例えば、浅い研削キズやヘアラインクラック等が新たに加わり、この研削ダメージがウェーハの機械的強度の低下を招く要因となるので、これを除く必要がある。
【００１７】
このため、ウェーハ裏面に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用いるポリッシュ研磨による仕上げ加工処理を行う。以下にこのポリッシュ研磨の具体的な条件の一例を示す。
【００１８】
ウェーハの回転速度：８０ｒｐｍ
研磨圧力 ：４００ｇ／ｃｍ2
揺動速度 ：２ｍｍ／ｓｅｃ
スラリー供給速度 ：４０ｍｌ／ｍｉｎ
削り代 ：１０μｍ
【００１９】
この結果、図１４（ｃ）に示すように、ウェーハの裏面に形成されていた研削キズを研削除去をすることができ、ウェーハの機械的強度を向上させることができる。なお、図１４（ａ）及び図１４（ｃ）においては、ウェーハ表面上のアルミニウム配線層、Ａｌ電極パッド３０２、表面保護膜３０４及びハンダバンプ３０６の図示を省略している。
【００２０】
その後は、得られたウェーハから表面保護テープ３１２を剥がし、ダイシングして半導体デバイスチップを切り出し、この半導体デバイスチップ（図１５（ｄ）参照）のハンダボール３０６と、プリント配線基板３１０のＣｕランド３０８に接続する（フリップチップ実装）ことにより、図１５（ｅ）に示すような、薄型化された半導体デバイスを製造することができる。
【００２１】
【発明が解決しようとする課題】
以上のように、本発明者らが提案した製造技術を用いてバンプ電極が形成された薄型半導体デバイスチップをプリント配線板にフリップチップ実装することで、従来のモールド樹脂でパッケージングされたデバイスを実装した場合に比べて、様々な電子機器の小型軽量化を図ることができる。
【００２２】
しかしながら、上述した方法には、ハンダバンプ電極付きの半導体デバイスチップに対して、前述したような薄型化加工を行う際には、ウェーハ表面のデバイスを保護するために、ウェーハ表面を表面保護テープで覆っておく必要があるが、表面保護テープ３１２とハンダバンプ電極付きのデバイスチップとの間で密着強度が十分に得られないという問題がある。
【００２３】
即ち、図１４（ｂ）に示すように、ウェーハ表面にバンプ電極が形成されているために、ウェーハ表面の段差が急峻となっており、表面保護テープ３１２とハンダバンプ電極付きのデバイスチップとの間で密着強度が十分に得られず、研削処理や研磨処理を行っている間に、表面保護テープ３１２が剥がれたり、表面保護テープ３１２とウェーハ３０１表面との間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えてしまうといった問題が生じる場合があった。
【００２４】
かかる問題を解決するために、ハンダバンプの高さを低くすることも考えられるが、フリップチップ実装後の接合強度や接続信頼性を確保するためには、ハンダバンプの高さをある程度以下には低くすることができない。
【００２５】
従って、これらの問題を解決して、ハンダバンプ電極付きの薄型半導体デバイスチップを安定して製造することができる手段を確立することが必要となっている。
【００２６】
本発明はかかる実情に鑑みてなされたものであり、その目的とするところは、半導体デバイスの超薄型実装を高い信頼性で実現できる半導体デバイスチップ、及び該半導体デバイスチップを配線基板にフリップチップ実装する半導体デバイスの製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記課題を解決すべく、本発明は、第１に、電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚みとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する半導体デバイスチップの製造方法を提供する。
【００２８】
前記第１の発明においては、前記半導体ウェーハを、所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する。
【００２９】
前記第１の発明において、前記接合端子としては、ハンダボールバンプ、Ａｕスタッドバンプ、Ｎｉ／Ａｕメッキバンプ、異方性導電膜、導電性ペースト等の接合手段を例示することができる。これらのうち、本発明においては、ハンダボールバンプを形成するのが好ましい。
【００３０】
前記第１の発明においては、前記半導体ウェーハを薄型化加工する工程の前に、前記電極パッド上に、アンダーバンプメタル層を形成する。
【００３１】
前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程を有する。
【００３２】
ここで、機械研削法とは、機械研削加工装置を用いて機械研削（グラインド）することにより、ウェーハの裏面を研削する薄型化加工技術をいい、化学的機械研磨法とは、ＣＭＰ装置を用いてウェーハの裏面を研磨する薄型化加工技術をいう。
【００３３】
また、本発明は、第２に、電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、前記配線パターン上に表面保護膜を形成する工程と、前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する半導体デバイスチップの製造方法を提供する。
【００３４】
前記第２の発明は、前記接合端子を形成する前に、ウェーハの裏面を薄型化加工する点で前記第１の発明と共通するが、ウェーハの電極パッドから接合端子の形成が可能な位置まで電極パッドの再配線のための配線パターンを形成する工程を有する点で相違する。
【００３５】
前記第２の発明においては、前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する。
【００３６】
また、前記第２の発明において、前記接合端子としては、ハンダボールバンプ、Ａｕスタッドバンプ、Ｎｉ／Ａｕメッキバンプ、異方性導電膜、導電性ペースト等の接合手段を例示することができるが、ハンダボールバンプを形成するのが好ましい。
【００３７】
前記第２の発明は、前記開口部を形成する工程の後で、前記半導体ウェーハを薄型化加工する工程の前に、前記電極パッド上にアンダーバンプメタル層を形成する。
【００３８】
また、前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程を有するのが好ましい。
【００３９】
さらに本発明は、第３に、電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する半導体デバイスの製造方法を提供する。
【００４０】
即ち、前記第３の発明は、前記第１の発明により得られる半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続する工程を有する半導体デバイスの製造方法である。
【００４１】
さらにまた、本発明は、第４に、電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、前記配線パターン上に表面保護膜を形成する工程と、前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する半導体デバイスの製造方法を提供する。
【００４２】
即ち、前記第４の発明は、前記第１の発明により得られる半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続する工程を有する半導体デバイスの製造方法である。
【００４３】
半導体デバイスチップの薄型化を図るためには、ＬＳＩ形成後のシリコンウェーハの状態で薄型化加工することが効率的である。また、ウェーハを薄型化する程、ウェーハが割れ易くなるため、薄型化加工はウェーハの最終工程で行うことが望ましい。
【００４４】
しかしながら、フリップチップ実装のためのハンダバンプ等の接合端子が表面に形成された状態で、半導体デバイスウェーハの裏面を薄型化加工する場合には、ウェーハ表面の凹凸が急峻となり、表面保護テープと接合端子付き半導体ウェーハとの間で密着強度が十分に得られない。従って、研削処理や研磨処理を行っている間に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面との間にできた隙間から水や研磨溶剤が浸入してきて、ウェーハ表面のデバイスにダメージを与えてしまうといった問題が頻繁に生じていた。
【００４５】
そこで、本発明者は、接合端子付き薄型半導体デバイスチップの製造技術を鋭意検討した結果、従来のように、接合端子まで形成した後に薄型化加工を行う場合には、ウェーハ裏面の薄型化加工中に、ウェーハ表面の半導体デバイスを完全に保護することは技術的に非常に困難であるとの結論に達し、その改善策を鋭意検討した。
【００４６】
その結果、バンプ電極の下地となるアンダーバンプメタル層のパターン形成後、接合端子を形成する前に、薄型化加工することが有効であることを見い出し、前記第１及び第２の発明を完成したものである。
【００４７】
即ち、アンダーバンプメタル層のパターン形成後のウェーハ表面は、接合端子等の大きな突起物がなく、比較的平坦に保たれており、表面保護テープをウェーハ面に良好に密着させることができる。
【００４８】
従って、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面の間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【００４９】
また、接合端子の下地となるアンダーバンプメタル層を形成しているので、該アンダーバンプメタル層の最表面は、通常、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【００５０】
従って、前記第１及び第２の発明によれば、アンダーバンプメタル層のパターン形成後、接合端子形成前に、ウェーハ裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【００５１】
さらに、前記第２の発明によれば、所定の大きさの接合端子を保ちつつ、隣接する接合端子との接触が防止され、かつ、ウェーハの超薄型化が実現された半導体デバイスチップを製造することができる。
【００５２】
前記第３の及び第４の発明によれば、前記第１又は第２の発明で得られた接合端子付き薄型半導体デバイスウェーハから、ダイシングによってチップを切り出し、このものを半導体デバイスチップとし、モールド樹脂を使ったパッケージを組むことなくベアチップの状態で、該半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続することにより、半導体デバイスの超薄型実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【００５３】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照しながら詳細に説明する。
なお、以下に示す内容はあくまで一実施形態であり、用いる半導体ウェーハの種類、半導体ウェーハの構造、接合端子の種類、プロセス処理装置、プロセス条件、配線基板の種類等、本発明の主旨を逸脱しない範囲で適宜選択・変更が可能である。
【００５４】
第１実施形態
本実施形態は、半導体デバイスの製造に前記第１及び第３の発明を適用したものである。図１に示すのは、（Ｓ１１）ＬＳＩ・アルミニウム電極パッド形成工程、（Ｓ１２）アンダーバンプメタル層形成工程、（Ｓ１３）ウェーハ薄型化加工工程、、（Ｓ１４）バンプ電極形成工程、及び（Ｓ１５）実装工程からなる本実施形態の半導体デバイスの製造法の製造工程フローチャートである。また、図２（ａ）に本実施形態により得られる半導体デバイスチップ、及び図２（ｂ）半導体デバイスの構造断面図を示す。
【００５５】
図２（ａ）に示す半導体デバイスチップは、図示しないＬＳＩが形成された半導体ウェーハ１０１と、該ウェーハ１０１上に、絶縁膜１０２を介して、ＬＳＩと電気的に接続された電極パッド１０３が規則的に配列された電極部と、電極パッド上に形成されたアンダーバンプメタル層１０４と、絶縁膜１０２上に形成され、アンダーバンプメタル層１０４上開口部を有する表面保護膜１０５と、アンダーバンプメタル層１０４上に形成されてなり、配線基板の導体パターンと接合される接合端子（ハンダバンプ電極）１０６とを有している。
【００５６】
また、図２（ｂ）に示す半導体デバイスは、図２（ａ）に示す半導体デバイスチップの接合端子１０６部分と、配線基板（例えば、プリント配線基板）１１０の導体パターン（例えば、Ｃｕランド）１０８とが接合され（いわゆるフリップチップ実装）、当該接合部分が封止樹脂１０９で固められた構造を有している。
【００５７】
以下、図２に示す半導体デバイスチップ及び半導体デバイスの製造例を、図面を参照しながら説明する。
先ず、図３（ａ）に示すように、例えば、シリコン半導体ウェーハ１０１の表面層にＬＳＩ（図示を省略）を形成する。次いで、このＬＳＩを構成する各素子を接続するアルミニウム配線層（図示を省略）、及び外部接続端子として電極パッド（例えば、Ａｌ電極パッド）１０３を形成する（Ｓ１１）。更に基体（ＬＳＩ、アルミニウム配線層、電極パッドが形成された半導体ウェーハ）全面を、例えば窒化シリコン等からなる絶縁膜１０２で被覆した後、さらにその上に、ポリイミド等からなる表面保護膜１０５を成膜した後、電極パッド１０３上の絶縁膜１０２及び表面保護膜１０５を選択的に除去して、電極パッド１０３表面に開口部Ａを形成する。
【００５８】
次いで、Ａｌ電極パッド１０３の開口部Ａを覆うように、アンダーバンプメタル層〔ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）膜ともいう。〕１０４を形成する（Ｓ１２）。このアンダーバンプメタル層１０４は、例えば、図２（ｂ）に示すように、表面保護膜１０５上に、レジストパターン１１１を成膜し、図３（ｃ）に示すように、エッチングによって開口部Ａにテーパー形状を設け（成膜前処理）を行い、図３（ｄ）に示すように、レジスト１１１及びＡｌ電極パッド１０３上に、例えばスパッタリング法により、Ｃｒ，Ｃｕ，Ａｕ等からなる金属多層膜を順次積層し、次いで、図３（ｅ）に示すように、レジスト膜１１１を除去することにより余分な金属を除去して形成することができる。
【００５９】
このアンダーバンプメタル層１０４は、接合端子（ハンダバンプ）とアルミニウム電極との接着強度の向上や拡散による金属間化合物の生成を防ぐ等の目的のために形成される。
【００６０】
次に、このようにして得られたウェーハ（以下、単に「ウェーハ」という。）１０１の裏面研削（バックグラインド）を次のようにして行う。先ず、図４（ａ）に示すように、ウェーハ１０１の表面（Ａｌ電極パッドやアンダーバンプメタル層等が形成されている側の面）に、粘着剤層１１３及びテープ基材層１１４からなる表面保護テープ１１２を貼り付ける。図４（ｂ）からも明らかなように、半導体ウェーハ上に接合端子等の大きな突起物がないので、比較的平坦な面上に、表面保護テープ１１２を密着させることができる。なお、図４（ａ）及び（ｃ）においては、ウェーハ１０１表面上のアルミニウム配線層、電極パッド１０３、アンダーバンプメタル層１０４及び表面保護膜１０５等の図示を省略している。
【００６１】
次いで、図４（ｃ）に示すように、表面保護テープ１１２が貼り付けられたウェーハ１０１の反対側の面（裏面）を、図５に示すような機械研削装置１にセットし、ウェーハ１０１の裏面研削加工を行う。即ち、ウェーハ１０１を、ウェーハ裏面を上にして回転台１２上にセットし、回転台１２を回転（この回転速度が砥石送り速度となる。）させながら、砥石１１を回転台１２の回転方向とは逆の方向に回転（砥石回転数）させることによって、ウェーハ１０１裏面を研削するものである。
【００６２】
この機械研削の具体的な条件の一例は次の通りである。
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
ウェーハ削り代 ：約５２５μｍ
研削後のウェーハ厚：１１０μｍ
【００６３】
このウェーハ１０１の裏面研削によって、それまでの工程によってウェーハの裏面に形成されたキズＢ（図４（ａ）参照）を除去することができるが、この裏面研削によるダメージ、例えば、浅い研削キズやヘアラインクラック等が新たに加わり、この研削ダメージがウェーハ１０１の機械的強度の低下を招く要因となるので、これを除く必要がある。
【００６４】
このため、ウェーハ１０１裏面に、図６に示すようなＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置２を用いるポリッシュ研磨による仕上げ加工処理を行う。即ち、ウェーハ１０１をウェーハ１０１の裏面を下にしてウェーハキャリア２１にセットし、定盤２４上にセットされた研磨クロス２３と研磨スラリー２２を用いて、一定の圧力を加えながら、ウェーハ１０１裏面のポリッシング研磨を行う。
【００６５】
このポリッシュ研磨の具体的な条件の一例は以下の通りである。
ウェーハの回転速度：８０ｒｐｍ
回転速度 ：８０ｒｐｍ
研磨圧力 ：４００ｇ／ｃｍ2
揺動速度 ：２ｍｍ／ｓｅｃ
スラリー供給速度 ：４０ｍｌ／ｍｉｎ
削り代 ：１０μｍ
【００６６】
この結果、図４（ｃ）に示すように、ウェーハ１０１の裏面に形成されていた研削キズが除去され、厚さ１００μｍまで薄型化加工され、かつ、機械的強度が向上されたウェーハ１０１を得ることができる（Ｓ１３）。
【００６７】
本実施形態では、ウェーハ裏面研削後の最終的なウェーハの厚みを約１００μｍとなるように設定しているが、機械研削及び化学的機械研磨の条件を適宜設定することにより、ウェーハの厚みを自由に設定することができる。研削後のウェーハの厚みは、４００μｍ以下、好ましくは、５０μｍ〜２００μｍ程度の値となるように設定する。４００μｍ以上では、薄型化加工の効果に乏しく、５０μｍ以下の厚みとすると、ウェーハ自体の機械的強度が不足し、ウェーハが割れやすくなるなどの不都合を生じる。
【００６８】
次に、図７（ｆ）に示すように、表面保護テープ１１２を除去した後、アンダーバンプメタル膜１０４の領域に開口部Ｃを有するレジスト膜１１５を形成し、図７（ｇ）に示すように、レジスト膜１１５の上，及び開口部Ｃ内全体にハンダ蒸着膜１０６’を蒸着させる。
【００６９】
その後、図７（ｈ）に示すように、レジスト膜１１５のリフトオフにより、不要な部分のハンダ蒸着膜１０６’を除去し、所望のパターンのハンダ蒸着膜１０６’を形成する。
【００７０】
続いて、図７（ｉ）に示すように、ハンダ蒸着膜１０６’に熱処理を加えて溶融させることにより、溶融ハンダの表面張力に基づいて、ほぼ球状のハンダバンプ１０６を形成することができる（Ｓ１４）。
【００７１】
なお、本実施形態では、ハンダ蒸着及びリフトオフする方法によりハンダバンプを形成しているが、その他、例えば、▲１▼ソルダーペースト印刷法、▲２▼ハンダボール法、▲３▼メッキ法、▲４▼微細打ち抜き法、▲５▼ソルダインジェクション法、▲５▼ボールボンディング法等の各種公知のバンプ形成法により、バンプ電極を形成することができる（例えば、「電子材料」１９９６年９月号ｐｐ３４〜３８等の記載参照）。
【００７２】
その後は、得られたウェーハ１０１をダイシングして、半導体デバイスチップとして切り出す。このようにして、図２（ａ）に示すような薄型加工された本実施形態の半導体デバイスチップを得ることができる。
【００７３】
次いで、この半導体デバイスチップのハンダボール１０６と、プリント配線基板１１０の導体パターン（例えば、Ｃｕランド）１０８とを接合する（フリップチップ実装）ことにより、図２（ｂ）に示すような半導体デバイスを製造することができる。なお、前記導体パターン１０８は、配線基板上にＣｕ，Ａｌ，Ａｕ，Ｗ等の金属及びこれらの合金等から形成することができる。
【００７４】
本実施形態の半導体デバイスチップ及び半導体デバイスは、ウェーハの厚みが１００μｍ程度の超薄型加工が実現されており、最終的には各種電子機器、例えば、ＩＣカード、携帯電話、ＰＤＡ等を始めとする携帯電子機器に搭載することができ、これら電子機器の小型軽薄化の実現に大いに貢献することができる。
【００７５】
第１実施形態によれば、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面の間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【００７６】
また、接合端子であるハンダバンプ１０６の下地としてアンダーバンプメタル層１０４を形成する場合には、該アンダーバンプメタル層１０４の最表面は、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【００７７】
従って、本実施形態によれば、電極パッド１０３形成後若しくはアンダーバンプメタル層１０４のパターン形成後に、ウェーハ裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【００７８】
さらに、前記第２の発明によれば、所定の高さの接合端子を保ちつつ、隣接する接合端子との接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【００７９】
また、得られた接合端子（ハンダバンプ電極）付き薄型半導体デバイスチップとし、モールド樹脂を使ったパッケージを組むことなくベアチップの状態で、該半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続させることにより、半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【００８０】
第２実施形態
本実施形態は、半導体デバイスチップ及び半導体デバイスの製造に、本願の前記第２及び第４の発明を適用したものであり、所望の大きさのハンダバンプを互いに接触することなく、規則正しく基板上に配置させるために、ＬＳＩの電極パッドからアンダーバンプメタルによって、電極パッドを再配置させた状態の半導体ウェーハの裏面を、機械研削及びエッチングによって薄型化加工し、接合端子付き薄型半導体デバイスチップを得、さらにこのものを、プリント配線基板にフリップチップ実装する例である。
【００８１】
図８に、（Ｓ２１）ＬＳＩ・電極パッド形成工程、（Ｓ２２）電極パッド再配置工程、（Ｓ２３）アンダーバンプメタル層形成工程、（Ｓ２４）ウェーハ薄型化加工工程、（Ｓ２５）バンプ電極形成工程，（Ｓ２６）実装工程からなる本実施形態の製造工程フローチャートを示す。
【００８２】
また、図９（ｇ）に本実施形態により得られる半導体デバイスチップの構造断面図を示す。以下、本実施形態の半導体デバイスチップ及び半導体デバイスの製造方法を図面を参照しながら説明する。
【００８３】
先ず、図９（ａ）に示すように、半導体ウェーハ２０１上に形成されたＬＳＩ（図示を省略）と接続するＡｌ電極パッド２０２を形成する（Ｓ２１）。
【００８４】
次いで、Ａｌ電極パッド２０２から、アンダーバンプメタル（ウェーハ面側からＣｒ／Ｃｕ／Ａｕからなる積層体）を用いて、Ａｌ電極パッド２０２の再配置を行う。この再配置は次のように行う。
【００８５】
即ち、先ず、図９（ｂ）に示すように、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、窒化シリコン膜２０３を全面に成膜した後、第１層目のポリイミド膜２０４を、例えば、スピンコート法により成膜し、フォトリソグラフィーとエッチングの技術により、Ａｌ電極パッド２０２上を開口する。
【００８６】
次いで、図９（ｃ）に示すように、所定の再配線パターンを有するレジスト膜２０５を成膜して、Ａｌ電極２０２の再配置のためのパターニングを行い、例えば、真空蒸着法により、レジスト膜２０５及び開口部Ｄ内にＣｒ，Ｃｕ及びＡｕ（２０６）を順次積層する。
【００８７】
次いで、図９（ｄ）に示すように、レジスト膜２０５を除去して、レジスト膜２０５上の余分なアンダーバンプメタル２０６を除去することにより、所定のアンダーバンプメタルによるＡｌ電極パッド２０２の再配線パターン２０６を形成する。
【００８８】
その後、図９（ｅ）に示すように、第２層目のポリイミド膜２０７を、例えば、スピンコート法により成膜し、ハンダバンプ電極形成領域を開口する。
【００８９】
続いて、図４（ａ）に示すように、得られた半導体ウェーハ２０１の表面に，表面保護テープ２１２を貼り付けし、該ウェーハ２０１を、図５に示すような機械研削装置にセットし、半導体ウェーハ裏面を、前記第１の実施形態と同様にして研削（バックグラインド）加工した。このときの研削条件の一例を下記に示す。
【００９０】
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
研削後のウェーハ厚：１５０μｍ
削り代 ：約４７５μｍ
【００９１】
この研削によって、シリコンウェーハ裏面に形成されたキズが除去されながら、シリコンウェーハの厚みが１５０μｍ程度にまで薄型化加工された。しかし、研削後においては、ここまでの数多くの工程において、ウェーハの裏面には多くのキズが不可避的に形成されている。
【００９２】
そこで、得られた薄型半導体ウェーハ２０１を、例えば、図１０に示すようなチャンバー３１、ディスペンサー３２及び排気管３３等からなる公知のスピンエッチング装置３によりエッチングを行う。即ち、ウェーハ２０１をプロセスチャンバー３１内に、ウェーハ裏面を上にしてセットし、ディスペンサー（Ｄｉｓｐｅｎｓｅｒ）３２からエッチング液を供給しながら、ウェットエッチングを行うことにより、ウェーハの裏面の仕上げ処理を行う。
【００９３】
ウェーハ裏面のエッチングは、例えば、以下の条件にて行うことができる。
ウェーハ回転速度 ：２０００ｒｐｍ
エッチング液組成 ：ＨＦ：ＨＮＯ3 ＝１：９
エッチング液供給量：４０ｌ／ｍｉｎ
ウェーハ削り代 ：５０μｍ
【００９４】
この結果、ウェーハ２０１裏面の研削工程により新たに形成されていた細かな研削ダメージが除去され、前記第１実施形態の場合と同様に、厚さ１００μｍまで薄型化加工された半導体ウェーハの機械的強度を向上させることができる。
【００９５】
本実施形態では、ウェーハ裏面研削後の該ウェーハの厚みを約１００μｍとなるように設定しているが、機械研削及びエッチングの条件を適宜設定することにより、ウェーハの厚みを自由に設定することができる。研削後のウェーハの厚みは、４００μｍ以下、好ましくは、５０μｍ〜２００μｍ程度の値となるように設定する。４００μｍ以上では、薄型化加工の効果に乏しく、５０μｍ以下の厚みとすると、ウェーハ自体の機械的強度が不足し、ウェーハが割れやすくなるなどの不都合を生じる。
【００９６】
また、本実施形態においても、表面保護テープ２１２を貼着する際における半導体ウェーハの電極パッド２０３等が形成された側の面（表面）には大きな突起物がなく、比較的平坦な構造となっている。従って、表面保護テープ２１２を、隙間なくウェーハ２０１表面に貼り付けることができ、研削及びエッチング工程において、表面保護テープ２１２が剥がれたり、表面保護テープ２１２とウェーハ２０１表面の隙間から水やエッチング液が浸入して、ウェーハ２０１表面のデバイスにダメージを与えることなく、半導体ウェーハの薄型化加工を行うことができる。
【００９７】
次いで、図９（ｇ）に示すように、薄型加工された半導体ウェーハ上の再配線パターンの第２のポリイミド膜２０７の開口部上に、ボール転写法によってハンダボール２０８を形成することにより、再配置されたハンダバンプ電極２０８を有する半導体ウェーハを製造することができる。
【００９８】
なお、本実施形態では、ハンダボール法（ハンダボール転写法）によりハンダバンプを形成しているが。その他、例えば、ソルダーペースト印刷法、メッキ法、微細打ち抜き法、ソルダインジェクション法、ボールボンディング法等の各種公知のバンプ形成法により、バンプ電極を形成することができる（例えば、「電子材料」１９９６年９月号ｐｐ３４〜３８等参照）。
【００９９】
その後は、得られた半導体デバイスウェーハをダイシングして、半導体デバイスチップとして切り出し、この半導体デバイスチップのハンダボール２０８と、プリント配線基板の導体パターン（例えば、Ｃｕランド）に接続する（フリップチップ実装）ことにより、図２（ｂ）に示すのと同様な構造を有する半導体デバイスを製造することができる。なお、前記導体パターンは、配線基板上にＣｕ，Ａｌ，Ａｕ，Ｗ等の金属及びこれらの合金等から形成することができる。
【０１００】
このようにして得られる超薄型実装が実現された半導体デバイスは、最終的には、各種電子機器、例えば、ＩＣカード、携帯電話、ＰＤＡ等を始めとする携帯電子機器に搭載することができ、これら電子機器の小型軽薄化の実現に大いに貢献することができる。
【０１０１】
第２実施形態は、電極パッドの再配線パターン形成後にウェーハ裏面に薄型化加工を施すものである。電極パッドの再配線パターン形成後の段階では、ウェーハ２０１表面には大きな突起部はなく、比較的平坦に保たれており、表面保護テープ２１２をウェーハ２０１面と良好に密着させることができる。従って、研削処理や研磨処理などによってウェーハ２０１裏面を薄型化加工する際に、表面保護テープ２１２が剥がれたり、表面保護テープ２１２とウェーハ２０１との隙間等から水や研磨溶剤が浸入して、ウェーハ２０１表面のデバイスにダメージを与えることがない。
【０１０２】
また、通常、再配線パターンの最表面層を腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成しているので、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【０１０３】
さらに、前記第２の実施形態によれば、所定の大きさのバンプ電極を保ちつつ、隣接するバンプとの接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【０１０４】
従って、本実施形態によれば、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【０１０５】
また、本実施形態によれば、作製した接合端子付き薄型半導体デバイスチップから、モールド樹脂を使ったパッケージを組むことなく、ベアチップの状態でプリント配線基板にフリップチップ実装することにより、半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【０１０６】
【発明の効果】
以上説明したように、本発明の前記第１及び第２の発明によれば、電極パッド形成、アンダーバンプメタル層のパターン形成後あるいは電極再配線パターン形成後の段階では、該ウェーハ表面には大きな突起物がなく、比較的平坦に保たれており、表面保護テープをウェーハ面と良好に密着させることができる。
【０１０７】
従って、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハとの隙間等から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【０１０８】
また、接合端子の下地となるアンダーバンプメタル層を形成した場合、又は電極パッドの再配線パターンを形成した場合には、これらの層の最表面は、通常、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【０１０９】
さらに、前記第２の発明によれば、所定の大きさの接合端子（バンプ電極）を保ちつつ、隣接する接合端子（バンプ電極）との接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【０１１０】
従って、前記第１及び第２の発明によれば、電極パッド形成後、アンダーバンプメタル層のパターン形成後又は電極再配線後に、半導体ウェーハの裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【０１１１】
前記第３の及び第４の発明によれば、前記第１又は第２の発明で作製したバンプ電極付き薄型半導体デバイスウェーハから、ダイシングによって半導体デバイスチップとして切り出し、モールド樹脂を使ったパッケージを組むことなく、ベアチップの状態で、該半導体デバイスチップの接合端子と導体パターンを有する配線基板の該導体パターンとを直接接合させることによって半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来るようになる。
【０１１２】
従って本発明は、高性能、高信頼性、小型、軽量が要求される今後の半導体デバイス装置の製造に極めて有効である。
【図面の簡単な説明】
【図１】図１は、本発明の半導体デバイスの製造工程のフローチャート図である。
【図２】図２は、本発明の半導体デバイスチップ及び半導体デバイスの製造方法により得られる半導体デバイスチップ及び半導体デバイスの構造断面図である。
【図３】図３は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図４】図４は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程の工程断面図である。
【図５】図５は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、機械研削装置を用いる機械研削研磨の概念図である。
【図６】図６は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、化学的機械研磨装置を用いるポリッシング研磨の概念図である。
【図７】図７は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図８】図８は、本発明の半導体デバイスの製造工程のフローチャート図である。
【図９】図９は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図１０】図１０は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、スピンエッチング装置を用いるエッチングの概念図である。
【図１１】図１１は、従来の半導体デバイスの製造工程のフローチャート図である。
【図１２】図１２は、従来の半導体デバイスチップの製造方法の主要工程断面図である。
【図１３】図１３は、従来の半導体デバイスチップの製造方法の主要工程断面図である。
【図１４】図１４は、従来の半導体デバイスチップの製造方法のウェーハ裏面研削工程の工程断面図である。
【図１５】図１５は、従来の半導体デバイスチップ及び半導体デバイスの製造方法により得られる半導体デバイスチップ及び半導体デバイスの構造断面図である。
【符号の説明】
１…機械研削装置、２…化学的機械研磨（ＣＭＰ）装置、３…スピンエッチング装置、１１…砥石、１２…回転台、２１…ウェーハキャリア、２２…研磨スラリー、２３…研磨クロス、２４…定盤、３１…チャンバー、３２…ディスペンサー、３３…排気管、１０１、２０１，３０１…半導体ウェーハ、１０２，２０３，３０４…絶縁膜、１０３，２０２，３０２…電極パッド、１０４，３０３…アンダーバンプメタル層（ＢＬＭ膜）、１０５、２０４，２０７，３０５…表面保護膜、１０６，２０８，３０６…接合端子（ハンダバンプ）、１０６’，３０６’…ハンダ蒸着膜、１０８，３０８…配線基板の導体パターン（Ｃｕランド）、１０９，３０９…封止樹脂、１１０，３１０…配線基板、１１１．１１５，２０５，３０５…レジスト膜、１１２，３１２…表面保護テープ、１１３，３１３…粘着層、１１４，３１４…テープ基材、２０６…電極の最配線パターン（アンダーバンプメタル）、Ａ，Ｃ，Ｄ…開口部、Ｂ，Ｅ…ウェーハ裏面のキズ
【発明の属する技術分野】
本発明は、電子機器の製造分野において適用される超薄型半導体デバイスチップの製造方法、及び該半導体デバイスチップをプリント配線基板にフリップチップ実装する工程を有する半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器においては益々小型化が進み、電子機器の小型化をより進展させるためには、実装密度を如何に向上させるかが重要な課題となっている。そして、半導体集積回路（半導体ＩＣ）が搭載された電子機器についても、かかる小型化を図るべく、ボンディングワイヤとリードフレームとを用いた従来のパッケージ実装技術の代替として、ＬＳＩベアチップを直接実装基板上の導体パターンに接続するワイヤレスボンディング法の研究・開発が盛んである。
【０００３】
中でも、デバイスチップの素子形成面側にすべての電極部とこれに対応する接続端子を形成しておき、この素子形成面を下向きにして、該電極部の電極パッドと実装基板の導体パターンとを直接的に接続する方法は、フリップチップボンディング法と呼ばれ、アセンブリ工程が合理化できることからハイブリッドＩＣの実装や大型コンピュータ等の用途に広く利用拡大が図られている。
【０００４】
このようなフリップチップ型の半導体装置の実装を行う方法としては、例えば半導体ＬＳＩのアルミニウム電極パッド上にハンダバンプを形成して、半導体ＬＳＩのチップの各接続端子をこのハンダバンプ上に当接させ、このものを直接にプリント配線板の導体パターンに接続する方法がある。
【０００５】
しかしながら、この方法は主に二次元方向での小型化をめざしたものであって、薄型化には限界があり、例えば、ＩＣカード、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等をはじめとする携帯電子機器においては、デバイス実装スペースをさらに少なくする必要がある。
【０００６】
従って、これまで主としてめざしてきた二次元的な小型化に加えて、高さ方向にも更なる薄型化が可能となる半導体デバイスの実装技術を確立する必要がある。
【０００７】
かかる薄型化半導体デバイス部品の実装技術の一つとして、ＬＳＩ形成後のシリコンウェーハの表面に保護テープを貼って、ウェーハ裏面から機械研削や化学的機械研磨等の手法で、従来よりさらに薄型化加工することが考えられる。
【０００８】
以下、この方法による半導体デバイスの製造例を、図面を参照しながら説明する。
図１１に示すのは、（Ｓ３１）ＬＳＩ・アルミニウム電極パッド形成工程、（Ｓ３２）アンダーバンプメタル層形成工程、（Ｓ３３）ハンダバンプ形成工程、（Ｓ３４）ウェーハ薄型化加工工程、及び（Ｓ３５）フリップチップ実装工程からなる従来法による製造工程フローチャート図である。
【０００９】
先ず、例えば、シリコン半導体ウェーハ３０１の表面層にＬＳＩ（図示を省略）を形成する。次いで、このＬＳＩを構成する各素子を接続するアルミニウム配線層（図示を省略）及び外部接続端子としてアルミニウム電極パッド（Ａｌ電極パッド）３０２を形成する。更に基体（ＬＳＩ、アルミニウム配線層、Ａｌ電極パッドが形成された半導体ウェーハ）全面を、例えば窒化シリコンやポリイミドからなる表面保護膜３０４によって被覆した後、Ａｌ電極パッド３０２上の表面保護膜３０４を選択的に除去して、Ａｌ電極パッド３０２表面を露出させる（Ｓ３１）。以上のようにして図１２（ａ）に示す構造を作得る。
【００１０】
次いで、図１２（ｂ）に示すように、Ａｌ電極パッド３０２の露出された部分を覆うように、例えばスパッタリング法により、Ｃｒ，Ｃｕ，Ａｕ等からなる金属多層膜、所謂ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）膜３０３を形成する（Ｓ３２）。このＢＬＭ層３０３は、アンダーバンプメタル層と称せられ、ハンダバンプとアルミニウム電極との接着強度の向上や拡散による金属間化合物の生成を防ぐ等の目的のために形成される。
【００１１】
次に、図１２（ｃ）に示すように、ＢＬＭ膜３０３の領域に開口部を有するレジスト膜３０５を形成し、図１３（ｄ）に示すように、レジスト膜３０５上、及び開口部Ｃ内の表面保護膜３０４及びＢＬＭ膜３０３上に、ハンダ蒸着膜３０６’を成膜する。その後、図１３（ｅ）に示すように、レジスト膜３０５のリフトオフにより、不要な部分のハンダ蒸着膜３０６’を除去し、所望のパターンのハンダ蒸着膜３０６’を形成する。
【００１２】
続いて、図１３（ｆ）に示すように、熱処理を加えることにより、ハンダ蒸着膜３０６’を溶融させることにより、溶融ハンダの表面張力に基づいて、ほぼ球状のハンダバンプ３０６を形成する（Ｓ３３）。なお、この例ではハンダ蒸着膜３０６’をいわゆるリフトオフ法により形成しているが、他の方法でもかまわない。
【００１３】
次いで、得られた半導体ウェーハ（以下、単に「ウェーハ」という。）の裏面研削（バックグラインド）を次のようにして行う。即ち、先ず、図１４（ａ）に示すように、ウェーハの表面（ハンダバンプ３０６が形成されている面）に、粘着剤層３１３とテープ基材３１４からなる表面保護テープ３１２を貼り付ける。
【００１４】
次いで、図１４（ｂ）に示すように、表面保護テープ３１２が貼り付けられたウェーハの反対側の面（裏面）を機械研削装置にセットし、ウェーハの裏面研削加工を行う。以下にこの機械研削の具体的な条件の一例を示す。
【００１５】
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
ウェーハ削り代 ：約２２５μｍ
研削後のウェーハ厚：４００μｍ
【００１６】
このときウェーハの裏面研削によるダメージ、例えば、浅い研削キズやヘアラインクラック等が新たに加わり、この研削ダメージがウェーハの機械的強度の低下を招く要因となるので、これを除く必要がある。
【００１７】
このため、ウェーハ裏面に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用いるポリッシュ研磨による仕上げ加工処理を行う。以下にこのポリッシュ研磨の具体的な条件の一例を示す。
【００１８】
ウェーハの回転速度：８０ｒｐｍ
研磨圧力 ：４００ｇ／ｃｍ2
揺動速度 ：２ｍｍ／ｓｅｃ
スラリー供給速度 ：４０ｍｌ／ｍｉｎ
削り代 ：１０μｍ
【００１９】
この結果、図１４（ｃ）に示すように、ウェーハの裏面に形成されていた研削キズを研削除去をすることができ、ウェーハの機械的強度を向上させることができる。なお、図１４（ａ）及び図１４（ｃ）においては、ウェーハ表面上のアルミニウム配線層、Ａｌ電極パッド３０２、表面保護膜３０４及びハンダバンプ３０６の図示を省略している。
【００２０】
その後は、得られたウェーハから表面保護テープ３１２を剥がし、ダイシングして半導体デバイスチップを切り出し、この半導体デバイスチップ（図１５（ｄ）参照）のハンダボール３０６と、プリント配線基板３１０のＣｕランド３０８に接続する（フリップチップ実装）ことにより、図１５（ｅ）に示すような、薄型化された半導体デバイスを製造することができる。
【００２１】
【発明が解決しようとする課題】
以上のように、本発明者らが提案した製造技術を用いてバンプ電極が形成された薄型半導体デバイスチップをプリント配線板にフリップチップ実装することで、従来のモールド樹脂でパッケージングされたデバイスを実装した場合に比べて、様々な電子機器の小型軽量化を図ることができる。
【００２２】
しかしながら、上述した方法には、ハンダバンプ電極付きの半導体デバイスチップに対して、前述したような薄型化加工を行う際には、ウェーハ表面のデバイスを保護するために、ウェーハ表面を表面保護テープで覆っておく必要があるが、表面保護テープ３１２とハンダバンプ電極付きのデバイスチップとの間で密着強度が十分に得られないという問題がある。
【００２３】
即ち、図１４（ｂ）に示すように、ウェーハ表面にバンプ電極が形成されているために、ウェーハ表面の段差が急峻となっており、表面保護テープ３１２とハンダバンプ電極付きのデバイスチップとの間で密着強度が十分に得られず、研削処理や研磨処理を行っている間に、表面保護テープ３１２が剥がれたり、表面保護テープ３１２とウェーハ３０１表面との間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えてしまうといった問題が生じる場合があった。
【００２４】
かかる問題を解決するために、ハンダバンプの高さを低くすることも考えられるが、フリップチップ実装後の接合強度や接続信頼性を確保するためには、ハンダバンプの高さをある程度以下には低くすることができない。
【００２５】
従って、これらの問題を解決して、ハンダバンプ電極付きの薄型半導体デバイスチップを安定して製造することができる手段を確立することが必要となっている。
【００２６】
本発明はかかる実情に鑑みてなされたものであり、その目的とするところは、半導体デバイスの超薄型実装を高い信頼性で実現できる半導体デバイスチップ、及び該半導体デバイスチップを配線基板にフリップチップ実装する半導体デバイスの製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記課題を解決すべく、本発明は、第１に、電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚みとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する半導体デバイスチップの製造方法を提供する。
【００２８】
前記第１の発明においては、前記半導体ウェーハを、所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する。
【００２９】
前記第１の発明において、前記接合端子としては、ハンダボールバンプ、Ａｕスタッドバンプ、Ｎｉ／Ａｕメッキバンプ、異方性導電膜、導電性ペースト等の接合手段を例示することができる。これらのうち、本発明においては、ハンダボールバンプを形成するのが好ましい。
【００３０】
前記第１の発明においては、前記半導体ウェーハを薄型化加工する工程の前に、前記電極パッド上に、アンダーバンプメタル層を形成する。
【００３１】
前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程を有する。
【００３２】
ここで、機械研削法とは、機械研削加工装置を用いて機械研削（グラインド）することにより、ウェーハの裏面を研削する薄型化加工技術をいい、化学的機械研磨法とは、ＣＭＰ装置を用いてウェーハの裏面を研磨する薄型化加工技術をいう。
【００３３】
また、本発明は、第２に、電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、前記配線パターン上に表面保護膜を形成する工程と、前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する半導体デバイスチップの製造方法を提供する。
【００３４】
前記第２の発明は、前記接合端子を形成する前に、ウェーハの裏面を薄型化加工する点で前記第１の発明と共通するが、ウェーハの電極パッドから接合端子の形成が可能な位置まで電極パッドの再配線のための配線パターンを形成する工程を有する点で相違する。
【００３５】
前記第２の発明においては、前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、好適には、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する。
【００３６】
また、前記第２の発明において、前記接合端子としては、ハンダボールバンプ、Ａｕスタッドバンプ、Ｎｉ／Ａｕメッキバンプ、異方性導電膜、導電性ペースト等の接合手段を例示することができるが、ハンダボールバンプを形成するのが好ましい。
【００３７】
前記第２の発明は、前記開口部を形成する工程の後で、前記半導体ウェーハを薄型化加工する工程の前に、前記電極パッド上にアンダーバンプメタル層を形成する。
【００３８】
また、前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程を有するのが好ましい。
【００３９】
さらに本発明は、第３に、電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する半導体デバイスの製造方法を提供する。
【００４０】
即ち、前記第３の発明は、前記第１の発明により得られる半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続する工程を有する半導体デバイスの製造方法である。
【００４１】
さらにまた、本発明は、第４に、電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、前記配線パターン上に表面保護膜を形成する工程と、前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する半導体デバイスの製造方法を提供する。
【００４２】
即ち、前記第４の発明は、前記第１の発明により得られる半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続する工程を有する半導体デバイスの製造方法である。
【００４３】
半導体デバイスチップの薄型化を図るためには、ＬＳＩ形成後のシリコンウェーハの状態で薄型化加工することが効率的である。また、ウェーハを薄型化する程、ウェーハが割れ易くなるため、薄型化加工はウェーハの最終工程で行うことが望ましい。
【００４４】
しかしながら、フリップチップ実装のためのハンダバンプ等の接合端子が表面に形成された状態で、半導体デバイスウェーハの裏面を薄型化加工する場合には、ウェーハ表面の凹凸が急峻となり、表面保護テープと接合端子付き半導体ウェーハとの間で密着強度が十分に得られない。従って、研削処理や研磨処理を行っている間に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面との間にできた隙間から水や研磨溶剤が浸入してきて、ウェーハ表面のデバイスにダメージを与えてしまうといった問題が頻繁に生じていた。
【００４５】
そこで、本発明者は、接合端子付き薄型半導体デバイスチップの製造技術を鋭意検討した結果、従来のように、接合端子まで形成した後に薄型化加工を行う場合には、ウェーハ裏面の薄型化加工中に、ウェーハ表面の半導体デバイスを完全に保護することは技術的に非常に困難であるとの結論に達し、その改善策を鋭意検討した。
【００４６】
その結果、バンプ電極の下地となるアンダーバンプメタル層のパターン形成後、接合端子を形成する前に、薄型化加工することが有効であることを見い出し、前記第１及び第２の発明を完成したものである。
【００４７】
即ち、アンダーバンプメタル層のパターン形成後のウェーハ表面は、接合端子等の大きな突起物がなく、比較的平坦に保たれており、表面保護テープをウェーハ面に良好に密着させることができる。
【００４８】
従って、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面の間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【００４９】
また、接合端子の下地となるアンダーバンプメタル層を形成しているので、該アンダーバンプメタル層の最表面は、通常、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【００５０】
従って、前記第１及び第２の発明によれば、アンダーバンプメタル層のパターン形成後、接合端子形成前に、ウェーハ裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【００５１】
さらに、前記第２の発明によれば、所定の大きさの接合端子を保ちつつ、隣接する接合端子との接触が防止され、かつ、ウェーハの超薄型化が実現された半導体デバイスチップを製造することができる。
【００５２】
前記第３の及び第４の発明によれば、前記第１又は第２の発明で得られた接合端子付き薄型半導体デバイスウェーハから、ダイシングによってチップを切り出し、このものを半導体デバイスチップとし、モールド樹脂を使ったパッケージを組むことなくベアチップの状態で、該半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続することにより、半導体デバイスの超薄型実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【００５３】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照しながら詳細に説明する。
なお、以下に示す内容はあくまで一実施形態であり、用いる半導体ウェーハの種類、半導体ウェーハの構造、接合端子の種類、プロセス処理装置、プロセス条件、配線基板の種類等、本発明の主旨を逸脱しない範囲で適宜選択・変更が可能である。
【００５４】
第１実施形態
本実施形態は、半導体デバイスの製造に前記第１及び第３の発明を適用したものである。図１に示すのは、（Ｓ１１）ＬＳＩ・アルミニウム電極パッド形成工程、（Ｓ１２）アンダーバンプメタル層形成工程、（Ｓ１３）ウェーハ薄型化加工工程、、（Ｓ１４）バンプ電極形成工程、及び（Ｓ１５）実装工程からなる本実施形態の半導体デバイスの製造法の製造工程フローチャートである。また、図２（ａ）に本実施形態により得られる半導体デバイスチップ、及び図２（ｂ）半導体デバイスの構造断面図を示す。
【００５５】
図２（ａ）に示す半導体デバイスチップは、図示しないＬＳＩが形成された半導体ウェーハ１０１と、該ウェーハ１０１上に、絶縁膜１０２を介して、ＬＳＩと電気的に接続された電極パッド１０３が規則的に配列された電極部と、電極パッド上に形成されたアンダーバンプメタル層１０４と、絶縁膜１０２上に形成され、アンダーバンプメタル層１０４上開口部を有する表面保護膜１０５と、アンダーバンプメタル層１０４上に形成されてなり、配線基板の導体パターンと接合される接合端子（ハンダバンプ電極）１０６とを有している。
【００５６】
また、図２（ｂ）に示す半導体デバイスは、図２（ａ）に示す半導体デバイスチップの接合端子１０６部分と、配線基板（例えば、プリント配線基板）１１０の導体パターン（例えば、Ｃｕランド）１０８とが接合され（いわゆるフリップチップ実装）、当該接合部分が封止樹脂１０９で固められた構造を有している。
【００５７】
以下、図２に示す半導体デバイスチップ及び半導体デバイスの製造例を、図面を参照しながら説明する。
先ず、図３（ａ）に示すように、例えば、シリコン半導体ウェーハ１０１の表面層にＬＳＩ（図示を省略）を形成する。次いで、このＬＳＩを構成する各素子を接続するアルミニウム配線層（図示を省略）、及び外部接続端子として電極パッド（例えば、Ａｌ電極パッド）１０３を形成する（Ｓ１１）。更に基体（ＬＳＩ、アルミニウム配線層、電極パッドが形成された半導体ウェーハ）全面を、例えば窒化シリコン等からなる絶縁膜１０２で被覆した後、さらにその上に、ポリイミド等からなる表面保護膜１０５を成膜した後、電極パッド１０３上の絶縁膜１０２及び表面保護膜１０５を選択的に除去して、電極パッド１０３表面に開口部Ａを形成する。
【００５８】
次いで、Ａｌ電極パッド１０３の開口部Ａを覆うように、アンダーバンプメタル層〔ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）膜ともいう。〕１０４を形成する（Ｓ１２）。このアンダーバンプメタル層１０４は、例えば、図２（ｂ）に示すように、表面保護膜１０５上に、レジストパターン１１１を成膜し、図３（ｃ）に示すように、エッチングによって開口部Ａにテーパー形状を設け（成膜前処理）を行い、図３（ｄ）に示すように、レジスト１１１及びＡｌ電極パッド１０３上に、例えばスパッタリング法により、Ｃｒ，Ｃｕ，Ａｕ等からなる金属多層膜を順次積層し、次いで、図３（ｅ）に示すように、レジスト膜１１１を除去することにより余分な金属を除去して形成することができる。
【００５９】
このアンダーバンプメタル層１０４は、接合端子（ハンダバンプ）とアルミニウム電極との接着強度の向上や拡散による金属間化合物の生成を防ぐ等の目的のために形成される。
【００６０】
次に、このようにして得られたウェーハ（以下、単に「ウェーハ」という。）１０１の裏面研削（バックグラインド）を次のようにして行う。先ず、図４（ａ）に示すように、ウェーハ１０１の表面（Ａｌ電極パッドやアンダーバンプメタル層等が形成されている側の面）に、粘着剤層１１３及びテープ基材層１１４からなる表面保護テープ１１２を貼り付ける。図４（ｂ）からも明らかなように、半導体ウェーハ上に接合端子等の大きな突起物がないので、比較的平坦な面上に、表面保護テープ１１２を密着させることができる。なお、図４（ａ）及び（ｃ）においては、ウェーハ１０１表面上のアルミニウム配線層、電極パッド１０３、アンダーバンプメタル層１０４及び表面保護膜１０５等の図示を省略している。
【００６１】
次いで、図４（ｃ）に示すように、表面保護テープ１１２が貼り付けられたウェーハ１０１の反対側の面（裏面）を、図５に示すような機械研削装置１にセットし、ウェーハ１０１の裏面研削加工を行う。即ち、ウェーハ１０１を、ウェーハ裏面を上にして回転台１２上にセットし、回転台１２を回転（この回転速度が砥石送り速度となる。）させながら、砥石１１を回転台１２の回転方向とは逆の方向に回転（砥石回転数）させることによって、ウェーハ１０１裏面を研削するものである。
【００６２】
この機械研削の具体的な条件の一例は次の通りである。
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
ウェーハ削り代 ：約５２５μｍ
研削後のウェーハ厚：１１０μｍ
【００６３】
このウェーハ１０１の裏面研削によって、それまでの工程によってウェーハの裏面に形成されたキズＢ（図４（ａ）参照）を除去することができるが、この裏面研削によるダメージ、例えば、浅い研削キズやヘアラインクラック等が新たに加わり、この研削ダメージがウェーハ１０１の機械的強度の低下を招く要因となるので、これを除く必要がある。
【００６４】
このため、ウェーハ１０１裏面に、図６に示すようなＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置２を用いるポリッシュ研磨による仕上げ加工処理を行う。即ち、ウェーハ１０１をウェーハ１０１の裏面を下にしてウェーハキャリア２１にセットし、定盤２４上にセットされた研磨クロス２３と研磨スラリー２２を用いて、一定の圧力を加えながら、ウェーハ１０１裏面のポリッシング研磨を行う。
【００６５】
このポリッシュ研磨の具体的な条件の一例は以下の通りである。
ウェーハの回転速度：８０ｒｐｍ
回転速度 ：８０ｒｐｍ
研磨圧力 ：４００ｇ／ｃｍ2
揺動速度 ：２ｍｍ／ｓｅｃ
スラリー供給速度 ：４０ｍｌ／ｍｉｎ
削り代 ：１０μｍ
【００６６】
この結果、図４（ｃ）に示すように、ウェーハ１０１の裏面に形成されていた研削キズが除去され、厚さ１００μｍまで薄型化加工され、かつ、機械的強度が向上されたウェーハ１０１を得ることができる（Ｓ１３）。
【００６７】
本実施形態では、ウェーハ裏面研削後の最終的なウェーハの厚みを約１００μｍとなるように設定しているが、機械研削及び化学的機械研磨の条件を適宜設定することにより、ウェーハの厚みを自由に設定することができる。研削後のウェーハの厚みは、４００μｍ以下、好ましくは、５０μｍ〜２００μｍ程度の値となるように設定する。４００μｍ以上では、薄型化加工の効果に乏しく、５０μｍ以下の厚みとすると、ウェーハ自体の機械的強度が不足し、ウェーハが割れやすくなるなどの不都合を生じる。
【００６８】
次に、図７（ｆ）に示すように、表面保護テープ１１２を除去した後、アンダーバンプメタル膜１０４の領域に開口部Ｃを有するレジスト膜１１５を形成し、図７（ｇ）に示すように、レジスト膜１１５の上，及び開口部Ｃ内全体にハンダ蒸着膜１０６’を蒸着させる。
【００６９】
その後、図７（ｈ）に示すように、レジスト膜１１５のリフトオフにより、不要な部分のハンダ蒸着膜１０６’を除去し、所望のパターンのハンダ蒸着膜１０６’を形成する。
【００７０】
続いて、図７（ｉ）に示すように、ハンダ蒸着膜１０６’に熱処理を加えて溶融させることにより、溶融ハンダの表面張力に基づいて、ほぼ球状のハンダバンプ１０６を形成することができる（Ｓ１４）。
【００７１】
なお、本実施形態では、ハンダ蒸着及びリフトオフする方法によりハンダバンプを形成しているが、その他、例えば、▲１▼ソルダーペースト印刷法、▲２▼ハンダボール法、▲３▼メッキ法、▲４▼微細打ち抜き法、▲５▼ソルダインジェクション法、▲５▼ボールボンディング法等の各種公知のバンプ形成法により、バンプ電極を形成することができる（例えば、「電子材料」１９９６年９月号ｐｐ３４〜３８等の記載参照）。
【００７２】
その後は、得られたウェーハ１０１をダイシングして、半導体デバイスチップとして切り出す。このようにして、図２（ａ）に示すような薄型加工された本実施形態の半導体デバイスチップを得ることができる。
【００７３】
次いで、この半導体デバイスチップのハンダボール１０６と、プリント配線基板１１０の導体パターン（例えば、Ｃｕランド）１０８とを接合する（フリップチップ実装）ことにより、図２（ｂ）に示すような半導体デバイスを製造することができる。なお、前記導体パターン１０８は、配線基板上にＣｕ，Ａｌ，Ａｕ，Ｗ等の金属及びこれらの合金等から形成することができる。
【００７４】
本実施形態の半導体デバイスチップ及び半導体デバイスは、ウェーハの厚みが１００μｍ程度の超薄型加工が実現されており、最終的には各種電子機器、例えば、ＩＣカード、携帯電話、ＰＤＡ等を始めとする携帯電子機器に搭載することができ、これら電子機器の小型軽薄化の実現に大いに貢献することができる。
【００７５】
第１実施形態によれば、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハ表面の間の隙間から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【００７６】
また、接合端子であるハンダバンプ１０６の下地としてアンダーバンプメタル層１０４を形成する場合には、該アンダーバンプメタル層１０４の最表面は、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【００７７】
従って、本実施形態によれば、電極パッド１０３形成後若しくはアンダーバンプメタル層１０４のパターン形成後に、ウェーハ裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【００７８】
さらに、前記第２の発明によれば、所定の高さの接合端子を保ちつつ、隣接する接合端子との接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【００７９】
また、得られた接合端子（ハンダバンプ電極）付き薄型半導体デバイスチップとし、モールド樹脂を使ったパッケージを組むことなくベアチップの状態で、該半導体デバイスチップの接合端子と、導体パターンを有する配線基板の当該導体パターンとを直接接続させることにより、半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【００８０】
第２実施形態
本実施形態は、半導体デバイスチップ及び半導体デバイスの製造に、本願の前記第２及び第４の発明を適用したものであり、所望の大きさのハンダバンプを互いに接触することなく、規則正しく基板上に配置させるために、ＬＳＩの電極パッドからアンダーバンプメタルによって、電極パッドを再配置させた状態の半導体ウェーハの裏面を、機械研削及びエッチングによって薄型化加工し、接合端子付き薄型半導体デバイスチップを得、さらにこのものを、プリント配線基板にフリップチップ実装する例である。
【００８１】
図８に、（Ｓ２１）ＬＳＩ・電極パッド形成工程、（Ｓ２２）電極パッド再配置工程、（Ｓ２３）アンダーバンプメタル層形成工程、（Ｓ２４）ウェーハ薄型化加工工程、（Ｓ２５）バンプ電極形成工程，（Ｓ２６）実装工程からなる本実施形態の製造工程フローチャートを示す。
【００８２】
また、図９（ｇ）に本実施形態により得られる半導体デバイスチップの構造断面図を示す。以下、本実施形態の半導体デバイスチップ及び半導体デバイスの製造方法を図面を参照しながら説明する。
【００８３】
先ず、図９（ａ）に示すように、半導体ウェーハ２０１上に形成されたＬＳＩ（図示を省略）と接続するＡｌ電極パッド２０２を形成する（Ｓ２１）。
【００８４】
次いで、Ａｌ電極パッド２０２から、アンダーバンプメタル（ウェーハ面側からＣｒ／Ｃｕ／Ａｕからなる積層体）を用いて、Ａｌ電極パッド２０２の再配置を行う。この再配置は次のように行う。
【００８５】
即ち、先ず、図９（ｂ）に示すように、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、窒化シリコン膜２０３を全面に成膜した後、第１層目のポリイミド膜２０４を、例えば、スピンコート法により成膜し、フォトリソグラフィーとエッチングの技術により、Ａｌ電極パッド２０２上を開口する。
【００８６】
次いで、図９（ｃ）に示すように、所定の再配線パターンを有するレジスト膜２０５を成膜して、Ａｌ電極２０２の再配置のためのパターニングを行い、例えば、真空蒸着法により、レジスト膜２０５及び開口部Ｄ内にＣｒ，Ｃｕ及びＡｕ（２０６）を順次積層する。
【００８７】
次いで、図９（ｄ）に示すように、レジスト膜２０５を除去して、レジスト膜２０５上の余分なアンダーバンプメタル２０６を除去することにより、所定のアンダーバンプメタルによるＡｌ電極パッド２０２の再配線パターン２０６を形成する。
【００８８】
その後、図９（ｅ）に示すように、第２層目のポリイミド膜２０７を、例えば、スピンコート法により成膜し、ハンダバンプ電極形成領域を開口する。
【００８９】
続いて、図４（ａ）に示すように、得られた半導体ウェーハ２０１の表面に，表面保護テープ２１２を貼り付けし、該ウェーハ２０１を、図５に示すような機械研削装置にセットし、半導体ウェーハ裏面を、前記第１の実施形態と同様にして研削（バックグラインド）加工した。このときの研削条件の一例を下記に示す。
【００９０】
砥石送り速度 ：１５０μｍ／ｍｉｎ
砥石回転数 ：２５００ｒｐｍ
研削後のウェーハ厚：１５０μｍ
削り代 ：約４７５μｍ
【００９１】
この研削によって、シリコンウェーハ裏面に形成されたキズが除去されながら、シリコンウェーハの厚みが１５０μｍ程度にまで薄型化加工された。しかし、研削後においては、ここまでの数多くの工程において、ウェーハの裏面には多くのキズが不可避的に形成されている。
【００９２】
そこで、得られた薄型半導体ウェーハ２０１を、例えば、図１０に示すようなチャンバー３１、ディスペンサー３２及び排気管３３等からなる公知のスピンエッチング装置３によりエッチングを行う。即ち、ウェーハ２０１をプロセスチャンバー３１内に、ウェーハ裏面を上にしてセットし、ディスペンサー（Ｄｉｓｐｅｎｓｅｒ）３２からエッチング液を供給しながら、ウェットエッチングを行うことにより、ウェーハの裏面の仕上げ処理を行う。
【００９３】
ウェーハ裏面のエッチングは、例えば、以下の条件にて行うことができる。
ウェーハ回転速度 ：２０００ｒｐｍ
エッチング液組成 ：ＨＦ：ＨＮＯ3 ＝１：９
エッチング液供給量：４０ｌ／ｍｉｎ
ウェーハ削り代 ：５０μｍ
【００９４】
この結果、ウェーハ２０１裏面の研削工程により新たに形成されていた細かな研削ダメージが除去され、前記第１実施形態の場合と同様に、厚さ１００μｍまで薄型化加工された半導体ウェーハの機械的強度を向上させることができる。
【００９５】
本実施形態では、ウェーハ裏面研削後の該ウェーハの厚みを約１００μｍとなるように設定しているが、機械研削及びエッチングの条件を適宜設定することにより、ウェーハの厚みを自由に設定することができる。研削後のウェーハの厚みは、４００μｍ以下、好ましくは、５０μｍ〜２００μｍ程度の値となるように設定する。４００μｍ以上では、薄型化加工の効果に乏しく、５０μｍ以下の厚みとすると、ウェーハ自体の機械的強度が不足し、ウェーハが割れやすくなるなどの不都合を生じる。
【００９６】
また、本実施形態においても、表面保護テープ２１２を貼着する際における半導体ウェーハの電極パッド２０３等が形成された側の面（表面）には大きな突起物がなく、比較的平坦な構造となっている。従って、表面保護テープ２１２を、隙間なくウェーハ２０１表面に貼り付けることができ、研削及びエッチング工程において、表面保護テープ２１２が剥がれたり、表面保護テープ２１２とウェーハ２０１表面の隙間から水やエッチング液が浸入して、ウェーハ２０１表面のデバイスにダメージを与えることなく、半導体ウェーハの薄型化加工を行うことができる。
【００９７】
次いで、図９（ｇ）に示すように、薄型加工された半導体ウェーハ上の再配線パターンの第２のポリイミド膜２０７の開口部上に、ボール転写法によってハンダボール２０８を形成することにより、再配置されたハンダバンプ電極２０８を有する半導体ウェーハを製造することができる。
【００９８】
なお、本実施形態では、ハンダボール法（ハンダボール転写法）によりハンダバンプを形成しているが。その他、例えば、ソルダーペースト印刷法、メッキ法、微細打ち抜き法、ソルダインジェクション法、ボールボンディング法等の各種公知のバンプ形成法により、バンプ電極を形成することができる（例えば、「電子材料」１９９６年９月号ｐｐ３４〜３８等参照）。
【００９９】
その後は、得られた半導体デバイスウェーハをダイシングして、半導体デバイスチップとして切り出し、この半導体デバイスチップのハンダボール２０８と、プリント配線基板の導体パターン（例えば、Ｃｕランド）に接続する（フリップチップ実装）ことにより、図２（ｂ）に示すのと同様な構造を有する半導体デバイスを製造することができる。なお、前記導体パターンは、配線基板上にＣｕ，Ａｌ，Ａｕ，Ｗ等の金属及びこれらの合金等から形成することができる。
【０１００】
このようにして得られる超薄型実装が実現された半導体デバイスは、最終的には、各種電子機器、例えば、ＩＣカード、携帯電話、ＰＤＡ等を始めとする携帯電子機器に搭載することができ、これら電子機器の小型軽薄化の実現に大いに貢献することができる。
【０１０１】
第２実施形態は、電極パッドの再配線パターン形成後にウェーハ裏面に薄型化加工を施すものである。電極パッドの再配線パターン形成後の段階では、ウェーハ２０１表面には大きな突起部はなく、比較的平坦に保たれており、表面保護テープ２１２をウェーハ２０１面と良好に密着させることができる。従って、研削処理や研磨処理などによってウェーハ２０１裏面を薄型化加工する際に、表面保護テープ２１２が剥がれたり、表面保護テープ２１２とウェーハ２０１との隙間等から水や研磨溶剤が浸入して、ウェーハ２０１表面のデバイスにダメージを与えることがない。
【０１０２】
また、通常、再配線パターンの最表面層を腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成しているので、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【０１０３】
さらに、前記第２の実施形態によれば、所定の大きさのバンプ電極を保ちつつ、隣接するバンプとの接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【０１０４】
従って、本実施形態によれば、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【０１０５】
また、本実施形態によれば、作製した接合端子付き薄型半導体デバイスチップから、モールド樹脂を使ったパッケージを組むことなく、ベアチップの状態でプリント配線基板にフリップチップ実装することにより、半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来る。
【０１０６】
【発明の効果】
以上説明したように、本発明の前記第１及び第２の発明によれば、電極パッド形成、アンダーバンプメタル層のパターン形成後あるいは電極再配線パターン形成後の段階では、該ウェーハ表面には大きな突起物がなく、比較的平坦に保たれており、表面保護テープをウェーハ面と良好に密着させることができる。
【０１０７】
従って、研削処理や研磨処理などによってウェーハ裏面を薄型化加工する際に、表面保護テープが剥がれたり、表面保護テープとウェーハとの隙間等から水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメージを与えることがない。
【０１０８】
また、接合端子の下地となるアンダーバンプメタル層を形成した場合、又は電極パッドの再配線パターンを形成した場合には、これらの層の最表面は、通常、腐食に強く化学的に安定なＡｕ等の耐腐食性金属で構成されているために、半導体ウェーハ裏面の薄型化加工を行う際のデバイス表面へのダメージを大幅に低減することができる。
【０１０９】
さらに、前記第２の発明によれば、所定の大きさの接合端子（バンプ電極）を保ちつつ、隣接する接合端子（バンプ電極）との接触が防止され、かつ、ウェーハの超薄型化が図られた半導体デバイスチップを製造することができる。
【０１１０】
従って、前記第１及び第２の発明によれば、電極パッド形成後、アンダーバンプメタル層のパターン形成後又は電極再配線後に、半導体ウェーハの裏面に薄型化加工を施すことにより、小型化、軽量化が実現された高性能、高信頼性の半導体デバイスチップを得ることができる。
【０１１１】
前記第３の及び第４の発明によれば、前記第１又は第２の発明で作製したバンプ電極付き薄型半導体デバイスウェーハから、ダイシングによって半導体デバイスチップとして切り出し、モールド樹脂を使ったパッケージを組むことなく、ベアチップの状態で、該半導体デバイスチップの接合端子と導体パターンを有する配線基板の該導体パターンとを直接接合させることによって半導体デバイスの超薄膜実装が可能となり、最終的な電子機器の製品セットを一層小型軽薄化することが出来るようになる。
【０１１２】
従って本発明は、高性能、高信頼性、小型、軽量が要求される今後の半導体デバイス装置の製造に極めて有効である。
【図面の簡単な説明】
【図１】図１は、本発明の半導体デバイスの製造工程のフローチャート図である。
【図２】図２は、本発明の半導体デバイスチップ及び半導体デバイスの製造方法により得られる半導体デバイスチップ及び半導体デバイスの構造断面図である。
【図３】図３は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図４】図４は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程の工程断面図である。
【図５】図５は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、機械研削装置を用いる機械研削研磨の概念図である。
【図６】図６は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、化学的機械研磨装置を用いるポリッシング研磨の概念図である。
【図７】図７は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図８】図８は、本発明の半導体デバイスの製造工程のフローチャート図である。
【図９】図９は、本発明の半導体デバイスチップの製造方法の主要工程断面図である。
【図１０】図１０は、本発明の半導体デバイスチップの製造方法のウェーハ裏面研削工程における、スピンエッチング装置を用いるエッチングの概念図である。
【図１１】図１１は、従来の半導体デバイスの製造工程のフローチャート図である。
【図１２】図１２は、従来の半導体デバイスチップの製造方法の主要工程断面図である。
【図１３】図１３は、従来の半導体デバイスチップの製造方法の主要工程断面図である。
【図１４】図１４は、従来の半導体デバイスチップの製造方法のウェーハ裏面研削工程の工程断面図である。
【図１５】図１５は、従来の半導体デバイスチップ及び半導体デバイスの製造方法により得られる半導体デバイスチップ及び半導体デバイスの構造断面図である。
【符号の説明】
１…機械研削装置、２…化学的機械研磨（ＣＭＰ）装置、３…スピンエッチング装置、１１…砥石、１２…回転台、２１…ウェーハキャリア、２２…研磨スラリー、２３…研磨クロス、２４…定盤、３１…チャンバー、３２…ディスペンサー、３３…排気管、１０１、２０１，３０１…半導体ウェーハ、１０２，２０３，３０４…絶縁膜、１０３，２０２，３０２…電極パッド、１０４，３０３…アンダーバンプメタル層（ＢＬＭ膜）、１０５、２０４，２０７，３０５…表面保護膜、１０６，２０８，３０６…接合端子（ハンダバンプ）、１０６’，３０６’…ハンダ蒸着膜、１０８，３０８…配線基板の導体パターン（Ｃｕランド）、１０９，３０９…封止樹脂、１１０，３１０…配線基板、１１１．１１５，２０５，３０５…レジスト膜、１１２，３１２…表面保護テープ、１１３，３１３…粘着層、１１４，３１４…テープ基材、２０６…電極の最配線パターン（アンダーバンプメタル）、Ａ，Ｃ，Ｄ…開口部、Ｂ，Ｅ…ウェーハ裏面のキズ
Claims (20)
- 電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、
前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚みとなるように薄型化加工する工程と、
前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する、
半導体デバイスチップの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する、
請求項１記載の半導体デバイスチップの製造方法。 - 前記接合端子を形成する工程は、前記電極パッド上に、前記アンダーバンプメタル層を介して、ハンダバンプを形成する工程を有する、
請求項１記載の半導体デバイスチップの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハを、所定の厚さとなるように薄型化加工する工程を有する、
請求項１記載の半導体デバイスチップの製造方法。 - 前記アンダーバンプメタル層を形成する工程において、前記アンダーバンプメタル層の最表面をＡｕで形成する
請求項１に記載の半導体デバイスチップの製造方法。 - 電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、
前記配線パターン上に表面保護膜を形成する工程と、
前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、
前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、
前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、
前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成する工程を有する、
半導体デバイスチップの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する、
請求項６記載の半導体デバイスチップの製造方法。 - 前記接合端子を形成する工程は、前記電極パッド上に、前記アンダーバンプメタル層を介して、ハンダバンプを形成する工程を有する、
請求項６記載の半導体デバイスチップの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハを、所定の厚さとなるように薄型化加工する工程を有する、
請求項６記載の半導体デバイスチップの製造方法。 - 前記アンダーバンプメタル層を形成する工程において、前記アンダーバンプメタル層の最表面をＡｕで形成する
請求項６に記載の半導体デバイスチップの製造方法。 - 電極部を有する半導体ウェーハの前記電極部の電極パッド上にアンダーバンプメタル層を形成する工程と、
前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、
前記半導体ウェーハを薄型化加工した後に、前記電極部の電極パッド上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、
得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する、
半導体デバイスの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する、
請求項１１記載の半導体デバイスの製造方法。 - 前記接合端子を形成する工程は、前記電極パッド上に、前記アンダーバンプメタル層を介して、ハンダバンプを形成する工程を有する、
請求項１１記載の半導体デバイスの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極パッドが形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハを、所定の厚さとなるように薄型化加工する工程を有する、
請求項１１記載の半導体デバイスの製造方法。 - 前記アンダーバンプメタル層を形成する工程において、前記アンダーバンプメタル層の最表面をＡｕで形成する
請求項１１に記載の半導体デバイスの製造方法。 - 電極部を有する半導体ウェーハの前記電極部の電極パッド上に、電極パッド再配置のための配線パターンを形成する工程と、
前記配線パターン上に表面保護膜を形成する工程と、
前記表面保護膜中に、前記電極パッドに達する開口部を形成する工程と、
前記開口部における前記電極パッド上にアンダーバンプメタル層を形成する工程と、
前記アンダーバンプメタル層を形成した後に、前記半導体ウェーハの当該電極部が形成されている面の反対側の面を、前記半導体ウェーハが所定の厚さとなるように薄型化加工する工程と、
前記半導体ウェーハを薄型化加工した後に、前記配線パターン上に、前記アンダーバンプメタル層を介して、接合端子を形成することにより半導体デバイスチップを得る工程と、
得られた半導体デバイスチップの前記接合端子と、導体パターンを有する配線基板の当該導体パターンとを接続する工程を有する、
半導体デバイスの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハを、５０μｍ〜４００μｍの厚さとなるように薄型化加工する工程を有する、
請求項１６記載の半導体デバイスの製造方法。 - 前記接合端子を形成する工程は、前記配線パターン上にハンダバンプを形成する工程を有する、
請求項１６記載の半導体デバイスの製造方法。 - 前記半導体ウェーハを所定の厚みとなるように薄型化加工する工程は、前記半導体ウェーハの電極部が形成されている面の反対側の面を、機械研削法及び化学的機械研磨法から選ばれるいずれかの方法により、前記半導体ウェーハを、所定の厚さとなるように薄型化加工する工程を有する、
請求項１６記載の半導体デバイスの製造方法。 - 前記アンダーバンプメタル層を形成する工程において、前記アンダーバンプメタル層の最表面をＡｕで形成する
請求項１６に記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18881999A JP4103255B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体デバイスチップ及び半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18881999A JP4103255B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体デバイスチップ及び半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015621A JP2001015621A (ja) | 2001-01-19 |
| JP4103255B2 true JP4103255B2 (ja) | 2008-06-18 |
Family
ID=16230381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18881999A Expired - Fee Related JP4103255B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体デバイスチップ及び半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103255B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544876B2 (ja) * | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP5542325B2 (ja) | 2008-12-02 | 2014-07-09 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
-
1999
- 1999-07-02 JP JP18881999A patent/JP4103255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015621A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547728B2 (ja) | 半導体装置及びその製造方法 | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US8704366B2 (en) | Ultra thin bumped wafer with under-film | |
| US6504241B1 (en) | Stackable semiconductor device and method for manufacturing the same | |
| JP4653447B2 (ja) | 半導体装置の製造方法 | |
| KR100661042B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
| JP2000031185A (ja) | 半導体装置の製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001168128A (ja) | 半導体装置の製造方法 | |
| US6426283B1 (en) | Method for bumping and backlapping a semiconductor wafer | |
| JP4103255B2 (ja) | 半導体デバイスチップ及び半導体デバイスの製造方法 | |
| JPH11135551A (ja) | 半導体装置及び半導体素子の実装方法 | |
| US20100112786A1 (en) | Method of manufacturing semiconductor device | |
| US8148254B2 (en) | Method of manufacturing semiconductor device | |
| JP2000124177A (ja) | 半導体装置の製造方法 | |
| JP4135284B2 (ja) | 半導体モジュールおよび電子回路装置 | |
| JP4211149B2 (ja) | 半導体装置の製造方法 | |
| JP3975592B2 (ja) | 半導体装置及びその製造方法 | |
| JP4182611B2 (ja) | 半導体装置の製造方法 | |
| JP2000307037A (ja) | 半導体デバイス部品の実装構造およびその実装方法 | |
| JP3362574B2 (ja) | バリアメタルの形成方法 | |
| JPH11340268A (ja) | 半導体装置の製造方法 | |
| JP2005064228A (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |