JP4099413B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4099413B2 JP4099413B2 JP2003078624A JP2003078624A JP4099413B2 JP 4099413 B2 JP4099413 B2 JP 4099413B2 JP 2003078624 A JP2003078624 A JP 2003078624A JP 2003078624 A JP2003078624 A JP 2003078624A JP 4099413 B2 JP4099413 B2 JP 4099413B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- light sensitive
- photosensitive
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 230000010354 integration Effects 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光が入射した２次元位置を検出する光検出装置に関するものである。
【０００２】
【従来の技術】
従来における光検出装置においては、ＭＯＳ型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して２次元位置を検出するのが一般的である（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特許第２５７３８５５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、得られた画像データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って２次元位置を検出するため、２次元位置の検出処理に時間がかかってしまう。
【０００５】
本発明は上述の点に鑑みてなされたもので、２次元位置の検出処理の高速化及び構成の簡素化を図ることが可能な光検出装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、画素が２次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第１の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流出力、及び、第２の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を読み出し、当該電流出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴としている。
【０００７】
本発明に係る光検出装置では、１つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が２次元配列における第１の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第１の方向に送られる。また、他方の光感応部分同士が２次元配列における第２の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第２の方向に送られる。このように、一方の光感応部分からの電流出力は第１の方向に送られるとともに、他方の光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【０００８】
また、本発明においては、１つの信号処理回路により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分群からの電流出力を処理するための回路と他方の光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【０００９】
また、上記一つの信号処理回路は、一方の光感応部分群及び他方の光感応部分群に対応して設けられ、一端が一方の光感応部分群及び他方の光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、一方の光感応部分群からの電流出力を第２の方向に順次読み出し、他方の光感応部分群からの電流出力を第１の方向に順次読み出すための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してシフトレジスタにより順次読み出される各一方の光感応部分群からの電流出力及び各他方の光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することが好ましい。このように構成した場合、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００１０】
また、上記一つの信号処理回路は、一方の光感応部分群及び他方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力及び他方の光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してサンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することが好ましい。このように構成した場合、積分回路それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路によりノイズ誤差が解消される。また、光感応部分に入射する光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。この結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度にて得ることができる。
【００１１】
本発明に係る光検出装置は、光感応領域を有する光検出装置であって、光感応領域は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分と第１の方向に交差する第２の方向にわたって互いに電気的に接続される複数の第２光感応部分とを含み、複数の第１光感応部分と複数の第２光感応部分とは２次元的に混在した状態で同一面内にて配列されており、第１の方向にわたって互いに電気的に接続された第１光感応部分群からの電流出力、及び、第２の方向にわたって互いに電気的に接続された第２光感応部分群からの電流出力を読み出して当該電流出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴としている。
【００１２】
本発明に係る光検出装置では、光感応領域に入射した光はいずれかの第１光感応部分及び第２光感応部分において検出されて、光強度に応じた電流が各光感応部分毎に出力される。そして、第１光感応部分同士が第１の方向にわたって電気的に接続されているので、第１光感応部分からの電流出力は第１の方向に送られる。また、第２光感応部分同士が第２の方向にわたって電気的に接続されているので、第２光感応部分からの電流出力は第２の方向に送られる。このように、第１光感応部分からの電流出力は第１の方向に送られるとともに、第２光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、複数の第１光感応部分と複数の第２光感応部分とを２次元的に混在した状態で同一面内にて配列するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００１３】
また、本発明においては、１つの信号処理回路により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。第１光感応部分群からの電流出力を処理するための回路と第２光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【００１４】
また、上記一つの信号処理回路は、第１光感応部分群及び第２光感応部分群に対応して設けられ、一端が第１光感応部分群及び第２光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、第１光感応部分群からの電流出力を第２の方向に順次読み出し、第２光感応部分群からの電流出力を第１の方向に順次読み出すための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してシフトレジスタにより順次読み出される各第１光感応部分群からの電流出力及び第２光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することが好ましい。このように構成した場合、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００１５】
また、上記一つの信号処理回路は、第１光感応部分群及び第２光感応部分群に対応して設けられ、対応する第１光感応部分群からの電流出力及び第２光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してサンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することが好ましい。このように構成した場合、積分回路それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路によりノイズ誤差が解消される。また、光感応部分に入射する光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。この結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度にて得ることができる。
【００１６】
【発明の実施の形態】
本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータＭ及びＮそれぞれを２以上の整数とする。また、特に明示しない限りは、パラメータｍを１以上Ｍ以下の任意の整数とし、パラメータｎを１以上Ｎ以下の任意の整数とする。
【００１７】
図１は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に係る光検出装置１は、図１に示されるように、光感応領域１０と、信号処理回路２０とを有している。
【００１８】
光感応領域１０は、画素１１mnがＭ行Ｎ列に２次元配列されている。１画素は、各々に入射した光の強度に応じた電流を出力する光感応部分１２mn（第１光感応部分）及び光感応部分１３mn（第２光感応部分））を同一面内にて隣接して配設することで構成されている。これにより、光感応領域１０において、光感応部分１２mnと光感応部分１３mnとは２次元的に混在した状態で同一面内にて配列されることとなる。
【００１９】
２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって、当該各画素１１mnを構成する複数の光感応部分１２mn，１３mnのうち一方の光感応部分１２mn同士（たとえば、一方の光感応部分１２11〜１２1N）が互いに電気的に接続されている。また、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって、当該各画素１１mnを構成する複数の光感応部分１２mn，１３mnのうち他方の光感応部分１３mn同士（たとえば、他方の光感応部分１３11〜１３M1）が互いに電気的に接続されている。
【００２０】
ここで、図２及び図３に基づいて、光感応領域１０の構成について説明する。図２は、光検出装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図３は、図２のIII−III線に沿った断面図である。なお、図２においては、保護層４８の図示を省略している。
【００２１】
光感応領域１０は、Ｐ型（第１導電型）の半導体からなる半導体基板４０と、当該半導体基板４０の表層に形成されたＮ型（第２導電型）の半導体領域４１，４２とを含んでいる。これにより、各光感応部分１２mn，１３mnは半導体基板４０部分と一組の第２導電型半導体領域４１，４２とを含み、フォトダイオードが構成されることとなる。第２導電型半導体領域４１，４２は、図２に示されるように、光入射方向から見て略三角形状を呈しており、１画素において２つの領域４１，４２が互いに一辺が隣接して形成されている。半導体基板４０は、接地電位とされている。なお、光感応領域１０は、Ｎ型の半導体からなる半導体基板と、当該半導体基板の表層に形成されたＰ型の半導体領域とを含んで構成されていてもよい。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、図２から分かるように、第１の方向から見ても、第２の方向から見ても交互に配列されていることになる。また、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第１の方向と第２の方向とに交差する（たとえば、４５°にて交差する）第３の方向から見ても、同じく第１の方向と第２の方向とに交差する（たとえば、４５°にて交差する）第４の方向から見ても交互に配列されていることになる。
【００２２】
半導体基板４０と領域４１，４２の上には第１絶縁層４３が形成され、この第１絶縁層４３に形成されたスルーホールを介して第１配線４４が一方の領域４１に電気的に接続されている。また、第１絶縁層４３に形成されたスルーホールを介して電極４５が他方の領域４２に電気的に接続されている。
【００２３】
第１絶縁層４３の上には第２絶縁層４６が形成され、この第２絶縁層４６に形成されたスルーホールを介して第２配線４７が電極４５に電気的に接続されている。これにより、他方の領域４２は、電極４５を介して第２配線４７に電気的に接続されることになる。
【００２４】
第２絶縁層４６の上には保護層４８が形成されている。第１絶縁層４３、第２絶縁層４６及び保護層４８は、ＳｉＯ2又はＳｉＮ等からなる。第１配線４４、電極４５及び第２配線４７は、Ａｌ等の金属からなる。
【００２５】
第１配線４４は、各画素１１mnにおける一方の領域４１を第１の方向にわたって電気的に接続するものであって、画素１１mn間を第１の方向に延びて設けられている。このように、各画素１１mnにおける一方の領域４１を第１配線４４で接続することにより、２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって一方の光感応部分１２mn同士（たとえば、一方の光感応部分１２11〜１２1N）が電気的に接続されて、光感応領域１０において第１の方向に長く延びる光感応部が構成される。この第１の方向に長く延びる光感応部はＭ列形成されることになる。
【００２６】
第２配線４７は、各画素１１mnにおける他方の領域４２を第２の方向にわたって電気的に接続するものであって、画素１１mn間を第２の方向に延びて設けられている。このように、各画素１１mnにおける他方の領域４２を第２配線４７で接続することにより、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって他方の光感応部分１３mn同士（たとえば、他方の光感応部分１３11〜１３M1）が電気的に接続されて、光感応領域１０において第２の方向に長く延びる光感応部が構成される。この第２の方向に長く延びる光感応部はＮ行形成されることになる。
【００２７】
また、光感応領域１０においては、上述した第１の方向に長く延びるＭ列の光感応部と第２の方向に長く延びるＮ行の光感応部とが同一面上に形成されることになる。
【００２８】
領域４１，４２の形状は、図２に示された略三角形状のものに限られず、図４〜図８に示されるように、他の形状であってもよい。
【００２９】
図４に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て長方形状を呈しており、１画素において２つの領域４１，４２が互いに長辺が隣接して形成されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第２の方向において交互に配列されている。図４に示されるように、１画素あたり第１の方向と第２の方向の第２導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。
【００３０】
図５に示された第２導電型半導体領域（光感応部分）は、略三角形状を呈した一方の領域４１が第１の方向に連続して形成されている。他方の領域４２は略三角形状を呈しており、各画素１１mn間で独立して形成されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第２の方向において交互に配列されている。なお、一方の領域４１を第１の方向に連続して形成した場合、必ずしも第１配線４４を設ける必要はないが、直列抵抗の増加に伴って読み出し速度が低下することが考えられることから、第１配線４４にて各領域４１を電気的に接続するのが好ましい。
【００３１】
図６に示された第２導電型半導体領域（光感応部分）は、１画素あたり４つの領域４１ａ，４１ｂ，４２ａ，４２ｂからなり、対角に位置する領域を対として、第１配線４４あるいは第２配線４７にて電気的に接続されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第１の方向及び第２の方向において交互に配列されている。また、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第３の方向及び第４の方向において交互に配列されている。
【００３２】
図７に示された第２導電型半導体領域（光感応部分）は、２つの櫛状の領域４１，４２がお互い噛み合うように形成されている。
【００３３】
図８に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て４角形以上の多角形状（たとえば８角形状）を呈しており、１画素において１辺が隣接して形成されている。そして、領域４１と領域４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されており、光入射方向から見てハニカム状に配列されている。すなわち、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第３の方向及び第４の方向において交互に配列されている。
【００３４】
続いて、図９に基づいて、信号処理回路２０の構成について説明する。図９は、信号処理回路を示す概略構成図である。
【００３５】
信号処理回路２０は、光感応領域１０に入射した光の第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを検出するためのもので、第２の方向及び第１の方向での輝度プロファイル示す電圧Ｖoutを出力する。
【００３６】
信号処理回路２０は、図９に示されるように、スイッチ素子２１と、シフトレジスタ２２と、積分回路２３とを有している。スイッチ素子２１は、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群（一方の第２導電型半導体領域４１からなり、第１の方向に長く延びるＭ列の光感応部）と、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群（他方の第２導電型半導体領域４２からなり、第２の方向に長く延びるＮ行の光感応部）とに対応して設けられている。シフトレジスタ２２は、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群からの電流出力を第２の方向に順次読み出し、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群からの電流出力を第１の方向に順次読み出すためのものである。積分回路２３は、シフトレジスタ２２により順次読み出される各一方の光感応部分１２mn群からの電流出力及び各他方の光感応部分１３mn群からの電流出力を順次入力し、その電流出力を電圧出力に変換する。
【００３７】
スイッチ素子２１は、シフトレジスタ２２から出力される信号ｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）により制御されて順次閉じられる。スイッチ素子２１を閉じることにより、第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮ間において電気的に接続された一方の光感応部分１２ｍｎ群に蓄積された電荷が電流となって、第１配線４４及びスイッチ素子２１を介して積分回路２３に出力される。また、スイッチ素子２１を閉じることにより、第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮ間において電気的に接続された他方の光感応部分１３ｍｎ群に蓄積された電荷が電流となって、第２配線４７及びスイッチ素子２１を介して積分回路２３に出力される。シフトレジスタは、制御回路（図示せず）から出力される信号Φ１，Φ２，Φｓｔによりその動作が制御されて、スイッチ素子２１を順次閉じる。
【００３８】
積分回路２３は、アンプ２４と、容量素子２５と、スイッチ素子２６とを含んでいる。アンプ２４は、第１の方向に配列された複数の１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群からの電流出力、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群からの電流出力を入力し、入力した電流出力の電荷を増幅する。容量素子２５は、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続されている。スイッチ素子２６は、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Φresetが有意の場合には「ＯＮ」状態となり、リセット信号Φresetが非有意の場合には「ＯＦＦ」状態となる。
【００３９】
積分回路２３は、スイッチ素子２６が「ＯＮ」状態であるときには、容量素子２５を放電して初期化する。一方、積分回路２３は、スイッチ素子２６が「ＯＦＦ」状態であるときには、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群それぞれから入力端子に入力した電荷を容量素子２５に蓄積して、その蓄積された電荷に応じた電圧Ｖoutを出力端子から出力する。
【００４０】
続いて、図１０に基づいて、信号処理回路２０の動作について説明する。図１０は、信号処理回路の動作を説明するためのタイミングチャートである。
【００４１】
図１０において、制御回路からシフトレジスタ２２にスタート信号Φｓｔが入力されると、信号Φ２の立ち上がりから信号Φ１の立下りまでの期間に対応したパルス幅を有する信号ｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）が順次出力される。シフトレジスタ２２から対応するスイッチ素子２１にｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）が出力されると、スイッチ素子２１が順次閉じ、対応する一方の光感応部分１２ｍｎ群及び他方の光感応部分１３ｍｎ群に蓄積された電荷が電流となって積分回路２３に順次出力される。
【００４２】
積分回路２３には、制御回路からリセット信号Φresetが入力されており、リセット信号Φresetが「ＯＦＦ」状態の期間、対応する一方の光感応部分１２mn群及び他方の光感応部分１３mn群に蓄積された電荷が容量素子２５に蓄積されて、蓄積された電荷量に応じた電圧Ｖoutが積分回路２３から順次出力される。なお、積分回路２３は、リセット信号Φresetが「ＯＮ」状態のときにはスイッチ素子２６を閉じて容量素子２５を初期化する。
【００４３】
このように、信号処理回路２０からは、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群にて蓄積されて電荷（電流出力）、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群にて蓄積されて電荷（電流出力）に対応した電圧Ｖoutが、対応する一方の光感応部分１２mn群及び他方の光感応部分１３mn群毎に順次時系列データとして出力される。この時系列データは、第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを示すものである。
【００４４】
以上のように、本実施形態の光検出装置１においては、１つの画素１１mnに入射した光は当該画素１１mnを構成する複数の光感応部分１２mn，１３mnそれぞれに、光強度に応じた電流が光感応部分１２mn，１３mn毎に出力される。そして、一方の光感応部分１２mn同士が２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって電気的に接続されているので、一方の光感応部分１２mnから出力された電流は第１の方向に送られる。また、他方の光感応部分１３mn同士が２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって電気的に接続されているので、他方の光感応部分１３mnから出力された電流は第２の方向に送られる。このように、一方の光感応部分１２mnから出力された電流は第１の方向に送られるとともに、他方の光感応部分１３mnから出力された電流は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分１２mn，１３mnを配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００４５】
また、本実施形態の光検出装置１において、各光感応部分１２mn，１３mnは、半導体基板４０部分と第２導電型半導体領域４１，４２とを含み、第２導電型半導体領域４１，４２は、光入射方向から見て略三角形状を呈しており、１画素において互いに一辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mnを１画素内に配設する際に、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。
【００４６】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て略長方形状を呈しており、１画素において長辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mnを１画素内に配設する際に、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。
【００４７】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て４角形以上の多角形状を呈しており、１画素において１辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２mn，１３mnの面積が減少するのを抑制することができる。また、各光感応部分１２mn，１３mnの面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、４角形以上の多角形状として、菱形形状を採用してもよい。
【００４８】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されている。これにより、一方の光感応部分１２mn群及び他方の光感応部分１３mn群において、各光感応部分１２mn，１３mn群の中心部分に対応する光感応部分１２mn，１３mnが集中することとなり、解像度を向上することができる。
【００４９】
また、第２導電型半導体領域４１，４２は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２mn，１３mnの面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第２導電型半導体領域４１，４２（光感応部分１２mn，１３mn）を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。
【００５０】
また、本実施形態の光検出装置１においては、第１配線４４が、画素１１mn間を第１の方向に延びて設けられており、第２配線４７が、画素１１mn間を第２の方向に延びて設けられている。これにより、それぞれの配線４４，４７により光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）への光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【００５１】
また、本実施形態の光検出装置１においては、１つの信号処理回路２０により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分１２mn群からの電流出力を処理するための回路と他方の光感応部分１３mn群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【００５２】
また、本実施形態の光検出装置１においては、シフトレジスタ２２と、積分回路２３とを有している。これにより、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００５３】
次に、図１１に基づいて、信号処理回路の変形例の構成について説明する。図１１は、信号処理回路の変形例を示す概略構成図である。
【００５４】
信号処理回路１００は、図１１に示されるように、積分回路１１０と、ＣＤＳ回路１２０と、サンプルアンドホールド回路（以下、Ｓ／Ｈ回路と称する）１３０と、最大値検出回路１４０と、シフトレジスタ１５０と、スイッチ素子１６０と、Ａ／Ｄ変換回路１７０とを有している。
【００５５】
積分回路１１０は、第１の方向に配列された複数の１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群（一方の第２導電型半導体領域４１からなり、第１の方向に長く延びるＭ列の光感応部）、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群（他方の第２導電型半導体領域４２からなり、第２の方向に長く延びるＮ行の光感応部）に対応して設けられ、対応する一方の光感応部分１２mn群からの電流出力及び他方の光感応部分１３mn群からの電流出力を電圧に変換して、当該電圧を出力する。積分回路１１０は、図１２に示されるように、入力端子と出力端子との間に互いに並列にアンプＡ1、容量素子Ｃ1及びスイッチ素子ＳＷ1が接続されている。積分回路１１０は、スイッチ素子ＳＷ1が閉じているときには、容量素子Ｃ1を放電して初期化する。一方、積分回路１１０は、スイッチ素子ＳＷ1が開いているときには、入力端子に入力した電荷を容量素子Ｃ1に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子ＳＷ1は、制御回路（図示せず）から出力されるReset信号に基づいて開閉する。
【００５６】
ＣＤＳ回路１２０は、積分回路１１０に対応して設けられ、対応する積分回路１１０から出力される電圧の値の変化量に応じた値の電圧を出力する。ＣＤＳ回路１２０は、図１３に示されるように、入力端子と出力端子との間に順にスイッチ素子ＳＷ21、結合容量素子Ｃ21及びアンプＡ2を有している。また、アンプＡ2の入出力間にスイッチ素子ＳＷ22及び積分容量素子Ｃ22が互いに並列的に接続されている。スイッチ素子ＳＷ22及びスイッチ素子ＳＷ21は、積分容量素子Ｃ22に電荷を蓄積させるためのスイッチ手段として作用する。ＣＤＳ回路１２０は、スイッチ素子ＳＷ22が閉じているときには、積分容量素子Ｃ22を放電して初期化する。スイッチ素子ＳＷ22が開きスイッチ素子ＳＷ21が閉じているときには、入力端子から結合容量素子Ｃ21を経て入力した電荷を積分容量素子Ｃ22に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子ＳＷ21は、制御回路から出力されるCSW21信号に基づいて開閉する。また、スイッチ素子ＳＷ22は、制御回路から出力されるClamp1信号に基づいて開閉する。
【００５７】
Ｓ／Ｈ回路１３０は、ＣＤＳ回路１２０に対応して設けられ、対応するＣＤＳ回路１２０から出力される電圧を保持して出力する。Ｓ／Ｈ回路１３０は、図１４に示されるように、入力端子と出力端子との間に順にスイッチ素子ＳＷ3及びアンプＡ3を有し、スイッチ素子ＳＷ3とアンプＡ3との接続点が容量素子Ｃ3を介して接地されている。Ｓ／Ｈ回路１３０は、スイッチ素子ＳＷ3が閉じているときにＣＤＳ回路１２０から出力された電圧を容量素子Ｃ3に記憶し、スイッチ素子ＳＷ3が開いた後も、容量素子Ｃ3の電圧を保持して、その電圧をアンプＡ3を介して出力する。スイッチ素子ＳＷ3は、制御回路から出力されるHold信号に基づいて開閉する。スイッチ素子１６０は、シフトレジスタ１５０により制御されて順次に開き、Ｓ／Ｈ回路１３０から出力される電圧をＡ／Ｄ変換回路に順次に入力させる。
【００５８】
最大値検出回路１４０は、Ｓ／Ｈ回路１３０それぞれから出力される電圧の最大値を検出する。最大値検出回路１４０は、図１５に示されるように、ＮＭＯＳトランジスタＴ1〜ＴM+N、抵抗器Ｒ1〜Ｒ3及び差動アンプＡ4を備える。各トランジスタＴ1〜ＴM+Nのソース端子は接地され、各トランジスタＴ1〜ＴM+Nのドレイン端子は、抵抗器Ｒ3を介して電源電圧Ｖddに接続されるとともに、抵抗器Ｒ1を介して差動アンプＡ4の反転入力端子に接続されている。各トランジスタＴ1〜ＴM+Nのゲート端子は、Ｓ／Ｈ回路１３０の出力端子と接続されており、Ｓ／Ｈ回路１３０から出力される電圧が入力する。また、差動アンプＡ4の反転入力端子と出力端子との間には抵抗器Ｒ2が設けられ、差動アンプＡ4の非反転入力端子は接地されている。この最大値検出回路１４０では、Ｓ／Ｈ回路１３０から出力された電圧が対応するトランジスタＴ1〜ＴM+Nのゲート端子に入力され、各電圧のうちの最大値に応じた電位がトランジスタＴ1〜ＴM+Nのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器Ｒ1及びＲ2それぞれの抵抗値の比に応じた増幅率で差動アンプＡ4により増幅され、その増幅された電圧の値が最大電圧値Ｖmaxとして出力端子からＡ／Ｄ変換回路１７０へ出力される。
【００５９】
Ａ／Ｄ変換回路１７０は、Ｓ／Ｈ回路１３０それぞれから出力される電圧を順次入力し、その電圧を最大値検出回路１４０により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する。Ａ／Ｄ変換回路１７０は、最大値検出回路１４０から出力される最大電圧値Ｖmaxを入力し、この最大電圧値ＶmaxをＡ／Ｄ変換レンジとする。そして、Ａ／Ｄ変換回路１７０は、Ｓ／Ｈ回路１３０から出力される電圧をスイッチ素子１６０及びアンプ１８０を介して順次に入力し、その電圧出力（アナログ値）をデジタル値に変換して出力する。Ａ／Ｄ変換回路１７０は、図１６に示されるように、可変容量積分回路１７１、比較回路１７２、容量制御部１７３及び読み出し部１７４を備える。
【００６０】
可変容量積分回路１７１は、容量素子Ｃ51、アンプＡ5、可変容量部Ｃ52及びスイッチ素子ＳＷ5を備える。アンプＡ5は、Ｓ／Ｈ回路１３０から出力されスイッチ素子１６０を介して順次に到達した電圧出力を、容量素子Ｃ51を介して反転入力端子に入力する。アンプＡ5の非反転入力端子は接地されている。可変容量部Ｃ52は、容量が可変であって制御可能であり、アンプＡ5の反転入力端子と出力端子との間に設けられ、入力した電圧に応じて電荷を蓄える。スイッチ素子ＳＷ5は、アンプＡ5の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ52に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ52における電荷蓄積をリセットする。そして、可変容量積分回路１７１は、Ｓ／Ｈ回路１３０から順次に出力された電圧を入力し、可変容量部Ｃ52の容量に応じて積分し、積分した結果である電圧を出力する。
【００６１】
比較回路１７２は、可変容量積分回路１７１からの電圧出力を反転入力端子に入力し、最大値検出回路１４０から出力された最大電圧値Ｖmaxを非反転入力端子に入力し、これら２つの入力電圧の値を大小比較して、その大小比較の結果である比較結果信号を出力する。
【００６２】
容量制御部１７３は、比較回路１７２から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部Ｃ52の容量を制御する容量指示信号Ｃを出力するとともに、この比較結果信号に基づいて積分した結果である電圧の値と最大電圧値Ｖmaxとが所定の分解能で一致していると判断した場合に可変容量部Ｃ51の容量値に応じた第１デジタル値を出力する。
【００６３】
読み出し部１７４は、容量制御部１７３から出力された第１デジタル値を入力し、この第１デジタル値に対応する第２デジタル値を出力する。第２デジタル値は、第１デジタル値から可変容量積分回路１７１のオフセット値を除去した値を示すものである。読み出し部１７４は、例えば記憶素子であり、第１デジタル値をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第２デジタル値として出力する。この第２デジタル値は、第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを表す出力となる。
【００６４】
以上のように、最大値検出回路１４０からそれぞれ出力され比較回路１７２にそれぞれ入力される最大電圧値Ｖmaxは、Ａ／Ｄ変換回路１７０が飽和することなくＡ／Ｄ変換することができる電圧の最大値すなわちＡ／Ｄ変換レンジを規定している。しかも、Ａ／Ｄ変換回路１７０に入力する各電圧のうち何れかの値は必ず最大電圧値Ｖmaxであるから、上記Ａ／Ｄ変換レンジの全ての範囲を有効に活用することができる。すなわち、本実施形態に係る光検出装置１は、光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。
【００６５】
また、積分回路１１０それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路１２０によりノイズ誤差が解消される。
【００６６】
また、各光感応部分１２mn，１３mn群に対応して積分回路１１０が設けられているので、各光感応部分１２mn，１３mn群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧に変換することができる。
【００６７】
これらの結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した積分回路１１０、ＣＤＳ回路１２０、Ｓ／Ｈ回路１３０、最大値検出回路１４０、シフトレジスタ１５０、スイッチ素子１６０、Ａ／Ｄ変換回路１７０等の動作については、本出願人による特開２００１−３６１２８号公報等に示されている。
【００６８】
本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を均一な抵抗線で接続して、光の入射に伴って発生した電荷を抵抗線に流れ込んだ位置と当該抵抗線それぞれの端部との距離に反比例するように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流出力に基づいて光の入射位置を求めるようにしてもよい。
【００６９】
また、前述した実施形態においては、１画素を複数の光感応部分で構成しているが、１画素を一つの光感応部分で構成してもよい。たとえば、図１７に示されるように、光感応領域１０は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分１２mnと第２の方向にわたって互いに電気的に接続される複数の第２光感応部分１３mnとを含み、複数の第１光感応部分１２mnと複数の第２光感応部分１３mnとは２次元的に混在した状態で同一面内にて配列してもよい。この場合、第１光感応部分１２mnと第２光感応部分１３mnとは市松模様状に配列しており、第１光感応部分１２mnと第２光感応部分１３mnとは第１の方向及び第２の方向において交互に配列している。なお、市松模様状に配列する代わりに、図８に示されるようなハニカム状に配列してもよい。
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、２次元位置の検出処理の高速化及び構成の簡素化を図ることができる光検出装置を提供することができる。また、本発明によれば、回路面積を縮小することができ、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光検出装置を示す概念構成図である。
【図２】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図３】図２のIII−III線に沿った断面図である。
【図４】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図５】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図６】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図７】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図８】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図９】本発明の実施形態に係る光検出装置に含まれる信号処理回路を示す概略構成図である。
【図１０】第１信号処理回路の動作を説明するためのタイミングチャートである。
【図１１】本発明の実施形態に係る光検出装置に含まれる信号処理回路の変形例を示す概略構成図である。
【図１２】信号処理回路の変形例に含まれる積分回路の回路図である。
【図１３】信号処理回路の変形例に含まれるＣＤＳ回路の回路図である。
【図１４】信号処理回路の変形例に含まれるＳ／Ｈ回路の回路図である。
【図１５】信号処理回路の変形例に含まれる最大値検出回路の回路図である。
【図１６】信号処理回路の変形例に含まれるＡ／Ｄ変換回路の回路図である。
【図１７】本発明の実施形態に係る光検出装置の変形例を示す概念構成図である。
【符号の説明】
１…光検出装置、１０…光感応領域、１１mn…画素、１２mn，１３mn…光感応部分、２０…信号処理回路、２１…スイッチ素子、２２…シフトレジスタ、２３…積分回路、４０…半導体基板、４１，４２…第２導電型半導体領域、４４…第１配線、４７…第２配線、１００…信号処理回路、１１０…積分回路、１２０…ＣＤＳ回路、１３０…サンプルアンドホールド回路（Ｓ／Ｈ回路）、１４０…最大値検出回路、１５０…シフトレジスタ、１６０…スイッチ素子、１７０…Ａ／Ｄ変換回路。
【発明の属する技術分野】
本発明は、光が入射した２次元位置を検出する光検出装置に関するものである。
【０００２】
【従来の技術】
従来における光検出装置においては、ＭＯＳ型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して２次元位置を検出するのが一般的である（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特許第２５７３８５５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、得られた画像データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って２次元位置を検出するため、２次元位置の検出処理に時間がかかってしまう。
【０００５】
本発明は上述の点に鑑みてなされたもので、２次元位置の検出処理の高速化及び構成の簡素化を図ることが可能な光検出装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、画素が２次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第１の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流出力、及び、第２の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を読み出し、当該電流出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴としている。
【０００７】
本発明に係る光検出装置では、１つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が２次元配列における第１の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第１の方向に送られる。また、他方の光感応部分同士が２次元配列における第２の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第２の方向に送られる。このように、一方の光感応部分からの電流出力は第１の方向に送られるとともに、他方の光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【０００８】
また、本発明においては、１つの信号処理回路により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分群からの電流出力を処理するための回路と他方の光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【０００９】
また、上記一つの信号処理回路は、一方の光感応部分群及び他方の光感応部分群に対応して設けられ、一端が一方の光感応部分群及び他方の光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、一方の光感応部分群からの電流出力を第２の方向に順次読み出し、他方の光感応部分群からの電流出力を第１の方向に順次読み出すための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してシフトレジスタにより順次読み出される各一方の光感応部分群からの電流出力及び各他方の光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することが好ましい。このように構成した場合、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００１０】
また、上記一つの信号処理回路は、一方の光感応部分群及び他方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力及び他方の光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してサンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することが好ましい。このように構成した場合、積分回路それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路によりノイズ誤差が解消される。また、光感応部分に入射する光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。この結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度にて得ることができる。
【００１１】
本発明に係る光検出装置は、光感応領域を有する光検出装置であって、光感応領域は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分と第１の方向に交差する第２の方向にわたって互いに電気的に接続される複数の第２光感応部分とを含み、複数の第１光感応部分と複数の第２光感応部分とは２次元的に混在した状態で同一面内にて配列されており、第１の方向にわたって互いに電気的に接続された第１光感応部分群からの電流出力、及び、第２の方向にわたって互いに電気的に接続された第２光感応部分群からの電流出力を読み出して当該電流出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴としている。
【００１２】
本発明に係る光検出装置では、光感応領域に入射した光はいずれかの第１光感応部分及び第２光感応部分において検出されて、光強度に応じた電流が各光感応部分毎に出力される。そして、第１光感応部分同士が第１の方向にわたって電気的に接続されているので、第１光感応部分からの電流出力は第１の方向に送られる。また、第２光感応部分同士が第２の方向にわたって電気的に接続されているので、第２光感応部分からの電流出力は第２の方向に送られる。このように、第１光感応部分からの電流出力は第１の方向に送られるとともに、第２光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、複数の第１光感応部分と複数の第２光感応部分とを２次元的に混在した状態で同一面内にて配列するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００１３】
また、本発明においては、１つの信号処理回路により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。第１光感応部分群からの電流出力を処理するための回路と第２光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【００１４】
また、上記一つの信号処理回路は、第１光感応部分群及び第２光感応部分群に対応して設けられ、一端が第１光感応部分群及び第２光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、第１光感応部分群からの電流出力を第２の方向に順次読み出し、第２光感応部分群からの電流出力を第１の方向に順次読み出すための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してシフトレジスタにより順次読み出される各第１光感応部分群からの電流出力及び第２光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することが好ましい。このように構成した場合、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００１５】
また、上記一つの信号処理回路は、第１光感応部分群及び第２光感応部分群に対応して設けられ、対応する第１光感応部分群からの電流出力及び第２光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、スイッチ素子それぞれを順次閉じるように制御して、サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、スイッチ素子それぞれの他端が接続されており、スイッチ素子を介してサンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することが好ましい。このように構成した場合、積分回路それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路によりノイズ誤差が解消される。また、光感応部分に入射する光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。この結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度にて得ることができる。
【００１６】
【発明の実施の形態】
本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータＭ及びＮそれぞれを２以上の整数とする。また、特に明示しない限りは、パラメータｍを１以上Ｍ以下の任意の整数とし、パラメータｎを１以上Ｎ以下の任意の整数とする。
【００１７】
図１は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に係る光検出装置１は、図１に示されるように、光感応領域１０と、信号処理回路２０とを有している。
【００１８】
光感応領域１０は、画素１１mnがＭ行Ｎ列に２次元配列されている。１画素は、各々に入射した光の強度に応じた電流を出力する光感応部分１２mn（第１光感応部分）及び光感応部分１３mn（第２光感応部分））を同一面内にて隣接して配設することで構成されている。これにより、光感応領域１０において、光感応部分１２mnと光感応部分１３mnとは２次元的に混在した状態で同一面内にて配列されることとなる。
【００１９】
２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって、当該各画素１１mnを構成する複数の光感応部分１２mn，１３mnのうち一方の光感応部分１２mn同士（たとえば、一方の光感応部分１２11〜１２1N）が互いに電気的に接続されている。また、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって、当該各画素１１mnを構成する複数の光感応部分１２mn，１３mnのうち他方の光感応部分１３mn同士（たとえば、他方の光感応部分１３11〜１３M1）が互いに電気的に接続されている。
【００２０】
ここで、図２及び図３に基づいて、光感応領域１０の構成について説明する。図２は、光検出装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図３は、図２のIII−III線に沿った断面図である。なお、図２においては、保護層４８の図示を省略している。
【００２１】
光感応領域１０は、Ｐ型（第１導電型）の半導体からなる半導体基板４０と、当該半導体基板４０の表層に形成されたＮ型（第２導電型）の半導体領域４１，４２とを含んでいる。これにより、各光感応部分１２mn，１３mnは半導体基板４０部分と一組の第２導電型半導体領域４１，４２とを含み、フォトダイオードが構成されることとなる。第２導電型半導体領域４１，４２は、図２に示されるように、光入射方向から見て略三角形状を呈しており、１画素において２つの領域４１，４２が互いに一辺が隣接して形成されている。半導体基板４０は、接地電位とされている。なお、光感応領域１０は、Ｎ型の半導体からなる半導体基板と、当該半導体基板の表層に形成されたＰ型の半導体領域とを含んで構成されていてもよい。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、図２から分かるように、第１の方向から見ても、第２の方向から見ても交互に配列されていることになる。また、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第１の方向と第２の方向とに交差する（たとえば、４５°にて交差する）第３の方向から見ても、同じく第１の方向と第２の方向とに交差する（たとえば、４５°にて交差する）第４の方向から見ても交互に配列されていることになる。
【００２２】
半導体基板４０と領域４１，４２の上には第１絶縁層４３が形成され、この第１絶縁層４３に形成されたスルーホールを介して第１配線４４が一方の領域４１に電気的に接続されている。また、第１絶縁層４３に形成されたスルーホールを介して電極４５が他方の領域４２に電気的に接続されている。
【００２３】
第１絶縁層４３の上には第２絶縁層４６が形成され、この第２絶縁層４６に形成されたスルーホールを介して第２配線４７が電極４５に電気的に接続されている。これにより、他方の領域４２は、電極４５を介して第２配線４７に電気的に接続されることになる。
【００２４】
第２絶縁層４６の上には保護層４８が形成されている。第１絶縁層４３、第２絶縁層４６及び保護層４８は、ＳｉＯ2又はＳｉＮ等からなる。第１配線４４、電極４５及び第２配線４７は、Ａｌ等の金属からなる。
【００２５】
第１配線４４は、各画素１１mnにおける一方の領域４１を第１の方向にわたって電気的に接続するものであって、画素１１mn間を第１の方向に延びて設けられている。このように、各画素１１mnにおける一方の領域４１を第１配線４４で接続することにより、２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって一方の光感応部分１２mn同士（たとえば、一方の光感応部分１２11〜１２1N）が電気的に接続されて、光感応領域１０において第１の方向に長く延びる光感応部が構成される。この第１の方向に長く延びる光感応部はＭ列形成されることになる。
【００２６】
第２配線４７は、各画素１１mnにおける他方の領域４２を第２の方向にわたって電気的に接続するものであって、画素１１mn間を第２の方向に延びて設けられている。このように、各画素１１mnにおける他方の領域４２を第２配線４７で接続することにより、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって他方の光感応部分１３mn同士（たとえば、他方の光感応部分１３11〜１３M1）が電気的に接続されて、光感応領域１０において第２の方向に長く延びる光感応部が構成される。この第２の方向に長く延びる光感応部はＮ行形成されることになる。
【００２７】
また、光感応領域１０においては、上述した第１の方向に長く延びるＭ列の光感応部と第２の方向に長く延びるＮ行の光感応部とが同一面上に形成されることになる。
【００２８】
領域４１，４２の形状は、図２に示された略三角形状のものに限られず、図４〜図８に示されるように、他の形状であってもよい。
【００２９】
図４に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て長方形状を呈しており、１画素において２つの領域４１，４２が互いに長辺が隣接して形成されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第２の方向において交互に配列されている。図４に示されるように、１画素あたり第１の方向と第２の方向の第２導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。
【００３０】
図５に示された第２導電型半導体領域（光感応部分）は、略三角形状を呈した一方の領域４１が第１の方向に連続して形成されている。他方の領域４２は略三角形状を呈しており、各画素１１mn間で独立して形成されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第２の方向において交互に配列されている。なお、一方の領域４１を第１の方向に連続して形成した場合、必ずしも第１配線４４を設ける必要はないが、直列抵抗の増加に伴って読み出し速度が低下することが考えられることから、第１配線４４にて各領域４１を電気的に接続するのが好ましい。
【００３１】
図６に示された第２導電型半導体領域（光感応部分）は、１画素あたり４つの領域４１ａ，４１ｂ，４２ａ，４２ｂからなり、対角に位置する領域を対として、第１配線４４あるいは第２配線４７にて電気的に接続されている。領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第１の方向及び第２の方向において交互に配列されている。また、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第３の方向及び第４の方向において交互に配列されている。
【００３２】
図７に示された第２導電型半導体領域（光感応部分）は、２つの櫛状の領域４１，４２がお互い噛み合うように形成されている。
【００３３】
図８に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て４角形以上の多角形状（たとえば８角形状）を呈しており、１画素において１辺が隣接して形成されている。そして、領域４１と領域４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されており、光入射方向から見てハニカム状に配列されている。すなわち、領域４１（光感応部分１２mn）と領域４２（光感応部分１３mn）とは、第３の方向及び第４の方向において交互に配列されている。
【００３４】
続いて、図９に基づいて、信号処理回路２０の構成について説明する。図９は、信号処理回路を示す概略構成図である。
【００３５】
信号処理回路２０は、光感応領域１０に入射した光の第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを検出するためのもので、第２の方向及び第１の方向での輝度プロファイル示す電圧Ｖoutを出力する。
【００３６】
信号処理回路２０は、図９に示されるように、スイッチ素子２１と、シフトレジスタ２２と、積分回路２３とを有している。スイッチ素子２１は、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群（一方の第２導電型半導体領域４１からなり、第１の方向に長く延びるＭ列の光感応部）と、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群（他方の第２導電型半導体領域４２からなり、第２の方向に長く延びるＮ行の光感応部）とに対応して設けられている。シフトレジスタ２２は、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群からの電流出力を第２の方向に順次読み出し、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群からの電流出力を第１の方向に順次読み出すためのものである。積分回路２３は、シフトレジスタ２２により順次読み出される各一方の光感応部分１２mn群からの電流出力及び各他方の光感応部分１３mn群からの電流出力を順次入力し、その電流出力を電圧出力に変換する。
【００３７】
スイッチ素子２１は、シフトレジスタ２２から出力される信号ｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）により制御されて順次閉じられる。スイッチ素子２１を閉じることにより、第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮ間において電気的に接続された一方の光感応部分１２ｍｎ群に蓄積された電荷が電流となって、第１配線４４及びスイッチ素子２１を介して積分回路２３に出力される。また、スイッチ素子２１を閉じることにより、第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮ間において電気的に接続された他方の光感応部分１３ｍｎ群に蓄積された電荷が電流となって、第２配線４７及びスイッチ素子２１を介して積分回路２３に出力される。シフトレジスタは、制御回路（図示せず）から出力される信号Φ１，Φ２，Φｓｔによりその動作が制御されて、スイッチ素子２１を順次閉じる。
【００３８】
積分回路２３は、アンプ２４と、容量素子２５と、スイッチ素子２６とを含んでいる。アンプ２４は、第１の方向に配列された複数の１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群からの電流出力、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群からの電流出力を入力し、入力した電流出力の電荷を増幅する。容量素子２５は、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続されている。スイッチ素子２６は、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Φresetが有意の場合には「ＯＮ」状態となり、リセット信号Φresetが非有意の場合には「ＯＦＦ」状態となる。
【００３９】
積分回路２３は、スイッチ素子２６が「ＯＮ」状態であるときには、容量素子２５を放電して初期化する。一方、積分回路２３は、スイッチ素子２６が「ＯＦＦ」状態であるときには、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群それぞれから入力端子に入力した電荷を容量素子２５に蓄積して、その蓄積された電荷に応じた電圧Ｖoutを出力端子から出力する。
【００４０】
続いて、図１０に基づいて、信号処理回路２０の動作について説明する。図１０は、信号処理回路の動作を説明するためのタイミングチャートである。
【００４１】
図１０において、制御回路からシフトレジスタ２２にスタート信号Φｓｔが入力されると、信号Φ２の立ち上がりから信号Φ１の立下りまでの期間に対応したパルス幅を有する信号ｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）が順次出力される。シフトレジスタ２２から対応するスイッチ素子２１にｓｈｉｆｔ（ｍ），ｓｈｉｆｔ（Ｍ＋ｎ）が出力されると、スイッチ素子２１が順次閉じ、対応する一方の光感応部分１２ｍｎ群及び他方の光感応部分１３ｍｎ群に蓄積された電荷が電流となって積分回路２３に順次出力される。
【００４２】
積分回路２３には、制御回路からリセット信号Φresetが入力されており、リセット信号Φresetが「ＯＦＦ」状態の期間、対応する一方の光感応部分１２mn群及び他方の光感応部分１３mn群に蓄積された電荷が容量素子２５に蓄積されて、蓄積された電荷量に応じた電圧Ｖoutが積分回路２３から順次出力される。なお、積分回路２３は、リセット信号Φresetが「ＯＮ」状態のときにはスイッチ素子２６を閉じて容量素子２５を初期化する。
【００４３】
このように、信号処理回路２０からは、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群にて蓄積されて電荷（電流出力）、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群にて蓄積されて電荷（電流出力）に対応した電圧Ｖoutが、対応する一方の光感応部分１２mn群及び他方の光感応部分１３mn群毎に順次時系列データとして出力される。この時系列データは、第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを示すものである。
【００４４】
以上のように、本実施形態の光検出装置１においては、１つの画素１１mnに入射した光は当該画素１１mnを構成する複数の光感応部分１２mn，１３mnそれぞれに、光強度に応じた電流が光感応部分１２mn，１３mn毎に出力される。そして、一方の光感応部分１２mn同士が２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって電気的に接続されているので、一方の光感応部分１２mnから出力された電流は第１の方向に送られる。また、他方の光感応部分１３mn同士が２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって電気的に接続されているので、他方の光感応部分１３mnから出力された電流は第２の方向に送られる。このように、一方の光感応部分１２mnから出力された電流は第１の方向に送られるとともに、他方の光感応部分１３mnから出力された電流は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分１２mn，１３mnを配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００４５】
また、本実施形態の光検出装置１において、各光感応部分１２mn，１３mnは、半導体基板４０部分と第２導電型半導体領域４１，４２とを含み、第２導電型半導体領域４１，４２は、光入射方向から見て略三角形状を呈しており、１画素において互いに一辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mnを１画素内に配設する際に、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。
【００４６】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て略長方形状を呈しており、１画素において長辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mnを１画素内に配設する際に、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。
【００４７】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て４角形以上の多角形状を呈しており、１画素において１辺が隣接して形成されている。これにより、複数の光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２mn，１３mnの面積が減少するのを抑制することができる。また、各光感応部分１２mn，１３mnの面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、４角形以上の多角形状として、菱形形状を採用してもよい。
【００４８】
また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されている。これにより、一方の光感応部分１２mn群及び他方の光感応部分１３mn群において、各光感応部分１２mn，１３mn群の中心部分に対応する光感応部分１２mn，１３mnが集中することとなり、解像度を向上することができる。
【００４９】
また、第２導電型半導体領域４１，４２は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２mn，１３mnの面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第２導電型半導体領域４１，４２（光感応部分１２mn，１３mn）を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。
【００５０】
また、本実施形態の光検出装置１においては、第１配線４４が、画素１１mn間を第１の方向に延びて設けられており、第２配線４７が、画素１１mn間を第２の方向に延びて設けられている。これにより、それぞれの配線４４，４７により光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）への光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【００５１】
また、本実施形態の光検出装置１においては、１つの信号処理回路２０により、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分１２mn群からの電流出力を処理するための回路と他方の光感応部分１３mn群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。
【００５２】
また、本実施形態の光検出装置１においては、シフトレジスタ２２と、積分回路２３とを有している。これにより、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。
【００５３】
次に、図１１に基づいて、信号処理回路の変形例の構成について説明する。図１１は、信号処理回路の変形例を示す概略構成図である。
【００５４】
信号処理回路１００は、図１１に示されるように、積分回路１１０と、ＣＤＳ回路１２０と、サンプルアンドホールド回路（以下、Ｓ／Ｈ回路と称する）１３０と、最大値検出回路１４０と、シフトレジスタ１５０と、スイッチ素子１６０と、Ａ／Ｄ変換回路１７０とを有している。
【００５５】
積分回路１１０は、第１の方向に配列された複数の１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１２mn群（一方の第２導電型半導体領域４１からなり、第１の方向に長く延びるＭ列の光感応部）、及び、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１３mn群（他方の第２導電型半導体領域４２からなり、第２の方向に長く延びるＮ行の光感応部）に対応して設けられ、対応する一方の光感応部分１２mn群からの電流出力及び他方の光感応部分１３mn群からの電流出力を電圧に変換して、当該電圧を出力する。積分回路１１０は、図１２に示されるように、入力端子と出力端子との間に互いに並列にアンプＡ1、容量素子Ｃ1及びスイッチ素子ＳＷ1が接続されている。積分回路１１０は、スイッチ素子ＳＷ1が閉じているときには、容量素子Ｃ1を放電して初期化する。一方、積分回路１１０は、スイッチ素子ＳＷ1が開いているときには、入力端子に入力した電荷を容量素子Ｃ1に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子ＳＷ1は、制御回路（図示せず）から出力されるReset信号に基づいて開閉する。
【００５６】
ＣＤＳ回路１２０は、積分回路１１０に対応して設けられ、対応する積分回路１１０から出力される電圧の値の変化量に応じた値の電圧を出力する。ＣＤＳ回路１２０は、図１３に示されるように、入力端子と出力端子との間に順にスイッチ素子ＳＷ21、結合容量素子Ｃ21及びアンプＡ2を有している。また、アンプＡ2の入出力間にスイッチ素子ＳＷ22及び積分容量素子Ｃ22が互いに並列的に接続されている。スイッチ素子ＳＷ22及びスイッチ素子ＳＷ21は、積分容量素子Ｃ22に電荷を蓄積させるためのスイッチ手段として作用する。ＣＤＳ回路１２０は、スイッチ素子ＳＷ22が閉じているときには、積分容量素子Ｃ22を放電して初期化する。スイッチ素子ＳＷ22が開きスイッチ素子ＳＷ21が閉じているときには、入力端子から結合容量素子Ｃ21を経て入力した電荷を積分容量素子Ｃ22に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子ＳＷ21は、制御回路から出力されるCSW21信号に基づいて開閉する。また、スイッチ素子ＳＷ22は、制御回路から出力されるClamp1信号に基づいて開閉する。
【００５７】
Ｓ／Ｈ回路１３０は、ＣＤＳ回路１２０に対応して設けられ、対応するＣＤＳ回路１２０から出力される電圧を保持して出力する。Ｓ／Ｈ回路１３０は、図１４に示されるように、入力端子と出力端子との間に順にスイッチ素子ＳＷ3及びアンプＡ3を有し、スイッチ素子ＳＷ3とアンプＡ3との接続点が容量素子Ｃ3を介して接地されている。Ｓ／Ｈ回路１３０は、スイッチ素子ＳＷ3が閉じているときにＣＤＳ回路１２０から出力された電圧を容量素子Ｃ3に記憶し、スイッチ素子ＳＷ3が開いた後も、容量素子Ｃ3の電圧を保持して、その電圧をアンプＡ3を介して出力する。スイッチ素子ＳＷ3は、制御回路から出力されるHold信号に基づいて開閉する。スイッチ素子１６０は、シフトレジスタ１５０により制御されて順次に開き、Ｓ／Ｈ回路１３０から出力される電圧をＡ／Ｄ変換回路に順次に入力させる。
【００５８】
最大値検出回路１４０は、Ｓ／Ｈ回路１３０それぞれから出力される電圧の最大値を検出する。最大値検出回路１４０は、図１５に示されるように、ＮＭＯＳトランジスタＴ1〜ＴM+N、抵抗器Ｒ1〜Ｒ3及び差動アンプＡ4を備える。各トランジスタＴ1〜ＴM+Nのソース端子は接地され、各トランジスタＴ1〜ＴM+Nのドレイン端子は、抵抗器Ｒ3を介して電源電圧Ｖddに接続されるとともに、抵抗器Ｒ1を介して差動アンプＡ4の反転入力端子に接続されている。各トランジスタＴ1〜ＴM+Nのゲート端子は、Ｓ／Ｈ回路１３０の出力端子と接続されており、Ｓ／Ｈ回路１３０から出力される電圧が入力する。また、差動アンプＡ4の反転入力端子と出力端子との間には抵抗器Ｒ2が設けられ、差動アンプＡ4の非反転入力端子は接地されている。この最大値検出回路１４０では、Ｓ／Ｈ回路１３０から出力された電圧が対応するトランジスタＴ1〜ＴM+Nのゲート端子に入力され、各電圧のうちの最大値に応じた電位がトランジスタＴ1〜ＴM+Nのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器Ｒ1及びＲ2それぞれの抵抗値の比に応じた増幅率で差動アンプＡ4により増幅され、その増幅された電圧の値が最大電圧値Ｖmaxとして出力端子からＡ／Ｄ変換回路１７０へ出力される。
【００５９】
Ａ／Ｄ変換回路１７０は、Ｓ／Ｈ回路１３０それぞれから出力される電圧を順次入力し、その電圧を最大値検出回路１４０により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する。Ａ／Ｄ変換回路１７０は、最大値検出回路１４０から出力される最大電圧値Ｖmaxを入力し、この最大電圧値ＶmaxをＡ／Ｄ変換レンジとする。そして、Ａ／Ｄ変換回路１７０は、Ｓ／Ｈ回路１３０から出力される電圧をスイッチ素子１６０及びアンプ１８０を介して順次に入力し、その電圧出力（アナログ値）をデジタル値に変換して出力する。Ａ／Ｄ変換回路１７０は、図１６に示されるように、可変容量積分回路１７１、比較回路１７２、容量制御部１７３及び読み出し部１７４を備える。
【００６０】
可変容量積分回路１７１は、容量素子Ｃ51、アンプＡ5、可変容量部Ｃ52及びスイッチ素子ＳＷ5を備える。アンプＡ5は、Ｓ／Ｈ回路１３０から出力されスイッチ素子１６０を介して順次に到達した電圧出力を、容量素子Ｃ51を介して反転入力端子に入力する。アンプＡ5の非反転入力端子は接地されている。可変容量部Ｃ52は、容量が可変であって制御可能であり、アンプＡ5の反転入力端子と出力端子との間に設けられ、入力した電圧に応じて電荷を蓄える。スイッチ素子ＳＷ5は、アンプＡ5の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ52に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ52における電荷蓄積をリセットする。そして、可変容量積分回路１７１は、Ｓ／Ｈ回路１３０から順次に出力された電圧を入力し、可変容量部Ｃ52の容量に応じて積分し、積分した結果である電圧を出力する。
【００６１】
比較回路１７２は、可変容量積分回路１７１からの電圧出力を反転入力端子に入力し、最大値検出回路１４０から出力された最大電圧値Ｖmaxを非反転入力端子に入力し、これら２つの入力電圧の値を大小比較して、その大小比較の結果である比較結果信号を出力する。
【００６２】
容量制御部１７３は、比較回路１７２から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部Ｃ52の容量を制御する容量指示信号Ｃを出力するとともに、この比較結果信号に基づいて積分した結果である電圧の値と最大電圧値Ｖmaxとが所定の分解能で一致していると判断した場合に可変容量部Ｃ51の容量値に応じた第１デジタル値を出力する。
【００６３】
読み出し部１７４は、容量制御部１７３から出力された第１デジタル値を入力し、この第１デジタル値に対応する第２デジタル値を出力する。第２デジタル値は、第１デジタル値から可変容量積分回路１７１のオフセット値を除去した値を示すものである。読み出し部１７４は、例えば記憶素子であり、第１デジタル値をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第２デジタル値として出力する。この第２デジタル値は、第２の方向での輝度プロファイル及び第１の方向での輝度プロファイルを表す出力となる。
【００６４】
以上のように、最大値検出回路１４０からそれぞれ出力され比較回路１７２にそれぞれ入力される最大電圧値Ｖmaxは、Ａ／Ｄ変換回路１７０が飽和することなくＡ／Ｄ変換することができる電圧の最大値すなわちＡ／Ｄ変換レンジを規定している。しかも、Ａ／Ｄ変換回路１７０に入力する各電圧のうち何れかの値は必ず最大電圧値Ｖmaxであるから、上記Ａ／Ｄ変換レンジの全ての範囲を有効に活用することができる。すなわち、本実施形態に係る光検出装置１は、光強度が大きいときのみならず、光強度が小さくてもＡ／Ｄ変換の分解能が優れたものとなる。
【００６５】
また、積分回路１１０それぞれが積分動作ごとに異なるノイズばらつきを有していても、ＣＤＳ回路１２０によりノイズ誤差が解消される。
【００６６】
また、各光感応部分１２mn，１３mn群に対応して積分回路１１０が設けられているので、各光感応部分１２mn，１３mn群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧に変換することができる。
【００６７】
これらの結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した積分回路１１０、ＣＤＳ回路１２０、Ｓ／Ｈ回路１３０、最大値検出回路１４０、シフトレジスタ１５０、スイッチ素子１６０、Ａ／Ｄ変換回路１７０等の動作については、本出願人による特開２００１−３６１２８号公報等に示されている。
【００６８】
本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分１２mn，１３mn（第２導電型半導体領域４１，４２）を均一な抵抗線で接続して、光の入射に伴って発生した電荷を抵抗線に流れ込んだ位置と当該抵抗線それぞれの端部との距離に反比例するように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流出力に基づいて光の入射位置を求めるようにしてもよい。
【００６９】
また、前述した実施形態においては、１画素を複数の光感応部分で構成しているが、１画素を一つの光感応部分で構成してもよい。たとえば、図１７に示されるように、光感応領域１０は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分１２mnと第２の方向にわたって互いに電気的に接続される複数の第２光感応部分１３mnとを含み、複数の第１光感応部分１２mnと複数の第２光感応部分１３mnとは２次元的に混在した状態で同一面内にて配列してもよい。この場合、第１光感応部分１２mnと第２光感応部分１３mnとは市松模様状に配列しており、第１光感応部分１２mnと第２光感応部分１３mnとは第１の方向及び第２の方向において交互に配列している。なお、市松模様状に配列する代わりに、図８に示されるようなハニカム状に配列してもよい。
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、２次元位置の検出処理の高速化及び構成の簡素化を図ることができる光検出装置を提供することができる。また、本発明によれば、回路面積を縮小することができ、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光検出装置を示す概念構成図である。
【図２】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図３】図２のIII−III線に沿った断面図である。
【図４】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図５】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図６】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図７】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図８】本発明の実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図９】本発明の実施形態に係る光検出装置に含まれる信号処理回路を示す概略構成図である。
【図１０】第１信号処理回路の動作を説明するためのタイミングチャートである。
【図１１】本発明の実施形態に係る光検出装置に含まれる信号処理回路の変形例を示す概略構成図である。
【図１２】信号処理回路の変形例に含まれる積分回路の回路図である。
【図１３】信号処理回路の変形例に含まれるＣＤＳ回路の回路図である。
【図１４】信号処理回路の変形例に含まれるＳ／Ｈ回路の回路図である。
【図１５】信号処理回路の変形例に含まれる最大値検出回路の回路図である。
【図１６】信号処理回路の変形例に含まれるＡ／Ｄ変換回路の回路図である。
【図１７】本発明の実施形態に係る光検出装置の変形例を示す概念構成図である。
【符号の説明】
１…光検出装置、１０…光感応領域、１１mn…画素、１２mn，１３mn…光感応部分、２０…信号処理回路、２１…スイッチ素子、２２…シフトレジスタ、２３…積分回路、４０…半導体基板、４１，４２…第２導電型半導体領域、４４…第１配線、４７…第２配線、１００…信号処理回路、１１０…積分回路、１２０…ＣＤＳ回路、１３０…サンプルアンドホールド回路（Ｓ／Ｈ回路）、１４０…最大値検出回路、１５０…シフトレジスタ、１６０…スイッチ素子、１７０…Ａ／Ｄ変換回路。
Claims (6)
- 画素が２次元配列された光感応領域を有する光検出装置であって、
各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、
前記２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、
前記２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、
前記第１の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群からの電流出力、及び、前記第２の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を読み出し、当該電流出力に基づいて前記２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴とする光検出装置。 - 前記一つの信号処理回路は、
前記一方の光感応部分群及び前記他方の光感応部分群に対応して設けられ、一端が前記一方の光感応部分群及び前記他方の光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、
前記スイッチ素子それぞれを順次閉じるように制御して、前記一方の光感応部分群からの電流出力を前記第２の方向に順次読み出し、前記他方の光感応部分群からの電流出力を前記第１の方向に順次読み出すための一つのシフトレジスタと、
前記スイッチ素子それぞれの他端が接続されており、前記スイッチ素子を介して前記シフトレジスタにより順次読み出される前記各一方の光感応部分群からの電流出力及び前記各他方の光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することを特徴とする請求項１に記載の光検出装置。 - 前記一つの信号処理回路は、
前記一方の光感応部分群及び前記他方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力及び前記他方の光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、
前記積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、
前記ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、
前記サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、
前記サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、
前記スイッチ素子それぞれを順次閉じるように制御して、前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、
前記スイッチ素子それぞれの他端が接続されており、前記スイッチ素子を介して前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を前記最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することを特徴とする請求項１に記載の光検出装置。 - 光感応領域を有する光検出装置であって、
前記光感応領域は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分と前記第１の方向に交差する第２の方向にわたって互いに電気的に接続される複数の第２光感応部分とを含み、
前記複数の第１光感応部分と前記複数の第２光感応部分とは２次元的に混在した状態で同一面内にて配列されており、
前記第１の方向にわたって互いに電気的に接続された第１光感応部分群からの電流出力、及び、前記第２の方向にわたって互いに電気的に接続された第２光感応部分群からの電流出力を読み出して当該電流出力に基づいて前記２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための一つの信号処理回路を備えることを特徴とする光検出装置。 - 前記一つの信号処理回路は、
前記第１光感応部分群及び前記第２光感応部分群に対応して設けられ、一端が前記第１光感応部分群及び前記第２光感応部分群のうち対応する光感応部分群に接続されているスイッチ素子と、
前記スイッチ素子それぞれを順次閉じるように制御して、前記第１光感応部分群からの電流出力を前記第２の方向に順次読み出し、前記第２光感応部分群からの電流出力を前記第１の方向に順次読み出すための一つのシフトレジスタと、
前記スイッチ素子それぞれの他端が接続されており、前記スイッチ素子を介して前記シフトレジスタにより順次読み出される前記各第１光感応部分群からの電流出力及び前記第２光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する一つの積分回路と、を有することを特徴とする請求項４に記載の光検出装置。 - 前記一つの信号処理回路は、
前記第１光感応部分群及び前記第２光感応部分群に対応して設けられ、対応する第１光感応部分群からの電流出力及び前記第２光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、
前記積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量に応じた値の電圧を出力するＣＤＳ回路と、
前記ＣＤＳ回路に対応して設けられ、対応するＣＤＳ回路から出力される電圧出力を保持して出力するサンプルアンドホールド回路と、
前記サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を検出する一つの最大値検出回路と、
前記サンプルアンドホールド回路に対応して設けられ、一端が対応するサンプルアンドホールド回路に接続されているスイッチ素子と、
前記スイッチ素子それぞれを順次閉じるように制御して、前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次出力させるための一つのシフトレジスタと、
前記スイッチ素子それぞれの他端が接続されており、前記スイッチ素子を介して前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を前記最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する一つのＡ／Ｄ変換回路と、を有することを特徴とする請求項４に記載の光検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078624A JP4099413B2 (ja) | 2003-03-20 | 2003-03-20 | 光検出装置 |
| US10/549,761 US7176431B2 (en) | 2003-03-20 | 2004-02-10 | Optical sensor |
| PCT/JP2004/001415 WO2004083774A1 (ja) | 2003-03-20 | 2004-02-10 | 光検出装置 |
| EP04709757.1A EP1607715B1 (en) | 2003-03-20 | 2004-02-10 | Optical sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078624A JP4099413B2 (ja) | 2003-03-20 | 2003-03-20 | 光検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004286576A JP2004286576A (ja) | 2004-10-14 |
| JP2004286576A5 JP2004286576A5 (ja) | 2006-01-26 |
| JP4099413B2 true JP4099413B2 (ja) | 2008-06-11 |
Family
ID=33027981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078624A Expired - Lifetime JP4099413B2 (ja) | 2003-03-20 | 2003-03-20 | 光検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7176431B2 (ja) |
| EP (1) | EP1607715B1 (ja) |
| JP (1) | JP4099413B2 (ja) |
| WO (1) | WO2004083774A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3965049B2 (ja) * | 2001-12-21 | 2007-08-22 | 浜松ホトニクス株式会社 | 撮像装置 |
| JP2004264332A (ja) * | 2003-01-24 | 2004-09-24 | Hamamatsu Photonics Kk | 多重画像形成位置ずれ検出装置、画像濃度検出装置及び多重画像形成装置 |
| JP2005218052A (ja) * | 2004-02-02 | 2005-08-11 | Hamamatsu Photonics Kk | 光検出装置 |
| WO2007135850A1 (ja) * | 2006-05-24 | 2007-11-29 | The Ritsumeikan Trust | 赤外線アレイセンサ |
| JP4795191B2 (ja) * | 2006-10-04 | 2011-10-19 | 浜松ホトニクス株式会社 | 位置計測センサ、３次元位置計測装置、及び３次元位置計測方法 |
| JP2009180551A (ja) * | 2008-01-29 | 2009-08-13 | Hamamatsu Photonics Kk | 熱検出センサアレイ |
| CN104216573B (zh) * | 2013-06-04 | 2017-05-31 | 北京汇冠新技术股份有限公司 | 一种用于红外触摸屏的扫描控制***及方法 |
| TWI489354B (zh) * | 2013-09-25 | 2015-06-21 | Au Optronics Corp | 觸控模組的感光畫素電路 |
| JP2018006719A (ja) * | 2016-07-08 | 2018-01-11 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
| US10175087B2 (en) * | 2017-02-09 | 2019-01-08 | The Boeing Company | Fuel level sensor having dual fluorescent plastic optical fibers |
| US20200217644A1 (en) * | 2017-09-20 | 2020-07-09 | Hamamatsu Photonics K.K. | Position detection sensor and position measurement device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573855B2 (ja) | 1987-12-23 | 1997-01-22 | キヤノン株式会社 | 多重画像形成装置 |
| JPH0529594A (ja) | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 赤外線検知装置 |
| JPH065832A (ja) | 1992-06-19 | 1994-01-14 | Fujitsu Ltd | 位置検出装置および位置検出方法 |
| JP4013293B2 (ja) * | 1997-09-01 | 2007-11-28 | セイコーエプソン株式会社 | 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置 |
| JP4351057B2 (ja) * | 2001-12-05 | 2009-10-28 | 浜松ホトニクス株式会社 | 光検出装置、撮像装置及び距離画像取得装置 |
| JP3965049B2 (ja) | 2001-12-21 | 2007-08-22 | 浜松ホトニクス株式会社 | 撮像装置 |
| US7480000B2 (en) * | 2003-06-25 | 2009-01-20 | Fujifilm Corporation | Image-taking apparatus including a vertical transfer control device |
-
2003
- 2003-03-20 JP JP2003078624A patent/JP4099413B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-10 EP EP04709757.1A patent/EP1607715B1/en not_active Expired - Lifetime
- 2004-02-10 WO PCT/JP2004/001415 patent/WO2004083774A1/ja active Application Filing
- 2004-02-10 US US10/549,761 patent/US7176431B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20060273238A1 (en) | 2006-12-07 |
| EP1607715A1 (en) | 2005-12-21 |
| WO2004083774A1 (ja) | 2004-09-30 |
| JP2004286576A (ja) | 2004-10-14 |
| EP1607715A4 (en) | 2010-07-14 |
| EP1607715B1 (en) | 2018-03-28 |
| US7176431B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4351057B2 (ja) | 光検出装置、撮像装置及び距離画像取得装置 | |
| JP5230726B2 (ja) | ゲイン制御を備える画像センサ画素 | |
| JP2001203940A (ja) | イメージセンサ | |
| JP2004530286A (ja) | イメージ・センサ内での雑音レベルの軽減 | |
| JP3965049B2 (ja) | 撮像装置 | |
| JP4099413B2 (ja) | 光検出装置 | |
| US20020114025A1 (en) | Solid state imaging device | |
| JP4268492B2 (ja) | 光検出装置 | |
| KR20070046790A (ko) | 광검출 장치 | |
| JP2004264034A (ja) | 光検出装置 | |
| JPS6255351B2 (ja) | ||
| JP2002044370A (ja) | イメージセンサ | |
| JP2006295833A (ja) | 固体撮像装置 | |
| US7532242B1 (en) | Pipelined amplifier time delay integration | |
| JP2009296451A (ja) | 固体撮像装置 | |
| WO2022208949A1 (ja) | 撮像素子 | |
| JP4741173B2 (ja) | 多重バケットブリゲ−ド回路 | |
| JP2009295876A (ja) | 固体撮像装置 | |
| US20060033826A1 (en) | Imaging array having variable pixel size | |
| JPH02260968A (ja) | イメージセンサ | |
| JPH05227363A (ja) | イメージセンサ及びその読み取り方法及び画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4099413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |