JP4090007B2 - 導電性コンタクトの形成方法 - Google Patents
導電性コンタクトの形成方法 Download PDFInfo
- Publication number
- JP4090007B2 JP4090007B2 JP2001255934A JP2001255934A JP4090007B2 JP 4090007 B2 JP4090007 B2 JP 4090007B2 JP 2001255934 A JP2001255934 A JP 2001255934A JP 2001255934 A JP2001255934 A JP 2001255934A JP 4090007 B2 JP4090007 B2 JP 4090007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive material
- contact hole
- insulating layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 79
- 239000004020 conductor Substances 0.000 claims description 67
- 230000004888 barrier function Effects 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 201
- 239000003990 capacitor Substances 0.000 description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- VKYKSIONXSXAKP-UHFFFAOYSA-N hexamethylenetetramine Chemical compound C1N(C2)CN3CN1CN2C3 VKYKSIONXSXAKP-UHFFFAOYSA-N 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、1つ以上の絶縁層によって導電性コンタクトを形成させる方法に関し、例えばこのコンタクトは、メモリコンデンサと選択トランジスタとを高度に集積されたFRAMsおよびDRAMs中で結合するために使用されることができる。
【0002】
【従来の技術】
高度に集積された構造部材においては、一般に異なる構造体平面内に存在する導電性区間で電流の流れを可能にするために導電性コンタクトまたはコンタクトが使用される。上部の導電性構造体平面または下部の導電性構造体平面の材料に相応して、例えばシリコン/シリコンコンタクト、金属/シリコンコンタクトまたは金属/金属コンタクトが生じる。
【0003】
この種のコンタクトの形成のために、しばしばダマシン法が使用される。そのために、コンタクトホールは、フォトリソグラフィー工程で1つ(またはそれ以上)の絶縁層を貫通してその下方にある接続部にまでエッチングされる。続いて、導電性材料、多くの場合にドープされたポリ珪素での被覆が行なわれ、このポリ珪素は、エッチングされたコンタクトホールを完全に充填する。引続き、CMP工程(Chemical-Mechanical Polishing)により、導電性層は、絶縁層に到るまで浸食され、したがってなお導電性の充填物("プラグ")だけは、エッチングされたホール中に残存している。こうして、プラグは、導電性層の上部と絶縁層の下部との導電性コンタクトを形成させる。
【0004】
しかし、若干のコンタクト、即ち例えばメモリコンデンサの貴金属電極を選択トランジスタの拡散領域と接続する、ポリ珪素からなるコンタクトのためには、なお1つ以上の付加的な導電性層が必要とされ、この導電性層は、例えばコンタクト中またはコンタクトを通じての酸素原子または金属原子の拡散を防止する。典型的なバリヤー層は、例えばイリジウムまたはイリジウムオキシドである。バリヤー層の製造のために、一般にポリ珪素は、エッチング工程によってコンタクトホールの上部から除去される。次に、バリヤー材料は析出され、CMP工程によって構造化され、したがってバリヤー材料は、コンタクトホールの上部でのみ残存する。この場合、バリヤー材料は、有利にスパッタ法によって析出される。
【0005】
しかし、残念なことに、この方法の場合には、コンタクトホールの常により小さくなる直径に制限されて、バリヤー材料でのコンタクトホールの充填が常に困難になるという問題が生じる。これは、別の費用のかかる析出法、例えばCVD法を用いなければならないかまたは付加的なフォト技術を用いてより大きな直径を有する凹所をコンタクトホールと重ね合わせて製造しなければならないという結果を生じる。しかし、これら双方の選択は、多大な生産費をまねく。
【0006】
多くの構造部材、例えばFeRAMsの場合には、一般に2つのバリヤー層がポリ珪素とメモリコンデンサの下部電極層との間で使用されている。第1のバリヤー層は、コンタクトのポリ珪素を覆い、一般に珪素原子の拡散をバリヤー層によって防止する。第2のバリヤー層は、第1のバリヤー層を覆い、一般に酸素の拡散をバリヤー層によって防止する。更に、場合によってはライナー層がポリ珪素と第1のバリヤー層との間に必要とされ、このライナー層は、ポリ珪素と第1のバリヤー層との間に良好に導電性の付着結合を生じさせる。更に、絶縁層は、異なるエッチング挙動を有する少なくとも2つの酸化珪素層からなるということが起こる。
【0007】
これに関連して、メモリコンデンサの下部電極と選択トランジスタとの導電性のコンタクトが得られる場合には、こうして一連の他の問題が発生する。
【0008】
空隙形成:2つの絶縁層の異なるエッチング速度に基づいて、コンタクトホールのエッチングの場合および/または湿式清浄化工程の場合に導電性充填材料での充填前にコンタクトホール中で2つの絶縁層の接触面に沿って1つの段が生じる。コンタクトホールの直径が小さい場合には、この段は、その上への次の被覆工程の際に導電性充填材料で安易に不完全な充填を生じ、この充填は、図1に示されているように、空隙の形成をまねきうる。図1において、半導体基板5上の下部電極層1は、BPSG酸化珪素からなり、一方、上部電極層2は、TEOSプロセスで得られた酸化珪素からなる。エッチング工程または湿式清浄化工程に基づいてコンタクトホール6の充填前に、コンタクトホール6中の段が2つの酸化物層の境界層に接して生成される。導電性の充填層3は、ポリ珪素からなる。空隙4は、ポリ珪素での被覆の際に、上部酸化物層の開口がより小さい直径のため、完全な充填の前に密閉されることによって生じる。
【0009】
過剰エッチング溝:第2のバリヤー層をダマシン法により第1のバリヤー層上にコンタクトホールの範囲内で形成させるために、マスクは、基板上で構造化され、この場合このマスクは、スルーホールに接して相応する開口を有しなければならない。その際、マスクをエッチングする場合には、例えば不足する制御可能性のために、簡単に過剰エッチングが生じる可能性があり、したがって第1のバリヤー層を通過して側方でエッチングされ、その結果、第1のバリヤー層と共に溝が形成される。この過剰エッチング溝は、例えばなお形成させることができる第2のバリヤー層が開口中の縁部でライナーまたはポリ珪素との接触をまねく可能性があり、したがってポリ珪素の酸化または別の望ましくない化学反応を生じ、コンタクトの問題を生じうる。図2aおよび図2bは、過剰エッチング溝を絶縁層10中で生じうる2つの条件を示す:図2aにおいて、マスク開口は、第1のバリヤー層11および付着補助層12の表面積よりも大きく、したがって過剰エッチング溝15は、第1のバリヤー層11および付着補助層12の周囲に形成される。次の第2のバリヤー層は、過剰エッチング溝15を充填し、ライナーと接触する。図2bにおいては、第1のバリヤー層11の表面積および付着補助層12に関連してマスク開口の偽心合わせによって側方で過剰エッチング溝15が生じる。第2のバリヤー層は、過剰エッチング溝を充填するであろうし、この例においては、ライナー12およびポリ珪素充填物13と接触する。
【0010】
誘電性シール("クローズオフ(Close-Off)"):ポリ珪素層上の良好な付着コンタクトおよび良好に導電性の付着コンタクトのために、第1のバリヤー層は、一般に付着補助層、有利にライナーを中間層として必要とする。しかし、ライナーは、第2のバリヤー層との接触の際に化学反応する可能性があり、このことは、誘電性のクローズオフをまねきうる。従って、ライナーは、下部電極またはコンデンサ誘電体とも接触しない。従って、バリヤー層を製造する場合には、ライナーと第2のバリヤー層が接触しないように注意しなければならない。図3および図4は、公知技術水準による半導体基板5上の絶縁層10を貫通する導電性コンタクトの2つの変法を示し、この場合には、付着補助層12と第2のバリヤー層17との望ましくない接触が生じる。図3において、白金層18は、第2のバリヤー層17上に形成されており、この白金層は、さらに第1のバリヤー層11、付着補助層12およびポリ珪素層13の上に形成されている。同様の問題は、図4に示された導電性コンタクトにおいても起こる:この場合も、第2のバリヤー層17は、付着補助層12の縁部上に接している。
【0011】
【発明が解決しようとする課題】
従って、本発明は、記載された困難を回避するかまたは完全に回避し、その際プロセス工程の数をできるだけ少なく維持するかまたはむしろ減少させることができる、導電性コンタクトの製造方法を記載するという課題に基づく。
【0012】
【課題を解決するための手段】
この課題は、独立請求項1に記載の導電性コンタクトの形成方法によって解決される。本発明の他の好ましい実施態様、実施形式および見解は、従属請求項2から20までのいずれか1項、明細書および添付図面から明らかである。
【0013】
本発明によれば、1つ以上の絶縁層による導電性コンタクトの形成方法、殊に拡散領域と電極との間の導電性コンタクトの形成方法が提供され、この方法は、a)〜j)の順序で行なわれる次の工程:
a)少なくとも1つの絶縁層50;100、102を有する半導体基板を準備する工程;
b)前記絶縁層50;100、102の上面上にマスク57を形成する工程;
c)等方性エッチング工程により等方性エッチングされた領域58を形成する工程;
d)異方性エッチング工程により、前記絶縁層50;100、102を貫通するコンタクトホール6を形成する工程;
e)前記マスク57を取り除く工程;
f)前記コンタクトホール6を第1の導電性材料で充填する工程;
g)前記の第1の導電性材料を所定の深さになるまでエッチバックする工程、
h)エッチバックにより前記コンタクトホール6内に形成した自由領域を付着補助層62の形成後に少なくとも1つの第2の導電性材料で充填する工程;
i)前記の第2の導電性材料をCMP法によって平坦化する工程;
j)第3の導電性材料を前記の第2の導電性材料上に形成し、この場合、この第3の導電性材料として酸素原子の拡散を抑制するためのバリヤー材料が使用される工程
を有している。
【0014】
本発明による方法は、1つのマスク工程だけでワイングラス状のコンタクトホール形を得ることができ、このコンタクトホール形が主に異方性エッチングされた領域内に小さなコンタクトホール面を有しかつ等方性エッチングされた領域内に大きなコンタクトホール面を有するコンタクトホールによる要件に近似しているという利点を有する。このコンタクトホール形は、より大きな上部開口によって第1の導電性材料ならびに第2の導電性材料を用いての完全な充填を簡易化する。殊に、上部領域内での大きな直径によって、第2の導電性材料を析出するためにスパッタリング法を使用することができる。
【0015】
更に、このコンタクトホール形は、絶縁層の下部上の極めて小さなコンタクト、例えば選択トランジスタの拡散領域と、例えば多数の側方の空間を占めることができる絶縁層の上部上の構造体、例えばメモリコンデンサの下部電極との導電性コンタクトを可能にする。
【0016】
更に、上部領域内でのコンタクトホールの大きな開口は、コンタクトホール上で構造化することができるマスクをエッチングするために、例えば他の導電性材料を第2の導電性材料上に形成させることを可能にし、この場合この第2の導電性材料は、エッチトップ層として使用され、したがってそれと結び付いた問題を有する記載された過剰エッチング溝を生じることは不可能である。
【0017】
小さなコンタクトホール面を有するコンタクトホールを異方性エッチングされた領域内で得かつ大きなコンタクトホール面を有するコンタクトホールを等方性エッチングされた領域内で得るために、標準法を用いる場合には、少なくとも2つのマスク工程が必要とされる。これとは異なり、機能的に2回のマスクプロセスで形成されたコンタクトホール形と同じ利点を有するワイングラス状のコンタクトホール形は、1回のマスク工程で形成される。節約されたマスク工程は、多数の他のプロセス工程を節約し、このことは、欠陥のないチップの制作においてより高い収率を生じ、ひいては費用を減少させるのに役立つ。
【0018】
1つの好ましい実施態様によれば、等方性エッチングされた領域内のコンタクトホール面と異方性エッチングされた領域内のコンタクトホール面との比は、1:1.5〜4、有利に1:2〜3である。更に、第1の導電性材料が最大でコンタクトホールの異方性エッチングされた領域内にまでエッチバックされることは、好ましい。それによって、第2の導電性材料をコンタクトホールの異方性エッチングされた狭い領域内で析出しなければならないことが回避される。
【0019】
好ましくは、第1の導電性材料と第2の導電性材料との間に付着補助層、殊にチタン、窒化チタン、珪化チタン、窒化タンタルまたは窒化珪化タンタルが形成される。この場合、付着補助層の構造化および第2の導電性材料の構造化を共通の一工程または多工程のCMP工程によって行なうことは、好ましい。
【0020】
更に、第3の導電性材料を第2の導電性材料上に形成させることは、好ましい。この場合、本発明の1つの実施態様によれば、第2の導電性材料は、第3の導電性材料のためのランディングパッドとして使用される。こうして、付着補助層は、第2の導電性材料によって第3の導電性材料との直接の接触から保護されている。この場合、第3の導電性材料がCMP法により構造化されることは、殊に好ましい。
【0021】
本発明の他の実施態様によれば、コンタクトホールは、第2の導電性材料によってなお完全には充填されず、したがって第3の導電性材料は、コンタクトホールのなお自由の領域内で析出されることができる。こうして、いずれにしても第3の導電性材料の構造化に必要とされるであろうマスク平面は、節約されることができる。更に、この配置においても、付着補助層と第3の導電性材料との直接的な接触を生じない。
【0022】
この場合には、殊に第2の導電性材料および第3の導電性材料(および場合によっては付着補助層)が共通の一工程または多工程のCMP工程によって構造化されることは、好ましい。この場合、第3の導電性材料のためのCMP工程が第2の導電性材料に対して選択的であることは、好ましい。こうして、2つの材料は、互いに別々に制御できるように研磨液によって削って平坦化されうる。
【0023】
本発明の1つの好ましい実施態様によれば、第1の導電性材料としてドープされたポリ珪素が使用される。更に、第2の導電性材料および/または第3の導電性材料としてバリヤー材料が使用されることは、好ましい。この場合、第2の導電性材料として珪素原子の拡散を抑制するための第2のバリヤー材料、殊にイリジウムを使用することは、殊に好ましい。更に、第3の導電性材料として酸素原子の拡散を抑制するためのバリヤー材料、殊に酸化イリジウムを使用することは、好ましい。即ち、例えば導電性コンタクトは、選択トランジスタとメモリコンデンサとの間で強誘電性メモリセル中で形成されることができる。それに応じて、強誘電性コンデンサの下部電極層は、第3の導電性材料上に形成されうる。
【0024】
本発明の好ましい実施態様に応じて、電極の形成前にエッチトップ層、殊に窒化珪素層は形成され、この場合エッチトップ層は、電極層の形成前に電極の後の支持位置で開口されている。メモリコンデンサの下部電極は、例えばダマシン法によって構造化されることができる。エッチトップ層は、ダマシン法の間に使用される酸化物層の引続く研削および平坦化の際に過剰エッチング溝から保護される。好ましくは、引続きこの酸化物層は、再び研削および平坦化され、下部電極の側壁面も電荷を蓄積するためのキャパシタンス付与面として提供される。
【0025】
作業条件には、絶縁層が、下部絶縁層、上部絶縁層及び場合によりこれらの間の他の絶縁層からなることが加わることもある。この場合、等方性エッチングが下部絶縁層の中にまで達することは有利である。こうして、場合によるコンタクトホール段は、等方性エッチングされた広いコンタクトホール領域に存在するので、第1の導電性材料の析出の際に空隙の形成を確実に防ぐことができる。
【0026】
本発明を、以下に図面の特徴に基づき詳細に説明する。
【0027】
【実施例】
図5は、表面の選択トランジスタ54、2つの拡散領域52及びゲート53を有する半導体基板を示している。半導体基板表面上には、絶縁層50が載置されている。この実施例中では、この絶縁層50は、酸化珪素、有利にBPSG酸化物又はTEOSプロセスからの酸化珪素である。更に、該絶縁層の上にマスク57が載置されており、その開口部は、形成すべきコンタクトホールの位置を定めている。
【0028】
図6は、同じ構造を示しているが、等方性エッチングの後に引き続く異方性エッチングが実施してある。この実施例中では、マスク開口部が主に円形である場合に得られるワイングラス状のコンタクトホールが認められる。このワイングラスの「杯形」は、等方性エッチング58によって得られ、他方で、ワイングラスの「脚部」は、異方性エッチング59によって達成されている。脚部の直径は、主にマスク開口部の直径によって得られる。この有利なコンタクトホール形は、1つのマスク工程のみを用いて達成されていることを強調せねばならない。この場合、有利な実施例において、等方性エッチングされた領域における表面でのコンタクトホール面F対異方性エッチングされた領域におけるコンタクトホール面fの比は約2.5である。
【0029】
図7は、マスク57を除去した後にHF浸漬液で清浄化され、コンタクトホール6が導電性材料で充填された構造を示している。この充填は、実施例においては、以下の工程によって実施されている:ポリ珪素をCVD処理でコンタクトホール6が設けられた絶縁層50の上に載置し、引き続き、エッチング又は研磨によって、再度絶縁層50の表面上にまで削って平坦化する。更なるエッチングによってコンタクトホール中に残留したポリ珪素を、事前に定めた深さまで上から部分的に削って平坦化し、ポリ珪素層60(第1の導電性材料)を形成させる。該ポリ珪素層60の表面は、有利に等方性エッチングされた領域中に存在している。
【0030】
引続き、この実施例において、薄い付着補助層62、有利にチタン、窒化チタン、珪化チタン、窒化タンタル又は窒化タンタル珪素を載置し、この後、有利にイリジウムからなり、コンタクトホールを完全に閉塞している厚手の第1のバリヤー層63を従来の方法により載置し、有利に共通のCMP工程において絶縁層50の表面の上まで削って平坦化する。この第1のバリヤー層63は、この場合、第2の導電性材料を表している。このコンタクトホール6は、単に充填されているだけであり、この場合、等方性エッチングされた領域51中のコンタクトホール面は、主に、第1のバリヤー層63の表面によって得られる。
【0031】
図8は、次の工程を示している。例えば酸化珪素からなるマスク層65を、従来の方法で載置し、かつマスク開口部がコンタクトホールと一致するように構造化する。この場合、該マスク開口部は、第1のバリヤー層63の表面によって完全に覆われる程度に小さくなるように選択されている。ホールのエッチングの際に、第1のバリヤー層63は、エッチストップとして使用することができ、このエッチストップは、図2中に示した過剰エッチングの破壊効果を回避する。
【0032】
マスク層65に接している第2のバリヤー層64(第3の導電性材料)、有利に酸化イリジウムの載置及びダマシン法を用いる構造化は、公知技術水準により行われる。
【0033】
第1の実施態様において、有利に貴金属又は貴金属の酸化物、殊に白金からなる下部電極70のための層は、第2のバリヤー層64の上へ成長させていくことができる。下部電極層70の引き続く構造化は、例えば公知技術水準によるRIEエッチングによって行われる(図9)。
【0034】
また、下部電極70のための層の構造化は、もう1つのダマシン処理工程で行うこともできるが、この場合には、付加的に、このために必要なマスク層にエッチストップ層71が、マスク層の下方に形成される(図10)。エッチング保護層は、好ましい。それというのも、下部電極70の側壁面を誘電体層で被覆しうるようにするために、マスクが下部電極70の構造化後に再び削られて平坦化されるからである。後者は、形成すべきメモリコンデンサの最小の側方での拡大の際に最大容量を可能にする。この実施例において、下部電極70は、白金からなり、エッチング保護層71は、SiNからなる。下部電極の形成及び構造化のための工程は、公知技術水準に対応している。
【0035】
図11は、コンタクトホール上にメモリコンデンサを形成させるための本発明による実施態様における最終工程を示している:まず、薄手の誘電体層73を下部電極70の上及び下部電極70の周囲に載置し、次に上部電極層75を載置する。この実施例においては、誘電体層73は、SBTからなり、上部電極層75は、白金からなる。
【0036】
もう1つの本発明による実施例は、図12〜15に示されている。これまでの本発明による実施態様とは異なり、この実施態様は、絶縁層の代わりに、下部絶縁層100及び上部絶縁層102を有している。更に、第1の導電性材料、第2の導電性材料及び第3の導電性材料は、付着補助層とともにコンタクトホール中に導入されるので、少なくとも1つのマスク工程が節約される。
【0037】
図12は、まず、等方性エッチング、次に異方性エッチングを、主に円形のマスク開口部において上部絶縁層102から拡散領域52にまで実施した後の載置された下部絶縁層100、上部絶縁層102及びマスク57を有する半導体基板5を示している。このエッチングの順序は、図6中に示したように、等方性エッチホール領域58及び異方性エッチホール領域59を有するワイングラス状のコンタクトホール6を生じる。図12は、専ら2つの絶縁層の存在によって図6とは異なっている。下部絶縁層は、有利にBPSG酸化物であり、上部絶縁層は有利にTEOS法で載置された酸化珪素である。1つの好ましい実施態様において、等方性エッチングは、下部絶縁層の中にまで実施されており、従って、可能なコンタクトホール段は、拡大されたコンタクトホール領域のみに形成され、異方性エッチングされた領域には形成されることはない。前記の実施態様において、エッチング剤に関連する2つの酸化物のエッチング速度は、十分に等しいので、コンタクトホール6中のエッチング段は、下部絶縁層100と上部絶縁層102との間の移行領域中には形成されない。
【0038】
図13は、マスク57を除去し、半導体基板5を清浄化のためにHF浸漬液に導入した後の半導体基板5を示している。この清浄化工程は、ポリ珪素層の形成前に通常実施されるが、しかし、下部絶縁層100及び上部絶縁層102の2つの酸化物の間の選択的なエッチングを生じる。これは、コンタクトホール段104になる。しかし、このコンタクトホール段104は、広い等方性エッチング領域58中に存在しているので、導電性材料を用いる後続の充填の際に問題とはならない。
【0039】
図14は、以下の工程により3つの導電性層及び付着補助層62を用いる充填後のコンタクトホール段を示している:HF浸漬液によりポリ珪素層を形成し、コンタクトホール6を充填する。引続き、ポリ珪素層を、上部絶縁層102の表面上まで、例えばエッチング又はCMP工程によって再度削って平坦化し、したがって、ポリ珪素は、コンタクトホール6の中に僅かにのみ残留する。こうして、更に別の導電性層をコンタクトホール中に導入することができる場合には、更にエッチングすることによって、コンタクトホール6中のポリ珪素を、エッチング除去する。1つの有利な実施態様において、ポリ珪素層の表面が等方性エッチホール領域58中になお残留している場合には、更にエッチングが行われる。こうして、請求項1記載の第1の導電性材料に相応するポリ珪素層60が形成される。
【0040】
引続き、付着補助層62、即ち、下地膜、有利にチタン、窒化チタン、珪化チタン、窒化タンタル又は窒化タンタル珪素、次に、請求項1記載の第2の導電性材料に相応する第1のバリヤー層63及び請求項1記載の第3の導電性材料に相応する第2のバリヤー層64を載置し、一段階、二段階又は三段階のCMP工程によってエッチングするので、3つの全ての導電性材料、即ち、ポリ珪素層60、第1のバリヤー層63及び第2のバリヤー層64は、付着補助層62と一緒にコンタクトホール6の中に導入される。この方法は、3つの導電性材料を有する絶縁層による導電性コンタクトの形成のための大部分のマスク工程及びCMP工程を節約する。第1のバリヤー層63の有利な材料は、イリジウムであり、第2のバリヤー層64の材料は、酸化イリジウムである。
【0041】
また、付着補助層62を含めた導電性材料の層形成及びCMP工程を用いる構造化は、個別に順次にか又は対にして実施することができ、例えばまず、付着補助層62及び第1のバリヤー層63を形成し、CMP工程を用いて構造化することができ、その後でようやく第2のバリヤー層51を載置し、構造化することができるが;或いはまた別の順序も可能である。
【0042】
コンタクトホール6を充填した後に、1つの実施態様において、下部電極70、誘電体層73及び上部電極層75を有するメモリコンデンサを載置することができる(図15)。この場合には、第2のバリヤー層64の表面を、下部電極70のためのマスクの構造化のためのランディングパッドとして使用している。従って、第2のバリヤー層64の表面は、過剰エッチングを防ぐために下部電極70の被覆面を完全に覆っていなければならない。第2のバリヤー層64は、高集積されたメモリ素子のための通常の極めて高い誘電体定数を有する材料、殊に強誘電体及び/又は常誘電体である誘電体層73と化学的に認容性ではないので、エッチング保護層71、多くの場合窒化珪素が上部絶縁層102の上に形成され、この場合、この上部絶縁層102は、下部電極を備えた領域以外でバリヤー層63及び64を覆っている。
【0043】
上部絶縁層102の上に、エッチング保護層71及び、有利にTEOS法によって形成されるマスク層を載置し、引続き下部電極70のための層をマスクの上に載置し、ダマシン法を用いて該マスクに構造化することができるように構造化する。引続き、該マスクを再度エッチング除去し、これにより、下部電極の縁部も誘電体層73及び上部電極層75のために露出され、記憶容量が増大化される。しかし、エッチング保護層71は、残存したままである。引続き、できるだけ薄手の誘電体層73を載置し、その後に上部電極層75を載置するが、これは、公知技術水準の方法によって行う。
【0044】
この実施態様は、2つだけのダマシン処理工程を用いることによって全部で7つの構造化された層を有する基板に対して貫通接触を有するメモリコンデンサ構造を得ることが可能である。この方法の重要な構成要素は、等方性エッチング及び異方性エッチングから得られるコンタクトホールの使用である。
【図面の簡単な説明】
【図1】 図1は、公知技術水準による1つ又はそれ以上の絶縁層を貫通する種々の導電性コンタクトを示す図である。
【図2】 図2a及び2bは、公知技術水準による1つ又はそれ以上の絶縁層を貫通する種々の導電性コンタクトを示す図である。
【図3】 図3は、公知技術水準による1つ又はそれ以上の絶縁層を貫通する種々の導電性コンタクトを示す図である。
【図4】 図4は、公知技術水準による1つ又はそれ以上の絶縁層を貫通する種々の導電性コンタクトを示す図である。
【図5】 図5は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図6】 図6は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図7】 図7は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図8】 図8は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図9】 図9は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図10】 図10は、コンタクトホールが、バリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図11】 図11は、コンタクトホールが、1つのバリヤー層のみを有しており、半導体基板から絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図12】 図12は、コンタクトホールが、2つのバリヤー層を有しており、半導体基板から2つの絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図13】 図13は、コンタクトホールが、2つのバリヤー層を有しており、半導体基板から2つの絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図14】 図14は、コンタクトホールが、2つのバリヤー層を有しており、半導体基板から2つの絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【図15】 図15は、コンタクトホールが、2つのバリヤー層を有しており、半導体基板から2つの絶縁層を貫通してメモリコンデンサに到る導電性コンタクトの形成のための本発明による方法を示す図である。
【符号の説明】
5 半導体基板、 6 コンタクトホール、 50 絶縁層、 51 等方性エッチングされた領域、 52 拡散領域、 54 選択トランジスタ、 57 マスク、 58 等方性エッチングされた領域、 59 異方性エッチングされた領域、 60 ポリ珪素層、 62 付着補助層、 63 第1のバリヤー層、 64 第2のバリヤー層、 65 マスク層、 70 下部電極、 71 エッチストップ層、 73 誘電体層、 100 下部絶縁層、 102 上部絶縁層、 104 コンタクトホール段
Claims (15)
- a)〜j)の順序で行なわれる次の工程:
a)少なくとも1つの絶縁層50;100、102を有する半導体基板を準備する工程;
b)前記絶縁層50;100、102の上面上にマスク57を形成する工程;
c)等方性エッチング工程により等方性エッチングされた領域58を形成する工程;
d)異方性エッチング工程により、前記絶縁層50;100、102を貫通するコンタクトホール6を形成する工程;
e)前記マスク57を取り除く工程;
f)前記コンタクトホール6を第1の導電性材料で充填する工程;
g)前記の第1の導電性材料を所定の深さになるまでエッチバックする工程、
h)エッチバックにより前記コンタクトホール6内に形成した自由領域を付着補助層62の形成後に少なくとも1つの第2の導電性材料で充填する工程;
i)前記の第2の導電性材料をCMP法によって平坦化する工程;
j)第3の導電性材料を前記の第2の導電性材料上に形成し、この場合、この第3の導電性材料として酸素原子の拡散を抑制するためのバリヤー材料が使用される工程を有することを特徴とする、1つ以上の絶縁層を貫通する導電性コンタクトの形成方法。 - 平面図で見た、前記の等方性エッチングされた領域58内のコンタクトホール面と異方性エッチングされた領域59内のコンタクトホール面との比が1:1.5〜4である、請求項1記載の方法。
- 平面図で見た、前記の等方性エッチングされた領域58内のコンタクトホール面と前記の異方性エッチングされた領域59内のコンタクトホール面との比が1:2〜3である、請求項2記載の方法。
- 前記の第1の導電性材料が最大で前記コンタクトホール6の前記の異方性エッチングされた領域59に到るまでエッチバックされる、請求項1または2記載の方法。
- 付着補助層62がチタン、窒化チタン、珪化チタン、窒化タンタルまたは窒化珪化タンタルからなる、請求項1記載の方法。
- 前記の付着補助層62および前記の第2の導電性材料を一工程または多工程のCMP工程によって構造化する、請求項1または5記載の方法。
- 前記の第3の導電性材料をCMP法により構造化する、請求項1から6までのいずれか1項に記載の方法。
- 前記の第1の導電性材料としてドープされたポリ珪素を使用する、請求項1から7までのいずれか1項に記載の方法。
- 前記の第2の導電性材料として珪素原子の拡散を抑制するためのバリヤー材料を使用する、請求項1から8までのいずれか1項に記載の方法。
- 珪素原子の拡散を抑制するための前記バリヤー材料がイリジウムである、請求項9記載の方法。
- 酸素原子の拡散を抑制するための前記バリヤー材料が酸化イリジウムである、請求項1から10までのいずれか1項に記載の方法。
- 前記j)の第2の導電性材料上の電極の形成前にエッチストップ層を形成する、請求項1から11のいずれか1項に記載の方法。
- 前記エッチストップ層が窒化珪素層である、請求項12記載の方法。
- 前記絶縁層を下部絶縁層と上部絶縁層とから形成し、下部絶縁層内に到るまで等方性エッチングを実施する、請求項1から13までのいずれか1項に記載の方法。
- 前記の第3の導電性材料上に成長する下部電極をダマシン法で形成する、請求項1から14までのいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10042235A DE10042235A1 (de) | 2000-08-28 | 2000-08-28 | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
DE10042235.7 | 2000-08-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002141412A JP2002141412A (ja) | 2002-05-17 |
JP4090007B2 true JP4090007B2 (ja) | 2008-05-28 |
Family
ID=7654066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001255934A Expired - Fee Related JP4090007B2 (ja) | 2000-08-28 | 2001-08-27 | 導電性コンタクトの形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6708405B2 (ja) |
EP (1) | EP1187192A3 (ja) |
JP (1) | JP4090007B2 (ja) |
KR (1) | KR100400071B1 (ja) |
CN (1) | CN1162902C (ja) |
DE (1) | DE10042235A1 (ja) |
TW (1) | TW531837B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003170762A (ja) * | 2001-12-04 | 2003-06-17 | Inoac Corp | ダクト構造 |
US6583507B1 (en) * | 2002-04-26 | 2003-06-24 | Bum Ki Moon | Barrier for capacitor over plug structures |
JP4021392B2 (ja) | 2002-10-31 | 2007-12-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100470159B1 (ko) * | 2002-10-31 | 2005-02-07 | 주식회사 하이닉스반도체 | 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법 |
JP2005116756A (ja) * | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
KR100626378B1 (ko) | 2004-06-25 | 2006-09-20 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
US7772108B2 (en) | 2004-06-25 | 2010-08-10 | Samsung Electronics Co., Ltd. | Interconnection structures for semiconductor devices and methods of forming the same |
US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
JP2006060044A (ja) * | 2004-08-20 | 2006-03-02 | Canon Anelva Corp | 磁気抵抗効果素子の製造方法 |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
JP4526421B2 (ja) * | 2005-03-14 | 2010-08-18 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
KR100645068B1 (ko) * | 2005-08-01 | 2006-11-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
KR100753049B1 (ko) | 2005-11-28 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
US7358172B2 (en) * | 2006-02-21 | 2008-04-15 | International Business Machines Corporation | Poly filled substrate contact on SOI structure |
KR101149053B1 (ko) * | 2006-02-23 | 2012-05-25 | 에스케이하이닉스 주식회사 | 반도체 소자의 스토리지노드 콘택 형성방법 |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
KR101288424B1 (ko) * | 2007-05-16 | 2013-07-23 | 삼성전자주식회사 | 배선 및 콘택 플러그를 포함하는 반도체 소자 및 그 형성방법 |
US7888798B2 (en) * | 2007-05-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including interlayer conductive contacts and methods of forming the same |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
JP2009182181A (ja) | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
DE102008054765A1 (de) | 2008-12-16 | 2010-06-24 | Robert Bosch Gmbh | Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils |
CN102130063B (zh) * | 2010-01-13 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
US8940634B2 (en) * | 2011-06-29 | 2015-01-27 | International Business Machines Corporation | Overlapping contacts for semiconductor device |
JP5458146B2 (ja) * | 2012-06-21 | 2014-04-02 | 株式会社東芝 | 半導体装置 |
CN108878352B (zh) * | 2018-06-26 | 2021-01-12 | 武汉新芯集成电路制造有限公司 | 一种接触孔的外形结构 |
CN110231889A (zh) * | 2019-06-25 | 2019-09-13 | 汕头超声显示器技术有限公司 | 一种提高耐用性的通孔设计电容触摸屏 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
US5691219A (en) * | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
KR0168338B1 (ko) * | 1995-05-31 | 1998-12-15 | 김광호 | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 |
JPH09246246A (ja) * | 1996-03-14 | 1997-09-19 | Fujitsu Ltd | ドライエッチング方法及び半導体装置の製造方法 |
JPH10308446A (ja) * | 1997-03-05 | 1998-11-17 | Sony Corp | 半導体装置の製造方法 |
US5879985A (en) * | 1997-03-26 | 1999-03-09 | International Business Machines Corporation | Crown capacitor using a tapered etch of a damascene lower electrode |
KR19990012246A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 원자층 증착법에 의한 금속 배리어막을 구비한 반도체장치및 그 제조방법 |
KR19990021584A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 장치의 전하 저장 전극 형성 방법 |
US6165833A (en) * | 1997-12-19 | 2000-12-26 | Micron Technology, Inc. | Semiconductor processing method of forming a capacitor |
KR19990057867A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 화학적기계적연마에 의한 커패시터 형성 방법 |
US5821141A (en) * | 1998-01-12 | 1998-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming a cylindrical capacitor in DRAM having pin plug profile |
TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
CA2238128A1 (en) * | 1998-05-20 | 1999-11-20 | Hualon Microelectronics Corporation | 3-step etching for contact window |
US6107136A (en) * | 1998-08-17 | 2000-08-22 | Motorola Inc. | Method for forming a capacitor structure |
US6780758B1 (en) * | 1998-09-03 | 2004-08-24 | Micron Technology, Inc. | Method of establishing electrical contact between a semiconductor substrate and a semiconductor device |
KR20000027911A (ko) * | 1998-10-29 | 2000-05-15 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
TW412792B (en) * | 1999-02-10 | 2000-11-21 | Applied Materials Inc | Etching back process for solving the plug loss |
-
2000
- 2000-08-28 DE DE10042235A patent/DE10042235A1/de not_active Withdrawn
-
2001
- 2001-08-21 EP EP01120084A patent/EP1187192A3/de not_active Withdrawn
- 2001-08-27 JP JP2001255934A patent/JP4090007B2/ja not_active Expired - Fee Related
- 2001-08-27 TW TW090121011A patent/TW531837B/zh not_active IP Right Cessation
- 2001-08-28 CN CNB011410353A patent/CN1162902C/zh not_active Expired - Fee Related
- 2001-08-28 US US09/941,955 patent/US6708405B2/en not_active Expired - Lifetime
- 2001-08-28 KR KR10-2001-0052149A patent/KR100400071B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2002141412A (ja) | 2002-05-17 |
US20020032962A1 (en) | 2002-03-21 |
EP1187192A2 (de) | 2002-03-13 |
EP1187192A3 (de) | 2003-11-19 |
DE10042235A1 (de) | 2002-04-18 |
CN1162902C (zh) | 2004-08-18 |
TW531837B (en) | 2003-05-11 |
CN1341960A (zh) | 2002-03-27 |
KR100400071B1 (ko) | 2003-09-29 |
US6708405B2 (en) | 2004-03-23 |
KR20020018069A (ko) | 2002-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4090007B2 (ja) | 導電性コンタクトの形成方法 | |
US6001660A (en) | Methods of forming integrated circuit capacitors using metal reflow techniques | |
KR100382729B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
US6184138B1 (en) | Method to create a controllable and reproducible dual copper damascene structure | |
US6239022B1 (en) | Method of fabricating a contact in a semiconductor device | |
US7112508B2 (en) | Method for forming conductive material in opening and structure regarding same | |
US6538272B2 (en) | Semiconductor storage device and method of producing same | |
US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
KR20030012484A (ko) | 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법 | |
US6291250B1 (en) | Method for manufacturing semiconductor memory device | |
US5902131A (en) | Dual-level metalization method for integrated circuit ferroelectric devices | |
JPH09283751A (ja) | 半導体装置およびその製造方法 | |
JP2000332221A (ja) | 集積回路とその方法 | |
US6566220B2 (en) | Method for fabricating a semiconductor memory component | |
JP2006351899A (ja) | 半導体装置の製造方法 | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
JP2012119631A (ja) | 半導体装置の製造方法 | |
JP2000228373A (ja) | 電極の製造方法 | |
JPH11186379A (ja) | 半導体装置の製造方法 | |
KR100213263B1 (ko) | 강유전체 커패시터 제조방법 | |
US20040137680A1 (en) | Manufacturing method of semiconductor device | |
KR100596423B1 (ko) | 반도체메모리장치 및 그의 제조 방법 | |
JP3830762B2 (ja) | 金属層又は金属ケイ化物層の構造化法 | |
US6831016B2 (en) | Method to prevent electrical shorts between adjacent metal lines | |
EP0929100A2 (en) | Process for controlling the height of a stud intersecting an interconnect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050421 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |