JP4089289B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4089289B2 JP4089289B2 JP2002142366A JP2002142366A JP4089289B2 JP 4089289 B2 JP4089289 B2 JP 4089289B2 JP 2002142366 A JP2002142366 A JP 2002142366A JP 2002142366 A JP2002142366 A JP 2002142366A JP 4089289 B2 JP4089289 B2 JP 4089289B2
- Authority
- JP
- Japan
- Prior art keywords
- reference current
- voltage
- signal
- current
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 31
- 239000011521 glass Substances 0.000 description 31
- 239000010408 film Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000003086 colorant Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に関する。特に本発明は画素に発光素子がある画像表示装置に関する。
【０００２】
【従来の技術】
画素に発光素子を使用した画像表示装置として、エレクトロルミネッセンス（以下、ＥＬと略す）素子を用いたＥＬディスプレイが報告されている。
さらに、アクティブマトリクス型のＥＬディスプレイでは、信号や電流を伝える配線をマトリクス状に配線し、画素にはＥＬ素子の他に、アクティブ素子である薄膜トランジスタ（以下ＴＦＴと略す）で形成した画素回路を内蔵している。
画素回路がＥＬ素子の発光強度を制御する方法として、画素回路がＥＬ素子へ供給する電圧を制御する方法と電流を制御する方法があるが、電流で制御する場合、（１）電流に比例してＥＬ素子の発光強度が変化するので、制御しやすい。（２）電源配線による電圧降下を受けにくい。（３）ＥＬ素子の劣化の影響を受けにくい。という利点が得られる。電流によってＥＬ素子の発光強度を制御する方法として、IEEE,IDEM98,pp875-878のFig.7,8に報告されている。
ＥＬ素子を使った従来の画素を図１４に示す。画素１５０は、画素回路とＥＬ素子１５６によって構成され、画素回路はＴＦＴ１５１〜１５４、キャパシタ１５５によって構成されている。表示信号であるアナログ電流ＩＤＡＤＡを画素回路に書き込むときにはＴＦＴ１５１、１５３をＯＮにする。すると、ＴＦＴ１５１、１５２を通してＥＬ素子１５６に電流ＩＤＡＴＡが流れ、キャパシタ１５５にはＴＦＴ１５２が電流ＩＤＡＴＡ流すのに必要なゲート−ソース電極間電圧Ｖが記憶される。記憶した電流をＥＬ素子１５６に再現するときには、ＴＦＴ１５４をＯＮにし、ＴＦＴ１５２に電流を供給する。すると、キャパシタ１５５には電圧Ｖが記憶されていることによって、ＴＦＴ１５４を流れる電流、すなわちＥＬ素子１５６を流れる電流は電流ＩＤＡＴＡに制限される。ＥＬ素子１５６の電流と発光強度は比例するので、表示信号であるアナログ電流ＩＤＡＤＡに従ってＥＬ素子の発光強度を制御することができる。電流量に比例して発光強度を変化するＥＬ素子として有機ＥＬダイオードが知られている。このような画素を２次元的に配列し、順番に電流ＩＤＡＴＡを書き込むことによって画像を表示できる。
【０００３】
【発明が解決しようとする課題】
図１４のようにして、表示信号をアナログ電流として画素に書き込む場合、配線１６１を通して複数の画素に順番に供給することになるのだが、配線１６１には交差する信号線や、隣接する配線、ＥＬ素子の電極などディスプレイを構成する部品との間に発生する負荷容量１６２がある。画素が配列された表示領域の外部の電流駆動回路１５７から、所定の画素のＥＬ素子まで電流信号を伝えるためには、この負荷容量１６２を充電することを避けることができない。
負荷容量１６２を充電する時間はＣ（容量）×Ｖ（電圧）＝Ｉ（電流）×ｔ（時間）の関係から、電流に反比例する。そのため、画素が明るい表示をする場合に比べて、画素が暗い表示をする場合、ＥＬ素子に流れる電流が少なくなるために負荷容量の充電時間が長くなる。たとえば、最も明るい表示の時の負荷容量の充電時間が１μｓであったとすると、１／１０の明るさを表示するときは充電時間が１０μｓ、１／１００の明るさを表示するときは充電時間が１００μｓになる。
一方、画素が配列された表示領域の外部の駆動回路から所定の画素のＥＬ素子まで電流信号を伝える時間は長くても１ライン期間以内に完了する必要がある。１ライン期間は横１列に並ぶ画素に表示情報を書き込む時間に相当し、ＱＶＧＡ（３２０画素×２４０画素）の解像度では約６０μｓ、ＶＧＡ（６４０画素×４８０画素）の解像度では３０μｓ、ＸＧＡ（１０２４画素×７６８画素）の解像度では約２０μｓと解像度の増加に伴い減少する。
多階調を表示することが難しい。また、１ライン期間が短くなる解像度の高いＥＬディスプレイを構成することが困難になる。
本発明では、画素が明るく表示するときの比較的大きな電流を基準電流として画素に書き込み、この基準電流を基準として複数の輝度階調を発生する。
【０００４】
【課題を解決するための手段】
本発明の画像表示装置は、画素回路に所定の駆動電流を発生する電流制限手段と、所定の駆動電流を発光素子に供給する時間を変調する時間変調回路を具備している。
さらに、本発明の画像表示装置では、前記時間変調回路はアナログ電圧信号かデジタル信号によって変調される。
さらに、本発明の画像表示装置は、画素回路に所定の駆動電流を発生する電流制限手段と、所定の駆動電流を基準として複数値の電流を発生する電流発生回路を具備している。
さらに、本発明の画像表示装置では、電流発生回路で発生する電流値は表示信号であるアナログ電圧信号によって制御される。
さらに、本発明の画像表示装置では、電流制限手段が発生する電流は、発光素子を流れる最大電流である。
さらに、本発明の画像表示装置では、画素回路の外部に所定の駆動電流である基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流に比例した電流を発生することを特徴とする画像表示装置。
【０００５】
【発明の実施の形態】
（１）本発明の第一の実施例の画素およびその周辺の回路図を図１に示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ１３〜１８、キャパシタ１９、２０で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ１３〜１８は全てｎチャネル型の薄膜トランジスタである。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、配線Ｅ１、Ｅ２に接続している。電源２７の陰極は接地電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第一の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。
ところで、図１では表示領域１１に画素１２を２×２の４つしか記述しなかったが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎは４８０本になる。
図３（Ａ）に本発明の第一の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図３（Ｂ）は１フレーム期間における図３（Ａ）の波形のタイミングチャートを示す。
図３（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図３（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図３（Ａ）のＬ１、Ｒ１、Ｐ１、Ｗ１、Ｄ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図３（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａ、画素に基準電流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基準信号を書き込む期間Ｂ１と自分以外の画素に電基準電流を書き込む期間Ｂ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａ１では、画素回路のＴＦＴ１３〜１５とキャパシタ１９が動作する。信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１９の一端にも同電圧が供給される。はじめにＰ１をＨレベルにすると、ＴＦＴ１５を通してノードｂに電圧を供給される。次にＷ１をＨレベルにするとＴＦＴ１３がＯＮになり、ノードｂもＨレベルになる。その後、Ｐ１をＬレベルにするとＴＦＴ１４を通して電流が流れ、ノードａとノードｂにはＴＦＴ１４のドレイン電極-ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート電極−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ１９のもう一端に印加される。最後に、Ｗ１をＬレベルにするとノードａはノードｂと切り離され、キャパシタ１９はＶｄａｔａ−Ｖｔｈの電圧を記憶する。
期間Ａ２では、他のラインの画素に書き込みをしているので、Ｌ１、Ｒ１、Ｐ１、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ１３がＯＦＦであるのでキャパシタ１９が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。
期間Ｂにおいて、Ｓ＿ｐｏｗをＬレベルに保つと、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ１６〜１８とキャパシタ２０が動作する。期間Ｂ１ではＬ１とＲ１をＨレベルにして、ＴＦＴ１６と１７をＯＮにする。すると、ＴＦＴ１８には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１８は飽和領域で動作し、ＴＦＴ１８のゲート−ソース電極間にはＴＦＴ１８がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ２０に印加される。その後、Ｌ１とＲ１がＬレベルになり、ＴＦＴ１６、１７がＯＦＦになるとＴＦＴ１８を流れる電流は０になるが、キャパシタ２０には、電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ１６、１７がＯＦＦ状態を保ち、キャパシタ２０の電圧は保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするのでＴＦＴ２３がＯＮになり、基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１をＨレベルにすることで、ＴＦＴ１６を通してＴＦＴ１８に電源２６からの電流が供給される。このとき、全ての画素回路では、ＴＦＴ１８はキャパシタ２０が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ変化する三角波を入力する。期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、画素１２のノードａの電圧も上昇する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧がＴＦＴ１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１４はＯＦＦからＯＮに変化し、キャパシタ２０の電荷がＴＦＴ１４を通して放電され、ノードｂの電位はＬレベルになる。するとＩｒｅｆを流していたＴＦＴ１８はＯＦＦになり、ＴＦＴ１８を流れる電流が０になってＥＬ素子１２は消灯する（ＥＬ素子：ＯＦＦ）。
このＥＬ素子２１のＯＮとＯＦＦ時間の比率は、表示信号として各画素１２のキャパシタ１９書き込まれた電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はＩｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。また、この三角波の傾斜角度に変化をつけることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正をすることもできる。
さらに、図示された三角波に代えて、時間経過に対して電圧が不連続に増加する波形を用いてもよい。例えば、階段状に増加する波形を用いることができる。この三角波又はこれに代わる電圧信号はその時間経過に伴う電圧変化により各画素の発光素子への電流供給を止めるタイミングを決める。
【０００６】
したがって、表示信号であるアナログ信号電圧Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第一の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第一の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（２）図４に本発明の第二の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。本発明の第二の実施例では、画素１２は、ＴＦＴ３１〜３７、キャパシタ３８、３９で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９で接続されている。ＴＦＴ３１〜３７は全てｐチャネル型の薄膜トランジスタである。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。また、ＥＬ素子２１に電流を供給する電源２６と、電源電流の供給を制御する信号線Ｓ＿ｐｏｗとが全ての画素１２に接続している。
表示領域の外部には基準電流源４０があり、基準電流源４０は定電流を発生するための抵抗器４１と、配線Ｅ１、Ｅ２に高い負電圧が発生するのを防止するための保護ダイオードであるＴＦＴ４２が紙面横方向に複数配列して構成され、基準電流を発生するための電源２７と、定電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陽極は接地電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第二の実施例では、ガラス基板１の表面には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源４０が配置されている。走査回路２、信号回路３、基準電流源４０はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源４０は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第二の実施例では図２の信号線Ｌ１〜Ｌｍは不要である。
ところで、図４では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
本発明の第二の実施例が本発明の第一の実施例と異なる点は、画素を構成する薄膜トランジスタがｐチャネル型であること、配線Ｅ１、Ｅ２からＥＬ素子２１に電源を供給する線が分離して、配線Ｅ１、Ｅ２は基準となる電流だけを流す構成になっていること、基準電流源４０と構成が異なる基準電流源４０になったことである。
本発明の第二の実施例では、画素の駆動電圧波形、動作電圧波形、動作電流波形は本発明の第一の実施例と同じく図３に従う。ただし、本発明の第一の実施例を構成する薄膜トランジスタはｎチャネル型であったが、本発明の第二の実施例を構成する薄膜トランジスタはｐチャネル型であるので、全ての波形の極性が逆向きとなり、図面上方向が−方向となり、ＨレベルとＬレベルの電圧関係も逆転する。また、配線Ｅ１、Ｅ２からＥＬ素子２１に電源を供給する線が分離したため、図３のＬ１、Ｌ２信号は不要となる。
基準電流源４０では、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器４１の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。
期間Ａにおいて、ＴＦＴ３１〜３３とキャパシタ３８が動作し、キャパシタ３８に表示データを含むアナログ電圧を記憶する。
期間Ｂにおいて、ＴＦＴ３４〜３７とキャパシタ３９が動作し、キャパシタ３９にＴＦＴ３４がドレイン電極−ソース電極間に電流Ｉｒｅｆを流すのに必要なゲート電極とソース電極の間の電圧Ｖｒｅｆを記憶している。
期間Ｃでは、信号線Ｄ１に三角波を入力し、各画素１２のキャパシタ３８が記憶したアナログ電圧にしたがって電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。
したがって、表示信号であるアナログ信号電圧Ｖｄａｔａによって各画素の平均輝度は多段階に制御することができるので、本発明の第二の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第二の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（３）図５に本発明の第三の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ５１〜５６、キャパシタ５７、５８で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ５１〜５６は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ５６のソース電極とキャパシタ５７の一端はそれぞれ接地電極５９、６０に接続しており、接地電極５９、６０は接地配線を設けて接地電位に固定されているか、あるいは接地電極５９、６０は共通電極２９と接続している。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第三の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を供給する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるデジタル信号を発生するロジック回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。
また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図５では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図６（Ａ）に本発明の第三の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図６（Ｂ）は１フレーム期間における図６（Ａ）の波形のタイミングチャートを示す。
図６（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ｂ１、Ｂ２、Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図６（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図６（Ａ）のＤ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図６（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に基準電流を書き込む期間Ｂ、画素に表示信号を書き込む期間Ａ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。期間Ｂは、自分の画素に基準電流を書き込む期間Ｂ１と自分以外の画素に基準電流を書き込む期間Ｂ２に分かれ、期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａと期間Ｃはそれぞれペアになって複数回繰り返される。繰り返される回数は表示信号のビット数により決まる。ビット数とは表示信号を２進数で表すのに必要になる桁数であり、たとえば、表示信号が８階調のとき３ビット、６４階調のとき６ビットになる。
図６では表示信号が８階調で３ビットの場合であり、期間Ａのぞれぞれで、表示信号であるデジタル信号ＤＡＴＡの各ビットに対応した２値の電圧信号ｂ２〜ｂ０を信号線Ｄ１に供給する。期間Ｃの時間幅は、直前の期間Ａのビットの重みに対応した長さになっており、３ビットの場合、４：２：１になっている。
期間Ｂにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得ることができる。
抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ５３〜５７とキャパシタ５８が動作する。期間Ｂ１ではＬ１とＲ１をＯＮにして、ＴＦＴ５４〜５６をＯＮにする。すると、ＴＦＴ５３には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ５３は飽和領域で動作し、ＴＦＴ５３のゲート−ソース電極間にはＴＦＴ５３がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ５８に印加される。その後、Ｌ１とＲ１がＬレベルになり、ＴＦＴ５４〜５６がＯＦＦになるとＴＦＴ５３を流れる電流は０になるが、キャパシタ５８は電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ５４〜５７がＯＦＦ状態を保ち、キャパシタ５８の電圧Ｖｒｅｆは保存されている。
期間Ａ１では、画素回路のＴＦＴ５１、５２とキャパシタ５７が動作する。信号線Ｄ１にデジタル信号ＤＡＴＡの各ビットデータに対応した２値の電圧ｂｘを供給し、ＴＦＴ５１のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ５７にデジタル電圧信号ｂｘが印加される。デジタル電圧信号ｂｘはＨレベルかＬレベルの２値の電圧である。Ｗ１がＬレベルになった後もキャパシタ５７によってデジタル電圧信号ｂｘは記憶される。ＴＦＴ５２のＯＮ／ＯＦＦ状態はキャパシタ５７のデジタル電圧信号ｂｘによって制御され、ｂｘ＝Ｈレベルの場合はＴＦＴ５２はＯＮ、ｂｘ＝Ｌレベルの場合はＴＦＴ５２はＯＦＦになる。なお、ｂｘは１フレーム期間内に複数ある期間Ａ１において、デジタル信号ＤＡＴＡの各ビットデータｂ２、ｂ１、ｂ０が順番に供給されることを意味する。
期間Ａ２では、他のラインの画素にデジタル電圧信号の書き込みをしているので、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ５１がＯＦＦであるのでキャパシタ１９が記憶したデジタル電圧信号ＤＡＴＡは保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにすることで、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１がＨレベルになるので、ＴＦＴ５５がＯＮになる。
キャパシタ５７が記憶したデジタル電圧信号ｂｘがＨレベルの場合、ＴＦＴ５２がＯＮであるので、ＴＦＴ５５、５３、５２を通して配線Ｅ１からＥＬ素子２１へ電流が流れる。このときＴＦＴ５３はキャパシタ５８が記憶した電圧によって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れ、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
キャパシタ５７が記憶したデジタル電圧信号ｂｘがＬレベルの場合、ＴＦＴ５２がＯＦＦであるので、ＴＦＴ５２で電流が遮断され、ＥＬ素子２１を流れるの電流は０であり、ＥＬ素子は発光しない（ＥＬ素子：ＯＦＦ）
したがって、信号線Ｄ１に入力するデジタル電圧信号ｂｘによって、ＥＬ素子２１のＯＮ／ＯＦＦを制御できる。
１フレーム期間において期間Ａと期間Ｃは３回繰り返され、それぞれの期間Ａで、信号線Ｄ１にはデジタル電圧信号ｂ２〜ｂ０が入力され、その直後の期間ＣでＥＬ素子２１は入力したデジタル電圧信号ｂ２〜ｂ０に従ってＯＮ／ＯＦＦを制御される。期間Ｃは各ビットの重み付けによって時間幅が変えられているので、１フレーム期間合計のＥＬ素子２１の発光時間はデジタル信号ＤＡＴＡに比例した８段階の長さとなる。その結果、１フレーム期間でのＥＬ素子２１の平均輝度は表示信号であるデジタル表示信号ＤＡＴＡに比例して８階調に変化する。したがって、表示信号であるデジタル信号ＤＡＴＡによって各画素の平均輝度を多段階に制御することができるので、本発明の第三の実施例によって、階調のある画像を表示することができる。
さらに、１フレーム期間において期間Ａと期間Ｃの繰り返し回数を多くすることで、さらに多階調の画像を表示することができる。
なお、本発明の第三の実施例は、本発明の第一の実施例から構造を変更して第二の実施例としたのと同様にしてｐチャネルで構成することもできるのは明らかである。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第三の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（４）図７に本発明の第四の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ７１〜７７、キャパシタ７８〜８０、抵抗器８２で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ７４のソース電極は接地電極８１接続しており、接地配線を設けて接地電位に固定されているか、あるいは共通電極２８と接続している。抵抗器８２はＥＬ素子２１と同程度の抵抗値を持った抵抗器であり、ゲート配線に使用する金属膜を細長く加工して形成するか、薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜で形成するか、あるいは、ＥＬ素子２１と同じＥＬ素子を用いて、配線をオーバーラップさせて外部から発光が見えないようにしたダミーのＥＬ素子で形成する。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄｐ１、Ｄｐ２、Ｄｎ１、Ｄｎ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。共通電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第四の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電流を供給する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図７では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図８（Ａ）に本発明の第四の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図８（Ｂ）は１フレーム期間における図８（Ａ）の波形のタイミングチャートを示す。
図８（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄｐ１、Ｄｎ１は各信号線に入力する電圧を縦軸に表している。ＶＣ７８、ＶＣ７９はキャパシタ７８、７９の両端にかかる電圧をそれぞれ縦軸に表している。ＩＲＥＦはＴＦＴ７５を、ＩＬＥＤはＴＦＴ７３およびＥＬ素子２１を、ＩＢＹＰはＴＦＴ７４を流れる電流をそれぞれ縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄｐ１、Ｄｎ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図８（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図８（Ａ）のＤｐ１、Ｄｎ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図８（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａ、画素に基準電流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基準電流を書き込む期間Ｂ１と自分以外の画素に基準電流を書き込む期間Ｂ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａ１では、画素回路のＴＦＴ７１〜７４とキャパシタ７８、７９が動作する。信号線Ｄｐ１、Ｄｎ２には表示信号であるアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２を供給し、ＴＦＴ７１、７２のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ７８、７９に同電圧がそれぞれ供給され、ＶＣ７８＝Ｖｄａｔａ１、ＶＣ７９＝Ｖｄａｔａ２になる。Ｗ１がＬレベルになった後もキャパシタ７８、７９によってアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２は記憶されている。
期間Ａ２では、他のラインの画素に表示信号の書き込みをしているので、制御信号Ｗ１は変化しない。このとき、信号線Ｄｐ１、Ｄｎ１の電圧は変化するが、ＴＦＴ７１、７２がＯＦＦであるのでキャパシタ７８、７９が記憶したアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２は保存されている。
期間Ｂにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ７５〜７７とキャパシタ８０が動作する。期間Ｂ１ではＬ１とＲ１をＨレベルにするのでＴＦＴ７６、７７がＯＮになる。すると、ＴＦＴ７５には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ７５は飽和領域で動作し、ＴＦＴ７５のゲート−ソース電極間にはＴＦＴ７５がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ８０に印加される。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ７６、７７がＯＦＦになり、ＴＦＴ７５を流れる電流は０になるが、キャパシタ８０はＴＦＴ７５が電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるがで、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ７６、７７がＯＦＦ状態を保ち、キャパシタ２０の電圧は保存されている。
期間Ｃでは、Ｓ＿ｐｏｗがＨレベルをするので、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１をＨレベルにするので、ＴＦＴ７７がＯＮになり、配線Ｅ１の電流は、ＴＦＴ７７、ＴＦＴ７５を通り、ＴＦＴ７３および７４で分流され、一方は電流ＩＬＥＤとしてＥＬ素子２１を通って接地電極２８に、もう一方は電流ＩＢＹＰとして抵抗器８２を通して接地電極８１に流れる。
このときＩＬＥＤ＝ｉ１、ＩＢＹＰ＝ｉ２の電流が流れ、ｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に依存する。ＴＦＴ７３、７４は、アナログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２をＴＦＴ７３、７４を線形領域で駆動するような高い電圧範囲で供給することで、アナログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２によって抵抗値が変化する可変抵抗として動作する。すると、図９に示すようにｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２によって変化する。図９はＶｄａｔａ１とＶｄａｔａ２の差電流に対する電流ｉ１とｉ２を表したグラフである。Ｖｄａｔａ１−Ｖｄａｔａ２が大きくなるとＴＦＴ７３の抵抗値がＴＦＴ７４の抵抗値に比べて相対的に小さくなり、ｉ１が増加する。Ｖｄａｔａ１−Ｖｄａｔａ２が小さくなるとＴＦＴ７４の抵抗値がＴＦＴ７３の抵抗値に比べて相対的に小さくなり、ｉ２が増加する。ただし、Ｖｄａｔａ１−Ｖｄａｔａ２の値にかかわらず、ｉ１＋ｉ２＝ｉｒｅｆとなり一定である。
ＥＬ素子２１の発光強度は電流ｉ１に比例し、発光時間はＬ１によって一定に保たれているので、１フレーム期間の画素１２の平均輝度は電流ｉ１に比例する。したがって、図９のグラフに基づいて表示信号であるアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２を信号線Ｄｐ１、Ｄｎ１に供給することによって、各画素の平均輝度を多段階に制御することができるので、本発明の第四の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧Ｖｄａｔａ１、Ｖｄａｔａ２によって画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に供給することで実現している。
したがって本発明の第四の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（５）図１０に本発明の第五の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ９１〜１０２、キャパシタ１０３〜１０６で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陽極は共通電極２９に接続されている。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ９４〜９７、１００のソース電極とキャパシタ１０３〜１０５の一端は全て接地電極１０８に接続しており。接地電極１０８は接地配線を設けて接地電位に固定されている。
ＴＦＴ１００とＴＦＴ９７〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタで形成されており、また、ＴＦＴ９７はチャネル幅がＴＦＴ１０６のチャネル幅の４／７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になるように形成されている。
表示領域１１には、表示信号を含むデジタル信号を伝える３本の信号線バスＤｂｕｓ１、Ｄｂｕｓ２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。信号線バスＤｂｕｓ１、Ｄｂｕｓ２はそれぞれｂ２、ｂ１、ｂ０の信号線で構成されている。
表示領域の外部には基準電流源１１１があり、基準電流源１１１はＴＦＴ１１３、抵抗器１１２が紙面横方向に複数配列して構成され、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。ＥＬ素子２１に電流を供給する電源２６の陰極は接地電極１０８、陽極は共通電極２９に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第五の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源１１１が配置されている。走査回路２、信号回路３、基準電流源１１１はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源１１１は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄｂｕｓ１〜Ｄｂｕｓｍに表示信号であるデジタル信号を発生するロジック回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陽極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第五の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図１０では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図１１（Ａ）に本発明の第五の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１１（Ｂ）は１フレーム期間における図１１（Ａ）の波形のタイミングチャートを示す。図１１（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２の順番は入れ替え可能であることを意味している。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１は各信号線に入力する電圧を縦軸に表している。ＶＣはキャパシタ１０３〜１０５が記憶するデジタル信号、ｂはノードｂで発生する電圧を縦軸に表している。ＩＲＥＦはＴＦＴ１００、ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図６（Ａ）の斜線部分は複数の値を取り得るか、あるいはその分の値が動作に無関係であることを示している。なお、図６（Ａ）のＤｂｕｓ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１１（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は期間Ａで占められ、期間Ａは、自分の画素に表示信号と基準電流を書き込む期間Ａ１と自分以外の画素に書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａにおける期間Ａ１の以外の時間は期間Ａ２である。
期間Ａにおいて、配線Ｅ１には基準電流源１１１の抵抗器１１２を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器１１１の抵抗値）の定電流を得ることができる。抵抗器１１１は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ１１３を設けている。
期間Ａ１において、信号線バスＤｂｕｓ１のｂ２〜ｂ０に表示信号である３ビットのデジタル電圧信号ＤＡＴＡを供給し、ＴＦＴ９１〜９３のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ１０３〜１０５にデジタル電圧信号ＤＡＴＡの各ビットの電圧が印加される。Ｗ１がＬレベルになった後もキャパシタ１０３〜１０５はデジタル電圧信号ＤＡＴＡを記憶している。ＴＦＴ９４〜９６のＯＮ／ＯＦＦ状態はキャパシタ１０３〜１０５の電圧によって制御され、Ｈレベルの場合はＯＮ、Ｌレベルの場合はＯＦＦになる。
また、期間Ａ１ではＬ１とＲ１にＨレベルのパルスを供給して、ＴＦＴ１０１、１０２をＯＮにする。すると、ＴＦＴ１００には基準電流源１１１が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１００は飽和領域で動作し、ＴＦＴ１００のゲート−ソース電極間にはＴＦＴ１００がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ１０６に印加される。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ１０１と１０２がＯＦＦになるのでＴＦＴ１００を流れる電流は０になるが、キャパシタ１０６は電圧Ｖｒｅｆを記憶している。
期間Ａ２では、他のラインの画素に表示信号と電流ｉｒｅｆの書き込みをしているので、Ｗ１、Ｌ１、Ｒ１はＬレベルであり、ＴＦＴ９１〜９３がＯＦＦであるのでキャパシタ１０３〜１０５が記憶したデジタル信号ＤＡＴＡは保存されている。また、ＴＦＴ１０１、１０２がＯＦＦであるので、キャパシタ１０６の電圧Ｖｒｅｆは保存されている。
前述したように、ＴＦＴ１０６とＴＦＴ９７〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタで形成されており、また、ＴＦＴ９７はチャネル幅がＴＦＴ１００のチャネル幅の４／７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になっているので、キャパシタ１０６が保存している電圧Ｖｒｅｆが、ＴＦＴ９７〜９９のゲート電極に印加されることによって、ＴＦＴ９４がＯＮのときＴＦＴ９７には（４／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９８には（２／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９７には（１／７）×ｉｒｅｆがそれぞれ流れる。
これらの電流の合計がＥＬ素子を流れる電流ＩＬＥＤになるので、ＥＬ素子２１にはキャパシタ１０３〜１０５が記憶しているデジタル信号ＤＡＴＡに比例した８段階の電流（０／７、１／７、２／７、３／７、４／７、５／７、６／７、７／７）×ｉｒｅｆの電流が流れる。
ＥＬ素子２１の発光強度は電流ＩＬＥＤに比例し、発光時間は１フレーム期間であり一定に保たれているので、１フレーム期間の画素１２の平均輝度は電流ＩＬＥＤに比例する。したがって、表示信号であるデジタル電圧信号ＤＡＴＡを信号線バスＤｂｕｓに供給することによって各画素の平均輝度を多段階に制御することができるので、本発明の第五の実施例によって階調のある画像を表示することができる。
また、信号線バスＤ１、Ｄ２の本数を増やし、チャネル幅の異なるＴＦＴであるＴＦＴ９７〜９９とその付属回路の並列数を増やすことで、さらに多階調の画像を表示できる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、デジタル信号ＤＡＴＡによって画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に供給することで実現している。
したがって本発明の第五の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（６）図１２に本発明の第六の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ１２１〜１２７、キャパシタ１２８、１２９で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ１２２はｐチャネル型、その他はｎチャネル型の薄膜トランジスタであり、ｎチャネル型のＴＦＴ１２１とｐチャネル型のＴＦＴ１２２により相補型インバータ回路が構成されている。ＴＦＴ１２１のソース電極は接地電極１３０に、ＴＦＴ１２４のソース電極は接地電極１３１に接続しており、接地電極１３０、１３１は、接地配線を設けて接地電位に固定されているか、あるいは共通電極２９と接続している。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１〜Ｅｍと、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。共通電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第六の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１、Ｅ２と、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電流を発生する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図１２では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図１３（Ａ）に本発明の第六の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１３（Ｂ）は１フレーム期間における図１３（Ａ）の波形のタイミングチャートを示す。図１３（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノード発生する電圧を縦軸に表している。ＶＣはキャパシタ１２９の両端にかかる電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図８（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図８（Ａ）のＤ１、Ｌ１、Ｗ１、Ｒ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１３（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号および基準電流を書き込む期間Ａ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号と基準電流を書き込む期間Ａ１と自分以外の画素に書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。
期間Ａにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ａ１では、始めにＬ１をＨレベルにして、Ｒ１にＨレベルのパルスを供給する。するとＴＦＴ１２４〜１２６がＯＮになり、ＴＦＴ１２７には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１２７は飽和領域で動作し、ＴＦＴ１２７のゲート電極−ソース電極間にはＴＦＴ１２７がドレイン電極−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ１２９に印加される。その後、Ｒ１がＬレベルになり、ＴＦＴ１２４、１２５がＯＦＦになっても、キャパシタ１２９は電圧Ｖｒｅｆを記憶している。
続いて、Ｌ１がＨレベルの状態でＷ１にＨレベルのパルスを供給する。すると、ＴＦＴ１２３がＯＮになって、ＴＦＴ１２１と１２２で構成するインバータ回路の入力と出力であるノードａ−ｂ間がショートされ、両ノードともにインバータ回路のスレッショルド電圧Ｖｒｅｓになり、電圧Ｖｒｅｓはキャパシタ１２８の一端に印加される。
一方、信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１２８のもう一端にも電圧Ｖｄａｔａが印加される。
最後にＷ１をＬレベルにするとＴＦＴ１２３がＯＦＦになってノードａはノードｂと切り離され、キャパシタ１２８は”Ｖｄａｔａ−Ｖｒｅｓ”の電圧を記憶する。
期間Ａ２では、他のラインの画素に表示信号および基準電流を書き込んでいるが、Ｌ１、Ｒ１、Ｗ１がＬレベルであるので、ＴＦＴ１２３〜１２６がＯＦＦ状態を保ち、キャパシタ１２９、１３０の電圧ＶｒｅｆおよびＶｒｅｓは保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするので、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に直接電流を供給する。またＬ１をＨレベルにするので、ＴＦＴ１２６を通してＴＦＴ１２７に電源２６からの電流が供給される。一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ変化する三角波を入力する。
期間Ｃの始めでは、信号線Ｄ１の電圧は前記最低電圧であり、ノードａの電圧はインバータのスレッショルド電圧Ｖｒｅｓよりも低い電圧となるので、インバータを構成するＴＦＴ１２２はＯＮ、ＴＦＴ１２１はＯＦＦになる。すると、配線Ｅ１からの電流は、ＴＦＴ１２６、１２７、１２２を通してＥＬ素子２１に供給され、ＥＬ素子２１は発光する。このとき、ＴＦＴ１２７はキャパシタ１２９が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、ノードａの電圧も上昇する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａがちょうど等しくなったとき、ノードａの電圧がちょうどインバータのスレッショルド電圧Ｖｒｅｓになって、ＴＦＴ１２２はＯＮからＯＦＦに、ＴＦＴ１２１はＯＦＦからＯＮに変化し、ノードｂは０Ｖになり、ＥＬ素子１２は消灯する（ＥＬ素子：ＯＦＦ）。
このＥＬ素子２１のＯＮとＯＦＦ時間の比率は、表示信号として各画素１２のキャパシタ１２８書き込まれた電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。また、この三角波の傾斜角度に変化をつけることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正をすることもできる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第六の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第一の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
【０００７】
【発明の効果】
本発明では、画素が明るく表示するときの比較的大きな電流を基準電流として画素に書き込んでいるので、電流を供給する配線の負荷容量を高速に充電でき、解像度の高い画像表示装置を実現できる。
さらに、この基準電流を基準として時間変調回路や電流発生回路によって画素に多段階の明るさを発生させることができるので、多階調表示が可能な画像表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第一の実施例の画素およびその周辺の回路を表した図である。
【図２】本発明の実施例の構成を表した図である。
【図３】本発明の第一の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図４】本発明の第二の実施例の画素およびその周辺の回路を表した図である。
【図５】本発明の第三の実施例の画素およびその周辺の回路を表した図である。
【図６】本発明の第三の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図７】本発明の第四の実施例の画素およびその周辺の回路を表した図である。
【図８】本発明の第四の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図９】Ｖｄａｔａ１とＶｄａｔａ２の差電流に対する電流ｉ１とｉ２を表したグラフである。
【図１０】本発明の第五の実施例の画素およびその周辺の回路を表した図である。
【図１１】本発明の第五の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図１２】本発明の第六の実施例の画素およびその周辺の回路を表した図である。
【図１３】本発明の第六の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図１４】ＥＬ素子を使った従来の画素の回路を表した図である。
【符号の説明】
１…ガラス基板、２…走査回路、３…信号回路、１１〜１８…ＴＦＴ、１９〜２０…キャパシタ、２１…ＥＬ素子、２２…基準電流源、２３…ＴＦＴ、２４…ＴＦＴ（保護ダイオード）、２５…抵抗器、２６〜２７…電源、２８…接地電極、２９…共通電極、
３１〜３７…ＴＦＴ、３８〜３９…キャパシタ、４０…基準電流源、４１…抵抗器、４２…ＴＦＴ（保護ダイオード）、５１〜５６…ＴＦＴ、５７〜５８…キャパシタ、５９〜６０…接地電極、７１〜７７…ＴＦＴ、７８〜８０…キャパシタ、８１…接地電極、８２…抵抗器、９１〜１０２…ＴＦＴ、１０３〜１０６…キャパシタ、１０８…接地電極、１１１…基準電流源、１１２…抵抗器、１１３…ＴＦＴ（保護ダイオード）、１２１〜１２７…ＴＦＴ、１２８〜１２９…キャパシタ、１３０〜１３１…接地電極、１５０…画素、１５１〜１５４…ＴＦＴ、１５５…キャパシタ、１５６…ＥＬ素子、１５７…電流駆動回路、１６１…配線、１６２…負荷容量。
【発明の属する技術分野】
本発明は画像表示装置に関する。特に本発明は画素に発光素子がある画像表示装置に関する。
【０００２】
【従来の技術】
画素に発光素子を使用した画像表示装置として、エレクトロルミネッセンス（以下、ＥＬと略す）素子を用いたＥＬディスプレイが報告されている。
さらに、アクティブマトリクス型のＥＬディスプレイでは、信号や電流を伝える配線をマトリクス状に配線し、画素にはＥＬ素子の他に、アクティブ素子である薄膜トランジスタ（以下ＴＦＴと略す）で形成した画素回路を内蔵している。
画素回路がＥＬ素子の発光強度を制御する方法として、画素回路がＥＬ素子へ供給する電圧を制御する方法と電流を制御する方法があるが、電流で制御する場合、（１）電流に比例してＥＬ素子の発光強度が変化するので、制御しやすい。（２）電源配線による電圧降下を受けにくい。（３）ＥＬ素子の劣化の影響を受けにくい。という利点が得られる。電流によってＥＬ素子の発光強度を制御する方法として、IEEE,IDEM98,pp875-878のFig.7,8に報告されている。
ＥＬ素子を使った従来の画素を図１４に示す。画素１５０は、画素回路とＥＬ素子１５６によって構成され、画素回路はＴＦＴ１５１〜１５４、キャパシタ１５５によって構成されている。表示信号であるアナログ電流ＩＤＡＤＡを画素回路に書き込むときにはＴＦＴ１５１、１５３をＯＮにする。すると、ＴＦＴ１５１、１５２を通してＥＬ素子１５６に電流ＩＤＡＴＡが流れ、キャパシタ１５５にはＴＦＴ１５２が電流ＩＤＡＴＡ流すのに必要なゲート−ソース電極間電圧Ｖが記憶される。記憶した電流をＥＬ素子１５６に再現するときには、ＴＦＴ１５４をＯＮにし、ＴＦＴ１５２に電流を供給する。すると、キャパシタ１５５には電圧Ｖが記憶されていることによって、ＴＦＴ１５４を流れる電流、すなわちＥＬ素子１５６を流れる電流は電流ＩＤＡＴＡに制限される。ＥＬ素子１５６の電流と発光強度は比例するので、表示信号であるアナログ電流ＩＤＡＤＡに従ってＥＬ素子の発光強度を制御することができる。電流量に比例して発光強度を変化するＥＬ素子として有機ＥＬダイオードが知られている。このような画素を２次元的に配列し、順番に電流ＩＤＡＴＡを書き込むことによって画像を表示できる。
【０００３】
【発明が解決しようとする課題】
図１４のようにして、表示信号をアナログ電流として画素に書き込む場合、配線１６１を通して複数の画素に順番に供給することになるのだが、配線１６１には交差する信号線や、隣接する配線、ＥＬ素子の電極などディスプレイを構成する部品との間に発生する負荷容量１６２がある。画素が配列された表示領域の外部の電流駆動回路１５７から、所定の画素のＥＬ素子まで電流信号を伝えるためには、この負荷容量１６２を充電することを避けることができない。
負荷容量１６２を充電する時間はＣ（容量）×Ｖ（電圧）＝Ｉ（電流）×ｔ（時間）の関係から、電流に反比例する。そのため、画素が明るい表示をする場合に比べて、画素が暗い表示をする場合、ＥＬ素子に流れる電流が少なくなるために負荷容量の充電時間が長くなる。たとえば、最も明るい表示の時の負荷容量の充電時間が１μｓであったとすると、１／１０の明るさを表示するときは充電時間が１０μｓ、１／１００の明るさを表示するときは充電時間が１００μｓになる。
一方、画素が配列された表示領域の外部の駆動回路から所定の画素のＥＬ素子まで電流信号を伝える時間は長くても１ライン期間以内に完了する必要がある。１ライン期間は横１列に並ぶ画素に表示情報を書き込む時間に相当し、ＱＶＧＡ（３２０画素×２４０画素）の解像度では約６０μｓ、ＶＧＡ（６４０画素×４８０画素）の解像度では３０μｓ、ＸＧＡ（１０２４画素×７６８画素）の解像度では約２０μｓと解像度の増加に伴い減少する。
多階調を表示することが難しい。また、１ライン期間が短くなる解像度の高いＥＬディスプレイを構成することが困難になる。
本発明では、画素が明るく表示するときの比較的大きな電流を基準電流として画素に書き込み、この基準電流を基準として複数の輝度階調を発生する。
【０００４】
【課題を解決するための手段】
本発明の画像表示装置は、画素回路に所定の駆動電流を発生する電流制限手段と、所定の駆動電流を発光素子に供給する時間を変調する時間変調回路を具備している。
さらに、本発明の画像表示装置では、前記時間変調回路はアナログ電圧信号かデジタル信号によって変調される。
さらに、本発明の画像表示装置は、画素回路に所定の駆動電流を発生する電流制限手段と、所定の駆動電流を基準として複数値の電流を発生する電流発生回路を具備している。
さらに、本発明の画像表示装置では、電流発生回路で発生する電流値は表示信号であるアナログ電圧信号によって制御される。
さらに、本発明の画像表示装置では、電流制限手段が発生する電流は、発光素子を流れる最大電流である。
さらに、本発明の画像表示装置では、画素回路の外部に所定の駆動電流である基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流に比例した電流を発生することを特徴とする画像表示装置。
【０００５】
【発明の実施の形態】
（１）本発明の第一の実施例の画素およびその周辺の回路図を図１に示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ１３〜１８、キャパシタ１９、２０で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ１３〜１８は全てｎチャネル型の薄膜トランジスタである。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、配線Ｅ１、Ｅ２に接続している。電源２７の陰極は接地電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第一の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。
ところで、図１では表示領域１１に画素１２を２×２の４つしか記述しなかったが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎは４８０本になる。
図３（Ａ）に本発明の第一の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図３（Ｂ）は１フレーム期間における図３（Ａ）の波形のタイミングチャートを示す。
図３（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図３（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図３（Ａ）のＬ１、Ｒ１、Ｐ１、Ｗ１、Ｄ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図３（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａ、画素に基準電流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基準信号を書き込む期間Ｂ１と自分以外の画素に電基準電流を書き込む期間Ｂ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａ１では、画素回路のＴＦＴ１３〜１５とキャパシタ１９が動作する。信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１９の一端にも同電圧が供給される。はじめにＰ１をＨレベルにすると、ＴＦＴ１５を通してノードｂに電圧を供給される。次にＷ１をＨレベルにするとＴＦＴ１３がＯＮになり、ノードｂもＨレベルになる。その後、Ｐ１をＬレベルにするとＴＦＴ１４を通して電流が流れ、ノードａとノードｂにはＴＦＴ１４のドレイン電極-ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート電極−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ１９のもう一端に印加される。最後に、Ｗ１をＬレベルにするとノードａはノードｂと切り離され、キャパシタ１９はＶｄａｔａ−Ｖｔｈの電圧を記憶する。
期間Ａ２では、他のラインの画素に書き込みをしているので、Ｌ１、Ｒ１、Ｐ１、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ１３がＯＦＦであるのでキャパシタ１９が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。
期間Ｂにおいて、Ｓ＿ｐｏｗをＬレベルに保つと、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ１６〜１８とキャパシタ２０が動作する。期間Ｂ１ではＬ１とＲ１をＨレベルにして、ＴＦＴ１６と１７をＯＮにする。すると、ＴＦＴ１８には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１８は飽和領域で動作し、ＴＦＴ１８のゲート−ソース電極間にはＴＦＴ１８がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ２０に印加される。その後、Ｌ１とＲ１がＬレベルになり、ＴＦＴ１６、１７がＯＦＦになるとＴＦＴ１８を流れる電流は０になるが、キャパシタ２０には、電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ１６、１７がＯＦＦ状態を保ち、キャパシタ２０の電圧は保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするのでＴＦＴ２３がＯＮになり、基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１をＨレベルにすることで、ＴＦＴ１６を通してＴＦＴ１８に電源２６からの電流が供給される。このとき、全ての画素回路では、ＴＦＴ１８はキャパシタ２０が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ変化する三角波を入力する。期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、画素１２のノードａの電圧も上昇する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧がＴＦＴ１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１４はＯＦＦからＯＮに変化し、キャパシタ２０の電荷がＴＦＴ１４を通して放電され、ノードｂの電位はＬレベルになる。するとＩｒｅｆを流していたＴＦＴ１８はＯＦＦになり、ＴＦＴ１８を流れる電流が０になってＥＬ素子１２は消灯する（ＥＬ素子：ＯＦＦ）。
このＥＬ素子２１のＯＮとＯＦＦ時間の比率は、表示信号として各画素１２のキャパシタ１９書き込まれた電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はＩｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。また、この三角波の傾斜角度に変化をつけることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正をすることもできる。
さらに、図示された三角波に代えて、時間経過に対して電圧が不連続に増加する波形を用いてもよい。例えば、階段状に増加する波形を用いることができる。この三角波又はこれに代わる電圧信号はその時間経過に伴う電圧変化により各画素の発光素子への電流供給を止めるタイミングを決める。
【０００６】
したがって、表示信号であるアナログ信号電圧Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第一の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第一の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（２）図４に本発明の第二の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。本発明の第二の実施例では、画素１２は、ＴＦＴ３１〜３７、キャパシタ３８、３９で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９で接続されている。ＴＦＴ３１〜３７は全てｐチャネル型の薄膜トランジスタである。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。また、ＥＬ素子２１に電流を供給する電源２６と、電源電流の供給を制御する信号線Ｓ＿ｐｏｗとが全ての画素１２に接続している。
表示領域の外部には基準電流源４０があり、基準電流源４０は定電流を発生するための抵抗器４１と、配線Ｅ１、Ｅ２に高い負電圧が発生するのを防止するための保護ダイオードであるＴＦＴ４２が紙面横方向に複数配列して構成され、基準電流を発生するための電源２７と、定電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陽極は接地電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第二の実施例では、ガラス基板１の表面には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源４０が配置されている。走査回路２、信号回路３、基準電流源４０はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源４０は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第二の実施例では図２の信号線Ｌ１〜Ｌｍは不要である。
ところで、図４では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
本発明の第二の実施例が本発明の第一の実施例と異なる点は、画素を構成する薄膜トランジスタがｐチャネル型であること、配線Ｅ１、Ｅ２からＥＬ素子２１に電源を供給する線が分離して、配線Ｅ１、Ｅ２は基準となる電流だけを流す構成になっていること、基準電流源４０と構成が異なる基準電流源４０になったことである。
本発明の第二の実施例では、画素の駆動電圧波形、動作電圧波形、動作電流波形は本発明の第一の実施例と同じく図３に従う。ただし、本発明の第一の実施例を構成する薄膜トランジスタはｎチャネル型であったが、本発明の第二の実施例を構成する薄膜トランジスタはｐチャネル型であるので、全ての波形の極性が逆向きとなり、図面上方向が−方向となり、ＨレベルとＬレベルの電圧関係も逆転する。また、配線Ｅ１、Ｅ２からＥＬ素子２１に電源を供給する線が分離したため、図３のＬ１、Ｌ２信号は不要となる。
基準電流源４０では、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器４１の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。
期間Ａにおいて、ＴＦＴ３１〜３３とキャパシタ３８が動作し、キャパシタ３８に表示データを含むアナログ電圧を記憶する。
期間Ｂにおいて、ＴＦＴ３４〜３７とキャパシタ３９が動作し、キャパシタ３９にＴＦＴ３４がドレイン電極−ソース電極間に電流Ｉｒｅｆを流すのに必要なゲート電極とソース電極の間の電圧Ｖｒｅｆを記憶している。
期間Ｃでは、信号線Ｄ１に三角波を入力し、各画素１２のキャパシタ３８が記憶したアナログ電圧にしたがって電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。
したがって、表示信号であるアナログ信号電圧Ｖｄａｔａによって各画素の平均輝度は多段階に制御することができるので、本発明の第二の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第二の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（３）図５に本発明の第三の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ５１〜５６、キャパシタ５７、５８で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ５１〜５６は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ５６のソース電極とキャパシタ５７の一端はそれぞれ接地電極５９、６０に接続しており、接地電極５９、６０は接地配線を設けて接地電位に固定されているか、あるいは接地電極５９、６０は共通電極２９と接続している。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。接地電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第三の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を供給する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３はＤ１〜Ｄｍに表示信号であるデジタル信号を発生するロジック回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。
また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図５では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図６（Ａ）に本発明の第三の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図６（Ｂ）は１フレーム期間における図６（Ａ）の波形のタイミングチャートを示す。
図６（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ｂ１、Ｂ２、Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図６（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図６（Ａ）のＤ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図６（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に基準電流を書き込む期間Ｂ、画素に表示信号を書き込む期間Ａ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。期間Ｂは、自分の画素に基準電流を書き込む期間Ｂ１と自分以外の画素に基準電流を書き込む期間Ｂ２に分かれ、期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａと期間Ｃはそれぞれペアになって複数回繰り返される。繰り返される回数は表示信号のビット数により決まる。ビット数とは表示信号を２進数で表すのに必要になる桁数であり、たとえば、表示信号が８階調のとき３ビット、６４階調のとき６ビットになる。
図６では表示信号が８階調で３ビットの場合であり、期間Ａのぞれぞれで、表示信号であるデジタル信号ＤＡＴＡの各ビットに対応した２値の電圧信号ｂ２〜ｂ０を信号線Ｄ１に供給する。期間Ｃの時間幅は、直前の期間Ａのビットの重みに対応した長さになっており、３ビットの場合、４：２：１になっている。
期間Ｂにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得ることができる。
抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ５３〜５７とキャパシタ５８が動作する。期間Ｂ１ではＬ１とＲ１をＯＮにして、ＴＦＴ５４〜５６をＯＮにする。すると、ＴＦＴ５３には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ５３は飽和領域で動作し、ＴＦＴ５３のゲート−ソース電極間にはＴＦＴ５３がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ５８に印加される。その後、Ｌ１とＲ１がＬレベルになり、ＴＦＴ５４〜５６がＯＦＦになるとＴＦＴ５３を流れる電流は０になるが、キャパシタ５８は電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ５４〜５７がＯＦＦ状態を保ち、キャパシタ５８の電圧Ｖｒｅｆは保存されている。
期間Ａ１では、画素回路のＴＦＴ５１、５２とキャパシタ５７が動作する。信号線Ｄ１にデジタル信号ＤＡＴＡの各ビットデータに対応した２値の電圧ｂｘを供給し、ＴＦＴ５１のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ５７にデジタル電圧信号ｂｘが印加される。デジタル電圧信号ｂｘはＨレベルかＬレベルの２値の電圧である。Ｗ１がＬレベルになった後もキャパシタ５７によってデジタル電圧信号ｂｘは記憶される。ＴＦＴ５２のＯＮ／ＯＦＦ状態はキャパシタ５７のデジタル電圧信号ｂｘによって制御され、ｂｘ＝Ｈレベルの場合はＴＦＴ５２はＯＮ、ｂｘ＝Ｌレベルの場合はＴＦＴ５２はＯＦＦになる。なお、ｂｘは１フレーム期間内に複数ある期間Ａ１において、デジタル信号ＤＡＴＡの各ビットデータｂ２、ｂ１、ｂ０が順番に供給されることを意味する。
期間Ａ２では、他のラインの画素にデジタル電圧信号の書き込みをしているので、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ５１がＯＦＦであるのでキャパシタ１９が記憶したデジタル電圧信号ＤＡＴＡは保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにすることで、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１がＨレベルになるので、ＴＦＴ５５がＯＮになる。
キャパシタ５７が記憶したデジタル電圧信号ｂｘがＨレベルの場合、ＴＦＴ５２がＯＮであるので、ＴＦＴ５５、５３、５２を通して配線Ｅ１からＥＬ素子２１へ電流が流れる。このときＴＦＴ５３はキャパシタ５８が記憶した電圧によって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れ、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
キャパシタ５７が記憶したデジタル電圧信号ｂｘがＬレベルの場合、ＴＦＴ５２がＯＦＦであるので、ＴＦＴ５２で電流が遮断され、ＥＬ素子２１を流れるの電流は０であり、ＥＬ素子は発光しない（ＥＬ素子：ＯＦＦ）
したがって、信号線Ｄ１に入力するデジタル電圧信号ｂｘによって、ＥＬ素子２１のＯＮ／ＯＦＦを制御できる。
１フレーム期間において期間Ａと期間Ｃは３回繰り返され、それぞれの期間Ａで、信号線Ｄ１にはデジタル電圧信号ｂ２〜ｂ０が入力され、その直後の期間ＣでＥＬ素子２１は入力したデジタル電圧信号ｂ２〜ｂ０に従ってＯＮ／ＯＦＦを制御される。期間Ｃは各ビットの重み付けによって時間幅が変えられているので、１フレーム期間合計のＥＬ素子２１の発光時間はデジタル信号ＤＡＴＡに比例した８段階の長さとなる。その結果、１フレーム期間でのＥＬ素子２１の平均輝度は表示信号であるデジタル表示信号ＤＡＴＡに比例して８階調に変化する。したがって、表示信号であるデジタル信号ＤＡＴＡによって各画素の平均輝度を多段階に制御することができるので、本発明の第三の実施例によって、階調のある画像を表示することができる。
さらに、１フレーム期間において期間Ａと期間Ｃの繰り返し回数を多くすることで、さらに多階調の画像を表示することができる。
なお、本発明の第三の実施例は、本発明の第一の実施例から構造を変更して第二の実施例としたのと同様にしてｐチャネルで構成することもできるのは明らかである。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第三の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（４）図７に本発明の第四の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ７１〜７７、キャパシタ７８〜８０、抵抗器８２で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ７４のソース電極は接地電極８１接続しており、接地配線を設けて接地電位に固定されているか、あるいは共通電極２８と接続している。抵抗器８２はＥＬ素子２１と同程度の抵抗値を持った抵抗器であり、ゲート配線に使用する金属膜を細長く加工して形成するか、薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜で形成するか、あるいは、ＥＬ素子２１と同じＥＬ素子を用いて、配線をオーバーラップさせて外部から発光が見えないようにしたダミーのＥＬ素子で形成する。
表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄｐ１、Ｄｐ２、Ｄｎ１、Ｄｎ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。共通電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第四の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電流を供給する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図７では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図８（Ａ）に本発明の第四の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図８（Ｂ）は１フレーム期間における図８（Ａ）の波形のタイミングチャートを示す。
図８（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄｐ１、Ｄｎ１は各信号線に入力する電圧を縦軸に表している。ＶＣ７８、ＶＣ７９はキャパシタ７８、７９の両端にかかる電圧をそれぞれ縦軸に表している。ＩＲＥＦはＴＦＴ７５を、ＩＬＥＤはＴＦＴ７３およびＥＬ素子２１を、ＩＢＹＰはＴＦＴ７４を流れる電流をそれぞれ縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄｐ１、Ｄｎ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図８（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図８（Ａ）のＤｐ１、Ｄｎ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図８（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａ、画素に基準電流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基準電流を書き込む期間Ｂ１と自分以外の画素に基準電流を書き込む期間Ｂ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａ１では、画素回路のＴＦＴ７１〜７４とキャパシタ７８、７９が動作する。信号線Ｄｐ１、Ｄｎ２には表示信号であるアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２を供給し、ＴＦＴ７１、７２のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ７８、７９に同電圧がそれぞれ供給され、ＶＣ７８＝Ｖｄａｔａ１、ＶＣ７９＝Ｖｄａｔａ２になる。Ｗ１がＬレベルになった後もキャパシタ７８、７９によってアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２は記憶されている。
期間Ａ２では、他のラインの画素に表示信号の書き込みをしているので、制御信号Ｗ１は変化しない。このとき、信号線Ｄｐ１、Ｄｎ１の電圧は変化するが、ＴＦＴ７１、７２がＯＦＦであるのでキャパシタ７８、７９が記憶したアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２は保存されている。
期間Ｂにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ｂ１では、画素回路のＴＦＴ７５〜７７とキャパシタ８０が動作する。期間Ｂ１ではＬ１とＲ１をＨレベルにするのでＴＦＴ７６、７７がＯＮになる。すると、ＴＦＴ７５には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ７５は飽和領域で動作し、ＴＦＴ７５のゲート−ソース電極間にはＴＦＴ７５がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ８０に印加される。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ７６、７７がＯＦＦになり、ＴＦＴ７５を流れる電流は０になるが、キャパシタ８０はＴＦＴ７５が電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるがで、制御信号Ｌ１、Ｒ１がＬレベルであるので、ＴＦＴ７６、７７がＯＦＦ状態を保ち、キャパシタ２０の電圧は保存されている。
期間Ｃでは、Ｓ＿ｐｏｗがＨレベルをするので、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、Ｌ１をＨレベルにするので、ＴＦＴ７７がＯＮになり、配線Ｅ１の電流は、ＴＦＴ７７、ＴＦＴ７５を通り、ＴＦＴ７３および７４で分流され、一方は電流ＩＬＥＤとしてＥＬ素子２１を通って接地電極２８に、もう一方は電流ＩＢＹＰとして抵抗器８２を通して接地電極８１に流れる。
このときＩＬＥＤ＝ｉ１、ＩＢＹＰ＝ｉ２の電流が流れ、ｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に依存する。ＴＦＴ７３、７４は、アナログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２をＴＦＴ７３、７４を線形領域で駆動するような高い電圧範囲で供給することで、アナログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２によって抵抗値が変化する可変抵抗として動作する。すると、図９に示すようにｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２によって変化する。図９はＶｄａｔａ１とＶｄａｔａ２の差電流に対する電流ｉ１とｉ２を表したグラフである。Ｖｄａｔａ１−Ｖｄａｔａ２が大きくなるとＴＦＴ７３の抵抗値がＴＦＴ７４の抵抗値に比べて相対的に小さくなり、ｉ１が増加する。Ｖｄａｔａ１−Ｖｄａｔａ２が小さくなるとＴＦＴ７４の抵抗値がＴＦＴ７３の抵抗値に比べて相対的に小さくなり、ｉ２が増加する。ただし、Ｖｄａｔａ１−Ｖｄａｔａ２の値にかかわらず、ｉ１＋ｉ２＝ｉｒｅｆとなり一定である。
ＥＬ素子２１の発光強度は電流ｉ１に比例し、発光時間はＬ１によって一定に保たれているので、１フレーム期間の画素１２の平均輝度は電流ｉ１に比例する。したがって、図９のグラフに基づいて表示信号であるアナログ電圧信号Ｖｄａｔａ１、Ｖｄａｔａ２を信号線Ｄｐ１、Ｄｎ１に供給することによって、各画素の平均輝度を多段階に制御することができるので、本発明の第四の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧Ｖｄａｔａ１、Ｖｄａｔａ２によって画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に供給することで実現している。
したがって本発明の第四の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（５）図１０に本発明の第五の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ９１〜１０２、キャパシタ１０３〜１０６で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陽極は共通電極２９に接続されている。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トランジスタである。ＴＦＴ９４〜９７、１００のソース電極とキャパシタ１０３〜１０５の一端は全て接地電極１０８に接続しており。接地電極１０８は接地配線を設けて接地電位に固定されている。
ＴＦＴ１００とＴＦＴ９７〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタで形成されており、また、ＴＦＴ９７はチャネル幅がＴＦＴ１０６のチャネル幅の４／７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になるように形成されている。
表示領域１１には、表示信号を含むデジタル信号を伝える３本の信号線バスＤｂｕｓ１、Ｄｂｕｓ２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。信号線バスＤｂｕｓ１、Ｄｂｕｓ２はそれぞれｂ２、ｂ１、ｂ０の信号線で構成されている。
表示領域の外部には基準電流源１１１があり、基準電流源１１１はＴＦＴ１１３、抵抗器１１２が紙面横方向に複数配列して構成され、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。ＥＬ素子２１に電流を供給する電源２６の陰極は接地電極１０８、陽極は共通電極２９に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第五の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電流源１１１が配置されている。走査回路２、信号回路３、基準電流源１１１はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源１１１は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄｂｕｓ１〜Ｄｂｕｓｍに表示信号であるデジタル信号を発生するロジック回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陽極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第五の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図１０では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図１１（Ａ）に本発明の第五の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１１（Ｂ）は１フレーム期間における図１１（Ａ）の波形のタイミングチャートを示す。図１１（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２の順番は入れ替え可能であることを意味している。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１は各信号線に入力する電圧を縦軸に表している。ＶＣはキャパシタ１０３〜１０５が記憶するデジタル信号、ｂはノードｂで発生する電圧を縦軸に表している。ＩＲＥＦはＴＦＴ１００、ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図６（Ａ）の斜線部分は複数の値を取り得るか、あるいはその分の値が動作に無関係であることを示している。なお、図６（Ａ）のＤｂｕｓ１、Ｌ１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１１（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は期間Ａで占められ、期間Ａは、自分の画素に表示信号と基準電流を書き込む期間Ａ１と自分以外の画素に書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａにおける期間Ａ１の以外の時間は期間Ａ２である。
期間Ａにおいて、配線Ｅ１には基準電流源１１１の抵抗器１１２を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器１１１の抵抗値）の定電流を得ることができる。抵抗器１１１は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ１１３を設けている。
期間Ａ１において、信号線バスＤｂｕｓ１のｂ２〜ｂ０に表示信号である３ビットのデジタル電圧信号ＤＡＴＡを供給し、ＴＦＴ９１〜９３のゲート電極が接続するＷ１にＨレベルのパルスを供給すると、キャパシタ１０３〜１０５にデジタル電圧信号ＤＡＴＡの各ビットの電圧が印加される。Ｗ１がＬレベルになった後もキャパシタ１０３〜１０５はデジタル電圧信号ＤＡＴＡを記憶している。ＴＦＴ９４〜９６のＯＮ／ＯＦＦ状態はキャパシタ１０３〜１０５の電圧によって制御され、Ｈレベルの場合はＯＮ、Ｌレベルの場合はＯＦＦになる。
また、期間Ａ１ではＬ１とＲ１にＨレベルのパルスを供給して、ＴＦＴ１０１、１０２をＯＮにする。すると、ＴＦＴ１００には基準電流源１１１が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１００は飽和領域で動作し、ＴＦＴ１００のゲート−ソース電極間にはＴＦＴ１００がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ１０６に印加される。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ１０１と１０２がＯＦＦになるのでＴＦＴ１００を流れる電流は０になるが、キャパシタ１０６は電圧Ｖｒｅｆを記憶している。
期間Ａ２では、他のラインの画素に表示信号と電流ｉｒｅｆの書き込みをしているので、Ｗ１、Ｌ１、Ｒ１はＬレベルであり、ＴＦＴ９１〜９３がＯＦＦであるのでキャパシタ１０３〜１０５が記憶したデジタル信号ＤＡＴＡは保存されている。また、ＴＦＴ１０１、１０２がＯＦＦであるので、キャパシタ１０６の電圧Ｖｒｅｆは保存されている。
前述したように、ＴＦＴ１０６とＴＦＴ９７〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタで形成されており、また、ＴＦＴ９７はチャネル幅がＴＦＴ１００のチャネル幅の４／７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になっているので、キャパシタ１０６が保存している電圧Ｖｒｅｆが、ＴＦＴ９７〜９９のゲート電極に印加されることによって、ＴＦＴ９４がＯＮのときＴＦＴ９７には（４／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９８には（２／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９７には（１／７）×ｉｒｅｆがそれぞれ流れる。
これらの電流の合計がＥＬ素子を流れる電流ＩＬＥＤになるので、ＥＬ素子２１にはキャパシタ１０３〜１０５が記憶しているデジタル信号ＤＡＴＡに比例した８段階の電流（０／７、１／７、２／７、３／７、４／７、５／７、６／７、７／７）×ｉｒｅｆの電流が流れる。
ＥＬ素子２１の発光強度は電流ＩＬＥＤに比例し、発光時間は１フレーム期間であり一定に保たれているので、１フレーム期間の画素１２の平均輝度は電流ＩＬＥＤに比例する。したがって、表示信号であるデジタル電圧信号ＤＡＴＡを信号線バスＤｂｕｓに供給することによって各画素の平均輝度を多段階に制御することができるので、本発明の第五の実施例によって階調のある画像を表示することができる。
また、信号線バスＤ１、Ｄ２の本数を増やし、チャネル幅の異なるＴＦＴであるＴＦＴ９７〜９９とその付属回路の並列数を増やすことで、さらに多階調の画像を表示できる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、デジタル信号ＤＡＴＡによって画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に供給することで実現している。
したがって本発明の第五の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
（６）図１２に本発明の第六の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ１２１〜１２７、キャパシタ１２８、１２９で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ１２２はｐチャネル型、その他はｎチャネル型の薄膜トランジスタであり、ｎチャネル型のＴＦＴ１２１とｐチャネル型のＴＦＴ１２２により相補型インバータ回路が構成されている。ＴＦＴ１２１のソース電極は接地電極１３０に、ＴＦＴ１２４のソース電極は接地電極１３１に接続しており、接地電極１３０、１３１は、接地配線を設けて接地電位に固定されているか、あるいは共通電極２９と接続している。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電流を供給する配線Ｅ１〜Ｅｍと、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。
表示領域の外部には基準電流源２２があり、基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面横方向に複数配列して構成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流を発生するための電源２７と、電流を供給する配線Ｅ１、Ｅ２に接続している。電源２７の陰極は共通電極２８に接続している。共通電極２８と共通電極２９は電気的に接続している。
図２に本発明の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。
図２の本発明の実施例の構成図において、本発明の第六の実施例では、ガラス基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１、Ｅ２と、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電流を発生する基準電流源２２が配置されている。走査回路２、信号回路３、基準電流源２２はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路３と基準電流源２２は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック回路である。信号回路３は信号線Ｄ１〜Ｄｍに表示信号であるアナログ電圧信号を発生するアナログ回路である。図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、画素１２のＥＬ素子２１の陰極に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。なお、本発明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要である。
ところで、図１２では表示領域１１に画素１２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図１３（Ａ）に本発明の第六の実施例の画素の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１３（Ｂ）は１フレーム期間における図１３（Ａ）の波形のタイミングチャートを示す。図１３（Ａ）の横軸は時間である。波線の部分では時間の連続性はなく、各期間Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノード発生する電圧を縦軸に表している。ＶＣはキャパシタ１２９の両端にかかる電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１の信号はそれぞれＨレベルかＬレベルである２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧である。図８（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図８（Ａ）のＤ１、Ｌ１、Ｗ１、Ｒ１の記号の数字”１”は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１３（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号および基準電流を書き込む期間Ａ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号と基準電流を書き込む期間Ａ１と自分以外の画素に書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。
期間Ａにおいて、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２５を通して電源２７から電流が供給される。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることができる。抵抗器２５は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。なお、電源２７の高電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ２４を設けている。
期間Ａ１では、始めにＬ１をＨレベルにして、Ｒ１にＨレベルのパルスを供給する。するとＴＦＴ１２４〜１２６がＯＮになり、ＴＦＴ１２７には基準電流源２２が発生する定電流ｉｒｅｆが流れる。このときＴＦＴ１２７は飽和領域で動作し、ＴＦＴ１２７のゲート電極−ソース電極間にはＴＦＴ１２７がドレイン電極−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電圧がキャパシタ１２９に印加される。その後、Ｒ１がＬレベルになり、ＴＦＴ１２４、１２５がＯＦＦになっても、キャパシタ１２９は電圧Ｖｒｅｆを記憶している。
続いて、Ｌ１がＨレベルの状態でＷ１にＨレベルのパルスを供給する。すると、ＴＦＴ１２３がＯＮになって、ＴＦＴ１２１と１２２で構成するインバータ回路の入力と出力であるノードａ−ｂ間がショートされ、両ノードともにインバータ回路のスレッショルド電圧Ｖｒｅｓになり、電圧Ｖｒｅｓはキャパシタ１２８の一端に印加される。
一方、信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１２８のもう一端にも電圧Ｖｄａｔａが印加される。
最後にＷ１をＬレベルにするとＴＦＴ１２３がＯＦＦになってノードａはノードｂと切り離され、キャパシタ１２８は”Ｖｄａｔａ−Ｖｒｅｓ”の電圧を記憶する。
期間Ａ２では、他のラインの画素に表示信号および基準電流を書き込んでいるが、Ｌ１、Ｒ１、Ｗ１がＬレベルであるので、ＴＦＴ１２３〜１２６がＯＦＦ状態を保ち、キャパシタ１２９、１３０の電圧ＶｒｅｆおよびＶｒｅｓは保存されている。
期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするので、ＴＦＴ２３がＯＮになるために基準電流源２２は動作せず、基準電流源２２をパスして電源２６から配線Ｅ１、Ｅ２に直接電流を供給する。またＬ１をＨレベルにするので、ＴＦＴ１２６を通してＴＦＴ１２７に電源２６からの電流が供給される。一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ変化する三角波を入力する。
期間Ｃの始めでは、信号線Ｄ１の電圧は前記最低電圧であり、ノードａの電圧はインバータのスレッショルド電圧Ｖｒｅｓよりも低い電圧となるので、インバータを構成するＴＦＴ１２２はＯＮ、ＴＦＴ１２１はＯＦＦになる。すると、配線Ｅ１からの電流は、ＴＦＴ１２６、１２７、１２２を通してＥＬ素子２１に供給され、ＥＬ素子２１は発光する。このとき、ＴＦＴ１２７はキャパシタ１２９が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：ＯＮ）。
期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、ノードａの電圧も上昇する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａがちょうど等しくなったとき、ノードａの電圧がちょうどインバータのスレッショルド電圧Ｖｒｅｓになって、ＴＦＴ１２２はＯＮからＯＦＦに、ＴＦＴ１２１はＯＦＦからＯＮに変化し、ノードｂは０Ｖになり、ＥＬ素子１２は消灯する（ＥＬ素子：ＯＦＦ）。
このＥＬ素子２１のＯＮとＯＦＦ時間の比率は、表示信号として各画素１２のキャパシタ１２８書き込まれた電圧Ｖｄａｔａによって０％から１００％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによって一定に保たれているので、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によって制御される。また、この三角波の傾斜角度に変化をつけることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正をすることもできる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第六の実施例によって階調のある画像を表示することができる。
さらに、画素１２に供給する電流信号は、最大の輝度でＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を高速に充電することができる。さらに、画素を暗く点灯することは、アナログ信号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御することにより実現している。
したがって本発明の第一の実施例によって、多階調なＥＬディスプレイや、解像度の高いＥＬディスプレイを構成することができる。
【０００７】
【発明の効果】
本発明では、画素が明るく表示するときの比較的大きな電流を基準電流として画素に書き込んでいるので、電流を供給する配線の負荷容量を高速に充電でき、解像度の高い画像表示装置を実現できる。
さらに、この基準電流を基準として時間変調回路や電流発生回路によって画素に多段階の明るさを発生させることができるので、多階調表示が可能な画像表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第一の実施例の画素およびその周辺の回路を表した図である。
【図２】本発明の実施例の構成を表した図である。
【図３】本発明の第一の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図４】本発明の第二の実施例の画素およびその周辺の回路を表した図である。
【図５】本発明の第三の実施例の画素およびその周辺の回路を表した図である。
【図６】本発明の第三の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図７】本発明の第四の実施例の画素およびその周辺の回路を表した図である。
【図８】本発明の第四の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図９】Ｖｄａｔａ１とＶｄａｔａ２の差電流に対する電流ｉ１とｉ２を表したグラフである。
【図１０】本発明の第五の実施例の画素およびその周辺の回路を表した図である。
【図１１】本発明の第五の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図１２】本発明の第六の実施例の画素およびその周辺の回路を表した図である。
【図１３】本発明の第六の実施例の画素の駆動電圧波形、動作電圧波形、動作電流波形およびそれらの１フレーム期間におけるタイミングチャートを表した図である。
【図１４】ＥＬ素子を使った従来の画素の回路を表した図である。
【符号の説明】
１…ガラス基板、２…走査回路、３…信号回路、１１〜１８…ＴＦＴ、１９〜２０…キャパシタ、２１…ＥＬ素子、２２…基準電流源、２３…ＴＦＴ、２４…ＴＦＴ（保護ダイオード）、２５…抵抗器、２６〜２７…電源、２８…接地電極、２９…共通電極、
３１〜３７…ＴＦＴ、３８〜３９…キャパシタ、４０…基準電流源、４１…抵抗器、４２…ＴＦＴ（保護ダイオード）、５１〜５６…ＴＦＴ、５７〜５８…キャパシタ、５９〜６０…接地電極、７１〜７７…ＴＦＴ、７８〜８０…キャパシタ、８１…接地電極、８２…抵抗器、９１〜１０２…ＴＦＴ、１０３〜１０６…キャパシタ、１０８…接地電極、１１１…基準電流源、１１２…抵抗器、１１３…ＴＦＴ（保護ダイオード）、１２１〜１２７…ＴＦＴ、１２８〜１２９…キャパシタ、１３０〜１３１…接地電極、１５０…画素、１５１〜１５４…ＴＦＴ、１５５…キャパシタ、１５６…ＥＬ素子、１５７…電流駆動回路、１６１…配線、１６２…負荷容量。
Claims (11)
- 基板上に、複数の画素が形成され、該画素に表示信号を入力するたの複数の信号線と、前記画素に制御信号を入力するための複数の信号線がマトリクス状に形成され、前記画素のそれぞれには電流によって発光強度が変化する発光素子と、該発光素子を駆動するための画素回路が形成され、前記画素回路には、所定の駆動電流を発生する電流制限手段と、前記所定の駆動電流を前記発光素子に供給する時間を変調する時間変調回路を具備し、前記時間変調回路は表示信号であるアナログ電圧信号によって変調される画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流を基準として、前記所定の駆動電流を発生することを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路は薄膜トランジスタを用いて形成されていることを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路はｎチャネル型あるいはｐチャネル型のいずれか一方の薄膜トランジスタのみを用いて形成されていることを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流の電流値情報を記憶する記憶手段を具備していることを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記基準電流源が発生する基準電流を前記電流制限手段に供給するための複数の配線を具備することを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記基準電流源は、前記基板上に薄膜トランジスタを用いて形成されていることを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記基準電流源は、前記基板上に金属配線抵抗あるいはシリコン薄膜で形成された抵抗器を用いて構成されていること特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流の電流値情報を記憶する記憶手段を具備し、前記記憶手段は前記時間変調回路によりリセットされることを特徴とする画像表示装置。
- 請求項１の画像表示装置であって、前記画素回路の外部に基準電流を発生する基準電流源を具備し、前記電流制限手段は、前記基準電流源が発生する基準電流の電流値情報を記憶する記憶手段を具備し、前記電流制限手段は、少なくとも１つの薄膜トランジスタで構成され、前記記憶手段はキャパシタで構成され、前記基準電流源が発生した基準電流が前記薄膜トランジスタを流れるときの前記薄膜トランジスタのゲート電圧を前記キャパシタが記憶することを特徴とする画像表示装置。
- 請求項９の画像表示装置であって、前記キャパシタの電圧が前記時間変調回路によってリセットされ、前記リセットによって前記薄膜トランジスタのドレイン−ソース電極間が遮断状態になることを特徴とする画像表示装置。
- 請求項９の画像表示装置であって、前記時間変調回路には三角波掃引電圧が入力され、前記時間変調回路は、該三角波掃引電圧が予め記憶されていた前記アナログ電圧信号と一致した際に前記キャパシタの電圧をリセットする回路により構成されたことを特徴とする画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142366A JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
| KR1020030019550A KR101005646B1 (ko) | 2002-05-17 | 2003-03-28 | 화상표시장치 |
| TW092108922A TWI358706B (en) | 2002-05-17 | 2003-04-17 | Image display apparatus |
| US10/438,037 US7145532B2 (en) | 2002-05-17 | 2003-05-15 | Image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142366A JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330416A JP2003330416A (ja) | 2003-11-19 |
| JP4089289B2 true JP4089289B2 (ja) | 2008-05-28 |
Family
ID=29416998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002142366A Expired - Lifetime JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7145532B2 (ja) |
| JP (1) | JP4089289B2 (ja) |
| KR (1) | KR101005646B1 (ja) |
| TW (1) | TWI358706B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290005B (zh) | 2001-09-21 | 2017-06-20 | 株式会社半导体能源研究所 | 有机发光二极管显示装置的驱动方法 |
| US7259740B2 (en) * | 2001-10-03 | 2007-08-21 | Nec Corporation | Display device and semiconductor device |
| TWI345211B (en) | 2002-05-17 | 2011-07-11 | Semiconductor Energy Lab | Display apparatus and driving method thereof |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4206693B2 (ja) * | 2002-05-17 | 2009-01-14 | 株式会社日立製作所 | 画像表示装置 |
| TWI360098B (en) | 2002-05-17 | 2012-03-11 | Semiconductor Energy Lab | Display apparatus and driving method thereof |
| US7474285B2 (en) | 2002-05-17 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2004157250A (ja) * | 2002-11-05 | 2004-06-03 | Hitachi Ltd | 表示装置 |
| EP1620842B1 (en) * | 2003-04-25 | 2013-04-10 | TPO Displays Corp. | Method and device for driving an active matrix display panel |
| JP5051565B2 (ja) * | 2003-12-10 | 2012-10-17 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP2005208241A (ja) * | 2004-01-21 | 2005-08-04 | Nec Electronics Corp | 発光素子駆動回路 |
| JP5008110B2 (ja) * | 2004-03-25 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| JP5044883B2 (ja) * | 2004-03-31 | 2012-10-10 | 日本電気株式会社 | 表示装置、電気回路の駆動方法、及び表示装置の駆動方法 |
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| JP4192133B2 (ja) * | 2004-09-28 | 2008-12-03 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置及びその駆動方法 |
| JP4501785B2 (ja) * | 2004-09-30 | 2010-07-14 | セイコーエプソン株式会社 | 画素回路及び電子機器 |
| KR100599497B1 (ko) * | 2004-12-16 | 2006-07-12 | 한국과학기술원 | 액티브 매트릭스 유기발광소자의 픽셀회로 및 그구동방법과 이를 이용한 디스플레이 장치 |
| JP5085011B2 (ja) * | 2005-03-30 | 2012-11-28 | 株式会社ジャパンディスプレイセントラル | アクティブマトリクス型表示装置 |
| KR100700820B1 (ko) * | 2005-05-13 | 2007-03-27 | 삼성에스디아이 주식회사 | 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 |
| KR100665970B1 (ko) * | 2005-06-28 | 2007-01-10 | 한국과학기술원 | 액티브 매트릭스 유기발광소자의 자동 전압 출력 구동 방법및 회로와 이를 이용한 데이터 구동 회로 |
| KR100743498B1 (ko) * | 2005-08-18 | 2007-07-30 | 삼성전자주식회사 | 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치 |
| JP5092227B2 (ja) * | 2005-10-17 | 2012-12-05 | ソニー株式会社 | 表示装置及びその駆動方法 |
| US8599111B2 (en) | 2006-03-10 | 2013-12-03 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| EP1857907B1 (en) * | 2006-04-28 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101102343B1 (ko) * | 2006-12-20 | 2012-01-03 | 엘지전자 주식회사 | 케이스 및 이를 채용한 이동통신 단말기 |
| JP2008292649A (ja) | 2007-05-23 | 2008-12-04 | Hitachi Displays Ltd | 画像表示装置 |
| TWI352317B (en) | 2007-09-20 | 2011-11-11 | Nuvoton Technology Corp | Image processing methods and systems |
| US8878589B2 (en) | 2011-06-30 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2014038168A (ja) | 2012-08-14 | 2014-02-27 | Samsung Display Co Ltd | 表示装置、電子機器、駆動方法および駆動回路 |
| JP2014109703A (ja) | 2012-12-03 | 2014-06-12 | Samsung Display Co Ltd | 表示装置および駆動方法 |
| TW202405777A (zh) * | 2017-12-25 | 2024-02-01 | 日商半導體能源研究所股份有限公司 | 顯示器及包括該顯示器的電子裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JP3353731B2 (ja) * | 1999-02-16 | 2002-12-03 | 日本電気株式会社 | 有機エレクトロルミネッセンス素子駆動装置 |
| US6618031B1 (en) * | 1999-02-26 | 2003-09-09 | Three-Five Systems, Inc. | Method and apparatus for independent control of brightness and color balance in display and illumination systems |
| WO2001006484A1 (fr) | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| EP1207512A4 (en) * | 2000-03-30 | 2005-10-12 | Seiko Epson Corp | DISPLAY |
| CN100380433C (zh) * | 2001-06-22 | 2008-04-09 | 统宝光电股份有限公司 | Oled电流驱动像素电路 |
-
2002
- 2002-05-17 JP JP2002142366A patent/JP4089289B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-28 KR KR1020030019550A patent/KR101005646B1/ko active IP Right Grant
- 2003-04-17 TW TW092108922A patent/TWI358706B/zh not_active IP Right Cessation
- 2003-05-15 US US10/438,037 patent/US7145532B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030214522A1 (en) | 2003-11-20 |
| US7145532B2 (en) | 2006-12-05 |
| KR101005646B1 (ko) | 2011-01-05 |
| TWI358706B (en) | 2012-02-21 |
| KR20030089419A (ko) | 2003-11-21 |
| TW200402682A (en) | 2004-02-16 |
| JP2003330416A (ja) | 2003-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4089289B2 (ja) | 画像表示装置 | |
| JP4206693B2 (ja) | 画像表示装置 | |
| US11138918B2 (en) | Emission control apparatuses and methods for a display panel | |
| KR100842511B1 (ko) | 화상 표시 장치 | |
| JP3854161B2 (ja) | 表示装置 | |
| JP3570394B2 (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 | |
| US7187375B2 (en) | Apparatus and method of generating gamma voltage | |
| US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
| JP4649332B2 (ja) | 電流出力型半導体回路、および表示装置 | |
| JP2005134435A (ja) | 画像表示装置 | |
| JPWO2002077958A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| US20050275607A1 (en) | Image display apparatus without occurence of nonuniform display | |
| US20070120868A1 (en) | Method and apparatus for displaying an image | |
| US20060232612A1 (en) | Display device using self-luminous element and driving method of same | |
| KR102519364B1 (ko) | 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| US20060290611A1 (en) | Display device using self-luminous element and driving method of same | |
| JP2004341516A (ja) | 共通アノード受動マトリクス有機発光ダイオード（ｏｌｅｄ）ディスプレイ、そのための駆動回路、その有機発光ダイオードをプリチャージするための方法、および配置 | |
| JP2009048202A (ja) | 画像表示装置 | |
| JP5319094B2 (ja) | 画像表示装置の駆動方法および画像表示装置 | |
| US20100085388A1 (en) | Active matrix display device | |
| JP2007263989A (ja) | 自発光素子を用いた表示装置、及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050506 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4089289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |