JP4086193B2 - オープンドレイン出力バッファ - Google Patents
オープンドレイン出力バッファ Download PDFInfo
- Publication number
- JP4086193B2 JP4086193B2 JP2004039767A JP2004039767A JP4086193B2 JP 4086193 B2 JP4086193 B2 JP 4086193B2 JP 2004039767 A JP2004039767 A JP 2004039767A JP 2004039767 A JP2004039767 A JP 2004039767A JP 4086193 B2 JP4086193 B2 JP 4086193B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- output
- low voltage
- driver
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
図5のタイプIのように、入力データDINの論理値が“0”と“1”とを反復する場合(すなわち、ロー電圧レベルとハイ電圧レベルとの間でトグルする場合)に出力データDOUTがハイ電圧レベルとロー電圧レベルとの間でトグルする。
図5のタイプIIのように入力データDINの論理値が連続的に“0”として入力された後に“1“に遷移されれば(すなわち、2回の連続的なロー電圧レベルデータからハイ電圧レベルデータに遷移する場合)、出力データDOUTが連続的な2つのハイ電圧レベルからロー電圧レベルに遷移される。
図5のタイプIIIのように入力データDINの論理値が連続的に“1”(すなわち、2つの連続的なハイ電圧レベルデータである場合)として入力される場合、出力データDOUTが2つの連続的なロー電圧レベルを有する。
410 ドライバー回路
415 ANDゲート
420 制御回路
430 ラッチ回路
431 第1ラッチ
433 第2ラッチ
440 第1判断制御回路
441 NANDゲート
443 ANDゲート
450 第2判断制御回路
451 NORゲート
453 ANDゲート
460 チャンネル
POUT 出力パッド
NOUT 出力ノード
VSS 接地電源
DIN 入力データ
DRV1,DRV2,DRV3 第1、第2及び第3ドライバー
DTRL1,CTRL2 第1及び第2制御信号
DOUT 出力データ
VTERM ターミネーション電源
RTERM ターミネーション抵抗
CLK クロック信号
D1,D2 第1及び第2出力信号
Vss 接地電源
Claims (15)
- オープンドレイン方式の出力バッファにおいて、
入力データに応答して出力ノードの電圧レベルをロー電圧レベルに選択的に制御する第1ドライバーと、
第1及び第2状態を有し、前記第1状態では前記出力ノードの電圧レベルをロー電圧レベルに制御し、前記第2状態では前記出力ノードの電圧レベルをロー電圧レベルに制御しない少なくとも1つの第2ドライバーと、
前記出力ノードの出力データの電圧レベルが2回連続的にロー電圧レベルを発生するか否かを判断し、出力データの電圧レベルが2回連続的にロー電圧レベルを発生する場合に、次のデータが入力される前に前記第2ドライバーが前記第2状態となるように制御する制御部と、
を備えることを特徴とするオープンドレイン方式の出力バッファ。 - 前記少なくとも1つの第2ドライバーは、第1及び第2サブドライバーを備え、
前記制御部は、
2つの連続的なロー電圧レベルを有する出力データが発生するか否を判断し、2つの連続的なロー電圧レベルを有する出力データが発生する場合に、前記第1サブドライバーが前記第2状態になるように制御する第1判断制御回路と、
3つの連続的なロー電圧レベルを有する出力データが発生するか否を判断し、3つの連続的なロー電圧レベルを有する出力データが発生すれば、前記第2サブドライバーが前記第2状態になるように制御する第2判断制御回路と、
を備えることを特徴とする請求項1に記載のオープンドレイン方式の出力バッファ。 - 前記第1判断制御回路は、
2つの以前の入力データに基づいて2つの連続的なロー電圧レベルを有する出力データが発生するか否を判断し、前記判断及び現在の入力データに基づいて前記第1サブドライバーを制御し、
前記第2判断制御回路は、
3つの以前の入力データに基づいて3つの連続的なロー電圧レベルを有する出力データが発生するか否を判断し、前記判断及び現在の入力データに基づいて前記第2サブドライバーを制御することを特徴とする請求項2に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
3つの以前の入力データを保存するラッチ回路をさらに備えることを特徴とする請求項2に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
現在の入力データ及び少なくとも2つの以前の入力データに基づいて前記判断及び制御動作を行うことを特徴とする請求項1に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
2つの以前の入力データを保存するラッチ回路をさらに備えることを特徴とする請求項5に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
少なくとも2つの連続的なロー電圧レベルの出力データが発生すると判断しない場合に、現在の入力データに基づいて前記第2ドライバーの状態を制御することを特徴とする請求項1に記載のオープンドレイン方式の出力バッファ。 - 第1状態及び第2状態を備える少なくとも1つの第3ドライバーをさらに備え、
前記第3ドライバーは、
前記第1状態にある場合に前記出力ノードの電圧レベルをロー電圧レベルに制御し、前記第2状態にある場合に前記出力ノードの電圧レベルをロー電圧レベルに制御せず、
前記制御部は、
ハイ電圧レベルを有する出力データがロー電圧レベルを有する出力データに転換される遷移が発生するか否かを判断し、前記遷移が発生する場合に、前記第3ドライバーが前記第1状態になるように制御することを特徴とする請求項2に記載のオープンドレイン方式の出力バッファ。 - 前記ハイ電圧レベルの出力データは、少なくとも2つの連続的なハイ電圧レベルの出力データであることを特徴とする請求項8に記載のオープンドレイン方式の出力バッファ。
- オープンドレイン方式の出力バッファにおいて、
入力データに応答して出力ノードの電圧レベルをロー電圧レベルに選択的に制御する第1ドライバーと、
第1及び第2状態を有し、前記第1状態では前記出力ノードの電圧レベルをロー電圧レベルに制御し、前記第2状態では前記出力ノードの電圧レベルをロー電圧レベルに制御しない少なくとも1つの第2ドライバーと、
ハイ電圧レベルを有する出力データがロー電圧レベルを有する出力データに転換される遷移が前記出力ノードで発生するか否かを判断し、前記遷移が発生する場合に、前記第2ドライバーが前記第1状態になるように制御する制御部とを備え、
前記少なくとも1つの第2ドライバーは、第1及び第2サブドライバーを含み、
前記制御部は、
2つの連続的なハイ電圧レベルの出力データがロー電圧レベルの出力データに転換される第1遷移が発生するか否かを判断し、前記第1遷移が発生する場合に、前記第1サブドライバーを前記第1状態になるように制御する第1判断回路と、
3つの連続的なハイ電圧レベルの出力データがロー電圧レベルの出力データに転換される第2遷移が発生するか否を判断し、前記第2遷移が発生する場合に、前記第2サブドライバーが前記第1状態になるように制御する第2判断回路とを含むことを特徴とするオープンドレイン方式の出力バッファ。 - 前記制御部は、
現在の入力データ及び少なくとも2つの以前の入力データに基づいて前記判断及び制御動作を行うことを特徴とする請求項10に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
2つの以前の入力データを保存するラッチ回路をさらに備えることを特徴とする請求項11に記載のオープンドレイン方式の出力バッファ。 - 前記制御部は、
前記遷移が発生しない場合に、前記第2ドライバーが前記第2状態になるように制御することを特徴とする請求項10に記載のオープンドレイン方式の出力バッファ。 - オープンドレイン方式の出力バッファにおいて、
出力ノードをロー電圧レベルに制御する第1及び第2ドライバーを備えるドライバー回路と、
少なくとも2回の連続的なロー電圧レベルの出力データが出力ノードで発生するか否を判断し、少なくとも2回の連続的なロー電圧レベルの出力データが出力ノードで発生する場合に、前記出力ノードをロー電圧レベルに制御しないように前記第1ドライバーを次のデータが入力される前にターンオフさせ、前記出力ノードをロー電圧レベルに制御するように前記第2ドライバーをターンオン状態に維持させる制御部と、
を備えることを特徴とするオープンドレイン方式の出力バッファ。 - オープンドレイン方式の出力バッファにおいて、
出力ノードをロー電圧レベルに制御する少なくとも2つのドライバーを備えるドライバー回路と、
少なくとも2回の連続的なロー電圧レベルの出力データが出力ノードで発生するか否を判断し、ロー電圧レベルの出力データがハイ電圧レベルの出力データに転換される遷移が発生する前に前記出力ノードの出力データのロー電圧レベルを所定の電圧レベルに高めるように制御する制御部と、
を備えることを特徴とするオープンドレイン方式の出力バッファ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0010053A KR100524947B1 (ko) | 2003-02-18 | 2003-02-18 | 오픈 드레인 출력 버퍼 |
US10/425,824 US6831478B2 (en) | 2003-02-18 | 2003-04-30 | Open drain type output buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004254312A JP2004254312A (ja) | 2004-09-09 |
JP4086193B2 true JP4086193B2 (ja) | 2008-05-14 |
Family
ID=33032414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004039767A Expired - Fee Related JP4086193B2 (ja) | 2003-02-18 | 2004-02-17 | オープンドレイン出力バッファ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7221182B2 (ja) |
JP (1) | JP4086193B2 (ja) |
CN (1) | CN100341246C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673897B1 (ko) * | 2005-03-02 | 2007-01-25 | 주식회사 하이닉스반도체 | 반도체 소자의 출력 드라이버 |
KR100915814B1 (ko) * | 2007-09-07 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 출력 드라이버 제어회로 |
CN104202024B (zh) * | 2014-08-29 | 2017-06-30 | 杭州士兰微电子股份有限公司 | 适合高压浮地的开漏电路 |
CN113037253A (zh) * | 2021-02-25 | 2021-06-25 | 中国电子科技集团公司第五十八研究所 | 一种开漏极输出电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170073A (en) * | 1991-10-24 | 1992-12-08 | Intel Corporation | Ultra-low noise port output driver circuit |
KR0175279B1 (ko) * | 1996-04-04 | 1999-04-01 | 김광호 | Cmos 출력버퍼회로 |
US6073245A (en) * | 1998-01-22 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | Skewing-suppressive output buffer circuit |
US6326821B1 (en) * | 1998-05-22 | 2001-12-04 | Agere Systems Guardian Corp. | Linearly-controlled resistive element apparatus |
US6281729B1 (en) * | 1999-06-07 | 2001-08-28 | Sun Microsystems, Inc. | Output driver with improved slew rate control |
US6710617B2 (en) | 2002-01-10 | 2004-03-23 | Agilent Technologies, Inc. | Variable slew rate control for open drain bus |
US7051127B2 (en) * | 2002-05-10 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for selectively providing data pre-emphasis based upon data content history |
-
2004
- 2004-02-17 JP JP2004039767A patent/JP4086193B2/ja not_active Expired - Fee Related
- 2004-02-18 CN CNB2004100054065A patent/CN100341246C/zh not_active Expired - Fee Related
- 2004-09-13 US US10/938,534 patent/US7221182B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050030060A1 (en) | 2005-02-10 |
JP2004254312A (ja) | 2004-09-09 |
CN100341246C (zh) | 2007-10-03 |
US7221182B2 (en) | 2007-05-22 |
CN1523761A (zh) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299831B2 (en) | Semiconductor device | |
US7053679B2 (en) | Output driver for controlling slew rate in a semiconductor device | |
US7982493B1 (en) | Semiconductor integrated circuit for controlling output driving force | |
CN105099438B (zh) | 半导体器件 | |
US7994835B2 (en) | Duty control circuit and semiconductor device having the same | |
KR102021336B1 (ko) | 반도체 장치 및 그 동작방법 | |
KR100640593B1 (ko) | 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로 | |
KR100942972B1 (ko) | 출력 드라이버 | |
US8004314B2 (en) | Semiconductor device | |
JP4086193B2 (ja) | オープンドレイン出力バッファ | |
US6590421B2 (en) | Semiconductor device and method of outputting data therein | |
JP4401268B2 (ja) | 出力バッファ回路及び半導体装置 | |
KR20090117120A (ko) | 데이터 출력 장치 | |
US11388032B1 (en) | Apparatuses and methods for pre-emphasis control | |
KR100363094B1 (ko) | 전력소모 및 면적을 최소화할 수 있는 출력드라이버 | |
KR100640582B1 (ko) | 데이터 패턴에 따라 채널 스큐를 감소시킬 수 있는 오픈드레인 출력 버퍼 | |
KR100524947B1 (ko) | 오픈 드레인 출력 버퍼 | |
KR20050003895A (ko) | 풀업 슬루율을 용이하게 조절할 수 있는 오픈 드레인출력버퍼 회로 | |
KR100564562B1 (ko) | 오픈 드레인 방식의 출력단을 구동하는 출력 드라이버 | |
US20240242747A1 (en) | Off-chip driving device and driving capability enhancement method thereof | |
KR101024333B1 (ko) | 데이터 출력버퍼 | |
KR100585174B1 (ko) | 데이터 레이트에 따라 전력 소비를 조절할 수 있는 출력드라이버 | |
KR100703887B1 (ko) | 적어도 두 가지 동작 타입을 가지는 데이터 출력 드라이버및 상기 출력 드라이버를 구비하는 반도체 장치 | |
KR100406579B1 (ko) | 램버스 디램의 출력 버퍼 회로 | |
KR100884608B1 (ko) | 반도체메모리소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080128 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |