JP4085478B2 - 記憶媒体及び電子機器システム - Google Patents
記憶媒体及び電子機器システム Download PDFInfo
- Publication number
- JP4085478B2 JP4085478B2 JP21263098A JP21263098A JP4085478B2 JP 4085478 B2 JP4085478 B2 JP 4085478B2 JP 21263098 A JP21263098 A JP 21263098A JP 21263098 A JP21263098 A JP 21263098A JP 4085478 B2 JP4085478 B2 JP 4085478B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logical
- physical address
- storage area
- conversion table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/60—Solid state media
- G11B2220/61—Solid state media wherein solid state memory is used for storing A/V content
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データが記憶される記憶媒体、及びこの記憶媒体とデータの送受信（データの書き込み／読み出し）を行う本体装置と上記記憶媒体とから成る電子機器システムに関するものである。
【０００２】
【従来の技術】
近年、例えばフラッシュメモリなどの固体記憶素子を搭載した、小型の記憶装置（記憶媒体）を形成し、例えばビデオカメラその他の各種の機器に装填することで画像、音声、データファイルなどを記憶できるようにするものが開発されている。
そのような記憶装置は、例えば従来より在った３．５インチフロッピーディスクよりも小型とすることで、対応するドライブも小型のものとなり、例えばビデオカメラや録音機器、携帯用コンピュータ装置などへの搭載にも適するものとなる。
【０００３】
【発明が解決しようとする課題】
ところで、上記のようなフラッシュメモリを利用した記憶装置に対するデータの書き込み／読み出しを行うファイルシステムにおいては、フラッシュメモリの特性として書き込み／消去の繰り返し回数に寿命があることを背景として、論理アドレスと物理アドレスという概念を導入し、この論理アドレスと物理アドレスとを利用して、記憶装置に対するデータの書き込み／読み出しを実行するように構成することが提案されている。
【０００４】
このような構成を採る場合、システムにおいてフラッシュメモリとしての記憶装置にアクセスしてデータの書き込み／読み出し等を行うためには、上記論理アドレスと物理アドレスとの対応を示すテーブル（以降、論理−物理アドレス変換テーブル）が必要となる。
【０００５】
これまでは、論理−物理アドレス変換テーブルは、この記憶装置を利用するセット本体側に用意するようにされていた。
ところが、この論理−物理アドレス変換テーブルは、フラッシュメモリの記憶容量にもよるが、大きいときには１６ＫＢ程度のデータサイズを要する。これに対して、本体セットにおける１チップのマイクロコンピュータ（以下、本明細書ではマイコンと略す）内のＲＡＭ容量は、高々数十ＫＢ程度である。このため、セット本体のマイコン内のＲＡＭに論理−物理アドレス変換テーブルを格納しようとすると、この論理−物理アドレス変換テーブルによってＲＡＭの記憶領域のかなり多くの領域が占有されるので、この状態でのマイコンの処理能力を考えると、実質的にマイコン内で論理−物理アドレス変換テーブルを扱うことは困難である。また、廉価なマイコンでは、ＲＡＭ容量が１０ＫＢ程度しかない場合もあり、論理−物理アドレス変換テーブルのサイズとＲＡＭ容量との兼ね合いによっては、論理−物理アドレス変換テーブルを格納することが不可能な場合もある。
【０００６】
このため、フラッシュメモリによる記憶装置に対応するセット本体側においては外付けのＲＡＭを設け、このＲＡＭに対して論理−物理アドレス変換テーブルを格納するように構成することになる。
しかし、外付けのＲＡＭを備えることで、それだけコストが高くなり、また、外付けのＲＡＭを駆動するための電力も要するため消費電力も増加することになるという問題を抱えることになる。特に消費電力に関しては、セット本体がバッテリにより駆動される携帯機器であるような場合には、バッテリの寿命に影響してくることになり、その問題が顕著となる。
【０００７】
また、外付けＲＡＭに保持された論理−物理アドレス変換テーブルの情報は、例えばこれまでセット本体に装填されていた記憶装置が外されるとクリアされ、論理−物理アドレス変換テーブルの情報の生成は、セット本体に対して記憶装置が装填される度に行われるのが通常である。
この論理−物理アドレス変換テーブルの生成に際しては、セット本体のマイコンが装填されている記憶装置内部の状態をチェックし、ファイル管理システムとしての論理−物理アドレス変換テーブルの情報を構築する。そして、これを外付けのＲＡＭに格納するようにされる。
このような準備処理に要する時間は、最速であれば数秒程度であるが、例えば廉価な処理能力の低いマイコンでは、その数倍の時間を要することになる。例えば、記憶装置に対するデータ書き込み／読み出しのためのアクセスは、この後に行われるので、ユーザにとっては、上記のような準備処理期間は待ち時間として受け取られる。ユーザにとっての使い勝手を考慮すれば、出来るだけこのような準備処理に要する時間は短縮されるべきである。
【０００８】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、当該記憶媒体とデータの送受信を行う本体装置に対して着脱可能とされると共に、記憶領域を所定の固定長により分割した分割記憶領域が形成されているものとしたうえで、上記分割記憶領域は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成され、少なくとも、上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、 上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されているようにして記憶媒体を構成することとした。
【０００９】
また、記憶領域を所定の固定長により分割した分割記憶領域が形成されている記憶媒体と、上記記憶媒体が着脱可能とされると共に、装着された上記記憶媒体とデータの送受信を行うことの出来る本体装置とから成り、上記記憶媒体は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成さた上記分割記憶領域を備えて構成され、上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されており、上記本体装置は、装着された記憶媒体に記憶されている上記テーブル情報及び上記アドレス情報を利用して、この装着された記憶媒体とのデータの送受信を実行するように構成することとした。
【００１０】
上記構成によれば、記憶装置に対するアクセスに必要なファイル管理システムとしての、物理アドレスと論理アドレスとの対応を示すテーブル情報は、セット本体側ではなく、記憶装置内部に設けられることになる。
【００１１】
【発明の実施の形態】
以降、本発明の実施の形態について説明する。なお、本実施の形態としての記憶装置は板状の外形形状を有する板状メモリとされる。
説明は次の順序で行う。
１．メモリの外形形状
２．メモリフォーマット
２−１．メモリファイルシステム処理階層
２−２．物理的データ構造
２−３．物理アドレス及び論理アドレスの概念
２−４．本実施の形態の論理−物理アドレス変換テーブル
３．システム構成
【００１２】
１．メモリの外形形状
まず図５により、本発明の実施の形態の形態としての記憶装置である、板状メモリ１の外形形状について説明する。
板状メモリ１は、例えば図５に示すような板状の筐体内部に例えば所定容量ののメモリ素子を備える。本実施の形態としては、このメモリ素子としてフラッシュメモリ（Flash Memory）が用いられるものである。
図３に平面図、正面図、側面図、底面図として示す筐体は例えばプラスチックモールドにより形成され、サイズの具体例としては、図に示す幅Ｗ１１、Ｗ１２、Ｗ１３のそれぞれが、Ｗ１１＝６０ｍｍ、Ｗ１２＝２０ｍｍ、Ｗ１３＝２．８ｍｍとなる。
【００１３】
筐体の正面下部から底面側にかけて例えば９個の電極を持つ端子部２が形成されており、この端子部２から、内部のメモリ素子に対する読出又は書込動作が行われる。
筐体の平面方向の左上部は切欠部３とされる。この切欠部３は、この板状メモリ１を、例えばセット本体側のドライブ（着脱機構）へ装填する際などに挿入方向を誤ることを防止するためのものとなる。
また筐体底面側には使用性の向上のため滑り止めを目的とした凹凸部４が形成されている。
さらに底面側には、記憶内容の誤消去を防止する目的のスライドスイッチ５が形成されている。
【００１４】
２．メモリフォーマット
２−１．メモリファイルシステム処理階層
続いて、板状メモリ１を記憶媒体とするシステムにおけるフォーマットについて説明していく。
図６は、板状メモリ１を記憶媒体とするシステムのファイルシステム処理階層を示すものである。
この図に示すように、ファイルシステム処理階層としては、アプリケーション処理層の下に、順次、ファイル管理処理層、論理アドレス層、物理アドレス層、フラッシュメモリアクセスがおかれる。この階層では、ファイル管理処理層がいわゆる（ＦＡＴ(File Allocation Table)となる。また、この図から分かるように、本実施の形態のファイルシステムでは論理アドレス及び物理アドレスという概念が導入されているのであるが、これについては後述する。
【００１５】
２−２．物理的データ構造
図７には、板状メモリ１内の記憶素子である、フラッシュメモリの物理的データ構造が示されている。
フラッシュメモリとしての記憶領域は、セグメントという固定長のデータ単位が大元となる。このセグメントは、１セグメントあたり４ＭＢ或いは８ＭＢとして規定されるサイズであり、１つのフラッシュメモリ内におけるセグメント数は、そのフラッシュメモリの容量に依存して異なってくる。
【００１６】
そして、この１セグメントを図７（ａ）に示すように、ブロックという固定長のデータ単位（８ＫＢ又は１６ＫＢ）により区切るようにされる。原則として、１セグメントは５１２ブロックに区切られることから、図７（ａ）に示すブロックｎについては、ｎ＝５１１とされることになる。但し、フラッシュメモリでは、ディフェクトエリア（書き込み不可な損傷エリア）としてのブロック数が所定数の範囲で許可されているため、データ書き込みが有効とされる実質的なブロック数を対象とすれば、上記ｎは５１１よりも少なくなる。
【００１７】
図７（ａ）に示すようにして形成されるブロック０〜ｎのうち、先頭の２つのブロック０，１はブートブロックといわれる。但し、実際には有効なブロックの先頭から２つのブロックがブートブロックとして規定されることになっており、必ずしもブートブロックがブロック０，１である保証はない。
そして、残りのブロックが、ユーザデータが格納されるユーザブロックとなる。
【００１８】
１ブロックは、図７（ｄ）に示すようにして、ページ０〜ｍにより分割される。１ページの容量は、図７（ｅ）に示すように、５１２バイトのデータエリアと１６バイトの冗長部よりなる、５２８（＝５１２＋１６）バイトの固定長とされる。なお、冗長部の構造については図７（ｆ）により後述する。
また、１ブロック内のページ数としては、１ブロックの容量が８ＫＢの場合には１６ページ、１６ＫＢの場合には３２ページとなる。
このような、図７（ｄ）（ｅ）に示されるブロック内のページ構造は、上記ブートブロックとユーザブロックとで共通である。
また、フラッシュメモリでは、データの読み出し／書き込みはページ単位で行われ、データの消去はブロック単位で行われるものとされる。そして、データの書き込みは、消去済みのページに対してしか行われないものとされている。従って、実際のデータの書き換えや書き込みは、ブロック単位を対象として行われることになる。
【００１９】
先頭のブートブロックは、図７（ｂ）に示すように、ページ０に対してヘッダーが格納され、ページ１には初期不良データの位置（アドレス）を示す情報が格納される。また、ページ２にはＣＩＳ／ＩＤＳといわれる情報が格納される。
２つめのブートブロックは図７（ｃ）に示すように、ブートブロックとしてのバックアップのための領域とされている。
【００２０】
図７（ｅ）に示された冗長部（１６バイト）は、図７（ｆ）に示す構造を有する。
この冗長部は、図のように先頭の第０バイト〜第２バイトの３バイトが、データエリアのデータ内容の更新に応じて書き換えが可能なオーバーライトエリアとされる。このオーバーライトエリアのうち、第０バイトにはブロックステータスが格納され、第１バイトにはデータステータスが格納される(Block Flag Data)。また、第２バイトの上位の所定ビットを利用して変換テーブルフラグ(Page Data Status1)が格納される。
【００２１】
原則として第３バイト〜第１５バイトは、その内容が現ページのデータ内容に応じて固定とされ、書き換えが不可とされる情報が格納される領域となる。
第３バイトには管理フラグ(Block Info)が格納され、第４，第５バイトから成る２バイトの領域には、後述する論理アドレス(Logic Address)が格納される。
第６〜第１０バイトの５バイトの領域は、フォーマットリザーブの領域とされ、続く第１１，第１２バイトの２バイトが、上記フォーマットリザーブに対して誤り訂正を施すための分散情報ＥＣＣを格納する領域とされる。
残る第１３〜第１５バイトには、図７（ｅ）に示すデータエリアのデータに対して誤り訂正を行うためのデータＥＣＣが格納される。
【００２２】
上記図７（ｆ）に示した冗長部の第３バイトに格納される管理フラグは、図８に示すようにして、ビット７〜ビット０ごとにその内容が定義されている。
ビット７，６、及びビット１，０はリザーブ（未定義）領域とされている。
ビット５は現ブロックに対してのアクセス許可の有効（‘１’；Free）／無効(‘０’；Read Protected)を示すフラグが格納される。ビット４には現ブロックについてのコピー禁止指定（‘１’；ＯＫ ／‘０’；ＮＧ）についてのフラグが格納される。
【００２３】
ビット３は変換テーブルフラグとされる。この変換テーブルフラグは、現ブロックが後述する論理−物理アドレス変換テーブルであるのか否かを示す識別子であり、このビット３の値が‘０’とされていれば、現ブロックは論理−物理アドレス変換テーブルであることが識別され、‘０’であれば無効となる。つまり、現ブロックは論理−物理アドレス変換テーブルではないことが識別される。
【００２４】
ビット２はシステムフラグが格納され、‘１’であれば現ブロックがユーザブロックであることが示され、‘０’であればブートブロックであることが示される。
【００２５】
ここで、セグメント及びブロックと、フラッシュメモリ容量との関係を図１３（左３列を参照）により説明しておく。
板状メモリ１のフラッシュメモリ容量としては、４ＭＢ，８ＭＢ，１６ＭＢ，３２ＭＢ，６４ＭＢ，１２８ＭＢの何れかであるものとして規定されている。
そして、最も容量の小さい４ＭＢの場合であると、１ブロックは８ＫＢと規定された上で、そのブロック数としては５１２個とされる。つまり、４ＭＢはちょうど１セグメントの容量を有するものとされる。そして、４ＭＢの容量であれば、同様に１ブロック＝８ＫＢの容量が規定された上で、２セグメント＝１０２４ブロックとなる。なお、前述したように、１ブロック＝８ＫＢであれば、１ブロック内のページ数は１６ページとなる。
但し１６ＭＢの容量では、１ブロックあたりの容量として８ＫＢと１６ＫＢの両者が存在することが許可されている。このため、２０４８ブロック＝４セグメント（１ブロック＝８ＫＢ）のものと、１０２４ブロック＝２セグメント（１ブロック＝１６ＫＢ）のものとの２種類が在ることになる。１ブロック＝１６ＫＢの場合には、１ブロック内のページ数は３２ページとなる。
【００２６】
また、３２ＭＢ，６４ＭＢ，１２８ＭＢの容量では、１ブロックあたりの容量は１６ＫＢのみであるとして規定される。従って、３２ＭＢでは２０４８ブロック＝４セグメントとなり、６４ＭＢでは４０９６ブロック＝８セグメントとなり、１２８ＭＢでは８１９２ブロック＝１６セグメントとなる。
【００２７】
２−３．物理アドレス及び論理アドレスの概念
次に、上述したようなフラッシュメモリの物理的データ構造を踏まえたうえで、図９に示すデータ書き換え動作に従って、本実施の形態のファイルシステムにおける物理アドレスと論理アドレスの概念について説明する。
【００２８】
図９（ａ）には、或るセグメント内から４つのブロックを抜き出して、これを模式的に示している。
各ブロックに対しては物理アドレスが付される。この物理アドレスはメモリにおけるブロックの物理的な配列順に従って決まるもので、或るブロックとこれに対応付けされた物理アドレスとの関係は不変となる。ここでは、図９（ａ）に示す４ブロックに対して、上から順に物理アドレスの値として、１０５，１０６，１０７，１０８が付されている。なお、実際の物理アドレスは２バイトにより表現される。
【００２９】
ここで、図９（ａ）に示すように、物理アドレス１０５，１０６で示されるブロックがデータの記憶されている使用ブロックで、物理アドレス１０７，１０８で示されるブロックがデータが消去（即ち、未記録領域）された未使用ブロックとなっている状態であるとする。
【００３０】
そして、論理アドレスであるが、この論理アドレスは、ブロックに対して書き込まれたデータに付随するようにして割り振られるアドレスとされる。そして、この論理アドレスが、ＦＡＴファイルシステムが利用するアドレスとされている。
図９（ａ）では、４つの各ブロックに対して、上から順に論理アドレスの値として、１０２，１０３，１０４，１０５が付されている状態が示されている。なお、論理アドレスも実際には２バイトにより表現されるものである。
【００３１】
ここで、上記図９（ａ）に示す状態から、例えば物理アドレス１０５に格納されているデータの更新として、内容の書き換え又は一部消去を行うとする。
このような場合、フラッシュメモリのファイルシステムでは、同じブロックに対して更新したデータを再度書き込むことはせずに、未使用のブロックに対してその更新したデータを書き込むようにされる。
つまり、例えば図９（ｂ）に示すようにして、物理アドレス１０５のデータは消去したうえで、更新されたデータはこれまで未使用ブロックであった物理アドレス１０７で示されるブロックに書き込むようにされる（処理▲１▼）。
【００３２】
そして、処理▲２▼として示すように、データ更新前（図９（ａ））の状態では物理アドレス１０５に対応していた論理アドレス１０２が、更新されたデータが書き込まれたブロックの物理アドレス１０７に対応するように、論理アドレスについての変更を行うものである。これに伴って、データ更新前は物理アドレス１０７に対応していた論理アドレス１０４については、物理アドレス１０５に対応するように変更されている。
【００３３】
つまり、物理アドレスはブロックに対して固有に付されるアドレスであり、論理アドレスは、一旦ブロックに対して書き込まれたデータに付随するようにしてついて回る、ブロック単位の書き込みデータに固有となるアドレスであるとみることができる。
【００３４】
このようなブロックのスワップ処理が行われることで、或る同一の記憶領域（ブロック）に対して繰り返し集中的にアクセスされることが無くなり、書き換え回数が決まっているフラッシュメモリの寿命を延ばすことが可能となる。
そして、この際に論理アドレスを上記処理▲２▼のようにして扱うことで、ブロックのスワップ処理によって更新前と更新後のデータとで書き込まれるブロックの移動があるようにされても、ＦＡＴからは同一のアドレスが見えることになり、以降のアクセスを適正に実行することができるものである。
なお、後述する論理−物理アドレス変換テーブル上での更新のための管理を簡略にすることなどを目的として、ブロックのスワップ処理は、１セグメント内で完結するものとして規定されている。逆に言えば、ブロックのスワップ処理はセグメント間で跨るようにしては行われない。
【００３５】
２−４．本実施の形態の論理−物理アドレス変換テーブル
上記図９による説明から分かるように、ブロックのスワップ処理が行われることで、物理アドレスと論理アドレスの対応は変化する。従って、フラッシュメモリに対するデータの書き込み及び読み出しのためのアクセスを実現するには、物理アドレスと論理アドレスとの対応が示される論理−物理アドレス変換テーブルが必要となる。つまり、論理−物理アドレス変換テーブルをＦＡＴが参照することで、ＦＡＴが指定した論理アドレスに対応する物理アドレスが特定され、この特定された物理アドレスにより示されるブロックにアクセスすることが可能になるものである。逆に言えば、論理−物理アドレス変換テーブルが無ければ、ＦＡＴによるフラッシュメモリへのアクセスが不可能となる。
【００３６】
従来では、例えばセット本体に対して板状メモリ１が装着されたときに、セット本体側のマイコンが板状メモリ１の記憶内容をチェックすることで、セット本体側で論理−物理アドレス変換テーブルの構築を行い、更にこの構築された論理−物理アドレス変換テーブルをセット本体側のＲＡＭに格納するようにしていた。つまり、板状メモリ１内には、論理−物理アドレス変換テーブルの情報は格納されてはいなかった。
これに対して本実施の形態では、以降説明するようにして板状メモリ１に対して、論理−物理アドレス変換テーブルを格納するように構成するものである。
【００３７】
図１０は、本実施の形態の板状メモリ１に対して格納される論理−物理アドレス変換テーブルの構築形態を概念的に示すものである。
つまり、本実施の形態では、例えば論理アドレスの昇順に従って、これに対応する２バイトの物理アドレスを格納するようにしたテーブル情報を論理−物理アドレス変換テーブルとして構築するようにされる。
なお、前述したように、物理アドレス、及び論理アドレスは共に２バイトで表現される。これは、１２８ＭＢの最大容量のフラッシュメモリの場合には８１９２個のブロックが存在するため、最大で、この８１９２個のブロック数をカバーできるだけのビット数が必要とされることに基づく。
このため、上記図１０において例示している物理アドレスと論理アドレスとについても、実際に即して２バイトで表現している。但し、ここでは、この２バイトを１６進数により表記している。つまり、「０ｘ」によりその後続く値が１６進法表記であることが示される。なお、この「０ｘ」により１６進数であることを表す表記は、以降の説明において１６進数を表記する場合にも同様に用いることとする。
【００３８】
図１１に、上記図１０に示した概念に基づく、本実施の形態としての論理−物理アドレス変換テーブルの構造例を示す。
本実施の形態の論理−物理アドレス変換テーブルは、フラッシュメモリの或るブロック（但し、最後のセグメント内であることが規定される）に対して、図１１に示すようにして格納される。
先ず図１１（ａ）に示すように、ブロックを分割するページのうち、ページ０，１からなる２ページの領域がセグメント０用の論理−物理アドレス変換テーブルとして割り当てられる。例えば、図１３にて説明したように、フラッシュメモリが４ＭＢの容量であれば１セグメントしか有さないために、このページ０，１のみの領域が論理−物理アドレス変換テーブルの領域となる。
また、例えばフラッシュメモリが８ＭＢの容量であれば２セグメントを有するため、セグメント０用の論理−物理アドレス変換テーブルとして割り当てられるページ０，１に加え、これに続くページ２，３の２ページがセグメント１用の論理−物理アドレス変換テーブルとして割り当てられることになる。
【００３９】
以降、フラッシュメモリの容量の増加に応じて、続く２ページごとにセグメントごとの論理−物理アドレス変換テーブルの割り当て領域が設定されていくことになる。そして、最大の１２８ＭＢの容量を有する場合であれば１６セグメントが存在するため、最大では、セグメント１５用までのページが論理−物理アドレス変換テーブルの領域として割り当てられることになる。従って、最大の１２８ＭＢの容量のフラッシュメモリでは、３０ページが使用されることになり、図１１（ａ）に示すページＮとしては、最大でＮ＝２９となる。
これまでの説明から分かるように、論理−物理アドレス変換テーブルは、セグメントごとに管理されるものである。
【００４０】
図１１（ｂ）は、１セグメントあたりの論理−物理アドレス変換テーブルの構造を示すものとして、２ページ分のデータエリアを抜き出して示している。つまり、１ページのデータエリアは５１２バイト（図７（ｅ）参照）であることから、図１１（ｂ）には、１０２４（＝５１２×２）バイトが展開されている状態が示されている。
【００４１】
図１１（ｂ）に示すように、この２ページ分のデータエリアである１０２４バイトについて２バイトごとに区切り、この２バイトごとの領域を、先頭から順次、論理アドレス０用、論理アドレス１用・・・・、のようにして割付を行い、最後は先頭から９９１バイト目と９９２バイト目の２バイトの領域を論理アドレス４９５用の領域として割り付けるように規定を行う。これら２バイトごとの領域に対して、各論理アドレスが対応する物理アドレスを書き込むようにする。従って、本実施の形態の論理−物理アドレス変換テーブルでは、実際のデータ更新によるブロックのスワップ処理などにより物理アドレスと論理アドレスの対応が変更された場合には、論理アドレスを基準として、物理アドレスの格納状態が更新されるようにしてテーブル情報の書き換えが行われることになる。
【００４２】
また、残る９９３バイト目から最後の１０２４バイト目までの計３２バイトの領域は、余剰ブロックの物理アドレスが格納される領域として割り当てられる。つまり、１６個の余剰ブロックの物理アドレスを管理することが出来る。ここでいう余剰ブロックとは、例えばブロック単位でデータの更新を行う際に書き換え対象となるデータを一時待避させる領域として設定されたいわゆるワークブロックなどを言うものである。
【００４３】
ところで、１セグメントは５１２ブロックに分割されているものであると先に説明したのにも関わらず、図１１に示したテーブル構造では、管理可能なブロック数が論理アドレス０用〜論理アドレス４９５用の４９６ブロックでしかないのは、実際上、上記した余剰アドレスが設定されることと、前述したように、フラッシュメモリでは、或ブロック数のディフェクト（使用不可領域）が許可されており、現実には、相当数のディフェクトブロックが存在することに依る。
従って、実際には、書き込み／消去が有効なブロックを管理するのに、４９６ブロックを管理できるように構成しておけば充分とされるものである。
【００４４】
そして、このようにして論理−物理アドレス変換テーブルが格納されるブロックについては、これを形成する各ページの冗長部における管理フラグ（図８参照）のデータ内容として、この管理フラグのビット３に対して‘０’がセットされることになる。これにより、当該ブロックが論理−物理アドレス変換テーブルが格納されているブロックであることが示されることになる。
【００４５】
論理−物理アドレス変換テーブルが格納されるブロックも、論理−物理アドレス変換テーブルの内容の書き換えがあった場合には、例外なく、先に図９にて説明したスワップ処理が行われる。従って、論理−物理アドレス変換テーブルが記録されているブロックは不定であり、或る特定のブロックに論理−物理アドレス変換テーブルを格納するように規定することは出来ない。
そこで、ＦＡＴは、フラッシュメモリにアクセスして上記した管理フラグのビット３が‘０’とされているブロックを検索することで、論理−物理アドレス変換テーブルが格納されているブロックを識別するようにされる。但し、論理−物理アドレス変換テーブルが格納されているブロックの検索がＦＡＴによって容易に行われるようにすることを考慮して、論理−物理アドレス変換テーブルが格納されているブロックは、そのフラッシュメモリ内における最後のナンバが付されたセグメントに在るように、本実施の形態では規定するものとされる。これにより、ＦＡＴは最後のナンバが付されたセグメントのブロックのサーチだけで、論理−物理アドレス変換テーブルを検索することができる。つまり、論理−物理アドレス変換テーブルを検索するのに、フラッシュメモリの全てのセグメントを検索する必要は無いようにされる。
上記図１１に示した論理−物理アドレス変換テーブルは、例えば板状メモリ１の製造時において格納するようにされる。
【００４６】
ここで、再度図１３を参照して、フラッシュメモリ容量と論理−物理アドレス変換テーブルのサイズとの関係を説明しておく。
上記図１１にて説明したように、１セグメントを管理するための論理−物理アドレス変換テーブルのサイズは２ページ分の１０２４バイト、つまり１ＫＢとなる。従って、図１３の最も右の列に記されているように、フラッシュメモリが４ＭＢ（１セグメント）の容量では論理−物理アドレス変換テーブルは１ＫＢのサイズとなる。また、フラッシュメモリの容量が８ＭＢ（２セグメント）では論理−物理アドレス変換テーブルは２ＫＢ（４ページ）となる。
また、フラッシュメモリの容量が１６ＭＢの場合、２０４８ブロック＝４セグメントのものでは論理−物理アドレス変換テーブルは４ＫＢ（８ページ）、１０２４ブロック＝２セグメントのものでは論理−物理アドレス変換テーブルは２ＫＢ（４ページ）となる。
そして、フラッシュメモリの容量が３２ＭＢ（４セグメント）では論理−物理アドレス変換テーブルは４ＫＢ（８ページ）、フラッシュメモリの容量が６４ＭＢ（８セグメント）では論理−物理アドレス変換テーブルは８ＫＢ（１６ページ）となり、フラッシュメモリの容量が最大の１２８ＭＢ（１６セグメント）では論理−物理アドレス変換テーブルは１６ＫＢ（３２ページ）となる。
【００４７】
ところで、例えば従前におけるフラッシュメモリのファイルシステムの構成では、論理−物理アドレス変換テーブル上において、未使用とされる論理アドレスに対応する物理アドレスの領域には、実質的なアドレス値は不確定として格納しないようにされている。
一例を挙げると、図１２（ｂ）に示す論理−物理アドレス変換テーブルにおいて、例えば論理アドレス０ｘ００００，０ｘ０００１，０ｘ０００２，０ｘ０００３は既に使用されているものとすると、これらに対応する物理アドレスの格納領域には、例えばそれぞれ、０ｘ０００２，０ｘ０００６，０ｘ０００７，０ｘ０００８という実際に論理アドレス（０ｘ００００〜０ｘ０００３）に対応してデータが書き込まれた物理アドレスの値が格納されていることになる。
これに対して、論理アドレス０ｘ０００４は未使用であるとするならば、この論理アドレス０ｘ０００４が対応する物理アドレスの格納領域には、０ｘＦＦＦＦという無効値（即ち、未使用であることが識別される値）が設定される。
【００４８】
ここで、上記図１２（ｂ）に示す論理−物理アドレス変換テーブルを利用して、論理アドレス０ｘ０００４に対応するデータを新規に記録しようとした場合には、例えばＦＡＴにより、論理−物理アドレス変換テーブルとは異なる階層で、物理的に未使用とされているブロックの検索を行い、この検索されたブロックに対してデータの書き込みを実行するようにされる。そして、論理−物理アドレス変換テーブルに対しては、そのデータ書き込みが新規に行われたブロックを示す物理アドレスを論理アドレス０ｘ０００４に対応する格納領域に対して書き込むようにして、その内容を更新することになる。
【００４９】
このような論理−物理アドレス変換テーブルの管理形態であると、次のような不都合が生じることが想定される。
ここで、セット本体側において扱うべきデータが、動画像データや楽曲等の音声データなど、いわゆるリアルタイム性を有する時系列データであるとする。
そして、セット本体では、入力されてきた時系列データについてリアルタイムに信号処理を行って、このデータを記録データとして板状メモリ１に記録するような構成が採られているものとする。
。
上記図１２（ｂ）により説明したような論理−物理アドレス変換テーブルの管理形態を採っているとすると、データ記録時には、先に述べたような未使用ブロックのサーチが必然となるが、上記したような時系列データを記録していく場合には、入力された記録データがオーバーフローしない程度の平均速度で書き込む必要があるため、この際の未使用ブロックのサーチは非常に重い処理となってしまう。つまり、現状では、リアルタイム性を有するデータを板状メモリ１に記録することは非常に困難であり、実用上は、リアルタイム性が要求されない文書ファイルや静止画ファイルなどの記録にとどまっている。
【００５０】
そこで、本実施の形態の論理−物理アドレス変換テーブルとしては、未使用の論理アドレスに対応する格納領域に対して、未使用のエリアとして管理されているブロックの物理アドレスを予め割り当てておくようにする。この具体例を図１２（ａ）に示す。
図１２（ａ）に示す論理−物理アドレス変換テーブルにおいては、論理アドレス０ｘ００００，０ｘ０００１，０ｘ０００２，０ｘ０００３は使用されているものとされ、これに対応する物理アドレスの格納領域に対して、例えば０ｘ０００２，０ｘ０００６，０ｘ０００７，０ｘ０００８という、実際にデータが記録されている物理アドレスの値が格納されている点では図１２（ａ）と同様である。また、論理アドレス０ｘ０００４は未使用であるとしている点も図１２（ａ）と同様である。
【００５１】
但し、本実施の形態では、この未使用の論理アドレス０ｘ０００４が対応する物理アドレスの格納領域に対しては、０ｘＦＦＦＦという無効値を設定するのではなく、未使用のエリアのブロックを指定する物理アドレスとして、例えば０ｘ０００９を格納する。ここでは、未使用のエリアに関して、論理アドレス０ｘ０００４に対応する格納領域しか示していないが、他の未使用とされる論理アドレスに対応する格納領域の各々に対しても、同様にして、それぞれ異なる未使用のブロックの物理アドレスが格納されるものである。
【００５２】
このようにして論理−物理アドレス変換テーブルを構築した場合、論理−物理アドレス変換テーブルに対して既に空きエリアを示す物理アドレスが、論理アドレスと対応付けされて示されているものと見ることが出来る。
これにより、ＦＡＴでは、論理−物理アドレス変換テーブルを参照することで事前に未使用のブロックの物理アドレスと論理アドレスとの対応を採ることが出来、データ記録時においては、図１２（ｂ）に示した形態の場合のように、未使用のブロックをサーチする処理を実行する必要が無くなる。つまり、ＦＡＴ上で空きエリアとして管理される論理アドレスに対応する物理アドレスを論理−物理アドレス変換テーブルを参照することにより得て、この物理アドレスにより示されるブロックに対してアクセスしてデータ書き込みを実行すればよいことになる。このため、セット本体のマイコンの処理負担は大幅に軽減され、例えば先に述べた時系列データの記録も容易に実現可能となるものである。なお、これまでのように文書ファイルや静止画データなど、リアルタイムな処理が要求されないデータ書き込みに際しても、図１２（ａ）に示した本実施の形態のファイルシステムとすれば、当然のこととして、これまでよりもデータ書き込みに要する時間は短縮されるものである。
【００５３】
３．システム構成
図１は、これまで説明した本実施の形態の板状メモリ１に対応してデータの授受を行うことの出来るセット本体（本体装置）の構成を示している。この図に示すセット本体１００と板状メモリ１とにより、本実施の形態としての電子機器システムが構成される。この場合、セット本体１００は、板状メモリ１に対して少なくともオーディオデータの書き込み／読み出しを行うことが可能な機器とされている。
【００５４】
セット本体１００の構成としては、当該セット本体１００が着脱可能に装填される着脱機構１２０が備えられ、この着脱機構１２０に装填された板状メモリ１と、マイコン１０９とのデータの授受は、ホストインターフェイスＩＣ１０１を介することで行われる。
【００５５】
また、このセット本体１００には、例えば、マイクロフォン１０３が備えられて、このマイクロフォン１０３により収音された音声は、マイクアンプ１０４を介して音声信号としてＤＳＰ(Digital Signal Processor)１０２に対して供給される。ＤＳＰ１０２では、この入力された音声信号をデジタルオーディオデータに変換して、エンコード処理当をはじめとする所要の信号処理を施し、記録データとしてマイコン１０９に供給する。
マイコン１０９は、この記録データをホストインターフェイスＩＣ１０１を介して板状メモリ１に記録するための処理を実行することが可能とされる。
【００５６】
また、マイコン１０９は、板状メモリ１に記録されているオーディオデータをホストインターフェイスＩＣ１０１を介して読み出し、この読み出したデータをＤＳＰ１０２に供給する。
ＤＳＰ１０２では、供給されたデータについて復調処理をはじめとする所要の信号処理を施して、最終的にはアナログ音声信号としてスピーカアンプ１０５に出力する。スピーカアンプ１０５では、入力された音声信号を増幅してスピーカ１０６に出力する。これにより、再生音声が出力される。
【００５７】
また、マイコン１０９は、表示ドライバ１０７を制御することで、表示部１０８に対して、所要の画像を表示させることが可能とされる。ここで、例えば板状メモリ１に対して動画若しくは静止画の画像データが記録されているとすれば、この画像データを読み出して、表示部１０８に表示させるようにすることも可能とされる。
【００５８】
操作部１１２には、セット本体に対する各種操作をユーザが行うための各種キーが設けられている。マイコン１０９は、この操作部１１２に対して行われた操作に応じたコマンドを受信し、コマンドに応じた所要の制御処理を実行する。
なお、この図に示すセット本体１００の構成はあくまでも一例であり、これに限定されるものではない。つまり、本実施の形態の板状メモリ１に対応してデータの送受信が可能な構成を採る限りは、どのようなタイプの電子機器とされていても構わないものである。
【００５９】
上記図１に示す構成のセット本体１００により、上述したような板状メモリ１に対する記録再生（データ書き込み／読み出し）を実現するのには、ファイルシステム上でＦＡＴが参照する論理−物理アドレス変換テーブルが必要となるのは前述したとおりである。
そこで図２に、上記図１に示す構成に基づくセット本体１００のマイコン１０９と板状メモリ１に格納されている論理−物理アドレス変換テーブル間とのインターフェイスを概念的に示す。
例えば、本実施の形態の板状メモリ１が装填されたときには、マイコン１０９は、ホストインターフェイスＩＣ１０１を介して、板状メモリ１に格納されている論理−物理アドレス変換テーブルＴＢのうちから必要なデータ部分を読み込んで、内部のＲＡＭ１１１に格納すればよいことになる。
【００６０】
また、上記図１に示した本実施の形態のシステムとの比較として、従来としてのシステムの構成を図３に示す。従来のシステムでは、板状メモリ１Ａに対して論理−物理アドレス変換テーブルが格納されていないものとしており、図３に示す構成は、これに対応した構成が採られている。なお、図３において図１と同一部分には同一符号を付して説明を省略する。
図３に示すシステム構成では、セット本体１００Ａにおいて、外付けのＲＡＭ１１３が備えられている点が図１と異なる。このＲＡＭ１１３はマイコン１０９と接続されている。
【００６１】
また、先に示した図２（本実施の形態のインターフェイス）に対する比較として、上記図３に示した従来としてのシステム構成に基づく、セット本体１００Ａのマイコン１０９と板状メモリ１とのインターフェイスを図４に示す。
【００６２】
ＲＡＭ１１３は論理−物理アドレス変換テーブルを格納するためのものとされる。つまり、板状メモリ１Ａ（これには論理−物理アドレス変換テーブルは格納されていない）が装着されると、マイコン１０９はホストインターフェイスＩＣ１０１を介して、板状メモリ１Ａにアクセスし、そのデータ内容をチェックして論理−物理アドレス変換テーブルを構築するための処理を実行する。そして、このようにして得られた論理−物理アドレス変換テーブルＴＢをＲＡＭ１１３に格納するものである。
【００６３】
例えば、マイコン１０９内のＲＡＭ１１１は多くても数十ＫＢ程度の容量しか有していないために、このＲＡＭ１１１に対して、最大で１６ＫＢのサイズを有する論理−物理アドレス変換テーブルを保持しておくのは、他の処理との兼ね合いを考えると非常に無理なことであり、ＲＡＭ１１１の容量によっては論理−物理アドレス変換テーブルのサイズを下回る場合さえある。つまり、セット本体側で論理−物理アドレス変換テーブルを作成してこれを保持する構成を採る場合、ＲＡＭ１１１に論理−物理アドレス変換テーブルを格納するのは現実的ではない。このために、従来では、外付けのＲＡＭ１１３が必要となるわけである。
【００６４】
これに対して、本実施の形態では板状メモリ１に論理−物理アドレス変換テーブルが格納されている構成を採っており、図２にて説明したように、単に板状メモリ１から論理−物理アドレス変換テーブルの必要な領域のみを読み出して、内部のＲＡＭ１１１に保持させればよい。例えばマイコン１０９が必要とする論理−物理アドレス変換テーブルが或る１セグメントの内容であるとすれば、１セグメント分の論理−物理アドレス変換テーブルのサイズは１０２４バイト（図１１参照）であり、ＲＡＭ１１１の容量を圧迫する程度のものではなく、何ら問題にはならないものである。
このため、図１にも示したように、本実施の形態では、外付けのＲＡＭ１１３は省略される。従って、それだけセット本体１００のコストを抑制することが可能になると共に、外付けのＲＡＭ１１３を駆動するための消費電力分を節減することが可能になる。
【００６５】
また、本実施の形態では、セット本体１００のマイコンの処理として、論理−物理アドレス変換テーブルを構築する処理も必要ない。このため、マイコンによる論理−物理アドレス変換テーブル構築処理のための待ち時間はなくなり、例えば板状メモリ１を装着したときに行われるファイルシステムの立ち上げ処理は、従来よりもはるかに短時間で済むことになる。
【００６６】
更に、本実施の形態では、図１２にて説明したように、未使用のブロックの物理アドレスを未使用の論理アドレスと対応させた論理−物理アドレス変換テーブルとしていることで、ＦＡＴによる未使用のブロックへのアクセスは、従来よりも軽い処理で迅速に実行されることになる。特に、図１に示したように、オーディオデータ等のリアルタイムな処理が要求されるデータを記録する構成をセット本体１００が採るような場合には有効となるものである。
【００６７】
なお、本実施の形態としては、これまで説明した構成に限定されるものではなく、必要に応じて変更が可能とされる。例えば、本発明の記憶装置としては、図３に示した外形形状に限定されるものではなく、他の外形形状とされても構わない。また、これまで説明したファイルシステムのフォーマットも、例えば実際に応じてその細部の規定などは変更されて構わない。更には、フラッシュメモリ容量のバリエーションも図１３に示したものに限定されるものではない。
【００６８】
【発明の効果】
以上説明したように本発明は論理−物理アドレス変換テーブルを記憶装置内に記憶させるように構成している。
これにより、本体装置側では論理−物理アドレス変換テーブルを構築するための処理を実行する必要が無くなり、例えばファイルシステム立ち上げに要する時間を短縮させることが出来る。これは、ユーザにとっては、例えば記憶装置を本体に差し替えたときなどにおいて、記憶装置に対するデータ書き込み／読み出しが可能となるまでの待ち時間の短縮として捉えられるので、それだけユーザにとっては電子機器システムの使い勝手が向上されることになる。
【００６９】
また、このような構成の場合、本体装置では、例えば記憶装置に格納されている論理−物理アドレス変換テーブルから必要なデータ部分を読み出せばよいようにされるのであるが、この読み出した論理−物理アドレス変換テーブルの一部データは、例えばマイコン内部のＲＡＭで保持しても特に負担とはならないほどに小さいサイズとなる。
従って、本体装置においては、論理−物理アドレス変換テーブルの全データを内部で保持するための領域を確保するための外付けのＲＡＭ等を設ける必要が無くなるため、それだけ本体装置のコストを低減させることが可能になる。また、外付けのＲＡＭを駆動するための消費電力分が節減されることで、それだけ低消費電力化を図ることも可能となる。
また本発明では、記憶装置に格納されている論理−物理アドレス変換テーブルに対して識別情報を付すことで、上記のようにして記憶装置に記憶されている論理−物理アドレス変換テーブルを読み出すのにあたり、記憶データ内における論理−物理アドレス変換テーブルの特定を可能としているものである。
【００７０】
更に、本発明では、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報を記憶装置に記憶させておくことで、別階層で未使用ブロックのサーチを行うことなく、このアドレス情報を参照することで未使用ブロックの所在を直ちに特定することが出来る。つまり、データ書き込み時において、未使用ブロックをサーチする処理は不要となり、それだけ軽い処理負担で迅速に未使用ブロックに対するデータ書き込みを実行していくことが出来ることになる。これは、記録データが、例えば音声データや動画像データなどとされてリアルタイムな処理が要求される時系列データである場合に特に有効となるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態としての板状メモリ及びセット本体から成るシステム構成を示すブロック図である。
【図２】本実施の形態における板状メモリとセット本体のマイコンとのインターフェイスを概念的に示す説明図である。
【図３】本実施の形態に対する比較としての、板状メモリ及びセット本体から成るシステム構成を示すブロック図である。
【図４】本実施の形態に対する比較としての、板状メモリとセット本体のマイコンとのインターフェイスを概念的に示す説明図である。
【図５】本実施の形態の板状メモリの外形形状を示す平面図、正面図、側面図、底面図である。
【図６】本実施の形態のファイルシステムにおける処理階層を示す説明図である。
【図７】フラッシュメモリの物理的データ構造を示すデータ構造図である。
【図８】管理フラグの内容を示す説明図である。
【図９】フラッシュメモリにおけるデータ更新処理と、物理アドレス及び論理アドレスの概念を説明するための説明図である。
【図１０】論理−物理アドレス変換テーブルの管理形態の概念を示す説明図である。
【図１１】本実施の形態の論理−物理アドレス変換テーブルの構造を示すデータ構造図である。
【図１２】論理−物理アドレス変換テーブルにおける未使用ブロックの管理形態を説明するための説明図である。
【図１３】フラッシュメモリ容量と、ブロック数、１ブロックの容量、１ページの容量、論理−物理アドレス変換テーブルのサイズとの関係を示す説明図である。
【符号の説明】
１ 板状メモリ、２ 端子部、４ 凹凸部、５ スライドスイッチ、１００ セット本体、１０３ マイクロフォン、１０４ マイクアンプ、１０５ スピーカアンプ、１０６ スピーカ、１０７ 表示ドライバ、１０８ 表示部、１０９マイコン（マイクロコンピュータ）、１１２ 操作部、１２０ 着脱機構、ＴＢ 論理−物理アドレス変換テーブル
【発明の属する技術分野】
本発明は、データが記憶される記憶媒体、及びこの記憶媒体とデータの送受信（データの書き込み／読み出し）を行う本体装置と上記記憶媒体とから成る電子機器システムに関するものである。
【０００２】
【従来の技術】
近年、例えばフラッシュメモリなどの固体記憶素子を搭載した、小型の記憶装置（記憶媒体）を形成し、例えばビデオカメラその他の各種の機器に装填することで画像、音声、データファイルなどを記憶できるようにするものが開発されている。
そのような記憶装置は、例えば従来より在った３．５インチフロッピーディスクよりも小型とすることで、対応するドライブも小型のものとなり、例えばビデオカメラや録音機器、携帯用コンピュータ装置などへの搭載にも適するものとなる。
【０００３】
【発明が解決しようとする課題】
ところで、上記のようなフラッシュメモリを利用した記憶装置に対するデータの書き込み／読み出しを行うファイルシステムにおいては、フラッシュメモリの特性として書き込み／消去の繰り返し回数に寿命があることを背景として、論理アドレスと物理アドレスという概念を導入し、この論理アドレスと物理アドレスとを利用して、記憶装置に対するデータの書き込み／読み出しを実行するように構成することが提案されている。
【０００４】
このような構成を採る場合、システムにおいてフラッシュメモリとしての記憶装置にアクセスしてデータの書き込み／読み出し等を行うためには、上記論理アドレスと物理アドレスとの対応を示すテーブル（以降、論理−物理アドレス変換テーブル）が必要となる。
【０００５】
これまでは、論理−物理アドレス変換テーブルは、この記憶装置を利用するセット本体側に用意するようにされていた。
ところが、この論理−物理アドレス変換テーブルは、フラッシュメモリの記憶容量にもよるが、大きいときには１６ＫＢ程度のデータサイズを要する。これに対して、本体セットにおける１チップのマイクロコンピュータ（以下、本明細書ではマイコンと略す）内のＲＡＭ容量は、高々数十ＫＢ程度である。このため、セット本体のマイコン内のＲＡＭに論理−物理アドレス変換テーブルを格納しようとすると、この論理−物理アドレス変換テーブルによってＲＡＭの記憶領域のかなり多くの領域が占有されるので、この状態でのマイコンの処理能力を考えると、実質的にマイコン内で論理−物理アドレス変換テーブルを扱うことは困難である。また、廉価なマイコンでは、ＲＡＭ容量が１０ＫＢ程度しかない場合もあり、論理−物理アドレス変換テーブルのサイズとＲＡＭ容量との兼ね合いによっては、論理−物理アドレス変換テーブルを格納することが不可能な場合もある。
【０００６】
このため、フラッシュメモリによる記憶装置に対応するセット本体側においては外付けのＲＡＭを設け、このＲＡＭに対して論理−物理アドレス変換テーブルを格納するように構成することになる。
しかし、外付けのＲＡＭを備えることで、それだけコストが高くなり、また、外付けのＲＡＭを駆動するための電力も要するため消費電力も増加することになるという問題を抱えることになる。特に消費電力に関しては、セット本体がバッテリにより駆動される携帯機器であるような場合には、バッテリの寿命に影響してくることになり、その問題が顕著となる。
【０００７】
また、外付けＲＡＭに保持された論理−物理アドレス変換テーブルの情報は、例えばこれまでセット本体に装填されていた記憶装置が外されるとクリアされ、論理−物理アドレス変換テーブルの情報の生成は、セット本体に対して記憶装置が装填される度に行われるのが通常である。
この論理−物理アドレス変換テーブルの生成に際しては、セット本体のマイコンが装填されている記憶装置内部の状態をチェックし、ファイル管理システムとしての論理−物理アドレス変換テーブルの情報を構築する。そして、これを外付けのＲＡＭに格納するようにされる。
このような準備処理に要する時間は、最速であれば数秒程度であるが、例えば廉価な処理能力の低いマイコンでは、その数倍の時間を要することになる。例えば、記憶装置に対するデータ書き込み／読み出しのためのアクセスは、この後に行われるので、ユーザにとっては、上記のような準備処理期間は待ち時間として受け取られる。ユーザにとっての使い勝手を考慮すれば、出来るだけこのような準備処理に要する時間は短縮されるべきである。
【０００８】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、当該記憶媒体とデータの送受信を行う本体装置に対して着脱可能とされると共に、記憶領域を所定の固定長により分割した分割記憶領域が形成されているものとしたうえで、上記分割記憶領域は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成され、少なくとも、上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、 上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されているようにして記憶媒体を構成することとした。
【０００９】
また、記憶領域を所定の固定長により分割した分割記憶領域が形成されている記憶媒体と、上記記憶媒体が着脱可能とされると共に、装着された上記記憶媒体とデータの送受信を行うことの出来る本体装置とから成り、上記記憶媒体は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成さた上記分割記憶領域を備えて構成され、上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されており、上記本体装置は、装着された記憶媒体に記憶されている上記テーブル情報及び上記アドレス情報を利用して、この装着された記憶媒体とのデータの送受信を実行するように構成することとした。
【００１０】
上記構成によれば、記憶装置に対するアクセスに必要なファイル管理システムとしての、物理アドレスと論理アドレスとの対応を示すテーブル情報は、セット本体側ではなく、記憶装置内部に設けられることになる。
【００１１】
【発明の実施の形態】
以降、本発明の実施の形態について説明する。なお、本実施の形態としての記憶装置は板状の外形形状を有する板状メモリとされる。
説明は次の順序で行う。
１．メモリの外形形状
２．メモリフォーマット
２−１．メモリファイルシステム処理階層
２−２．物理的データ構造
２−３．物理アドレス及び論理アドレスの概念
２−４．本実施の形態の論理−物理アドレス変換テーブル
３．システム構成
【００１２】
１．メモリの外形形状
まず図５により、本発明の実施の形態の形態としての記憶装置である、板状メモリ１の外形形状について説明する。
板状メモリ１は、例えば図５に示すような板状の筐体内部に例えば所定容量ののメモリ素子を備える。本実施の形態としては、このメモリ素子としてフラッシュメモリ（Flash Memory）が用いられるものである。
図３に平面図、正面図、側面図、底面図として示す筐体は例えばプラスチックモールドにより形成され、サイズの具体例としては、図に示す幅Ｗ１１、Ｗ１２、Ｗ１３のそれぞれが、Ｗ１１＝６０ｍｍ、Ｗ１２＝２０ｍｍ、Ｗ１３＝２．８ｍｍとなる。
【００１３】
筐体の正面下部から底面側にかけて例えば９個の電極を持つ端子部２が形成されており、この端子部２から、内部のメモリ素子に対する読出又は書込動作が行われる。
筐体の平面方向の左上部は切欠部３とされる。この切欠部３は、この板状メモリ１を、例えばセット本体側のドライブ（着脱機構）へ装填する際などに挿入方向を誤ることを防止するためのものとなる。
また筐体底面側には使用性の向上のため滑り止めを目的とした凹凸部４が形成されている。
さらに底面側には、記憶内容の誤消去を防止する目的のスライドスイッチ５が形成されている。
【００１４】
２．メモリフォーマット
２−１．メモリファイルシステム処理階層
続いて、板状メモリ１を記憶媒体とするシステムにおけるフォーマットについて説明していく。
図６は、板状メモリ１を記憶媒体とするシステムのファイルシステム処理階層を示すものである。
この図に示すように、ファイルシステム処理階層としては、アプリケーション処理層の下に、順次、ファイル管理処理層、論理アドレス層、物理アドレス層、フラッシュメモリアクセスがおかれる。この階層では、ファイル管理処理層がいわゆる（ＦＡＴ(File Allocation Table)となる。また、この図から分かるように、本実施の形態のファイルシステムでは論理アドレス及び物理アドレスという概念が導入されているのであるが、これについては後述する。
【００１５】
２−２．物理的データ構造
図７には、板状メモリ１内の記憶素子である、フラッシュメモリの物理的データ構造が示されている。
フラッシュメモリとしての記憶領域は、セグメントという固定長のデータ単位が大元となる。このセグメントは、１セグメントあたり４ＭＢ或いは８ＭＢとして規定されるサイズであり、１つのフラッシュメモリ内におけるセグメント数は、そのフラッシュメモリの容量に依存して異なってくる。
【００１６】
そして、この１セグメントを図７（ａ）に示すように、ブロックという固定長のデータ単位（８ＫＢ又は１６ＫＢ）により区切るようにされる。原則として、１セグメントは５１２ブロックに区切られることから、図７（ａ）に示すブロックｎについては、ｎ＝５１１とされることになる。但し、フラッシュメモリでは、ディフェクトエリア（書き込み不可な損傷エリア）としてのブロック数が所定数の範囲で許可されているため、データ書き込みが有効とされる実質的なブロック数を対象とすれば、上記ｎは５１１よりも少なくなる。
【００１７】
図７（ａ）に示すようにして形成されるブロック０〜ｎのうち、先頭の２つのブロック０，１はブートブロックといわれる。但し、実際には有効なブロックの先頭から２つのブロックがブートブロックとして規定されることになっており、必ずしもブートブロックがブロック０，１である保証はない。
そして、残りのブロックが、ユーザデータが格納されるユーザブロックとなる。
【００１８】
１ブロックは、図７（ｄ）に示すようにして、ページ０〜ｍにより分割される。１ページの容量は、図７（ｅ）に示すように、５１２バイトのデータエリアと１６バイトの冗長部よりなる、５２８（＝５１２＋１６）バイトの固定長とされる。なお、冗長部の構造については図７（ｆ）により後述する。
また、１ブロック内のページ数としては、１ブロックの容量が８ＫＢの場合には１６ページ、１６ＫＢの場合には３２ページとなる。
このような、図７（ｄ）（ｅ）に示されるブロック内のページ構造は、上記ブートブロックとユーザブロックとで共通である。
また、フラッシュメモリでは、データの読み出し／書き込みはページ単位で行われ、データの消去はブロック単位で行われるものとされる。そして、データの書き込みは、消去済みのページに対してしか行われないものとされている。従って、実際のデータの書き換えや書き込みは、ブロック単位を対象として行われることになる。
【００１９】
先頭のブートブロックは、図７（ｂ）に示すように、ページ０に対してヘッダーが格納され、ページ１には初期不良データの位置（アドレス）を示す情報が格納される。また、ページ２にはＣＩＳ／ＩＤＳといわれる情報が格納される。
２つめのブートブロックは図７（ｃ）に示すように、ブートブロックとしてのバックアップのための領域とされている。
【００２０】
図７（ｅ）に示された冗長部（１６バイト）は、図７（ｆ）に示す構造を有する。
この冗長部は、図のように先頭の第０バイト〜第２バイトの３バイトが、データエリアのデータ内容の更新に応じて書き換えが可能なオーバーライトエリアとされる。このオーバーライトエリアのうち、第０バイトにはブロックステータスが格納され、第１バイトにはデータステータスが格納される(Block Flag Data)。また、第２バイトの上位の所定ビットを利用して変換テーブルフラグ(Page Data Status1)が格納される。
【００２１】
原則として第３バイト〜第１５バイトは、その内容が現ページのデータ内容に応じて固定とされ、書き換えが不可とされる情報が格納される領域となる。
第３バイトには管理フラグ(Block Info)が格納され、第４，第５バイトから成る２バイトの領域には、後述する論理アドレス(Logic Address)が格納される。
第６〜第１０バイトの５バイトの領域は、フォーマットリザーブの領域とされ、続く第１１，第１２バイトの２バイトが、上記フォーマットリザーブに対して誤り訂正を施すための分散情報ＥＣＣを格納する領域とされる。
残る第１３〜第１５バイトには、図７（ｅ）に示すデータエリアのデータに対して誤り訂正を行うためのデータＥＣＣが格納される。
【００２２】
上記図７（ｆ）に示した冗長部の第３バイトに格納される管理フラグは、図８に示すようにして、ビット７〜ビット０ごとにその内容が定義されている。
ビット７，６、及びビット１，０はリザーブ（未定義）領域とされている。
ビット５は現ブロックに対してのアクセス許可の有効（‘１’；Free）／無効(‘０’；Read Protected)を示すフラグが格納される。ビット４には現ブロックについてのコピー禁止指定（‘１’；ＯＫ ／‘０’；ＮＧ）についてのフラグが格納される。
【００２３】
ビット３は変換テーブルフラグとされる。この変換テーブルフラグは、現ブロックが後述する論理−物理アドレス変換テーブルであるのか否かを示す識別子であり、このビット３の値が‘０’とされていれば、現ブロックは論理−物理アドレス変換テーブルであることが識別され、‘０’であれば無効となる。つまり、現ブロックは論理−物理アドレス変換テーブルではないことが識別される。
【００２４】
ビット２はシステムフラグが格納され、‘１’であれば現ブロックがユーザブロックであることが示され、‘０’であればブートブロックであることが示される。
【００２５】
ここで、セグメント及びブロックと、フラッシュメモリ容量との関係を図１３（左３列を参照）により説明しておく。
板状メモリ１のフラッシュメモリ容量としては、４ＭＢ，８ＭＢ，１６ＭＢ，３２ＭＢ，６４ＭＢ，１２８ＭＢの何れかであるものとして規定されている。
そして、最も容量の小さい４ＭＢの場合であると、１ブロックは８ＫＢと規定された上で、そのブロック数としては５１２個とされる。つまり、４ＭＢはちょうど１セグメントの容量を有するものとされる。そして、４ＭＢの容量であれば、同様に１ブロック＝８ＫＢの容量が規定された上で、２セグメント＝１０２４ブロックとなる。なお、前述したように、１ブロック＝８ＫＢであれば、１ブロック内のページ数は１６ページとなる。
但し１６ＭＢの容量では、１ブロックあたりの容量として８ＫＢと１６ＫＢの両者が存在することが許可されている。このため、２０４８ブロック＝４セグメント（１ブロック＝８ＫＢ）のものと、１０２４ブロック＝２セグメント（１ブロック＝１６ＫＢ）のものとの２種類が在ることになる。１ブロック＝１６ＫＢの場合には、１ブロック内のページ数は３２ページとなる。
【００２６】
また、３２ＭＢ，６４ＭＢ，１２８ＭＢの容量では、１ブロックあたりの容量は１６ＫＢのみであるとして規定される。従って、３２ＭＢでは２０４８ブロック＝４セグメントとなり、６４ＭＢでは４０９６ブロック＝８セグメントとなり、１２８ＭＢでは８１９２ブロック＝１６セグメントとなる。
【００２７】
２−３．物理アドレス及び論理アドレスの概念
次に、上述したようなフラッシュメモリの物理的データ構造を踏まえたうえで、図９に示すデータ書き換え動作に従って、本実施の形態のファイルシステムにおける物理アドレスと論理アドレスの概念について説明する。
【００２８】
図９（ａ）には、或るセグメント内から４つのブロックを抜き出して、これを模式的に示している。
各ブロックに対しては物理アドレスが付される。この物理アドレスはメモリにおけるブロックの物理的な配列順に従って決まるもので、或るブロックとこれに対応付けされた物理アドレスとの関係は不変となる。ここでは、図９（ａ）に示す４ブロックに対して、上から順に物理アドレスの値として、１０５，１０６，１０７，１０８が付されている。なお、実際の物理アドレスは２バイトにより表現される。
【００２９】
ここで、図９（ａ）に示すように、物理アドレス１０５，１０６で示されるブロックがデータの記憶されている使用ブロックで、物理アドレス１０７，１０８で示されるブロックがデータが消去（即ち、未記録領域）された未使用ブロックとなっている状態であるとする。
【００３０】
そして、論理アドレスであるが、この論理アドレスは、ブロックに対して書き込まれたデータに付随するようにして割り振られるアドレスとされる。そして、この論理アドレスが、ＦＡＴファイルシステムが利用するアドレスとされている。
図９（ａ）では、４つの各ブロックに対して、上から順に論理アドレスの値として、１０２，１０３，１０４，１０５が付されている状態が示されている。なお、論理アドレスも実際には２バイトにより表現されるものである。
【００３１】
ここで、上記図９（ａ）に示す状態から、例えば物理アドレス１０５に格納されているデータの更新として、内容の書き換え又は一部消去を行うとする。
このような場合、フラッシュメモリのファイルシステムでは、同じブロックに対して更新したデータを再度書き込むことはせずに、未使用のブロックに対してその更新したデータを書き込むようにされる。
つまり、例えば図９（ｂ）に示すようにして、物理アドレス１０５のデータは消去したうえで、更新されたデータはこれまで未使用ブロックであった物理アドレス１０７で示されるブロックに書き込むようにされる（処理▲１▼）。
【００３２】
そして、処理▲２▼として示すように、データ更新前（図９（ａ））の状態では物理アドレス１０５に対応していた論理アドレス１０２が、更新されたデータが書き込まれたブロックの物理アドレス１０７に対応するように、論理アドレスについての変更を行うものである。これに伴って、データ更新前は物理アドレス１０７に対応していた論理アドレス１０４については、物理アドレス１０５に対応するように変更されている。
【００３３】
つまり、物理アドレスはブロックに対して固有に付されるアドレスであり、論理アドレスは、一旦ブロックに対して書き込まれたデータに付随するようにしてついて回る、ブロック単位の書き込みデータに固有となるアドレスであるとみることができる。
【００３４】
このようなブロックのスワップ処理が行われることで、或る同一の記憶領域（ブロック）に対して繰り返し集中的にアクセスされることが無くなり、書き換え回数が決まっているフラッシュメモリの寿命を延ばすことが可能となる。
そして、この際に論理アドレスを上記処理▲２▼のようにして扱うことで、ブロックのスワップ処理によって更新前と更新後のデータとで書き込まれるブロックの移動があるようにされても、ＦＡＴからは同一のアドレスが見えることになり、以降のアクセスを適正に実行することができるものである。
なお、後述する論理−物理アドレス変換テーブル上での更新のための管理を簡略にすることなどを目的として、ブロックのスワップ処理は、１セグメント内で完結するものとして規定されている。逆に言えば、ブロックのスワップ処理はセグメント間で跨るようにしては行われない。
【００３５】
２−４．本実施の形態の論理−物理アドレス変換テーブル
上記図９による説明から分かるように、ブロックのスワップ処理が行われることで、物理アドレスと論理アドレスの対応は変化する。従って、フラッシュメモリに対するデータの書き込み及び読み出しのためのアクセスを実現するには、物理アドレスと論理アドレスとの対応が示される論理−物理アドレス変換テーブルが必要となる。つまり、論理−物理アドレス変換テーブルをＦＡＴが参照することで、ＦＡＴが指定した論理アドレスに対応する物理アドレスが特定され、この特定された物理アドレスにより示されるブロックにアクセスすることが可能になるものである。逆に言えば、論理−物理アドレス変換テーブルが無ければ、ＦＡＴによるフラッシュメモリへのアクセスが不可能となる。
【００３６】
従来では、例えばセット本体に対して板状メモリ１が装着されたときに、セット本体側のマイコンが板状メモリ１の記憶内容をチェックすることで、セット本体側で論理−物理アドレス変換テーブルの構築を行い、更にこの構築された論理−物理アドレス変換テーブルをセット本体側のＲＡＭに格納するようにしていた。つまり、板状メモリ１内には、論理−物理アドレス変換テーブルの情報は格納されてはいなかった。
これに対して本実施の形態では、以降説明するようにして板状メモリ１に対して、論理−物理アドレス変換テーブルを格納するように構成するものである。
【００３７】
図１０は、本実施の形態の板状メモリ１に対して格納される論理−物理アドレス変換テーブルの構築形態を概念的に示すものである。
つまり、本実施の形態では、例えば論理アドレスの昇順に従って、これに対応する２バイトの物理アドレスを格納するようにしたテーブル情報を論理−物理アドレス変換テーブルとして構築するようにされる。
なお、前述したように、物理アドレス、及び論理アドレスは共に２バイトで表現される。これは、１２８ＭＢの最大容量のフラッシュメモリの場合には８１９２個のブロックが存在するため、最大で、この８１９２個のブロック数をカバーできるだけのビット数が必要とされることに基づく。
このため、上記図１０において例示している物理アドレスと論理アドレスとについても、実際に即して２バイトで表現している。但し、ここでは、この２バイトを１６進数により表記している。つまり、「０ｘ」によりその後続く値が１６進法表記であることが示される。なお、この「０ｘ」により１６進数であることを表す表記は、以降の説明において１６進数を表記する場合にも同様に用いることとする。
【００３８】
図１１に、上記図１０に示した概念に基づく、本実施の形態としての論理−物理アドレス変換テーブルの構造例を示す。
本実施の形態の論理−物理アドレス変換テーブルは、フラッシュメモリの或るブロック（但し、最後のセグメント内であることが規定される）に対して、図１１に示すようにして格納される。
先ず図１１（ａ）に示すように、ブロックを分割するページのうち、ページ０，１からなる２ページの領域がセグメント０用の論理−物理アドレス変換テーブルとして割り当てられる。例えば、図１３にて説明したように、フラッシュメモリが４ＭＢの容量であれば１セグメントしか有さないために、このページ０，１のみの領域が論理−物理アドレス変換テーブルの領域となる。
また、例えばフラッシュメモリが８ＭＢの容量であれば２セグメントを有するため、セグメント０用の論理−物理アドレス変換テーブルとして割り当てられるページ０，１に加え、これに続くページ２，３の２ページがセグメント１用の論理−物理アドレス変換テーブルとして割り当てられることになる。
【００３９】
以降、フラッシュメモリの容量の増加に応じて、続く２ページごとにセグメントごとの論理−物理アドレス変換テーブルの割り当て領域が設定されていくことになる。そして、最大の１２８ＭＢの容量を有する場合であれば１６セグメントが存在するため、最大では、セグメント１５用までのページが論理−物理アドレス変換テーブルの領域として割り当てられることになる。従って、最大の１２８ＭＢの容量のフラッシュメモリでは、３０ページが使用されることになり、図１１（ａ）に示すページＮとしては、最大でＮ＝２９となる。
これまでの説明から分かるように、論理−物理アドレス変換テーブルは、セグメントごとに管理されるものである。
【００４０】
図１１（ｂ）は、１セグメントあたりの論理−物理アドレス変換テーブルの構造を示すものとして、２ページ分のデータエリアを抜き出して示している。つまり、１ページのデータエリアは５１２バイト（図７（ｅ）参照）であることから、図１１（ｂ）には、１０２４（＝５１２×２）バイトが展開されている状態が示されている。
【００４１】
図１１（ｂ）に示すように、この２ページ分のデータエリアである１０２４バイトについて２バイトごとに区切り、この２バイトごとの領域を、先頭から順次、論理アドレス０用、論理アドレス１用・・・・、のようにして割付を行い、最後は先頭から９９１バイト目と９９２バイト目の２バイトの領域を論理アドレス４９５用の領域として割り付けるように規定を行う。これら２バイトごとの領域に対して、各論理アドレスが対応する物理アドレスを書き込むようにする。従って、本実施の形態の論理−物理アドレス変換テーブルでは、実際のデータ更新によるブロックのスワップ処理などにより物理アドレスと論理アドレスの対応が変更された場合には、論理アドレスを基準として、物理アドレスの格納状態が更新されるようにしてテーブル情報の書き換えが行われることになる。
【００４２】
また、残る９９３バイト目から最後の１０２４バイト目までの計３２バイトの領域は、余剰ブロックの物理アドレスが格納される領域として割り当てられる。つまり、１６個の余剰ブロックの物理アドレスを管理することが出来る。ここでいう余剰ブロックとは、例えばブロック単位でデータの更新を行う際に書き換え対象となるデータを一時待避させる領域として設定されたいわゆるワークブロックなどを言うものである。
【００４３】
ところで、１セグメントは５１２ブロックに分割されているものであると先に説明したのにも関わらず、図１１に示したテーブル構造では、管理可能なブロック数が論理アドレス０用〜論理アドレス４９５用の４９６ブロックでしかないのは、実際上、上記した余剰アドレスが設定されることと、前述したように、フラッシュメモリでは、或ブロック数のディフェクト（使用不可領域）が許可されており、現実には、相当数のディフェクトブロックが存在することに依る。
従って、実際には、書き込み／消去が有効なブロックを管理するのに、４９６ブロックを管理できるように構成しておけば充分とされるものである。
【００４４】
そして、このようにして論理−物理アドレス変換テーブルが格納されるブロックについては、これを形成する各ページの冗長部における管理フラグ（図８参照）のデータ内容として、この管理フラグのビット３に対して‘０’がセットされることになる。これにより、当該ブロックが論理−物理アドレス変換テーブルが格納されているブロックであることが示されることになる。
【００４５】
論理−物理アドレス変換テーブルが格納されるブロックも、論理−物理アドレス変換テーブルの内容の書き換えがあった場合には、例外なく、先に図９にて説明したスワップ処理が行われる。従って、論理−物理アドレス変換テーブルが記録されているブロックは不定であり、或る特定のブロックに論理−物理アドレス変換テーブルを格納するように規定することは出来ない。
そこで、ＦＡＴは、フラッシュメモリにアクセスして上記した管理フラグのビット３が‘０’とされているブロックを検索することで、論理−物理アドレス変換テーブルが格納されているブロックを識別するようにされる。但し、論理−物理アドレス変換テーブルが格納されているブロックの検索がＦＡＴによって容易に行われるようにすることを考慮して、論理−物理アドレス変換テーブルが格納されているブロックは、そのフラッシュメモリ内における最後のナンバが付されたセグメントに在るように、本実施の形態では規定するものとされる。これにより、ＦＡＴは最後のナンバが付されたセグメントのブロックのサーチだけで、論理−物理アドレス変換テーブルを検索することができる。つまり、論理−物理アドレス変換テーブルを検索するのに、フラッシュメモリの全てのセグメントを検索する必要は無いようにされる。
上記図１１に示した論理−物理アドレス変換テーブルは、例えば板状メモリ１の製造時において格納するようにされる。
【００４６】
ここで、再度図１３を参照して、フラッシュメモリ容量と論理−物理アドレス変換テーブルのサイズとの関係を説明しておく。
上記図１１にて説明したように、１セグメントを管理するための論理−物理アドレス変換テーブルのサイズは２ページ分の１０２４バイト、つまり１ＫＢとなる。従って、図１３の最も右の列に記されているように、フラッシュメモリが４ＭＢ（１セグメント）の容量では論理−物理アドレス変換テーブルは１ＫＢのサイズとなる。また、フラッシュメモリの容量が８ＭＢ（２セグメント）では論理−物理アドレス変換テーブルは２ＫＢ（４ページ）となる。
また、フラッシュメモリの容量が１６ＭＢの場合、２０４８ブロック＝４セグメントのものでは論理−物理アドレス変換テーブルは４ＫＢ（８ページ）、１０２４ブロック＝２セグメントのものでは論理−物理アドレス変換テーブルは２ＫＢ（４ページ）となる。
そして、フラッシュメモリの容量が３２ＭＢ（４セグメント）では論理−物理アドレス変換テーブルは４ＫＢ（８ページ）、フラッシュメモリの容量が６４ＭＢ（８セグメント）では論理−物理アドレス変換テーブルは８ＫＢ（１６ページ）となり、フラッシュメモリの容量が最大の１２８ＭＢ（１６セグメント）では論理−物理アドレス変換テーブルは１６ＫＢ（３２ページ）となる。
【００４７】
ところで、例えば従前におけるフラッシュメモリのファイルシステムの構成では、論理−物理アドレス変換テーブル上において、未使用とされる論理アドレスに対応する物理アドレスの領域には、実質的なアドレス値は不確定として格納しないようにされている。
一例を挙げると、図１２（ｂ）に示す論理−物理アドレス変換テーブルにおいて、例えば論理アドレス０ｘ００００，０ｘ０００１，０ｘ０００２，０ｘ０００３は既に使用されているものとすると、これらに対応する物理アドレスの格納領域には、例えばそれぞれ、０ｘ０００２，０ｘ０００６，０ｘ０００７，０ｘ０００８という実際に論理アドレス（０ｘ００００〜０ｘ０００３）に対応してデータが書き込まれた物理アドレスの値が格納されていることになる。
これに対して、論理アドレス０ｘ０００４は未使用であるとするならば、この論理アドレス０ｘ０００４が対応する物理アドレスの格納領域には、０ｘＦＦＦＦという無効値（即ち、未使用であることが識別される値）が設定される。
【００４８】
ここで、上記図１２（ｂ）に示す論理−物理アドレス変換テーブルを利用して、論理アドレス０ｘ０００４に対応するデータを新規に記録しようとした場合には、例えばＦＡＴにより、論理−物理アドレス変換テーブルとは異なる階層で、物理的に未使用とされているブロックの検索を行い、この検索されたブロックに対してデータの書き込みを実行するようにされる。そして、論理−物理アドレス変換テーブルに対しては、そのデータ書き込みが新規に行われたブロックを示す物理アドレスを論理アドレス０ｘ０００４に対応する格納領域に対して書き込むようにして、その内容を更新することになる。
【００４９】
このような論理−物理アドレス変換テーブルの管理形態であると、次のような不都合が生じることが想定される。
ここで、セット本体側において扱うべきデータが、動画像データや楽曲等の音声データなど、いわゆるリアルタイム性を有する時系列データであるとする。
そして、セット本体では、入力されてきた時系列データについてリアルタイムに信号処理を行って、このデータを記録データとして板状メモリ１に記録するような構成が採られているものとする。
。
上記図１２（ｂ）により説明したような論理−物理アドレス変換テーブルの管理形態を採っているとすると、データ記録時には、先に述べたような未使用ブロックのサーチが必然となるが、上記したような時系列データを記録していく場合には、入力された記録データがオーバーフローしない程度の平均速度で書き込む必要があるため、この際の未使用ブロックのサーチは非常に重い処理となってしまう。つまり、現状では、リアルタイム性を有するデータを板状メモリ１に記録することは非常に困難であり、実用上は、リアルタイム性が要求されない文書ファイルや静止画ファイルなどの記録にとどまっている。
【００５０】
そこで、本実施の形態の論理−物理アドレス変換テーブルとしては、未使用の論理アドレスに対応する格納領域に対して、未使用のエリアとして管理されているブロックの物理アドレスを予め割り当てておくようにする。この具体例を図１２（ａ）に示す。
図１２（ａ）に示す論理−物理アドレス変換テーブルにおいては、論理アドレス０ｘ００００，０ｘ０００１，０ｘ０００２，０ｘ０００３は使用されているものとされ、これに対応する物理アドレスの格納領域に対して、例えば０ｘ０００２，０ｘ０００６，０ｘ０００７，０ｘ０００８という、実際にデータが記録されている物理アドレスの値が格納されている点では図１２（ａ）と同様である。また、論理アドレス０ｘ０００４は未使用であるとしている点も図１２（ａ）と同様である。
【００５１】
但し、本実施の形態では、この未使用の論理アドレス０ｘ０００４が対応する物理アドレスの格納領域に対しては、０ｘＦＦＦＦという無効値を設定するのではなく、未使用のエリアのブロックを指定する物理アドレスとして、例えば０ｘ０００９を格納する。ここでは、未使用のエリアに関して、論理アドレス０ｘ０００４に対応する格納領域しか示していないが、他の未使用とされる論理アドレスに対応する格納領域の各々に対しても、同様にして、それぞれ異なる未使用のブロックの物理アドレスが格納されるものである。
【００５２】
このようにして論理−物理アドレス変換テーブルを構築した場合、論理−物理アドレス変換テーブルに対して既に空きエリアを示す物理アドレスが、論理アドレスと対応付けされて示されているものと見ることが出来る。
これにより、ＦＡＴでは、論理−物理アドレス変換テーブルを参照することで事前に未使用のブロックの物理アドレスと論理アドレスとの対応を採ることが出来、データ記録時においては、図１２（ｂ）に示した形態の場合のように、未使用のブロックをサーチする処理を実行する必要が無くなる。つまり、ＦＡＴ上で空きエリアとして管理される論理アドレスに対応する物理アドレスを論理−物理アドレス変換テーブルを参照することにより得て、この物理アドレスにより示されるブロックに対してアクセスしてデータ書き込みを実行すればよいことになる。このため、セット本体のマイコンの処理負担は大幅に軽減され、例えば先に述べた時系列データの記録も容易に実現可能となるものである。なお、これまでのように文書ファイルや静止画データなど、リアルタイムな処理が要求されないデータ書き込みに際しても、図１２（ａ）に示した本実施の形態のファイルシステムとすれば、当然のこととして、これまでよりもデータ書き込みに要する時間は短縮されるものである。
【００５３】
３．システム構成
図１は、これまで説明した本実施の形態の板状メモリ１に対応してデータの授受を行うことの出来るセット本体（本体装置）の構成を示している。この図に示すセット本体１００と板状メモリ１とにより、本実施の形態としての電子機器システムが構成される。この場合、セット本体１００は、板状メモリ１に対して少なくともオーディオデータの書き込み／読み出しを行うことが可能な機器とされている。
【００５４】
セット本体１００の構成としては、当該セット本体１００が着脱可能に装填される着脱機構１２０が備えられ、この着脱機構１２０に装填された板状メモリ１と、マイコン１０９とのデータの授受は、ホストインターフェイスＩＣ１０１を介することで行われる。
【００５５】
また、このセット本体１００には、例えば、マイクロフォン１０３が備えられて、このマイクロフォン１０３により収音された音声は、マイクアンプ１０４を介して音声信号としてＤＳＰ(Digital Signal Processor)１０２に対して供給される。ＤＳＰ１０２では、この入力された音声信号をデジタルオーディオデータに変換して、エンコード処理当をはじめとする所要の信号処理を施し、記録データとしてマイコン１０９に供給する。
マイコン１０９は、この記録データをホストインターフェイスＩＣ１０１を介して板状メモリ１に記録するための処理を実行することが可能とされる。
【００５６】
また、マイコン１０９は、板状メモリ１に記録されているオーディオデータをホストインターフェイスＩＣ１０１を介して読み出し、この読み出したデータをＤＳＰ１０２に供給する。
ＤＳＰ１０２では、供給されたデータについて復調処理をはじめとする所要の信号処理を施して、最終的にはアナログ音声信号としてスピーカアンプ１０５に出力する。スピーカアンプ１０５では、入力された音声信号を増幅してスピーカ１０６に出力する。これにより、再生音声が出力される。
【００５７】
また、マイコン１０９は、表示ドライバ１０７を制御することで、表示部１０８に対して、所要の画像を表示させることが可能とされる。ここで、例えば板状メモリ１に対して動画若しくは静止画の画像データが記録されているとすれば、この画像データを読み出して、表示部１０８に表示させるようにすることも可能とされる。
【００５８】
操作部１１２には、セット本体に対する各種操作をユーザが行うための各種キーが設けられている。マイコン１０９は、この操作部１１２に対して行われた操作に応じたコマンドを受信し、コマンドに応じた所要の制御処理を実行する。
なお、この図に示すセット本体１００の構成はあくまでも一例であり、これに限定されるものではない。つまり、本実施の形態の板状メモリ１に対応してデータの送受信が可能な構成を採る限りは、どのようなタイプの電子機器とされていても構わないものである。
【００５９】
上記図１に示す構成のセット本体１００により、上述したような板状メモリ１に対する記録再生（データ書き込み／読み出し）を実現するのには、ファイルシステム上でＦＡＴが参照する論理−物理アドレス変換テーブルが必要となるのは前述したとおりである。
そこで図２に、上記図１に示す構成に基づくセット本体１００のマイコン１０９と板状メモリ１に格納されている論理−物理アドレス変換テーブル間とのインターフェイスを概念的に示す。
例えば、本実施の形態の板状メモリ１が装填されたときには、マイコン１０９は、ホストインターフェイスＩＣ１０１を介して、板状メモリ１に格納されている論理−物理アドレス変換テーブルＴＢのうちから必要なデータ部分を読み込んで、内部のＲＡＭ１１１に格納すればよいことになる。
【００６０】
また、上記図１に示した本実施の形態のシステムとの比較として、従来としてのシステムの構成を図３に示す。従来のシステムでは、板状メモリ１Ａに対して論理−物理アドレス変換テーブルが格納されていないものとしており、図３に示す構成は、これに対応した構成が採られている。なお、図３において図１と同一部分には同一符号を付して説明を省略する。
図３に示すシステム構成では、セット本体１００Ａにおいて、外付けのＲＡＭ１１３が備えられている点が図１と異なる。このＲＡＭ１１３はマイコン１０９と接続されている。
【００６１】
また、先に示した図２（本実施の形態のインターフェイス）に対する比較として、上記図３に示した従来としてのシステム構成に基づく、セット本体１００Ａのマイコン１０９と板状メモリ１とのインターフェイスを図４に示す。
【００６２】
ＲＡＭ１１３は論理−物理アドレス変換テーブルを格納するためのものとされる。つまり、板状メモリ１Ａ（これには論理−物理アドレス変換テーブルは格納されていない）が装着されると、マイコン１０９はホストインターフェイスＩＣ１０１を介して、板状メモリ１Ａにアクセスし、そのデータ内容をチェックして論理−物理アドレス変換テーブルを構築するための処理を実行する。そして、このようにして得られた論理−物理アドレス変換テーブルＴＢをＲＡＭ１１３に格納するものである。
【００６３】
例えば、マイコン１０９内のＲＡＭ１１１は多くても数十ＫＢ程度の容量しか有していないために、このＲＡＭ１１１に対して、最大で１６ＫＢのサイズを有する論理−物理アドレス変換テーブルを保持しておくのは、他の処理との兼ね合いを考えると非常に無理なことであり、ＲＡＭ１１１の容量によっては論理−物理アドレス変換テーブルのサイズを下回る場合さえある。つまり、セット本体側で論理−物理アドレス変換テーブルを作成してこれを保持する構成を採る場合、ＲＡＭ１１１に論理−物理アドレス変換テーブルを格納するのは現実的ではない。このために、従来では、外付けのＲＡＭ１１３が必要となるわけである。
【００６４】
これに対して、本実施の形態では板状メモリ１に論理−物理アドレス変換テーブルが格納されている構成を採っており、図２にて説明したように、単に板状メモリ１から論理−物理アドレス変換テーブルの必要な領域のみを読み出して、内部のＲＡＭ１１１に保持させればよい。例えばマイコン１０９が必要とする論理−物理アドレス変換テーブルが或る１セグメントの内容であるとすれば、１セグメント分の論理−物理アドレス変換テーブルのサイズは１０２４バイト（図１１参照）であり、ＲＡＭ１１１の容量を圧迫する程度のものではなく、何ら問題にはならないものである。
このため、図１にも示したように、本実施の形態では、外付けのＲＡＭ１１３は省略される。従って、それだけセット本体１００のコストを抑制することが可能になると共に、外付けのＲＡＭ１１３を駆動するための消費電力分を節減することが可能になる。
【００６５】
また、本実施の形態では、セット本体１００のマイコンの処理として、論理−物理アドレス変換テーブルを構築する処理も必要ない。このため、マイコンによる論理−物理アドレス変換テーブル構築処理のための待ち時間はなくなり、例えば板状メモリ１を装着したときに行われるファイルシステムの立ち上げ処理は、従来よりもはるかに短時間で済むことになる。
【００６６】
更に、本実施の形態では、図１２にて説明したように、未使用のブロックの物理アドレスを未使用の論理アドレスと対応させた論理−物理アドレス変換テーブルとしていることで、ＦＡＴによる未使用のブロックへのアクセスは、従来よりも軽い処理で迅速に実行されることになる。特に、図１に示したように、オーディオデータ等のリアルタイムな処理が要求されるデータを記録する構成をセット本体１００が採るような場合には有効となるものである。
【００６７】
なお、本実施の形態としては、これまで説明した構成に限定されるものではなく、必要に応じて変更が可能とされる。例えば、本発明の記憶装置としては、図３に示した外形形状に限定されるものではなく、他の外形形状とされても構わない。また、これまで説明したファイルシステムのフォーマットも、例えば実際に応じてその細部の規定などは変更されて構わない。更には、フラッシュメモリ容量のバリエーションも図１３に示したものに限定されるものではない。
【００６８】
【発明の効果】
以上説明したように本発明は論理−物理アドレス変換テーブルを記憶装置内に記憶させるように構成している。
これにより、本体装置側では論理−物理アドレス変換テーブルを構築するための処理を実行する必要が無くなり、例えばファイルシステム立ち上げに要する時間を短縮させることが出来る。これは、ユーザにとっては、例えば記憶装置を本体に差し替えたときなどにおいて、記憶装置に対するデータ書き込み／読み出しが可能となるまでの待ち時間の短縮として捉えられるので、それだけユーザにとっては電子機器システムの使い勝手が向上されることになる。
【００６９】
また、このような構成の場合、本体装置では、例えば記憶装置に格納されている論理−物理アドレス変換テーブルから必要なデータ部分を読み出せばよいようにされるのであるが、この読み出した論理−物理アドレス変換テーブルの一部データは、例えばマイコン内部のＲＡＭで保持しても特に負担とはならないほどに小さいサイズとなる。
従って、本体装置においては、論理−物理アドレス変換テーブルの全データを内部で保持するための領域を確保するための外付けのＲＡＭ等を設ける必要が無くなるため、それだけ本体装置のコストを低減させることが可能になる。また、外付けのＲＡＭを駆動するための消費電力分が節減されることで、それだけ低消費電力化を図ることも可能となる。
また本発明では、記憶装置に格納されている論理−物理アドレス変換テーブルに対して識別情報を付すことで、上記のようにして記憶装置に記憶されている論理−物理アドレス変換テーブルを読み出すのにあたり、記憶データ内における論理−物理アドレス変換テーブルの特定を可能としているものである。
【００７０】
更に、本発明では、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報を記憶装置に記憶させておくことで、別階層で未使用ブロックのサーチを行うことなく、このアドレス情報を参照することで未使用ブロックの所在を直ちに特定することが出来る。つまり、データ書き込み時において、未使用ブロックをサーチする処理は不要となり、それだけ軽い処理負担で迅速に未使用ブロックに対するデータ書き込みを実行していくことが出来ることになる。これは、記録データが、例えば音声データや動画像データなどとされてリアルタイムな処理が要求される時系列データである場合に特に有効となるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態としての板状メモリ及びセット本体から成るシステム構成を示すブロック図である。
【図２】本実施の形態における板状メモリとセット本体のマイコンとのインターフェイスを概念的に示す説明図である。
【図３】本実施の形態に対する比較としての、板状メモリ及びセット本体から成るシステム構成を示すブロック図である。
【図４】本実施の形態に対する比較としての、板状メモリとセット本体のマイコンとのインターフェイスを概念的に示す説明図である。
【図５】本実施の形態の板状メモリの外形形状を示す平面図、正面図、側面図、底面図である。
【図６】本実施の形態のファイルシステムにおける処理階層を示す説明図である。
【図７】フラッシュメモリの物理的データ構造を示すデータ構造図である。
【図８】管理フラグの内容を示す説明図である。
【図９】フラッシュメモリにおけるデータ更新処理と、物理アドレス及び論理アドレスの概念を説明するための説明図である。
【図１０】論理−物理アドレス変換テーブルの管理形態の概念を示す説明図である。
【図１１】本実施の形態の論理−物理アドレス変換テーブルの構造を示すデータ構造図である。
【図１２】論理−物理アドレス変換テーブルにおける未使用ブロックの管理形態を説明するための説明図である。
【図１３】フラッシュメモリ容量と、ブロック数、１ブロックの容量、１ページの容量、論理−物理アドレス変換テーブルのサイズとの関係を示す説明図である。
【符号の説明】
１ 板状メモリ、２ 端子部、４ 凹凸部、５ スライドスイッチ、１００ セット本体、１０３ マイクロフォン、１０４ マイクアンプ、１０５ スピーカアンプ、１０６ スピーカ、１０７ 表示ドライバ、１０８ 表示部、１０９マイコン（マイクロコンピュータ）、１１２ 操作部、１２０ 着脱機構、ＴＢ 論理−物理アドレス変換テーブル
Claims (3)
- 当該記憶媒体とデータの送受信を行う本体装置に対して着脱可能とされると共に、記憶領域を所定の固定長により分割した分割記憶領域が形成されているものとしたうえで、
上記分割記憶領域は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成され、
少なくとも、上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、
上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されている
ことを特徴とする記憶媒体。 - 記憶領域を所定の固定長により分割した分割記憶領域が形成されている記憶媒体と、
上記記憶媒体が着脱可能とされると共に、装着された上記記憶媒体とデータの送受信を行うことの出来る本体装置とから成り、
上記記憶媒体は、少なくとも１つのデータ読出／書き込み単位領域からなるデータ消去単位領域を１つ以上備えて構成さた上記分割記憶領域を備えて構成され、
上記分割記憶領域ごとに対応して付された物理アドレスと、上記分割記憶領域に対して書き込まれるべきデータに対応づけられる論理アドレスとの対応を示すテーブル情報と、未使用の論理アドレスに対してデータ未記録領域としての分割記憶領域の物理アドレスを対応させたアドレス情報とが上記記憶領域の所定の分割記憶領域に記憶されているとともに、上記テーブル情報であることを識別するための識別情報が、上記テーブル情報に対して付されており、
上記本体装置は、装着された記憶媒体に記憶されている上記テーブル情報及び上記アドレス情報を利用して、この装着された記憶媒体とのデータの送受信を実行するように構成されている、
ことを特徴とする電子機器システム。 - 上記本体装置と上記記憶媒体間とで送受信されるデータは、時系列データであることを特徴とする請求項２に記載の電子機器システム。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263098A JP4085478B2 (ja) | 1998-07-28 | 1998-07-28 | 記憶媒体及び電子機器システム |
| US09/357,796 US6591328B1 (en) | 1998-07-28 | 1999-07-20 | Non-volatile memory storing address control table data formed of logical addresses and physical addresses |
| KR1019990030217A KR100631887B1 (ko) | 1998-07-28 | 1999-07-24 | 비휘발성 메모리, 기록장치 및 기록방법 |
| EP99305882A EP0977121B1 (en) | 1998-07-28 | 1999-07-26 | Non-volatile memory, recording apparatus and recording method |
| DE69936246T DE69936246T2 (de) | 1998-07-28 | 1999-07-26 | Nichtflüchtiger Speicher, Aufzeichnungsgerät und -verfahren |
| MYPI99003134A MY121835A (en) | 1998-07-28 | 1999-07-26 | Non-volatile memory storing address control table data formed of logical addresses and physical addresses |
| AT99305882T ATE364205T1 (de) | 1998-07-28 | 1999-07-26 | Nichtflüchtiger speicher, aufzeichnungsgerät und -verfahren |
| RU99116589/28A RU2243588C2 (ru) | 1998-07-28 | 1999-07-27 | Энергонезависимое устройство памяти, устройство записи и способ записи |
| CNB991116232A CN1295706C (zh) | 1998-07-28 | 1999-07-27 | 非易失存储器、记录装置和记录方法 |
| US10/100,722 US6625713B2 (en) | 1998-07-28 | 2002-03-19 | Memory controller and method for managing a logical/physical address control table |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263098A JP4085478B2 (ja) | 1998-07-28 | 1998-07-28 | 記憶媒体及び電子機器システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007337688A Division JP2008090870A (ja) | 2007-12-27 | 2007-12-27 | 記憶媒体及び電子機器システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000047932A JP2000047932A (ja) | 2000-02-18 |
| JP4085478B2 true JP4085478B2 (ja) | 2008-05-14 |
Family
ID=16625856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21263098A Expired - Lifetime JP4085478B2 (ja) | 1998-07-28 | 1998-07-28 | 記憶媒体及び電子機器システム |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6591328B1 (ja) |
| EP (1) | EP0977121B1 (ja) |
| JP (1) | JP4085478B2 (ja) |
| KR (1) | KR100631887B1 (ja) |
| CN (1) | CN1295706C (ja) |
| AT (1) | ATE364205T1 (ja) |
| DE (1) | DE69936246T2 (ja) |
| MY (1) | MY121835A (ja) |
| RU (1) | RU2243588C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090870A (ja) * | 2007-12-27 | 2008-04-17 | Sony Corp | 記憶媒体及び電子機器システム |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999045460A2 (en) * | 1998-03-02 | 1999-09-10 | Lexar Media, Inc. | Flash memory card with enhanced operating mode detection and user-friendly interfacing system |
| KR100704998B1 (ko) * | 1999-02-26 | 2007-04-09 | 소니 가부시끼 가이샤 | 기록방법, 관리방법 및 기록장치 |
| JP2001056760A (ja) * | 1999-08-19 | 2001-02-27 | Murata Mfg Co Ltd | データ処理装置 |
| US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| JP2001338497A (ja) * | 2000-05-24 | 2001-12-07 | Fujitsu Ltd | メモリ試験方法 |
| US7155559B1 (en) * | 2000-08-25 | 2006-12-26 | Lexar Media, Inc. | Flash memory architecture with separate storage of overhead and user data |
| US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
| US6772307B1 (en) * | 2001-06-11 | 2004-08-03 | Intel Corporation | Firmware memory having multiple protected blocks |
| WO2003010671A1 (en) * | 2001-07-25 | 2003-02-06 | Sony Corporation | Non-volatile memory and non-volatile memory data rewriting method |
| US6675276B2 (en) * | 2001-11-13 | 2004-01-06 | Eastman Kodak Company | Method for providing extensible dos-fat system structures on one-time programmable media |
| CN1327382C (zh) * | 2001-12-17 | 2007-07-18 | 皇家飞利浦电子股份有限公司 | 用于通过转发器的可选择存储区来对转发器进行编目的通信站 |
| JP2005518589A (ja) * | 2002-02-22 | 2005-06-23 | レクサー メディア，インク． | インジケータライトが一体化されたリムーバブル記憶媒体 |
| EP1383301B1 (en) * | 2002-07-18 | 2020-01-01 | Sharp Kabushiki Kaisha | Image processing device |
| JP2004062554A (ja) * | 2002-07-30 | 2004-02-26 | Oki Electric Ind Co Ltd | フラッシュメモリの管理方法 |
| KR100944054B1 (ko) * | 2002-08-29 | 2010-02-24 | 파나소닉 주식회사 | 반도체메모리장치 및 플래시메모리에의 데이터기입방법 |
| US6901498B2 (en) * | 2002-12-09 | 2005-05-31 | Sandisk Corporation | Zone boundary adjustment for defects in non-volatile memories |
| JP2005128771A (ja) * | 2003-10-23 | 2005-05-19 | Fujitsu Ltd | データファイルシステム、データアクセスサーバ、およびデータアクセスプログラム |
| US7433993B2 (en) | 2003-12-30 | 2008-10-07 | San Disk Corportion | Adaptive metablocks |
| US7139864B2 (en) * | 2003-12-30 | 2006-11-21 | Sandisk Corporation | Non-volatile memory and method with block management system |
| US7383375B2 (en) | 2003-12-30 | 2008-06-03 | Sandisk Corporation | Data run programming |
| EP1704484A2 (en) * | 2003-12-30 | 2006-09-27 | SanDisk Corporation | Non-volatile memory and method with non-sequential update block management |
| TW200523946A (en) * | 2004-01-13 | 2005-07-16 | Ali Corp | Method for accessing a nonvolatile memory |
| KR20060043573A (ko) | 2004-03-12 | 2006-05-15 | 엘지전자 주식회사 | 기록매체 및 기록매체에의 기록방법 및 기록장치와 기록매체의 백업 파일 관리방법 |
| US8271752B2 (en) | 2004-03-12 | 2012-09-18 | Lg Electronics, Inc. | Recording medium, method and apparatus for recording on recordable recording medium, and method for managing backup files of the same |
| JP2005285191A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその駆動方法 |
| JP4182928B2 (ja) * | 2004-07-07 | 2008-11-19 | セイコーエプソン株式会社 | 情報処理装置、メモリ管理プログラムおよびメモリ管理方法 |
| EP1630657A1 (en) * | 2004-08-30 | 2006-03-01 | STMicroelectronics S.r.l. | Embedded storage device with integrated data-management functions and storage system incorporating it |
| JP4192129B2 (ja) * | 2004-09-13 | 2008-12-03 | 株式会社東芝 | メモリ管理装置 |
| US20060075183A1 (en) * | 2004-10-06 | 2006-04-06 | Phison Electronics Corp. | [method of applying flash memory as buffer in electrical appliance] |
| US7480761B2 (en) * | 2005-01-10 | 2009-01-20 | Microsoft Corporation | System and methods for an overlay disk and cache using portable flash memory |
| US7743417B2 (en) * | 2005-02-28 | 2010-06-22 | Hitachi Global Storage Technologies Netherlands B.V. | Data storage device with code scanning capability |
| DE602005003778T2 (de) * | 2005-03-08 | 2008-04-30 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Wiederbeschreiben eines Sektors mit Bootloader-Software in einem sektor-löschbaren nichtflüchtigen Halbleiterspeicher |
| US8200887B2 (en) | 2007-03-29 | 2012-06-12 | Violin Memory, Inc. | Memory management system and method |
| CA2597692A1 (en) | 2005-04-21 | 2006-11-02 | Violin Memory, Inc. | Interconnection system |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| JP2007011522A (ja) * | 2005-06-29 | 2007-01-18 | Hitachi Ltd | データの消去方法、ストレージ・デバイス及び計算機システム |
| US7558804B1 (en) | 2005-08-26 | 2009-07-07 | American Megatrends, Inc. | Method, apparatus, and computer-readable medium for space-efficient storage of variables in a non-volatile computer memory |
| US7631162B2 (en) | 2005-10-27 | 2009-12-08 | Sandisck Corporation | Non-volatile memory with adaptive handling of data writes |
| US7509471B2 (en) | 2005-10-27 | 2009-03-24 | Sandisk Corporation | Methods for adaptively handling data writes in non-volatile memories |
| KR100678926B1 (ko) * | 2006-01-05 | 2007-02-06 | 삼성전자주식회사 | 로그 정보 관리 시스템 및 방법 |
| FR2901035B1 (fr) * | 2006-05-11 | 2008-07-11 | St Microelectronics Sa | Procede et dispositif de gestion d'une table de correspondance d'acces a une memoire |
| CN101115246B (zh) * | 2006-07-25 | 2010-06-09 | 中兴通讯股份有限公司 | 一种移动终端的数据存储方法 |
| KR100791325B1 (ko) * | 2006-10-27 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리를 관리하는 장치 및 방법 |
| US20080189473A1 (en) * | 2007-02-07 | 2008-08-07 | Micron Technology, Inc | Mlc selected multi-program for system management |
| US7657572B2 (en) * | 2007-03-06 | 2010-02-02 | Microsoft Corporation | Selectively utilizing a plurality of disparate solid state storage locations |
| US9632870B2 (en) | 2007-03-29 | 2017-04-25 | Violin Memory, Inc. | Memory system with multiple striping of raid groups and method for performing the same |
| US11010076B2 (en) | 2007-03-29 | 2021-05-18 | Violin Systems Llc | Memory system with multiple striping of raid groups and method for performing the same |
| US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
| US7958390B2 (en) * | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
| KR101103110B1 (ko) | 2008-02-29 | 2012-01-04 | 가부시끼가이샤 도시바 | 메모리 시스템 |
| JP2009211233A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| CN101676882B (zh) * | 2008-09-16 | 2013-01-16 | 美光科技公司 | 存储器装置的内嵌映射信息 |
| US8732388B2 (en) | 2008-09-16 | 2014-05-20 | Micron Technology, Inc. | Embedded mapping information for memory devices |
| KR101324688B1 (ko) | 2009-06-12 | 2013-11-04 | 바이올린 메모리 인코포레이티드 | 영구 가비지 컬렉션을 갖는 메모리 시스템 |
| US8688894B2 (en) * | 2009-09-03 | 2014-04-01 | Pioneer Chip Technology Ltd. | Page based management of flash storage |
| CN102012869B (zh) * | 2009-09-04 | 2012-11-14 | 威刚科技股份有限公司 | 闪存储存***的数据刻录方法 |
| TWI407305B (zh) * | 2010-01-20 | 2013-09-01 | Silicon Motion Inc | 快閃記憶體之資料存取方法以及快閃記憶體裝置 |
| US9104546B2 (en) * | 2010-05-24 | 2015-08-11 | Silicon Motion Inc. | Method for performing block management using dynamic threshold, and associated memory device and controller thereof |
| US9110702B2 (en) * | 2010-06-02 | 2015-08-18 | Microsoft Technology Licensing, Llc | Virtual machine migration techniques |
| US20120246384A1 (en) * | 2011-03-21 | 2012-09-27 | Winbond Electronics Corp. | Flash memory and flash memory accessing method |
| US20120297256A1 (en) * | 2011-05-20 | 2012-11-22 | Qualcomm Incorporated | Large Ram Cache |
| FR2977047B1 (fr) * | 2011-06-22 | 2013-08-16 | Starchip | Procede de gestion de l'endurance de memoires non volatiles. |
| JP5597666B2 (ja) * | 2012-03-26 | 2014-10-01 | 株式会社東芝 | 半導体記憶装置、情報処理システムおよび制御方法 |
| WO2014110095A1 (en) * | 2013-01-08 | 2014-07-17 | Violin Memory Inc. | Method and system for data storage |
| US10359937B2 (en) * | 2013-12-20 | 2019-07-23 | Sandisk Technologies Llc | System and method of implementing a table storage support scheme |
| JP6083416B2 (ja) * | 2014-06-12 | 2017-02-22 | コニカミノルタ株式会社 | ジョブ実行装置、プログラム、データ削除方法 |
| US10114562B2 (en) | 2014-09-16 | 2018-10-30 | Sandisk Technologies Llc | Adaptive block allocation in nonvolatile memory |
| JP2016071447A (ja) * | 2014-09-26 | 2016-05-09 | ラピスセミコンダクタ株式会社 | 不揮発性記憶装置及び不揮発性記憶装置の制御方法 |
| WO2016112957A1 (en) * | 2015-01-13 | 2016-07-21 | Hitachi Data Systems Engineering UK Limited | Computer program product, method, apparatus and data storage system for managing defragmentation in file systems |
| US10296236B2 (en) * | 2015-07-01 | 2019-05-21 | Pure Storage, Inc. | Offloading device management responsibilities from a storage device in an array of storage devices |
| US9817593B1 (en) | 2016-07-11 | 2017-11-14 | Sandisk Technologies Llc | Block management in non-volatile memory system with non-blocking control sync system |
| RU2636107C1 (ru) * | 2016-10-28 | 2017-11-20 | Общество с ограниченной ответственностью "Лаборатория информационно-измерительной и преобразовательной техники" | Способ записи данных на накопитель цифровой информации на базе flash-памяти типа nand |
| WO2018165957A1 (en) * | 2017-03-16 | 2018-09-20 | Microsoft Technology Licensing, Llc. | Log-appended-structured storage management with byte-level accessibility |
| US20180349036A1 (en) * | 2017-06-01 | 2018-12-06 | Seagate Technology Llc | Data Storage Map with Custom Map Attribute |
| DE102020120488A1 (de) | 2019-12-20 | 2021-06-24 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zur nachschlagtabellenfreien speicherreperatur |
| US11367500B2 (en) | 2019-12-20 | 2022-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for LUT-free memory repair |
| US11500775B2 (en) | 2021-02-24 | 2022-11-15 | Macronix International Co., Ltd. | File system management in memory device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978449A (en) * | 1975-01-27 | 1976-08-31 | Computer Transmission Corporation | Method and apparatus for in-band signalling in data transmission |
| US4373179A (en) * | 1978-06-26 | 1983-02-08 | Fujitsu Limited | Dynamic address translation system |
| US4755985A (en) * | 1986-12-09 | 1988-07-05 | Racal Data Communications Inc. | Method and apparatus for facilitating moves and changes in a communication system |
| JPH03212884A (ja) * | 1990-01-17 | 1991-09-18 | Nec Corp | 磁気ディスク装置 |
| GB2251323B (en) * | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
| JPH0736175B2 (ja) * | 1991-10-11 | 1995-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット |
| US5638537A (en) * | 1993-01-29 | 1997-06-10 | Mitsubishi Denki Kabushiki Kaisha | Cache system with access mode determination for prioritizing accesses to cache memory |
| US5404485A (en) * | 1993-03-08 | 1995-04-04 | M-Systems Flash Disk Pioneers Ltd. | Flash file system |
| US5524231A (en) * | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
| DE4426094C2 (de) * | 1994-07-22 | 1998-04-16 | Siemens Nixdorf Inf Syst | Datenreduktion für Buskoppler |
| JPH08137634A (ja) * | 1994-11-09 | 1996-05-31 | Mitsubishi Electric Corp | フラッシュディスクカード |
| US5937193A (en) * | 1996-11-27 | 1999-08-10 | Vlsi Technology, Inc. | Circuit arrangement for translating platform-independent instructions for execution on a hardware platform and method thereof |
| US6192504B1 (en) * | 1997-05-14 | 2001-02-20 | International Business Machines Corporation | Methods and systems for functionally describing a digital hardware design and for converting a functional specification of same into a netlist |
| JP3044005B2 (ja) * | 1997-05-29 | 2000-05-22 | 公一 柴山 | データ格納制御方式 |
| JP3072722B2 (ja) * | 1997-06-20 | 2000-08-07 | ソニー株式会社 | フラッシュメモリを用いるデータ管理装置及びデータ管理方法並びにフラッシュメモリを用いる記憶媒体 |
| US6188835B1 (en) * | 1998-08-21 | 2001-02-13 | Lsi Logic Corporation | Optical disk system and method for storing data allowing playback of selected portions of recorded presentations |
| US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
-
1998
- 1998-07-28 JP JP21263098A patent/JP4085478B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-20 US US09/357,796 patent/US6591328B1/en not_active Expired - Lifetime
- 1999-07-24 KR KR1019990030217A patent/KR100631887B1/ko not_active IP Right Cessation
- 1999-07-26 AT AT99305882T patent/ATE364205T1/de active
- 1999-07-26 MY MYPI99003134A patent/MY121835A/en unknown
- 1999-07-26 DE DE69936246T patent/DE69936246T2/de not_active Expired - Lifetime
- 1999-07-26 EP EP99305882A patent/EP0977121B1/en not_active Expired - Lifetime
- 1999-07-27 CN CNB991116232A patent/CN1295706C/zh not_active Expired - Lifetime
- 1999-07-27 RU RU99116589/28A patent/RU2243588C2/ru not_active IP Right Cessation
-
2002
- 2002-03-19 US US10/100,722 patent/US6625713B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090870A (ja) * | 2007-12-27 | 2008-04-17 | Sony Corp | 記憶媒体及び電子機器システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000047932A (ja) | 2000-02-18 |
| MY121835A (en) | 2006-02-28 |
| DE69936246T2 (de) | 2008-01-31 |
| EP0977121A2 (en) | 2000-02-02 |
| RU2243588C2 (ru) | 2004-12-27 |
| ATE364205T1 (de) | 2007-06-15 |
| CN1295706C (zh) | 2007-01-17 |
| CN1243317A (zh) | 2000-02-02 |
| KR100631887B1 (ko) | 2006-10-04 |
| US6591328B1 (en) | 2003-07-08 |
| KR20000011959A (ko) | 2000-02-25 |
| DE69936246D1 (de) | 2007-07-19 |
| US6625713B2 (en) | 2003-09-23 |
| EP0977121A3 (en) | 2004-05-19 |
| EP0977121B1 (en) | 2007-06-06 |
| US20020124130A1 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4085478B2 (ja) | 記憶媒体及び電子機器システム | |
| US6385690B1 (en) | Recording method, managing method, and recording apparatus | |
| US6278678B1 (en) | Editing apparatus, editing method, and recording medium | |
| US7752412B2 (en) | Methods of managing file allocation table information | |
| JP4015866B2 (ja) | 記憶装置 | |
| US7681008B2 (en) | Systems for managing file allocation table information | |
| KR101139224B1 (ko) | 소거/재기록 가능 메모리를 위해 고안된 호스트 장치에사용할 수 있는 한 번 또는 몇 번의 프로그램이 가능한메모리를 위한 방법 및 장치 | |
| US20050036372A1 (en) | Data storing apparatus | |
| JP2009199625A (ja) | メモリカードおよびメモリカードの制御方法および不揮発性半導体メモリの制御方法 | |
| JP2006040264A (ja) | メモリカードの制御方法および不揮発性半導体メモリの制御方法 | |
| US6990554B2 (en) | Data rewriting apparatus, control method, and recording medium | |
| JP4130808B2 (ja) | フォーマット方法 | |
| JP4441968B2 (ja) | 記録方法、管理方法、及び記録装置 | |
| TW200832132A (en) | Managing file allocation table information | |
| JP3950316B2 (ja) | Ｉｃカードおよびｉｃカードのメモリアクセス制御方法 | |
| JP2001325134A (ja) | ディレクトリ設定方法、記録装置 | |
| JP2008090870A (ja) | 記憶媒体及び電子機器システム | |
| JP4474716B2 (ja) | 編集装置、編集方法 | |
| JP2006133923A (ja) | データ記録再生装置、記録再生方法、プログラム並びにデータ記録媒体 | |
| JP3070994B2 (ja) | メモリカードの記憶管理方式 | |
| JP4218406B2 (ja) | 情報記録再生方法 | |
| JP4403338B2 (ja) | 情報処理装置、情報処理方法 | |
| JP2001331280A (ja) | 情報処理装置、情報処理方法 | |
| JP2002007204A (ja) | 情報処理装置、情報処理方法 | |
| JP2001325127A (ja) | アクセス方法、記録又は再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |