JP4083971B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば積層セラミックコンデンサ、積層バリスタ、積層誘電体共振器、積層圧電素子等の積層セラミック電子部品及びその製造方法に係り、特に鉛（Ｐｂ）フリーはんだでの回路基板に電気的通電固着する際に生じる亜硫酸ガスによる影響を防止できる耐ヒートサイクル性の高い外部接続端子電極を形成した積層セラミック電子部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器等の小型化が進み、ディスクリート部品は表面実装タイプの極小チップ部品になっており、高電圧又は低電圧の集積回路に用いられる、例えば積層セラミックコンデンサ等も極小化への要請が強くなっている。このため、電気回路との接合性も良好で、電気的特性、信頼性、機械的特性に優れる上に、焼結体の積層セラミック素体との接合強度が高く、且つ撓み強度及び耐ヒートサイクル性の高い外部接続端子電極の要請が一段と強くなっている。
【０００３】
例えば、図２に示す如く、従来の積層セラミック電子部品としての積層セラミックコンデンサ１は、Ｎｉ等の卑金属を用いた内部電極３を印刷した誘電体２のセラミックグリーンシートを、順次積層し焼成し、複数に切断して形成された積層セラミック素体４の両端に、外部接続端子電極５として前記内部電極３とのなじみを良くして、その接続部分に接続不良が生じないようにＡｇ−Ｐｄ又はＣｕ等の金属粉末にガラスフリットを加えた導電ペーストを塗布し、７００〜８００℃で焼き付けて下地電極層の第１電極層５ａを形成して前記内部電極３の貴金属又は卑金属と融合させて前記第１電極層５ａと前記内部電極３とを良好な結合状態にしている。
【０００４】
そして、前記外部接続端子電極５は、前記第１電極層５ａ上に、搭載される基板上の電気回路との接続にあたり、濡れ性及び耐はんだ性の向上、特にはんだ耐熱性を保持するためにＮｉ等のメッキ皮膜でなる第２電極層５ｂと外部電気接続として用いるはんだとの整合性を良くするためにＳｎ又はＳｎ−Ｐｂを材料とした皮膜の第３電極層５ｃを更に重被覆して形成している。そして前記第２電極層５ｂの形成は、一般に厚さ１.０〜３.０μｍのＮｉメッキ層の皮膜であり、皮膜部分が極めて小さいため、電流効率を確保するために基本組成のワット浴を用いたバレルメッキで処理されている。
【０００５】
本来電着応力の少ない、即ち大きい残留応力を残す浴組成物のＮｉＣｌ_２・６Ｈ_２Ｏ（塩化ニッケル）の少ないスルファミン酸浴で処理されるのが理想とされるが、Ｎｉイオン補充に臭化ニッケル（ＮｉＢｒ_２）を使用するので、安全衛生上及び経済コストを考慮してワット浴を使用しているのが一般的であるとされている。
【０００６】
処が、この様にして形成した前記外部接続端子電極５にはんだ量を多くしたはんだ着けをする場合、−５５〜１２５℃の耐ヒートサイクル性に対して劣化する傾向があるので、Ｎｉメッキ層の膜厚を上げることにより対処してきた。その反面、膜厚が厚くなるほどにメッキ膜の引っ張り応力や圧縮応力が発生し、耐ヒートサイクル性が劣化するという悪循環が生じていた。
【０００７】
しかしながら、近年、鉛フリー実装を目的とした導電性接着材対応の電子部品の要請が高まり、上述のように、外部接続端子電極の最外電極層であるＳｎ又はＳｎ−Ｐｂの電極層を形成したものは、接触抵抗が高温多湿環境下で大幅に上昇し信頼性が劣り、更にヒートサイクルで固着強度の劣化が見られるために最外電極層がＡｇ若しくはＡｇ−Ｐｄ合金で構成されるものが用いられてきた。
【０００８】
しかし、内部電極を低廉化で卑金属のＮｉ又はＮｉ合金層で構成すると、この内部電極が、酸化性の高いメッキ浴雰囲気に相当する亜硫酸ガス（Ｈ_２ＳＯ_３）試験で酸化腐食をし、ここで生じた硫化ニッケル（ＮｉＳ）又は硫酸ニッケルが電子部品表面に析出生成し、このために絶縁不良（ＩＲ不良）や容量低下を招く欠点を有している。
【０００９】
【発明が解決しようとする課題】
本発明は、上述の欠点を解消し、鉛（Ｐｂ）フリーはんだによって回路基板に電気的通電固着する際に生じる特性影響を防止できる耐ヒートサイクル性の高い外部接続端子電極を形成した極小積層セラミックコンデンサ等にも適用できる積層セラミック電子部品及びその製造方法を提供することを目的としている。
【００１０】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る積層セラミック電子部品は、Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する積層セラミック電子部品において、外部接続端子電極はＣｕ又はＣｕ合金を主成分とする下地電極層と、Ａｇ−Ｐｄ合金を主成分とする最外部電極層との２層で形成され、下地電極層は、Ｃｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による焼付層で形成され、最外部電極層は、Ａｇ−Ｐｄ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による焼付層で下地電極層と同時に形成され、積層セラミック素体の両端に露出されている内部電極のＮｉ又はＮｉ合金層と下地電極層との界面にＣｕ−Ｎｉ合金が形成されており、下地電極層は、その厚さが１μｍ以上である。
【００１２】
好ましくは、下地電極層は、その厚さが１μｍ以上である。
【００１５】
本発明に係る積層セラミック電子部品の製造方法は、Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する積層セラミック電子部品の製造方法において、外部接続端子電極の製造工程が、Ｃｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットとを含む下地電極材の導電ペーストを積層セラミック素体の両端に設ける第１の導電ペースト塗布工程と、Ａｇ−Ｐｄ合金を主成分とする導電金属材とガラスフリットとを含む最外部電極層の導電ペーストを第１の導電ペーストの上に重ねて設ける第２の導電ペースト塗布工程と、第１及び第２の導電ペーストを同時焼付処理して、下地電極層及び最外部電極層を形成する焼付工程と、を備え、下地電極層の厚さを１μｍ以上とする。
【００１６】
【発明の実施の形態】
以下、本発明に係る積層セラミック電子部品及びその製造方法の実施の形態を図面に従って説明する。
【００１７】
図１で本発明に係る積層セラミック電子部品及びその製造方法の実施の形態を説明する。
【００１８】
図１は本発明に係る積層セラミック電子部品の１例としての積層セラミックコンデンサ１１の断面図であり、Ｎｉ又はＮｉ合金を主成分とした卑金属を用いた内部電極１３を印刷した誘電体１２のセラミックグリーンシートを、順次積層し焼成し、複数に切断して形成された積層セラミック素体１４の両端に、外部接続端子電極１５を形成する。ここで、外部接続端子電極１５として、前記内部電極１３とのなじみを良くして、その接続部分に接続不良が生じないようにＣｕ又はＣｕ合金を主成分とする金属粉末にガラスフリットを加えた第１導電ペースト層を塗布し、更にその層上にＡｇ又はＡｇ−Ｐｄ合金を主成分とする金属粉末にガラスフリットを加えた第２導電ペースト層を塗布重層形成し、その後、前記第１導電ペースト層及び第２導電ペースト層を同時に７００℃で焼付けて下地電極層１５ａと最外部電極層１５ｂを重層して形成している。すなわち、下地電極層１５ａはＣｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による厚さ１μｍ以上の焼付層で形成され、また最外部電極層１５ｂはＡｇ又はＡｇ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による焼付層で形成される。なお、下地電極層１５ａは必要以上に厚くないことが好ましく、３μｍ以下であることが望ましい。
【００１９】
焼き付けられた前記下地電極層１５ａは前記積層セラミック素体１４の両端に露出されている前記内部電極１３の卑金属と融合してＮｉ−Ｃｕ合金層１６を界面に形成し、前記下地電極層１５ａと前記内部電極１３とを良好な結合状態にしている。
【００２０】
以上のように、本実施の形態は、Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する積層セラミック電子部品において、前記外部接続端子電極はＣｕ又はＣｕ合金を主成分とする下地電極層とＡｇ又はＡｇ−Ｐｄを主成分とする最外部電極層との２層構造で形成され、前記下地電極層はＣｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットからなる導電塗料による厚さ１μｍ以上の焼付層で形成され、前記最外部電極層はＡｇ又はＡｇ−Ｐｄを主成分とする導電金属材とガラスフリットからなる導電塗料による焼付層で形成され、更に、前記積層セラミック素体の両端に露出している前記内部電極のＮｉ又はＮｉ合金層と前記下地電極層との界面にＣｕ−Ｎｉ合金を形成させ、且つ、前記外部接続端子電極は前記下地電極層と最外部電極層とを同時焼付処理で形成してなる積層セラミック電子部品であるから、鉛（Ｐｂ）フリーはんだで回路基板に電気的通電固着する際に生じる特性影響を防止でき耐ヒートサイクル性の高い外部接続端子電極を形成した極小積層セラミックコンデンサ等にも適用できる積層セラミック電子部品を従来品と同等な電気的特性を維持すると共に廉価に実現することが可能となる。
【００２１】
以下、本発明を実施例にて詳述する。
【００２２】
【実施例】
本発明の内部電極のＮｉと下地電極層のＣｕによるイオン化傾向の差に基づく、環境雰囲気での外観不良及びこれに伴う電気特性不良を検証するために以下の実験を行った。
【００２３】
（実験１）
本発明の実施例に係る積層セラミックコンデンサと従来品(図２のように外部接続端子電極が３層構造のもの)の積層セラミックコンデンサを夫々２０個選び、内部電極のＮｉと下地電極層のＣｕによるイオン化傾向の差に基づく、環境雰囲気での外観不良及びこれに伴う電気特性不良を、Ｃｕ焼付層厚０.９０μｍ（実施例１）、１.００μｍ（実施例２）、１.１０μｍ（実施例３）として従来の腐食ガス試験（ＳＯ_２：５ppm×２４０時間）で検証し、その結果を以下の表１に示した。
【００２４】
【表１】

表１中、Ｃｐ：静電容量、Tanδ：損失係数、ＩＲ：絶縁抵抗である。
【００２５】
上記表１から下地電極層であるＣｕ焼付層厚１.００μｍ以上であれば、Ｃｐ，Tanδ，ＩＲ共に良好でＮｉ硫化物等の析出物も無く、従来品と同等であることが判る。特に実施例１の如く、層厚が薄いと内部電極のＮｉがイオン化し、Ｎｉ硫化物として内部電極層及び外部に析出し電気的特性を悪化させる要因になっている。これに対して実施例２、実施例３の如く、層厚が１.００μｍ以上になると、焼成温度で更にそのＮｉ硫化物と反応して、即ち、層上に形成されているＡｇ−Ｐｄが媒体となって内部電極の露出するＮｉ層とＣｕの下地電極層の界面にＣｕ−Ｎｉ合金接合部を形成して交互の接触を強固にすると共に、導電を良好にしていると推察できる。
【００２６】
従って、従来の場合は外部接続端子電極を形成するのにメッキ等の形成工程が必要であったのが、メッキ等の形成工程を省力化でき、煩雑な工程となるのを防ぐことができコスト的にも安価に製造することが可能となる。
【００２７】
（実験２）
次に、実施例１、実施例２及び実施例３の積層セラミックコンデンサを各１００個選び、ヒートサイクル試験後のクラック発生数及びＰｂフリーはんだ処理に対する耐熱性良否を検証し、その結果を以下の表２に示す。
【００２８】
【表２】

上記表２に示した如く、下地電極層であるＣｕ層厚が１.００μｍ以上の範囲でクラック発生が無く、耐熱性も良く、同様に良好な結果が得られた。厚さ１.００μｍ未満であると薄すぎて耐熱性が劣り、即ち、硫化物の析出で、空洞化が生じ、冷却（室温２５℃）時に収縮が起きヒートサイクル試験でクラックが発生する。このクラック発生数は少なく判断され易いが、大量生産においては大きな不良率を誘起し生産歩留の低下に繋がる。
【００２９】
従って、耐熱性から下地電極層であるＣｕ層膜を厚くすることは必要であるが、高張力や圧縮力を考慮すると、耐熱性が維持できる最低限の厚さに確保すればよく、その厚さの範囲は少なくとも１.００μｍで充分であることが理解できる。なお、下地電極層は必要以上に厚くないことが好ましく、３μｍ以下であることが望ましい。
【００３０】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する場合において、前記外部接続端子電極はＣｕ又はＣｕ合金を主成分とする下地電極層と、Ａｇ又はＡｇ合金を主成分とする最外部電極層との重層で形成されているので、鉛（Ｐｂ）フリーはんだで回路基板に電気的通電固着する際に生じる特性影響を防止でき、耐ヒートサイクル性の高い外部接続端子電極を形成できる。また、メッキ等の形成工程も省力化でき、煩雑な工程を防ぐことができコスト的にも安価に製造することが可能である。この結果、極小積層セラミックコンデンサ等にも適用できる積層セラミック電子部品を従来品と同等な電気的特性を維持すると共に廉価に実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層セラミック電子部品の実施の形態を示す正断面図である。
【図２】従来の積層セラミック電子部品の正断面図である。
【符号の説明】
１，１１ 積層セラミックコンデンサ
２，１２ 誘電体
３，１３ 内部電極
４，１４ 積層セラミック素体
５，１５ 外部接続端子電極
５ａ 第１電極層
５ｂ 第２電極層
５ｃ 第３電極層
１５ａ 下地電極層
１５ｂ 最外部電極層
１６ 合金層

Claims (2)

1. Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する積層セラミック電子部品において、
   前記外部接続端子電極はＣｕ又はＣｕ合金を主成分とする下地電極層と、Ａｇ−Ｐｄ合金を主成分とする最外部電極層との２層で形成され、
   前記下地電極層は、Ｃｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による焼付層で形成され、
   前記最外部電極層は、Ａｇ−Ｐｄ合金を主成分とする導電金属材とガラスフリットとを含む導電塗料による焼付層で前記下地電極層と同時に形成され、
   前記積層セラミック素体の両端に露出されている前記内部電極のＮｉ又はＮｉ合金層と前記下地電極層との界面にＣｕ−Ｎｉ合金が形成されており、
   前記下地電極層は、その厚さが１μｍ以上であることを特徴とする積層セラミック電子部品。
2. Ｎｉ又はＮｉ合金層の内部電極を内設した積層セラミック素体の両端に外部接続端子電極を形成する積層セラミック電子部品の製造方法において、
   前記外部接続端子電極の製造工程が、
   Ｃｕ又はＣｕ合金を主成分とする導電金属材とガラスフリットとを含む下地電極材の導電ペーストを前記積層セラミック素体の両端に設ける第１の導電ペースト塗布工程と、
   Ａｇ−Ｐｄ合金を主成分とする導電金属材とガラスフリットとを含む最外部電極層の導電ペーストを前記第１の導電ペーストの上に重ねて設ける第２の導電ペースト塗布工程と、
   前記第１及び第２の導電ペーストを同時焼付処理して、下地電極層及び最外部電極層を形成する焼付工程と、を備え、
   前記下地電極層の厚さを１μｍ以上とすることを特徴とする積層セラミック電子部品の製造方法。

Images