JP4083877B2 - Semiconductor light emitting element and semiconductor light emitting device - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子の構造、特に、絶縁性基板上に形成された半導体発光素子の電極およびボンディングパッドの構造、形状に係わり、また、それを用いて実装した半導体発光装置に関する。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＮ、ＩｎＮ、またはこれらの混晶に代表される窒化物半導体材料により、可視ないし紫外領域で発光するＬＥＤ等の半導体発光素子が実現されている。これらの発光素子では、成長基板として、主にサファイア等が用いられるが、これらの基板は絶縁性であるため、成長面側から正電極及び負電極を取り出す必要があり、ＧａＡｓ等の導電性基板を用いた従前の発光素子とは異なった、種々の構造が提案されている。
【０００３】
図１１は、特開平７―９４７８２号公報に記載された、このような技術に関わる従来例である。図１１（ａ）は従来例の窒化ガリウム系化合物半導体発光素子の平面図（上面視）であり、図１１（ｂ）は図１１（ａ）Ｈ―Ｈ’線で切断した模式断面図である。図１１において、サファイア基板等の絶縁性基板７０の上にｎ型窒化ガリウム系化合物半導体層７１とｐ型窒化ガリウム化合物半導体層７３とが順に積層されており、ｎ型窒化ガリウム系化合物半導体層７１上には負電極７２が形成され、ｐ型窒化ガリウム化合物半導体層７３には正電極用ワイヤボンディングパッド７４が形成されている。７５はｐ型窒化ガリウム化合物半導体層７３のほぼ全面を覆って形成された電流拡散用の透光性電極であり、７６は前記透光性電極７５に設けられた正電極用ワイヤボンディングパッド７４を取り出すための窓部である。
【０００４】
本従来例において、負電極７２は、正電極用ワイヤボンディングパッドの機能を兼ねており、同図に示されるように、正電極用ワイヤボンディングパッド７４と負電極７２は四辺形であるチップ外形の対向する隅部に形成されている。本ＬＥＤ素子は、正電極用ワイヤボンディングパッド７４および負電極７２に導電性ワイヤが接続され、これらを通じて外部から電流が供給されることにより発光動作する。
【０００５】
【発明の解決しようとする課題】
しかしながら、上述の正電極用ワイヤボンディングパッド７４および負電極７２は、ワイヤの接続を確実に行うため、相当の厚さ以上の膜厚の金属層を使用する必要があるので、発光を透過することが不可能であり、さらに、ボンディング領域の確保のために、通常８０μｍ角以上の大きさを必要とするため、正負電極を素子の対角位置の隅部に形成する構造の発光素子の発光パターンは中心部でくびれ、両側に略正方形の暗黒部のある複雑な発光パターン形状となる。図１２はこのような電極・ボンディングパッドの配置を持つ半導体発光素子（ＬＥＤチップ）７７をレンズ付き樹脂モールドの半導体装置（ＬＥＤランプ）として組み立てた場合の発光パターンを説明する図であり、レンズ付き樹脂モールドＬＥＤランプ７８を見る方向、例えば７９の方向及び８０の方向によって、発光パターンは非対称な形８１、８２となる。従って、このような指向特性を持つＬＥＤランプを、他のランプと組み合わせて、例えばフルカラーディスプレイパネルを組み立てた場合には、見る角度により、他のＬＥＤとの混合、混色割合が変化し、輝度の不均一、色の不均一と認識されていた。
【０００６】
また、図１３は、従来例の発光素子を表面実装型のランプに組み立てた半導体発光装置の構成を示す図で（ａ）は平面図、（ｂ）は（ａ）の変形図、（ｃ）は（ａ）の断面図である。本図において、表面実装型の半導体発光装置８３のモールドケース９１の底面９２に、電極端子８９、９０が形成され、半導体発光素子７７のボンディングパッド８４、８５と電極端子８９、９０とがワイヤ８６、８７によりそれぞれ接続されている。従来例の発光素子は、ボンディングパッドがチップの対角位置に有ることから、半導体発光装置８３へ半導体発光素子７７を取り付ける際に、ボンディングパッド８４、８５にワイヤボンディングされたワイヤ８６、８７が出射光を遮らないように半導体発光素子７７の発光部の前面を横切らないようにしなくてはならない。そのため、ワイヤがリードフレーム等に接続する電極端子８９、９０は図１３（ａ）に示すようにが発光素子の両側、あるいは同図（ｂ）のように、２辺の側に形成する必要が有り、半導体発光装置の小型化を阻んでいた。
【０００７】
さらに、図１４は、従来例の発光素子を複数個用いてアレイ状の表面実装型の半導体発光装置に組み立てた場合の構成を示す図であり、図１４（ａ）は給電用の共通配線９５、９６に対して、発光素子の辺をアレイに平行に配列した場合の平面図であり、図１４（ｂ）は給電用の共通配線に対して、発光素子の辺をアレイに対して４５度の角度で、菱形状に配列した場合の平面図である。図１４（ａ）および図１４（ｂ）において、８４、８５は半導体発光素子７７のボンディングパッド、８６、８７はワイヤボンディングのワイヤ、８８は半導体発光素子７７の発光部、８９、９０は電極端子、９５、９６は供給用の共通配線である。図１４（ａ）の場合においては、切片ｉ−ｉ’とｊ−ｊ’における光強度分布は９３、９４にそれぞれ示されるように、最高となる位置がズレるため、例えば原稿読み取り光源に使った場合、読み取り精度の低下を来たす原因となっていた。この読み取り精度を維持するためには、図１３（ｂ）のような配置とすることが必要であり、発光素子はアレイならび方向に対して４５度に傾けて（発光素子の辺を菱形に配列して）配列する必要があり、アレイ状の表面実装型の半導体発光装置光源の外形サイズが大きくなり、また、発光点を密にできないという問題点があった。
【０００８】
【課題を解決するための手段】
請求項１に記載の半導体発光素子は、基板上に第１導電型半導体層、第１導電型半導体層上の一部に形成された第２導電型半導体層、第１導電型半導体層の上に第１電極、第２導電型半導体層上の第２電極、第１電極と電気的に接している第１ボンディングパッド、第２電極と電気的に接している第２ボンディングパッドを有し、第２電極が発光部を形成している半導体発光素子において、第１ボンディングパッドと第２ボンディングパッドは発光部に対して同じ側に形成されており、第１ボンディングパッドの直下には絶縁膜が形成されており、第１電極と第２ボンディングパッドはチップ外形の異なる辺に沿って設けられていることを特徴とする。
【０００９】
請求項２に記載の半導体発光素子は、前記第１電極は、前記第２ボンディングパッドと発光部を挟んで対向する側に設けられることを特徴とする。
【００１０】
請求項３に記載の半導体発光素子は、第１電極は第１ボンディングパッドと配線層を介して電気的に接続されており、配線層の直下に絶縁層が形成されていることを特徴とする。
【００１１】
請求項４に記載の半導体発光素子は、前記第２電極と前記第２ボンディングパッドに接して第２電極よりシート抵抗の低いリード線が形成されており、前記リード線は発光部を挟んで前記第１電極と対向する側に形成されていることを特徴とする。
【００１２】
請求項５に記載の半導体発光素子は、前記第２電極と前記第２ボンディングパッドに接して第２電極よりシート抵抗の低いリード線が形成されており、前記第１電極と前記リード線は、前記第１ボンディングパッドおよび前記第２ボンディングパッドが形成されているチップ外周の辺に隣接する２辺に沿って形成されていることを特徴とする。
【００１３】
請求項６に記載の半導体発光素子は、前記発光部の平面形状が、少なくとも３回以上の回転対称の形状であることを特徴とする。
【００１４】
請求項７に記載の半導体発光装置は、前記半導体発光素子がケースに固定されてなり、該発光素子における第１ボンディングパッドと第２ボンディングパッドに各々ワイヤが接続され、かつ、各々のワイヤは、前記発光素子における発光部とは反対側に引き出されて、該ケースに設けられた端子に接続されてなることを特徴とする。
請求項８に記載の半導体発光装置は、第１ボンディングパッドと第２ボンディングパッドが導電樹脂接着剤を用いてケースに設けられた端子に接続されてなることを特徴とする。
請求項９に記載の半導体発光装置は、該基板面が前記ケースの主面に対して概略垂直に配置されてなることを特徴とする。
【００１５】
【発明の実施の形態】
〈実施の形態１〉
図１は、本発明の第１の実施の形態よりなる発光素子の構成を示す図であり、図１（ａ）は平面図（上面視）であり、図１（ｂ）および図１（ｃ）は模式断面図である。図１（ａ）において、１０はサファイア基板（約３５０μｍ×３５０μｍの正方形）であり、１９は発光部（約３００μｍ×１７０μｍの長方形）であり、１５は約１３０μｍ角略正方形の正電極用ボンディングパッド（以下、正電極パッドと呼ぶ）、１８は約８０μｍ角の負電極用ボンディングパッド（以下、負電極パッドと呼ぶ）であり、正負の電極パッドはチップ上で発光部１９に対して同じ側に配設されており、正電極パッドおよび負電極パッドの外形が形作る長辺部に近接して該半導体発光素子の発光部１９が配設されている。負電極パッド１８は、発光部を挟んで正電極パッドと対向する位置に形成された負電極２０（幅約２０μｍ）と、発光部１９の横に設けられた配線層２１で電気的に接続されており、配線層２１および負電極パッド１８部分の直下には、絶縁層１６が積層されている。図１（ａ）のＡ−Ａ’線で切断した略断面図を図１（ｂ）に、Ｂ−Ｂ’線で切断した略断面図を図１（ｃ）に示す。
【００１６】
図１（ｂ）において、サファイア基板１０上に、前記サファイア基板１０と略平行の面が一部露出したｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１が形成され、その上には発光層であるＡｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３が積層されている。透光性正電極１４は、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上を覆って形成されている。配線層２１は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の一部露出した面上に絶縁層１６を介して形成され、その上に負電極パッド１８が重ねられて形成されていることにより配線層２１と負電極パッド１８とが電気的に接続されている。
【００１７】
また、該負電極パッド１８と、発光部を挟んで対向する位置に、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の露出した面上に直接負電極部２０が形成されている。また、図１（ｃ）においては、サファイア基板１０上に、前記サファイア基板１０と略平行の面が一部露出したｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１が形成され、その上には発光層であるＡｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３が積層されている。透光性正電極１４は、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上を覆って形成されており、その上の所定の領域にのみ直接正電極パッド１５が形成されることにより、透光性正電極１４と正電極パッド１５とが電気的に接続されている。また、正電極と発光部１９を挟んで対向する位置に、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の露出した面の直上に負電極２０が形成されている。上記構成により、平面図における発光部１９とは、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３、透光性正電極１４の積層構造に対応した領域であることになる。
【００１８】
次に、本実施の形態における半導体発光素子の製造方法について述べる。
サファイア基板１０上に、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３を順次積層する。その後、フォトリソグラフィー技術とドライエッチング技術を用い、ウェハ表面よりｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の途中まで、素子の周辺部および、負電極を形成する部分を除去する。エッチングされなかったメサ上の部分にのみｐｎ界面が残されることとなる。
【００１９】
次いで、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上のほぼ全面に透光性正電極１４（膜厚約６ｎｍ）を形成する。電極材料としてＮｉを用いた。その上の所定の領域に正電極パッド１５を形成する。正電極パッド１５の厚さは、ボンディングが容易なように比較的厚く形成すれば良く、約１μｍとした。正電極パッド１５の材料は、通常ＡｕもしくはＡｕ系の合金もしくはＡｌもしくはＡｌ系の合金で形成されるワイヤ材料と接続が容易な金属で形成すれば良く、ここではＴｉ／Ａｕ（Ｔｉが下側）を用いた。本実施の形態では、正電極パッド１５のサイズを約１３０μｍ角とした。
【００２０】
また、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１上には、絶縁層１６を形成した後、負電極２０と配線層２１とを一体として形成し、その上の所定領域に負電極パッド１８を形成する。絶縁層１６の材料としてＳｉＯ₂を用いた。負電極２０および配線層２１は、ボンディングの必要が無い為むやみに大きくすることは不要で、線幅として２〜２０μｍ程度が適当であり、本実施の形態では１０μｍとした。逆に、負電極パッド１８はボンディングの為に幅８０μｍ以上の大きさが必要である。本実施の形態では、約８０μｍ角の略正方形とした。絶縁層１６は、マスクあわせの際の余裕を設けて配線層２１直下の領域では約３０μｍ幅とし、負電極パッド１８直下の領域では約１００μｍ×１３０μｍのほぼ長方形とした。また、配線層２１直下の領域における絶縁層１６の長さは、本実施の形態においては負電極パッド１８の存在する発光部の一辺側に位置する配線層２１の直下部分も含めて約２７０μｍとした。
【００２１】
ここで、正電極パッド１５と発光部を挟んで対向する側に設けられた負電極２０は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１に接合することにより該層に電流を注入する役割を果たしており、正電極パッド１５と発光部１９に対して同じ側に設けられた負電極パッド１８、および、これら負電極２０と負電極パッド１８とを電気的に接続している配線層２１は、それらの下に設けられた絶縁層１６の存在により、半導体層から絶縁されている。負電極２０および配線層２１の材料としてはＴｉ／Ａｌを用い、負電極パッド１８の材料としてはＴｉ／Ｍｏ／Ａｕを用いた。
【００２２】
なお、本実施の形態では、負電極２０と配線層２１を一括して設けたので工程が簡略化されているが、これらを適宜別々の材料で設けてもよいことはいうまでもない。両者を異なる材料で作製する場合は、例えば負電極２０はＴｉ／Ａｌ、配線層２１は例えばＡｌを用いる。以上の工程は、実際にはウェハー上で多数の半導体素子に対して一括して適用され、その後、四辺形状に各素子（チップ）が切り出されて図１に示す半導体発光素子が完成する。
【００２３】
本発明における発光素子は、正電極パッドおよび負電極パッドに素子外部から電力が供給されて発光する。素子における電流の流れを説明すると、まず、正電極パッドから透光性正電極に電流が供給され、さらに、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ１２（発光層）、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１を経て負電極２０に至り、ここからさらに、配線層２１を経て負電極パッドに至る。
【００２４】
ここで、発光領域の上面を覆うかたちで、透光性正電極が設けられているので、発光部サイズ（本実施の形態においては約３００μｍ×１７０μｍの長方形）に比べて極めて小さい膜厚（数μｍ以下）でしか無いｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３から、比較的均一に発光層に電流が供給されやすくなる。さらに、負電極２０が正電極パッド１５と発光部１９を挟んで対向に位置している事により、平面図で視れば、発光部の一方の側（正電極パッド１５）からその対向する側（負電極２０）に電流が流れるように構成されており、よって、発光部の各部に電流が均一に注入されるようになっている。これにより、略長方形状の発光部が均一に発光することが出来る。
【００２５】
本実施の形態の発光素子の変形として、従来例のように、負側のボンディングパッドと負電極とを共通とした発光素子を作製する、すなわち、図１において、絶縁層１６、負電極２０、配線層２１を除き、負電極パッド１８直下にｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１と接する負電極部分を設けた他は、電極形状、電極配置が本実施の形態と全く同じ構造を有する半導体発光素子を作製したところ、発光部１９のうち、正電極パッド１５および負電極パッド１８が位置している側の辺近傍のみに電流が集中して流れてしまうために、この部分が強く発光し他の領域はほとんど発光しなかった。
【００２６】
よって、電流集中による部分発熱等の問題により、発光素子の特性が本実施の形態と比較して悪化してしまった。また、このように部分発熱を生じる素子は、駆動電流値もしくは駆動電流パルス幅によって各部の発熱量の偏差も異なるので、発光効率が発熱量により変化することから、結果として、発光パターンが駆動電流値もしくは駆動電流パルス幅によって変化してしまう使いづらいものとなってしまった。
【００２７】
また、図１において絶縁層１６を省略する、すなわち、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１には、図１における負電極パッド１８、配線層２１、負電極２１の３方向から電流が注入される構成とした本実施の発光素子の変形例も試作したところ、先の変形例ほどではないものの、やはり、発光部１９のうち、正電極パッド１５および負電極パッド１８が位置している側の辺近傍のみに電流が集中して流れてしまうためにこの部分が強く発光した。これらのことから、本発明の構成に基づいて、発光部の一方の側（正電極パッド１５）から、その対向する側（負電極２０）にのみ電流が流れるように、絶縁層１６等を適正に配置しつつ、ボンディングパッドを素子の片側に配置することが重要であることが判明した。
【００２８】
図２は、図１の発光素子をレンズ付き樹脂モールドの発光ダイオードランプに実装した様子であり、垂直軸上方向２２から紙面右方向２３および左方向２４（各々発光部の長辺に沿って傾いた方向）においてもほぼ同様の、滑らかな放射特性を得ることが出来た。これは、従来例と異なり、発光部の形状が左右対称であり、また、ボンディングパッドがチップの片側に寄っていることにより、ボンディングワイヤ（図示されない）が左右方向の発光の取り出しを妨げにくいという本発明の発光素子自身の効果による。
【００２９】
図３は、本実施の形態よりなる発光素子を用いて表面実装型の半導体発光装置に組み立てた場合の構成を示す図であり、図３（ａ）は平面図であり、図３（ｂ）はＣ−Ｃ’線で切断した略断面図である。図において、１０はサファイア基板（約３５０μｍの正方形）であり、１９は発光部（約３００μｍ×１７０μｍの長方形）であり、１５は正電極パッド（約１３０μｍ角の正方形）、１８は負電極パッド（約８０μｍ角の正方形）であり、正電極パッド１５および負電極パッド１８はサファイア基板上で発光部１９と同じ側に配設されており、該正電極パッド１５および該負電極パッド１８の外形が形作る長辺部に近接して該半導体発光素子の発光部が配設されている。
【００３０】
該負電極パッド１８は、発光部１９を挟んで正電極パッド１５と対向する位置に形成された負電極２０（幅約１０μｍ）と、発光部１９の横に設けられた配線層２１で電気的に接続されており、配線層２１および負電極パッド１８部分の直下には、絶縁層１６が積層されている。２５および２６は表面実装型の半導体発光装置のモールドケース２９の底面３０にメッキ等の手法により形成された電極端子であり、金線ワイヤ２７および２８によりそれぞれ正電極パッド１５及び負電極パッド１８と電気的に結線されている。また３１は透明なモールド樹脂である。
【００３１】
このように、本実施の形態の発光素子を用いれば、モールドケース２９側の電極端子２５および電極端子２６を発光素子の片側に集めることが出来て、発光素子を組み込んだ表面実装型の半導体発光装置の小型化が図れた。具体的には、図３に示された表面実装型の半導体発光装置の外形サイズは、縦約１．２ｍｍ×横約１．８ｍｍ×高さ約１．２ｍｍ程度となり、図１３（ａ）に示される様に、従来例の発光素子を用いた場合に見積もられる外形サイズ縦約１．２ｍｍ×横約２．０〜２．３ｍｍ×高さ約１．２ｍｍ程度と比較してより小型化することが出来た。
【００３２】
図４は、本実施の形態よりなる半導体発光素子を複数個用いて、ＬＥＤアレイに組み立てた場合の構成を示す図である。図３のような、１個の発光素子を用いて表面実装型の半導体発光装置に組み立てた場合と異なり、表面実装型の半導体発光装置のモールドケース３２の底面にメッキ等の手法により形成されたそれぞれの電極端子３３および電極端子３４は共通ライン３５および共通ライン３６により電気的に結線されている。２７、２８は電極端子２５および電極端子２６と正電極パッド１５および負電極パッド１８とを結線する金線ワイヤである。この結果、正電極パッド１５、負電極パッド１８は近接して配設されており、且つ該正負の両電極パッドの外形が形作る長辺部に近接して該半導体発光素子の発光部１９を配設することにより、発光素子からの金線ワイヤ２７、２８を同一辺側に引き出すことが出来て、また、従来例の図１４（ａ）で問題になった光強度の軸上のズレの問題を、図１４（ｂ）の斜め配置を使わずとも解決することが出来た。
【００３３】
図５は、本発明の第１の実施の形態よりなる半導体発光素子を、底面に対し垂直に立てて表面実装するタイプの半導体発光装置に組み立てた場合の構成を示す図であり、異方導電性樹脂接着剤を用いてモールドケース等の基体に接続する場合の構成を表している。図５（ａ）は、上記半導体発光装置のモールドケースの一例を表す要部斜面図であり、図５（ｂ）および図５（ｃ）は、上記モールドケースに、本発明の第１の実施の形態よりなる半導体発光素子を接続した場合の要部模式図であり、図５（ｂ）は要部平面図、図５（ｃ）は（ｂ）のＤ−Ｄ’線で切断した要部断面図を表している。
【００３４】
図５（ａ）において、３７は底面に対し半導体発光素子を垂直に立てて実装するタイプのモールドケースの一例である。底面４１に対して垂直な壁面４２を有しており、また、モールドケース表面には、配線３８および配線３９が形成され、壁面４２にまでこれらは伸びている。壁面４２における２本の配線３８、配線３９の間には、溝４０が存在している。斜面４３は、半導体発光素子からの出射光を底面４１に対し垂直な方向に集める為の反射板の役割を果たす。
【００３５】
壁面４２の高さは、２０μｍ以上３５０μｍ以下であり、１００μｍ以上２００μｍ以下が望ましい。ここでは、１５０μｍとした。また、溝４０の幅は１９０μｍ以下であり、ここでは、１００μｍ程度とした。また、溝４０の深さは、異方導電性樹脂接着剤４４中に含まれる金属粉等の導電性物質の最大径を例えば５μｍとすると、少なくとも５μｍ以上に設計する必要が有る。
【００３６】
図５（ｂ）（ｃ）は、（ａ）に示したモールドケース３７に、本発明の第１の実施の形態よりなる半導体発光素子を実装した様子を表している。壁面４２上の配線３８、配線３９および溝４０が存在する領域に、例えばハイソール社製の「モーフィットＴＧ−９０００Ｒ」やその類似品（液状の透光性エポキシ樹脂に数乃至数十ｗｔ％の粒径約１０μｍ以下の導電性素粒子を配合した樹脂材料）等の異方性導電樹脂接着剤４４を塗布する。次に、壁面４２に対してサファイア基板１０が平行になるように、かつ、配線３８、配線３９と正両電極パッド１５、負電極パッド１８とがそれぞれ接するように、半導体発光素子を搭載する。
【００３７】
最後に、半導体発光素子の上面から荷重（約２乃至２０ｋｇ／ｃｍ²、図中矢印で示した方向から加圧する）をかけながら異方導電性樹脂接着剤４４の硬化を行う。硬化条件は、異方導電性樹脂接着剤４４の種類により異なるが、本実施例で用いたものでは、１５０℃−２分乃至２００℃−３０秒である。この結果、荷重を受けて硬化した正電極パッド１５、負電極パッド１８と壁面４２上の配線３８、配線３９との間では、間に挟まった個々の導電性物質が直接接触するので、導通状態が作り出される。
【００３８】
これに対し、その他の部分の異方導電性樹脂接着剤４４は、負荷を受けずに硬化するので導電性物質同士が接触し合う事はほとんど無く、樹脂中に分散しているので絶縁性樹脂接着剤として振る舞う。この場合、上記モールドケース３７では、配線３８、配線３９の間に溝４０が形成されているので、正負の両電極パッド間で、導電性物質による導通状態は起こらない。
【００３９】
図５のように実装した場合、発光部１９から取り出される出射光に加え、半導体発光素子のｐｎ接合面に対し平行な方向に出射する光、および、半導体発光素子のサファイア基板１０が透明な場合、基板側面側から出射する光をも、底面４１に対し垂直な方向に直接取り出せる為、正面輝度が向上するという効果が発生する。通常ＬＥＤ素子においては、チップ外部（通常モールド樹脂）よりも半導体層の屈折率が大きいため、半導体層に沿って発光した光が導波しており、チップ側面から取り出された導波光を直接放射する構成とすることで、効果的に輝度を向上させることが出来るのである。
【００４０】
また、図５のようにチップを立てて実装する構成とすることにより、投影面積が極めて小さい表面実装タイプの発光装置を実現することも可能となる。本構成の表面実装タイプの発光装置においても、本実施の形態の発光素子の上方への放射パターン特性の対称性が良好なことから、立てられた素子に平行な方向の各部では比較的一定な放射パターンが得られる。
【００４１】
なお、本実施の形態の発光素子において、配線層２１の直下から絶縁層を無くし、配線層２１の部分をｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１と接合する負電極に変更しても、この領域は、発光部１９を挟んで正電極パッドと対向する部分であることから、発光部に均一に電流を供給する妨げとならないことは、図１の平面図から明らかであり、このような変更は本発明の範囲に含まれるものである。より詳細には、図１（ａ）の平面図において、負電極２０がｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１と接している領域中の任意の一点と、正電極パッド１５と発光部１９との境界線分上の任意の一点とを結ぶ線分が、少なくとも発光部１９を横切る構造になるように絶縁層１６が配置されておればよい。
【００４２】
〈実施の形態２〉図６は、本発明の第２の実施の形態よりなる発光素子の構成を示す平面図である。図において、１０はサファイア基板（約３５０μｍ×４８０μｍの長方形）であり、４５はほぼ正方形の発光部（約３００μｍ角）であり、１５は約１３０μｍ角正方形の正電極パッド、１８は約８０μｍ角の負電極パッドであり、正電極パッド１５および負電極パッド１８はサファイア基板１０上で発光部４５に対して同じ側に配設されており、該正電極パッド１５および該負電極パッド１８の外形が形作る長辺部に近接して該半導体発光素子の発光部４５が配設されている。透光性正電極１４の１辺に沿って、リード線４９が正電極パッド１５と一体的に形成されており、チップ外形に対して前記リード線４９と対向する側に、負電極２０（幅約１０μｍ）が設置されている。
【００４３】
該負電極パッド１８は、該負電極２０（幅約１０μｍ）と、発光部４５の横に設けられた配線層２１で電気的に接続されており、配線層２１および負電極パッド１８部分の直下には、絶縁層１６が積層されている。正電極パッド１５および負電極パッド１８および発光部４５および負電極２０の構成は、図１（ｂ）ないし図１（ｃ）に示したものと同様である。本実施の形態における半導体発光素子の製造方法については、実施の形態１と同様であるので詳細を省略する。
【００４４】
ここで、リード線は、正電極パッドから延伸した透光性正電極に接続された導電材料であって、透光性正電極と比較してシート抵抗が飛躍的に小さい導電層から構成されており、発光素子の動作時に、リード線先端部付近と正電極パッドとの電位差をなくすことが出来る。本実施の形態において、リード線は総膜厚１μｍの金属膜より構成されており、透光性とするために膜厚１０ｎｍ程度以下の金属膜で構成される透光性正電極と比較して、２桁程度シート抵抗の小さい層で構成された。
【００４５】
本実施の形態によれば、正電極パッドに接合したリード線４９から負電極２０までの距離が一様な為、注入電流密度の不均一が発生しやすい材料でも、半導体発光素子を構成する事が可能となった。これにより、実施の形態１の場合と比較して、さらに、均一に発光部を発光させる効果を高めることが出来る。また、本実施の形態においても、電極パッドをチップの片側に配置したので、実施の形態１と同様の効果を得ることが出来、図２ないし５に示されたものと同様の半導体発光装置を得ることが可能になった。
【００４６】
〈実施の形態３〉図７は、本発明の第３の実施の形態よりなる発光素子の構成を示す平面図である。図において、１０はサファイア基板（約３５０μｍ×４８０μｍの長方形）であり、４６はほぼ円形の発光部（直径約３００μｍ）であり、１５は約１３０μｍ角正方形の正電極パッド、１８は約８０μｍ角の負電極パッドであり、正電極パッド１５および負電極パッド１８はサファイア基板１０上で発光部４６に対して同じ側に配設されており、該正電極パッド１５および該負電極パッド１８の外形が形作る長辺部に近接して該半導体発光素子の発光部４６が配設されている。
【００４７】
発光部４６を挟んで正電極パッド１５および負電極パッド１８と対向する位置に形成された負電極２０（幅約５μｍ）は、該負電極パッド１８と、発光部４６の横に設けられた配線層２１で電気的に接続されており、配線層２１および負電極パッド１８部分の直下には、絶縁層１６が積層されている。正電極パッド１５および負電極パッド１８および発光部４６および負電極２０の構成は、図１（ｂ）ないし図１（ｃ）に示したものと同様である。本実施の形態における半導体発光素子の製造方法については、実施の形態１と同様であるので詳細を省略する。
【００４８】
本実施の形態における電極構造をとる事により、ほぼ円形の発光部４６を得る事ができた。また、本実施の形態においても、実施の形態１と同様の効果により、活性層に注入される電流は均一となる為、発光パターンの不均一を小さくする事ができる。この発光素子により、図２で示したような左右対称な発光パターンを得る事ができた。特に、本発明のほぼ円形の発光部４６の形は、無限回の回転対称形状であり、発光素子のリードフレーム等への実装時に、取付角度を選ばないという利点がある。即ち、円形でない発光部の形の発光素子を軸対称形のリードフレームに取り付ける場合には、取付角度によりリードフレームの方向に対する発光の指向パターンが異なっていたが、本実施例では、この問題を完全に回避する事ができる。
【００４９】
また、本実施の形態では、図７に示した半導体発光素子のチップの角部近傍において、比較的細い線状に形成される負電極２０および配線層２１が存在しない為、チップの角が欠けても素子特性に影響する事はなく、歩留まり向上に関して有利である。また、本実施の形態においても、電極パッドをチップの片側に配置したので、実施の形態１と同様の効果を得ることが出来、図２ないし５に示されたものと同様の半導体発光装置を得ることが可能になった。
【００５０】
〈実施の形態４〉図８は、本発明の第４の実施の形態よりなる発光素子の構成を示す平面図である。図において、１０はサファイア基板（約３５０μｍ×４８０μｍの長方形）であり、４７はほぼ多角形の発光部（外径約３００μｍ）であり、１５は約１３０μｍ角正方形の正電極パッド、１８は約８０μｍ角の負電極パッドであり、正電極パッド１５および負電極パッド１８はサファイア基板１０上で発光部４７に対して同じ側に配設されており、該正電極パッド１５および該負電極パッド１８の外形が形作る長辺部に近接して該半導体発光素子の発光部４７が配設されている。該負電極パッド１８は、発光部４７を挟んで正電極パッド１５と対向する位置に形成された負電極２０（幅約５μｍ）と、発光部３９の横に設けられた配線層２１で電気的に接続されており、配線層２１および負電極パッド１８部分の直下には、絶縁層１６が積層されている。
【００５１】
正電極パッド１５および負電極パッド１８および発光部４７および負電極２０の構成は、図１（ｂ）ないし図１（ｃ）に示したものと同様である。本実施の形態における半導体発光素子の製造方法については、実施の形態１と同様であるので詳細を省略する。
【００５２】
本実施の形態における電極構造をとる事により、ほぼ多角形の発光部４７を得る事ができた。また、本実施の形態においても、実施の形態１と同様の効果により、活性層に注入される電流は均一となる為、発光パターンの不均一を小さくする事ができる。この発光素子により、図２で示したような左右対称な発光パターンを得る事ができた。特に本発明のほぼ多角形の発光部４７の形は、回転対称形状となっており、３回対称より４回対称、４回対称より５回対称へと回転対称数が上がるにつれて、発光部の形状は円形に近づく事になり、リードフレーム等への実装時に、取付角度を選ばないという利点が発生する。
【００５３】
即ち、点対称でない発光パターンの場合には、軸対称形のリードフレームの方向に対する発光の指向パターンが異なっていたが、本実施の形態では、この問題を無視できるほど低減できた。また、本実施の形態では、図８に示した半導体発光素子のチップの角部近傍において、比較的細い線状に形成される負電極２０および配線層２１が存在しない為、チップの角が欠けても素子特性に影響する事はなく、歩留まり向上に関して有利である。
【００５４】
また、本実施の形態においても、電極パッドをチップの片側に配置したので、実施の形態１と同様の効果を得ることが出来、図２ないし５に示されたものと同様の半導体発光装置を得ることが可能になった。
【００５５】
なお、本実施の形態における説明図である図８においては、発光部４７の形状が正八角形となっているが、本発明はこれに限定されるものではなく、少なくとも３回以上の回転対称形となっておればよい。
【００５６】
〈実施の形態５〉
図９は、本発明の第５の実施の形態よりなる発光素子の構成を示す図である。図９（ａ）において、１０はサファイア基板（約３３０μｍ×４８０μｍの長方形）であり、１９は発光部（約３００μｍ角のほぼ正方形）であり、１５は正電極パッド、１８は負電極パッドであり、正電極パッド１５（約１３０μｍのほぼ正方形）および負電極パッド１８（約８０μｍのほぼ正方形）は発光部１９に対して同じ側に配設され、正電極パッド１５および負電極パッド１８の外形が形作る長辺部に近接して半導体発光素子の発光部１９が配設されている。発光部１９上には、透光性正電極１４の１辺に沿って、リード線４９が正電極パッド１５と一体的に形成されており、リード線４９と対向する側に、負電極２０（幅約１０μｍ）が設置されている。
【００５７】
さらに、絶縁層１６が発光素子ほぼ全面に形成され、負電極２０、透光性正電極１４等を覆っている。前記絶縁層１６には、前記負電極２０の一部および正電極パッド１５が露出するように窓部が形成されている。さらに該負電極パッド１８は、前記絶縁層１６上に、負電極２０と対向する位置に形成されており、発光部１９の上に設けられた配線層４８により、負電極２０と負電極パッド１８が電気的に結線されている。負電極２０と配線層４８との接続は、前記絶縁層に設けられた窓部でなされている。
【００５８】
また、図９（ａ）のＥ−Ｅ’線で切断した略断面図を図９（ｂ）に、Ｆ−Ｆ’線で切断した略断面図を図９（ｃ）に示す。
【００５９】
図９（ｂ）において、サファイア基板１０上に、前記サファイア基板１０と略平行の面が一部露出したｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１が形成され、その上には、発光層であるＡｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３が積層されている。透光性正電極１４は、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上を覆って形成されている。負電極２０は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の一部露出した面に接合して形成され、負電極２０と配線層４８との接続のための窓部を有する絶縁層１６が形成されている。負電極パッド１８は、負電極２０と対向する位置に、絶縁層１６上に形成され、負電極パッド１８および負電極２０は、絶縁層上１６に形成された配線層４８により、電気的に結線されている。
【００６０】
また、図９（ｃ）においては、サファイア基板１０上に、サファイア基板１０上面と略平行の面が一部露出したｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１が形成され、その上には、発光層であるＡｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３が積層されている。透光性正電極１４は、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上を覆って形成されており、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上の所定の領域に正電極パッド１５が形成されている。
【００６１】
負電極２０は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の一部露出した面上に形成されている。さらに、正電極パッド１５が露出するように窓部を設けられた絶縁層１６が、半導体発光素子のほぼ全面に形成されている。上記構成により、平面図における発光部１９とは、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３、透光性正電極１４の積層構造に対応した領域であることになる。
【００６２】
次に、本実施の形態における半導体発光素子の製造方法について述べる。
サファイア基板１０上に、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３を順次積層する。その後、フォトリソグラフィー技術とドライエッチング技術を用い、ウェハ表面よりｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の途中まで、素子の周辺部および、負電極を形成する部分を除去する。エッチングされなかったメサ上の部分にのみｐｎ界面が残され、この大部分が発光部１９に相当することとなる。本実施の形態においては、発光部のサイズを約３００μｍ角のほぼ正方形とした。
【００６３】
次いで、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上のほぼ全面に、透光性正電極１４（膜厚１０ｎｍ程度）を形成する。電極材料として、例えば、Ｐｄ／Ａｕを用いた。さらに、その上の所定の領域に、正電極パッド１５を形成する。正電極パッド１５の厚さは、ボンディングが容易なように、約２μｍと厚く形成した。本実施の形態においては、正電極パッド１５の大きさは、約１３０μｍ角とした。正電極パッド１５の材料としては、ＰｔＳｉ／Ａｕを用いた。また、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１上の一部露出した面上に、負電極２０を形成する。負電極２０は、ボンディングの必要が無い為、細くてよく、電極幅として１０μｍ程度とした。負電極２０材料としては、Ｗ／Ａｌを用いた。
【００６４】
その後、絶縁層１６をウェハー表面に形成し、フォトリソグラフィー技術とエッチング技術を用いて、負電極２０上の適切な位置および正電極パッド１５上に開口部を儲け、通常の薄膜形成技術と選択エッチング技術により配線層４８を形成する。この場合、絶縁層１６は発光部の保護をも兼ねている。絶縁層の材料としては、ＳｉＯ₂を用い、配線層の材料として、Ｔｉ／Ａｌを用いた。
【００６５】
絶縁層１６は、他の絶縁材料を用いて構成する事も出来るが、特に本実施の形態においては、絶縁層が発光部表面をカバーしているので、絶縁層材料が発光光の波長に対して透明である必要が有る。その後に、配線層４８と接続するように、負電極パッド１８を形成する。負電極パッド１８は、ボンディングの為に幅８０μｍ以上の大きさが必要である。本実施の形態では、約８０μｍ角の正方形とした。負電極パッド１８の材料としては、Ａｌを用いた。
【００６６】
その後、図９には示されないが、必要に応じて、配線層４８を絶縁膜で覆ってもよい。以上の工程は、実際には、ウェハー上で多数の半導体素子に対して一括して適用され、その後、四辺形状に、各素子（チップ）が切り出されて図９に示す半導体発光素子が完成する。
【００６７】
本実施の形態における電極構造では、配線層４８を発光部１９の上部に設けた為、同じサイズの発光部１９を有する実施の形態２に比べ、半導体発光素子の短辺のサイズを小さくする事ができた。具体的には、実施の形態２では、半導体発光素子のサイズを約３５０μｍ×４８０μｍとしたが、本実施の形態においては、図１における配線層２１の幅約１０μｍ分と、フォトリソグラフィー時の位置あわせに必要とされるマージン分だけ低減できる為、約３３０μｍ×４８０μｍサイズの半導体発光素子を構成する事ができた。
【００６８】
さらに、本実施の形態では、発光部１９の形状をほぼ正方形とした。また、本実施の形態においても、実施の形態１と同様の効果により、活性層に注入される電流は均一となる為、発光パターンの不均一を小さくする事ができる。この電極配置により、図２で示したような左右対称な発光パターンを実現できた。また、本実施の形態においても、電極パッドをチップの片側に配置したので、実施の形態１と同様の効果を得ることが出来、図２ないし５に示されたものと同様の半導体発光装置を得ることが可能になった。
【００６９】
なお、本実施の形態において、発光部の形状としてほぼ正方形を選んだが、本発明はこれに限定されるものではなく、ほぼ長方形、ほぼ円形、ほぼ多角形でもよい。その際に発生する効果は実施の形態１ないし実施の形態４に示した効果と同様である。
【００７０】
〈実施の形態６〉
図１０は、本発明の第６の実施の形態よりなる発光素子の構成を示す図である。図１０（ａ）において、１０はサファイア基板（約３５０μｍ×４５０μｍの長方形）であり、１９は発光部（約３００μｍ角のほぼ正方形）であり、１５は正電極パッド（約１３０μｍ角の正方形）、１８は負電極パッド（約８０μｍ角の正方形）であり、正電極パッド１５および負電極パッド１８はサファイア基板１０上で発光部１９に対して同じ側に配設し、該正電極パッド１５および該負電極パッド１８の外形が形作る長辺部に近接して該半導体発光素子の発光部１９が配設されている。
【００７１】
発光部１９上には、リード線４９が正電極パッド１５と一体的に形成されており、前記リード線４９及び負電極２０は、前記正電極パッド１５及び負電極パッド１８が形成されているチップ外周の辺に近接するチップ外周の２辺に沿って形成されている。該負電極２０は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１上の所定の領域に形成された絶縁膜１６上まで延伸しており、その上に負電極パッド１８が形成されている。図１０（ａ）のＧ−Ｇ’線で切断した略断面図を図１０（ｂ）に示す。
【００７２】
図１０（ｂ）において、サファイア基板１０上に、前記サファイア基板１０と略平行の面が一部露出したｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１が形成され、その上には、発光層であるＡｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３が積層されている。透光性正電極１４は、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上のほぼ全面に形成され、その上の所定の領域に正電極パッド１５と電気的に接続されたリード線４９が形成されている。負電極２０は、ｎ型ＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ層１１の一部露出した面上に形成されている。図１０（ａ）で示した発光部１９は、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３、透光性正電極１４より構成されている。
【００７３】
次に、本実施の形態における半導体発光素子の製造方法について述べる。
サファイア基板１０上に、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）１１、Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）１２、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）１３を順次積層する。その後、フォトリソグラフィー技術とドライエッチング技術を用い、ウェハ表面よりｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１の途中まで、素子の周辺部および、負電極を形成する部分を除去する。エッチングされなかったメサ上の部分にのみｐｎ界面が残され、この大部分が発光部１９に相当することとなる。本実施の形態においては、発光部のサイズを約３００μｍ角のほぼ正方形とした。
【００７４】
次いで、ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層１３上のほぼ全面に、透光性正電極１４（膜厚１２ｎｍ程度）を形成する。電極材料として、例えば、Ｎｉ／Ｐｔを用いた。その後に、正電極パッド１５およびリード線４９を一体的に形成する。正電極パッド１５の厚さは、ボンディングが容易なように、例えば１μｍと厚く形成する。正電極パッド１５の大きさは、本実施の形態においては、約１３０μｍ角とした。また、リード線４９は、ボンディングの必要が無い為、幅２〜１０μｍ程度が適当である。正電極パッド１５およびリード線４９の材料は、Ｃｒ／Ａｕを用いた。
【００７５】
また、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層１１上には、絶縁膜１６を形成した後、負電極２０を形成し、その上の所定の領域に負電極パッド１８を形成する。負電極２０は、ボンディングの必要が無い為、電極幅として２〜２０μｍ程度が適当である。本実施の形態では幅約１０μｍとした。逆に、負電極パッド１８は、ボンディングの為に幅８０μｍ以上の大きさが必要である。本実施の形態では、約８０μｍ角の正方形とした。絶縁層の材料として、ＳｉＯ₂を用い、負電極２０の材料として、Ｔｉ／Ａｌを用い、負電極パッド１８の材料として、Ａｌを用いた。
【００７６】
以上の工程は、実際には、ウェハー上で多数の半導体素子に対して一括して適用され、その後、四辺形状に、各素子（チップ）が切り出されて図９に示す半導体発光素子が完成する。
【００７７】
本実施の形態における電極構造では、負電極２０が正電極パッド及び負電極パッドが形成されているチップ外周の辺に近接するチップ外周の辺に沿って、負電極パッド１８から延伸して設けられている為、図６（ａ）で示した実施の形態２で配線層２１を構成していた領域に、負電極２０を形成して半導体発光素子を構成した構造になっており、同じサイズの発光部１９を有する実施の形態２に比べ、正負の両電極パッド半導体発光素子の長辺のサイズを小さくする事ができた。
【００７８】
具体的には、実施の形態２では、半導体発光素子のサイズを約３５０μｍ×４８０μｍとしたが、本実施の形態においては、図６（ａ）における負電極２０の幅約１０〜２０μｍ分と、フォトリソグラフィー時の位置あわせに必要とされるマージン分だけ低減できる為、約３５０μｍ×４５０μｍサイズの半導体発光素子を構成することができた。
【００７９】
また、本実施の形態における電極構造では、正電極パットに接合したリード線４９から負電極２０までの距離が一様な為、注入電流密度の不均一が発生しやすい材料でも、半導体発光素子を構成する事が可能となった。この電極構造により、図２で示したような左右対称な発光パターンを実現できた。さらに、本実施の形態においても、電極パッドをチップの片側に配置したので、実施の形態１と同様の効果を得ることが出来、図２ないし５に示されたものと同様の半導体発光装置を得ることが可能になった。
【００８０】
上述の、各実施の形態において、発光部の形状としてそれぞれ特定のものに基づいて説明したが、本発明はこれに限定されるものではなく、それぞれ、略正方形、略長方形、略多角形、略円形、略半円形、略楕円形のように、少なくとも３回以上の回転対称な形状にしてもよい。また、絶縁層１６として、特定の材料について説明したが、適宜、ＳｉＮ、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯＮ、ＭｇＦ等の酸化物・窒化物・弗化物絶縁体や、ポリイミド等の有機物絶縁体など、他の絶縁材料を用いて構成することも出来る。
【００８１】
【発明の効果】
本発明の半導体発光装置によれば、外部より半導体発光素子に電流を流す為の２本のリードワイヤーを一方向に引き出すことが可能となり、半導体発光素子の小型化を図ることが出来た。また、発光部の形状が単純な形状となったことで、半導体製造装置に組み立てた場合、左右対称な発光パターン（放射特性）を得ることが出来る。さらに、本発明によれば、上記構成によって、ボンディング工程を複雑化したり、素子サイズを無用に増大させること無く、第２電極下のｐｎ界面に均一に電流を供給でき、これにより、上面より正負両電極を取るタイプの発光素子の輝度向上、発光効率向上などに貢献する。
【図面の簡単な説明】
【図１】本発明の実施の形態１の発光素子の構成を示す図で、（ａ）は平面図、（ｂ）はＡ―Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【図２】本発明の実施の形態１の発光素子をレンズ付き樹脂モールドしたＬＥＤランプを示す模式図である。
【図３】本発明の実施の形態１の発光素子を用いて組み立てた表面実装形の半導体発光装置を示す図で、（ａ）は平面図、（ｂ）はＣ−Ｃ’断面図である。
【図４】本発明の実施の形態１の発光素子を複数個用いて組み立てたＬＥＤアレイを示す図である。
【図５】本発明の実施の形態１の発光素子を用いて組み立てた表面実装形の半導体発光装置を示す図で、（ａ）はモールドケースの一例を示す斜視図であり、（ｂ）は発光素子を実装した場合の上から見た図、（ｃ）はＤ−Ｄ’断面図である。
【図６】本発明の実施の形態２の発光素子の構成を示す図である。
【図７】本発明の実施の形態３の発光素子の構成を示す図である。
【図８】本発明の実施の形態４の発光素子の構成を示す図である。
【図９】本発明の実施の形態５の発光素子の構成を示す図で、（ａ）は平面図、（ｂ）はＥ−Ｅ’断面図、（ｃ）はＦ−Ｆ’断面図である。
【図１０】本発明の実施の形態６の発光素子の構成を示す図で、（ａ）は平面図、（ｂ）はＧ−Ｇ’断面図である。
【図１１】従来例の半導体発光素子の構成を示す図で、（ａ）は平面図、（ｂ）はＨ−Ｈ’断面図である。
【図１２】従来例の発光素子をレンズ付き樹脂モールドしたＬＥＤランプを示す模式図である。
【図１３】従来例の発光素子を用いて組み立てた表面実装形の半導体発光装置を示す図で、（ａ）は平面図、（ｂ）は（ａ）の変形例、（ｃ）は（ａ）の断面図である。
【図１４】従来例の発光素子をを複数個用いて組み立てたＬＥＤアレイを示す図で（ａ）は一例、（ｂ）は変形例である。
【符号の説明】
１０ サファイア基板
１１ ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＮ層（０≦Ｘ≦１、０≦Ｙ≦１）
１２ Ａｌ_ZＧａ_TＩｎ_1-Z-TＮ層（０≦Ｚ≦１、０≦Ｔ≦１）
１３ ｐ型Ａｌ_UＧａ_VＩｎ_1-U-VＮ層（０≦Ｕ≦１、０≦Ｖ≦１）
１４ 透光性正電極
１５ 正電極用ボンディングパッド（正電極パッド）
１６ 絶縁層
１８ 負電極用ボンディングパッド（負電極パッド）
１９ 発光部
２０ 負電極
２１ 配線層
２２ 垂直軸方向
２３ 右方向の発光パターン
２４ 左方向の発光パターン
２５、２６ 電極端子
２７、２８ 金線ワイヤ
２９ モールドケース
３０ モールドケース２９の底面
３１ 透明モールド樹脂
３２ 表面実装型の半導体発光装置のモールドケース
３３、３４ 電極端子
３５、３６ 共通ライン
３７ モールドケース
３８、３９ 配線
４０ 溝
４１ 底面
４２ 壁面
４３ 斜面
４４ 異方導電性樹脂接着剤
４５ 発光部
４６ 発光部
４７ 発光部
４８ 配線層
４９ リード線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of a semiconductor light emitting element, and more particularly to a structure and shape of electrodes and bonding pads of a semiconductor light emitting element formed on an insulating substrate, and also relates to a semiconductor light emitting device mounted using the same.
[0002]
[Prior art]
Semiconductor light-emitting elements such as LEDs that emit light in the visible or ultraviolet region are realized by nitride semiconductor materials typified by GaN, AlN, InN, or mixed crystals thereof. In these light emitting devices, sapphire or the like is mainly used as a growth substrate. However, since these substrates are insulative, it is necessary to take out a positive electrode and a negative electrode from the growth surface side, and a conductive substrate such as GaAs. Various structures have been proposed, which are different from the conventional light emitting devices using the above.
[0003]
FIG. 11 shows a conventional example relating to such a technique described in Japanese Patent Laid-Open No. 7-94782. FIG. 11A is a plan view (top view) of a conventional gallium nitride compound semiconductor light emitting device, and FIG. 11B is a schematic cross-sectional view taken along line HH ′ of FIG. . In FIG. 11, an n-type gallium nitride compound semiconductor layer 71 and a p-type gallium nitride compound semiconductor layer 73 are sequentially stacked on an insulating substrate 70 such as a sapphire substrate. A negative electrode 72 is formed thereon, and a positive electrode wire bonding pad 74 is formed on the p-type gallium nitride compound semiconductor layer 73. 75 is a translucent electrode for current diffusion formed covering almost the entire surface of the p-type gallium nitride compound semiconductor layer 73, and 76 is a positive electrode wire bonding pad 74 provided on the translucent electrode 75. It is a window part for taking out.
[0004]
In this conventional example, the negative electrode 72 also functions as a positive electrode wire bonding pad. As shown in the figure, the positive electrode wire bonding pad 74 and the negative electrode 72 have a quadrilateral chip outer shape. It is formed at opposite corners. The LED element emits light when a conductive wire is connected to the positive electrode wire bonding pad 74 and the negative electrode 72 and current is supplied from the outside through these wires.
[0005]
[Problem to be Solved by the Invention]
However, since the positive electrode wire bonding pad 74 and the negative electrode 72 described above need to use a metal layer having a thickness greater than or equal to a certain thickness in order to securely connect the wires, they transmit light. In addition, in order to secure a bonding region, it is usually necessary to have a size of 80 μm square or more, and thus a light emitting pattern of a light emitting element having a structure in which positive and negative electrodes are formed at the corners of the diagonal position of the element Has a complicated light emission pattern shape with a constriction at the center and substantially square dark portions on both sides. FIG. 12 is a diagram for explaining a light emission pattern when a semiconductor light emitting element (LED chip) 77 having such an electrode / bonding pad arrangement is assembled as a resin-molded semiconductor device (LED lamp) with a lens. Depending on the direction in which the resin mold LED lamp 78 is viewed, for example, the direction of 79 and the direction of 80, the light emission pattern has asymmetric shapes 81 and 82. Therefore, when an LED lamp having such directional characteristics is combined with other lamps, for example, a full-color display panel is assembled, the mixing and color mixing ratio with other LEDs changes depending on the viewing angle, and the luminance It was recognized as non-uniformity and color non-uniformity.
[0006]
FIGS. 13A and 13B are diagrams showing a configuration of a semiconductor light emitting device in which a light emitting element of a conventional example is assembled into a surface mount type lamp. FIG. 13A is a plan view, FIG. 13B is a modified view of FIG. FIG. 2 is a sectional view of (a). In this figure, electrode terminals 89 and 90 are formed on the bottom surface 92 of the mold case 91 of the surface mount type semiconductor light emitting device 83, and the bonding pads 84 and 85 of the semiconductor light emitting element 77 and the electrode terminals 89 and 90 are connected to the wire 86. , 87 are connected to each other. In the conventional light emitting device, since the bonding pads are at diagonal positions of the chip, when the semiconductor light emitting device 77 is attached to the semiconductor light emitting device 83, the wires 86 and 87 bonded to the bonding pads 84 and 85 are exposed. It is necessary not to cross the front surface of the light emitting portion of the semiconductor light emitting element 77 so as not to block the incident light. Therefore, the electrode terminals 89 and 90 whose wires are connected to the lead frame or the like need to be formed on both sides of the light emitting element as shown in FIG. 13A or on the two sides as shown in FIG. Yes, miniaturization of semiconductor light-emitting devices was hindered.
[0007]
Further, FIG. 14 is a diagram showing a configuration in which a plurality of conventional light emitting elements are used to assemble an array-shaped surface mount type semiconductor light emitting device, and FIG. 14A shows a common wiring 95 for feeding. , 96 is a plan view when the sides of the light emitting elements are arranged in parallel to the array, and FIG. 14B is a diagram illustrating the side of the light emitting elements at 45 degrees with respect to the array with respect to the common wiring for power supply. It is a top view at the time of arranging in a rhombus shape with the angle of. 14 (a) and 14 (b), 84 and 85 are bonding pads of the semiconductor light emitting element 77, 86 and 87 are wire bonding wires, 88 is a light emitting portion of the semiconductor light emitting element 77, and 89 and 90 are electrode terminals. , 95 and 96 are common wirings for supply. In the case of FIG. 14 (a), the light intensity distributions at the intercepts ii ′ and ij ′ are shifted as shown in 93 and 94, respectively. In this case, the reading accuracy is deteriorated. In order to maintain this reading accuracy, it is necessary to arrange as shown in FIG. 13B. The light emitting elements are inclined 45 degrees with respect to the array and the direction (the sides of the light emitting elements are arranged in a diamond shape). In other words, the array-shaped surface-mounted semiconductor light-emitting device light source has a problem in that the outer size of the light source becomes large and the light-emitting points cannot be made dense.
[0008]
[Means for Solving the Problems]
The semiconductor light emitting device according to claim 1, wherein the first conductive type semiconductor layer is formed on the substrate, the second conductive type semiconductor layer formed in a part on the first conductive type semiconductor layer, and the first conductive type semiconductor layer. A first electrode, a second electrode on the second conductivity type semiconductor layer, a first bonding pad in electrical contact with the first electrode, a second bonding pad in electrical contact with the second electrode, In the semiconductor light emitting device in which the second electrode forms the light emitting portion, the first bonding pad and the second bonding pad are formed on the same side with respect to the light emitting portion, and an insulating film is formed immediately below the first bonding pad. The first electrode and the second bonding pad are formed along different sides of the chip outer shape.
[0009]
The semiconductor light emitting element according to claim 2 is characterized in that the first electrode is provided on a side facing the second bonding pad with a light emitting portion interposed therebetween.
[0010]
The semiconductor light emitting device according to claim 3, wherein the first electrode is electrically connected to the first bonding pad via a wiring layer, and an insulating layer is formed immediately below the wiring layer. .
[0011]
The semiconductor light-emitting device according to claim 4, wherein a lead wire having a sheet resistance lower than that of the second electrode is formed in contact with the second electrode and the second bonding pad, and the lead wire sandwiches the light-emitting portion. It is formed on the side facing the first electrode.
[0012]
  The semiconductor light emitting device according to claim 5 is:A lead wire having a sheet resistance lower than that of the second electrode is formed in contact with the second electrode and the second bonding pad,The first electrode and the lead wire are formed along two sides adjacent to a side of a chip outer periphery where the first bonding pad and the second bonding pad are formed.
[0013]
The semiconductor light emitting element according to claim 6 is characterized in that the planar shape of the light emitting portion is a rotationally symmetric shape of at least three times.
[0014]
  The semiconductor light emitting device according to claim 7, wherein the semiconductor light emitting element is fixed to a case, and a first bonding pad in the light emitting element is formed.WhenSecond bonding padTo eachWires are connected to each other, and each wire is drawn to the side opposite to the light emitting portion in the light emitting element and connected to a terminal provided in the case.
  The semiconductor light emitting device according to claim 8 is characterized in that the first bonding pad and the second bonding pad are connected to a terminal provided in the case using a conductive resin adhesive.
  The semiconductor light emitting device according to claim 9 is characterized in that the substrate surface is arranged substantially perpendicular to the main surface of the case.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
<Embodiment 1>
FIG. 1 is a diagram showing a configuration of a light-emitting element according to a first embodiment of the present invention. FIG. 1 (a) is a plan view (viewed from above), and FIG. 1 (b) and FIG. ) Is a schematic cross-sectional view. In FIG. 1A, 10 is a sapphire substrate (about 350 μm × 350 μm square), 19 is a light emitting part (about 300 μm × 170 μm rectangle), and 15 is a positive electrode bonding pad of about 130 μm square. (Hereinafter referred to as a positive electrode pad) 18 is a negative electrode bonding pad (hereinafter referred to as a negative electrode pad) of about 80 μm square, and the positive and negative electrode pads are on the same side of the light emitting section 19 on the chip. The light emitting portion 19 of the semiconductor light emitting element is disposed adjacent to the long side portion formed by the outer shape of the positive electrode pad and the negative electrode pad. The negative electrode pad 18 is electrically connected to the negative electrode 20 (width of about 20 μm) formed at a position facing the positive electrode pad across the light emitting portion by a wiring layer 21 provided beside the light emitting portion 19. The insulating layer 16 is laminated immediately below the wiring layer 21 and the negative electrode pad 18 portion. FIG. 1B shows a schematic cross-sectional view taken along the line A-A ′ of FIG. 1A, and FIG. 1C shows a schematic cross-sectional view taken along the line B-B ′.
[0016]
In FIG. 1B, an n-type Al whose surface substantially parallel to the sapphire substrate 10 is partially exposed on the sapphire substrate 10._XGa_YIn_1-XYAn N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11 is formed, and an Al light emitting layer is formed thereon._ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are stacked. The translucent positive electrode 14 is p-type Al_UGa_VIn_1-UVIt is formed so as to cover the N layer 13. The wiring layer 21 is n-type Al_XGa_YIn_1-XYThe wiring layer 21 and the negative electrode pad 18 are electrically formed by forming the insulating layer 16 on the partly exposed surface of the N layer 11 and overlapping the negative electrode pad 18 thereon. It is connected.
[0017]
Further, an n-type Al is provided at a position facing the negative electrode pad 18 across the light emitting portion._XGa_YIn_1-XYA negative electrode portion 20 is formed directly on the exposed surface of the N layer 11. Further, in FIG. 1C, an n-type Al whose surface substantially parallel to the sapphire substrate 10 is partially exposed on the sapphire substrate 10._XGa_YIn_1-XYAn N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11 is formed, and an Al light emitting layer is formed thereon._ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are stacked. The translucent positive electrode 14 is p-type Al_UGa_VIn_1-UVThe positive electrode pad 15 is formed directly on a predetermined region on the N layer 13 so that the translucent positive electrode 14 and the positive electrode pad 15 are electrically connected. ing. In addition, n-type Al_XGa_YIn_1-XYA negative electrode 20 is formed immediately above the exposed surface of the N layer 11. With the above configuration, the light emitting portion 19 in the plan view is n-type Al._XGa_YIn_1-XYN layer 11, Al_ZGa_TIn_1-ZTN layer 12, p-type Al_UGa_VIn_1-UVThis is a region corresponding to the laminated structure of the N layer 13 and the translucent positive electrode 14.
[0018]
Next, a method for manufacturing a semiconductor light emitting element in the present embodiment will be described.
N-type Al on the sapphire substrate 10_XGa_YIn_1-XYN layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11, Al_ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are sequentially stacked. Then, using photolithography technology and dry etching technology, n-type Al from the wafer surface_XGa_YIn_1-XYTo the middle of the N layer 11, the peripheral portion of the element and the portion for forming the negative electrode are removed. The pn interface is left only in the portion on the mesa that has not been etched.
[0019]
Next, p-type Al_UGa_VIn_1-UVA translucent positive electrode 14 (film thickness of about 6 nm) is formed on almost the entire surface of the N layer 13. Ni was used as the electrode material. A positive electrode pad 15 is formed in a predetermined region thereon. The thickness of the positive electrode pad 15 may be formed to be relatively thick so as to facilitate bonding, and is about 1 μm. The material of the positive electrode pad 15 may be formed of a metal that can be easily connected to a wire material usually formed of Au, an Au-based alloy, or Al or an Al-based alloy. Here, Ti / Au (Ti is the lower side) ) Was used. In the present embodiment, the size of the positive electrode pad 15 is about 130 μm square.
[0020]
N-type Al_XGa_YIn_1-XYOn the N layer 11, after the insulating layer 16 is formed, the negative electrode 20 and the wiring layer 21 are integrally formed, and the negative electrode pad 18 is formed in a predetermined region thereon. As a material of the insulating layer 16, SiO₂Was used. Since the negative electrode 20 and the wiring layer 21 do not need to be bonded, it is not necessary to increase the size of the negative electrode 20 and the wiring layer 21, and a line width of about 2 to 20 μm is appropriate. On the contrary, the negative electrode pad 18 needs to have a width of 80 μm or more for bonding. In this embodiment, it is a substantially square of about 80 μm square. The insulating layer 16 has a width of about 30 μm in a region immediately below the wiring layer 21 with a margin for mask alignment, and a substantially rectangular shape of about 100 μm × 130 μm in a region directly below the negative electrode pad 18. The length of the insulating layer 16 in the region immediately below the wiring layer 21 is about 270 μm including the portion directly below the wiring layer 21 located on one side of the light emitting portion where the negative electrode pad 18 exists in the present embodiment. did.
[0021]
Here, the negative electrode 20 provided on the side facing the positive electrode pad 15 across the light emitting portion is n-type Al._XGa_YIn_1-XYBy joining to the N layer 11, it plays the role of injecting current into the layer, and the negative electrode pad 18 provided on the same side with respect to the positive electrode pad 15 and the light emitting portion 19, and the negative electrode 20 and the negative electrode 20 The wiring layer 21 that is electrically connected to the electrode pad 18 is insulated from the semiconductor layer due to the presence of the insulating layer 16 provided thereunder. Ti / Al was used as the material of the negative electrode 20 and the wiring layer 21, and Ti / Mo / Au was used as the material of the negative electrode pad 18.
[0022]
In the present embodiment, since the negative electrode 20 and the wiring layer 21 are collectively provided, the process is simplified. However, it is needless to say that these may be appropriately formed of different materials. When both are made of different materials, for example, the negative electrode 20 uses Ti / Al, and the wiring layer 21 uses, for example, Al. The above steps are actually applied to a large number of semiconductor elements on the wafer in a lump, and then each element (chip) is cut into a quadrilateral shape to complete the semiconductor light emitting element shown in FIG.
[0023]
The light emitting element in the present invention emits light when electric power is supplied to the positive electrode pad and the negative electrode pad from the outside of the element. The current flow in the device will be described. First, a current is supplied from the positive electrode pad to the translucent positive electrode, and further, p-type Al._UGa_VIn_1-UVN layer 13, Al_ZGa_TIn_1-ZTN12 (light emitting layer), n-type Al_XGa_YIn_1-XYIt reaches the negative electrode 20 through the N layer 11, and further reaches the negative electrode pad through the wiring layer 21 from here.
[0024]
Here, since the transparent positive electrode is provided so as to cover the upper surface of the light emitting region, the film thickness (several smaller than the light emitting part size (rectangular of about 300 μm × 170 μm in this embodiment)). p-type Al_UGa_VIn_1-UVIt becomes easy to supply current from the N layer 13 to the light emitting layer relatively uniformly. Further, since the negative electrode 20 is located opposite to the positive electrode pad 15 with the light emitting portion 19 therebetween, when viewed in a plan view, the opposite side from one side (positive electrode pad 15) of the light emitting portion. The current flows through the (negative electrode 20), so that the current is uniformly injected into each part of the light emitting part. Thereby, the substantially rectangular light emitting part can emit light uniformly.
[0025]
As a modification of the light-emitting element of the present embodiment, a light-emitting element having a negative bonding pad and a negative electrode in common as in the conventional example is manufactured, that is, in FIG. 1, the insulating layer 16, the negative electrode 20, Except for the wiring layer 21, n-type Al is directly under the negative electrode pad 18._XGa_YIn_1-XYA semiconductor light emitting device having the same structure as that of the present embodiment except that a negative electrode portion in contact with the N layer 11 was provided. As a result, a positive electrode pad 15 and a negative electrode pad 15 in the light emitting portion 19 were produced. Since the current concentrated and flowed only in the vicinity of the side where the electrode pad 18 is located, this portion emitted light strongly, and the other areas did not emit light.
[0026]
Therefore, due to problems such as partial heat generation due to current concentration, the characteristics of the light emitting element are deteriorated as compared with the present embodiment. In addition, since the element that generates partial heat in this manner has a difference in the amount of heat generated by each part depending on the drive current value or the drive current pulse width, the light emission efficiency varies depending on the amount of heat generated. It becomes difficult to use that changes depending on the value or the drive current pulse width.
[0027]
In FIG. 1, the insulating layer 16 is omitted, that is, n-type Al._XGa_YIn_1-XYA modified example of the light emitting element of the present embodiment in which current is injected from the three directions of the negative electrode pad 18, the wiring layer 21, and the negative electrode 21 in FIG. Although not so much, the current intensively flowed only in the vicinity of the side where the positive electrode pad 15 and the negative electrode pad 18 are located in the light emitting portion 19, so that this portion strongly emitted light. Therefore, based on the configuration of the present invention, the insulating layer 16 and the like are appropriately arranged so that current flows only from one side (positive electrode pad 15) of the light emitting unit to the opposite side (negative electrode 20). It has been found that it is important to arrange the bonding pads on one side of the device while arranging them in the same manner.
[0028]
FIG. 2 shows a state in which the light-emitting element of FIG. 1 is mounted on a resin-molded light-emitting diode lamp with a lens, from the vertical axis upward direction 22 to the right direction 23 and left direction 24 (each inclined along the long side of the light-emitting portion). In the same direction, the same smooth radiation characteristics were obtained. Unlike the conventional example, the shape of the light emitting part is bilaterally symmetric, and the bonding wire (not shown) is difficult to prevent the left and right light emission from being taken out because the bonding pad is on one side of the chip. This is due to the effect of the light emitting element itself of the present invention.
[0029]
FIG. 3 is a diagram showing a configuration when the surface-mount type semiconductor light emitting device is assembled using the light emitting element according to the present embodiment, FIG. 3A is a plan view, and FIG. FIG. 4 is a schematic cross-sectional view taken along the line CC ′. In the figure, 10 is a sapphire substrate (about 350 μm square), 19 is a light emitting part (about 300 μm × 170 μm rectangle), 15 is a positive electrode pad (about 130 μm square), 18 is a negative electrode pad ( The positive electrode pad 15 and the negative electrode pad 18 are disposed on the same side as the light emitting unit 19 on the sapphire substrate, and the outer shapes of the positive electrode pad 15 and the negative electrode pad 18 are A light emitting portion of the semiconductor light emitting element is disposed in the vicinity of the long side portion to be formed.
[0030]
The negative electrode pad 18 is electrically connected by a negative electrode 20 (width of about 10 μm) formed at a position facing the positive electrode pad 15 with the light emitting portion 19 interposed therebetween, and a wiring layer 21 provided beside the light emitting portion 19. The insulating layer 16 is laminated immediately below the wiring layer 21 and the negative electrode pad 18 portion. Reference numerals 25 and 26 denote electrode terminals formed on the bottom surface 30 of the mold case 29 of the surface mount type semiconductor light emitting device by a technique such as plating, and the positive electrode pad 15 and the negative electrode pad 18 are respectively connected by the gold wire 27 and 28. Electrically connected. Reference numeral 31 denotes a transparent mold resin.
[0031]
As described above, by using the light emitting element of the present embodiment, the electrode terminal 25 and the electrode terminal 26 on the mold case 29 side can be gathered on one side of the light emitting element, and the surface mount type semiconductor light emitting device incorporating the light emitting element is obtained. The device can be downsized. Specifically, the external size of the surface-mount type semiconductor light emitting device shown in FIG. 3 is about 1.2 mm in length × about 1.8 mm in width × about 1.2 mm in height, as shown in FIG. As shown in the figure, the external size estimated by using the light emitting element of the conventional example is about 1.2 mm in length, about 2.0 to 2.3 mm in width, and about 1.2 mm in height. I was able to.
[0032]
FIG. 4 is a diagram showing a configuration when an LED array is assembled using a plurality of semiconductor light emitting elements according to the present embodiment. Unlike the case of assembling a surface-mount semiconductor light-emitting device using a single light-emitting element as shown in FIG. 3, the bottom surface of the mold case 32 of the surface-mount semiconductor light-emitting device is formed by a technique such as plating. Each electrode terminal 33 and electrode terminal 34 are electrically connected by a common line 35 and a common line 36. Reference numerals 27 and 28 denote gold wire wires for connecting the electrode terminal 25 and the electrode terminal 26 to the positive electrode pad 15 and the negative electrode pad 18. As a result, the positive electrode pad 15 and the negative electrode pad 18 are disposed close to each other, and the light emitting portion 19 of the semiconductor light emitting element is disposed close to the long side portion formed by the outer shape of both the positive and negative electrode pads. Accordingly, the gold wire wires 27 and 28 from the light emitting element can be drawn out to the same side, and the problem of the axial deviation of the light intensity which is a problem in FIG. 14A of the conventional example. Can be solved without using the oblique arrangement of FIG.
[0033]
FIG. 5 is a diagram showing a configuration when the semiconductor light-emitting element according to the first embodiment of the present invention is assembled into a semiconductor light-emitting device of the type that is surface-mounted while standing perpendicular to the bottom surface. The structure in the case of connecting to base | substrates, such as a mold case, using an adhesive resin adhesive is represented. FIG. 5 (a) is a perspective view showing a main part of an example of the mold case of the semiconductor light emitting device. FIGS. 5 (b) and 5 (c) show the mold case according to the first embodiment of the present invention. FIG. 5B is a schematic plan view of a main part when a semiconductor light emitting element having the above configuration is connected, FIG. 5B is a plan view of the main part, and FIG. 5C is a main part cut along the line DD ′ in FIG. A cross-sectional view is shown.
[0034]
In FIG. 5A, reference numeral 37 denotes an example of a mold case in which a semiconductor light emitting element is mounted vertically with respect to the bottom surface. A wall surface 42 perpendicular to the bottom surface 41 is provided, and wiring 38 and wiring 39 are formed on the surface of the mold case, and these extend to the wall surface 42. A groove 40 exists between the two wires 38 and 39 on the wall surface 42. The inclined surface 43 serves as a reflector for collecting light emitted from the semiconductor light emitting element in a direction perpendicular to the bottom surface 41.
[0035]
The height of the wall surface 42 is 20 μm or more and 350 μm or less, and preferably 100 μm or more and 200 μm or less. Here, it was set to 150 μm. Further, the width of the groove 40 is 190 μm or less, and is about 100 μm here. Further, the depth of the groove 40 needs to be designed to be at least 5 μm or more when the maximum diameter of the conductive material such as metal powder contained in the anisotropic conductive resin adhesive 44 is 5 μm, for example.
[0036]
5B and 5C show a state in which the semiconductor light emitting device according to the first embodiment of the present invention is mounted on the mold case 37 shown in FIG. In the region where the wiring 38, the wiring 39 and the groove 40 exist on the wall surface 42, for example, “Morfit TG-9000R” manufactured by Highsole or similar products (several to several tens wt% of liquid translucent epoxy resin). An anisotropic conductive resin adhesive 44 such as a resin material containing conductive particles having a particle size of about 10 μm or less is applied. Next, the semiconductor light emitting element is mounted so that the sapphire substrate 10 is parallel to the wall surface 42 and the wiring 38 and the wiring 39 are in contact with the positive and negative electrode pads 15 and 18 respectively.
[0037]
Finally, a load (about 2 to 20 kg / cm from the upper surface of the semiconductor light emitting device).²The anisotropic conductive resin adhesive 44 is cured while applying pressure from the direction indicated by the arrow in the figure. The curing conditions vary depending on the type of anisotropic conductive resin adhesive 44, but are 150 ° C.-2 minutes to 200 ° C.-30 seconds for the one used in this example. As a result, since the individual conductive materials sandwiched between the positive electrode pad 15 and the negative electrode pad 18 that are cured under load and the negative electrode pad 18 and the wiring 38 and wiring 39 on the wall surface 42 are in direct contact with each other. Is produced.
[0038]
On the other hand, since the anisotropic conductive resin adhesive 44 in the other part is cured without being loaded, the conductive materials hardly contact each other and are dispersed in the resin, so that the insulating resin is used. Act as an adhesive. In this case, since the groove 40 is formed between the wiring 38 and the wiring 39 in the mold case 37, a conductive state due to the conductive material does not occur between the positive and negative electrode pads.
[0039]
When mounted as shown in FIG. 5, in addition to the outgoing light extracted from the light emitting unit 19, the light emitted in a direction parallel to the pn junction surface of the semiconductor light emitting element and the sapphire substrate 10 of the semiconductor light emitting element are transparent Since the light emitted from the side surface of the substrate can be directly extracted in the direction perpendicular to the bottom surface 41, the effect of improving the front luminance occurs. In ordinary LED elements, since the refractive index of the semiconductor layer is larger than that of the outside of the chip (usually mold resin), the emitted light is guided along the semiconductor layer, and the guided light extracted from the side surface of the chip is directly emitted. By adopting such a configuration, the luminance can be effectively improved.
[0040]
Further, by adopting a structure in which the chip is mounted upright as shown in FIG. 5, it is possible to realize a surface mount type light emitting device having a very small projected area. Also in the surface mount type light emitting device of this configuration, since the symmetry of the radiation pattern characteristic upward of the light emitting element of this embodiment is good, each part in the direction parallel to the standing element is relatively constant. A radiation pattern is obtained.
[0041]
In the light emitting device of this embodiment, the insulating layer is removed from directly below the wiring layer 21, and the wiring layer 21 portion is made of n-type Al._XGa_YIn_1-XYEven if the negative electrode joined to the N layer 11 is changed, since this region is a portion facing the positive electrode pad with the light emitting portion 19 in between, it does not prevent the current from being uniformly supplied to the light emitting portion. 1 is obvious from the plan view of FIG. 1, and such a change is included in the scope of the present invention. More specifically, in the plan view of FIG. 1A, the negative electrode 20 is n-type Al._XGa_YIn_1-XYA line segment that connects an arbitrary point in the region in contact with the N layer 11 and an arbitrary point on the boundary line segment between the positive electrode pad 15 and the light emitting unit 19 crosses at least the light emitting unit 19. It suffices if the insulating layer 16 is disposed on the substrate.
[0042]
  <Embodiment 2> FIG. 6 is a plan view showing the structure of a light emitting device according to a second embodiment of the present invention. In the figure, 10 is a sapphire substrate (rectangular of about 350 μm × 480 μm), 45 is a substantially square light emitting part (about 300 μm square), 15 is a positive electrode pad of about 130 μm square, 18 is about 80 μm square The negative electrode pad, the positive electrode pad 15 and the negative electrode pad 18 are light emitting portions on the sapphire substrate 1045The light emitting portion 45 of the semiconductor light emitting element is disposed adjacent to the long side portion formed by the outer shapes of the positive electrode pad 15 and the negative electrode pad 18. A lead wire 49 is formed integrally with the positive electrode pad 15 along one side of the translucent positive electrode 14, and the negative electrode 20 (width) is formed on the side facing the lead wire 49 with respect to the chip outer shape. About 10 μm).
[0043]
The negative electrode pad 18 is electrically connected to the negative electrode 20 (width of about 10 μm) by a wiring layer 21 provided beside the light emitting portion 45, and immediately below the wiring layer 21 and the negative electrode pad 18 portion. The insulating layer 16 is laminated. The configurations of the positive electrode pad 15, the negative electrode pad 18, the light emitting unit 45, and the negative electrode 20 are the same as those shown in FIGS. 1B to 1C. Since the manufacturing method of the semiconductor light emitting element in the present embodiment is the same as that in the first embodiment, the details are omitted.
[0044]
Here, the lead wire is a conductive material connected to the translucent positive electrode extended from the positive electrode pad, and is composed of a conductive layer whose sheet resistance is remarkably smaller than that of the translucent positive electrode. Thus, during the operation of the light emitting element, the potential difference between the vicinity of the lead wire tip and the positive electrode pad can be eliminated. In this embodiment, the lead wire is composed of a metal film having a total film thickness of 1 μm, and compared with a translucent positive electrode composed of a metal film having a film thickness of about 10 nm or less in order to be translucent. It consisted of a layer with a small sheet resistance of about two digits.
[0045]
According to the present embodiment, since the distance from the lead wire 49 bonded to the positive electrode pad to the negative electrode 20 is uniform, the semiconductor light-emitting element can be configured with a material that is likely to cause nonuniform injection current density. Became possible. Thereby, compared with the case of Embodiment 1, the effect which makes a light emission part light-emit uniformly can be heightened. Also in this embodiment, since the electrode pads are arranged on one side of the chip, the same effect as in the first embodiment can be obtained, and a semiconductor light emitting device similar to that shown in FIGS. 2 to 5 can be obtained. It became possible to get.
[0046]
  <Third Embodiment> FIG. 7 is a plan view showing the structure of a light emitting device according to a third embodiment of the present invention. In the figure, 10 is a sapphire substrate (rectangular of about 350 μm × 480 μm), 46 is a substantially circular light emitting part (diameter of about 300 μm), 15 is a positive electrode pad of about 130 μm square, 18 is about 80 μm square. The negative electrode pad, the positive electrode pad 15 and the negative electrode pad 18 are light emitting portions on the sapphire substrate 1046The light emitting portion 46 of the semiconductor light emitting element is disposed adjacent to the long side portion formed by the outer shapes of the positive electrode pad 15 and the negative electrode pad 18.
[0047]
The negative electrode 20 (width of about 5 μm) formed at a position facing the positive electrode pad 15 and the negative electrode pad 18 with the light emitting unit 46 interposed therebetween is connected to the negative electrode pad 18 and a wiring provided beside the light emitting unit 46. The insulating layer 16 is laminated immediately below the wiring layer 21 and the negative electrode pad 18 portion. The configurations of the positive electrode pad 15, the negative electrode pad 18, the light emitting unit 46, and the negative electrode 20 are the same as those shown in FIGS. 1B to 1C. Since the manufacturing method of the semiconductor light emitting element in the present embodiment is the same as that in the first embodiment, the details are omitted.
[0048]
By adopting the electrode structure in the present embodiment, a substantially circular light emitting section 46 can be obtained. Also in this embodiment, the current injected into the active layer is uniform due to the same effect as in the first embodiment, so that the non-uniformity of the light emission pattern can be reduced. With this light emitting element, a symmetrical light emitting pattern as shown in FIG. 2 could be obtained. In particular, the substantially circular light emitting portion 46 of the present invention has an infinite number of rotationally symmetric shapes, and has an advantage that the mounting angle is not selected when the light emitting element is mounted on a lead frame or the like. That is, when a light emitting element in the form of a non-circular light emitting part is attached to an axisymmetric lead frame, the light emission directivity pattern with respect to the direction of the lead frame differs depending on the attachment angle. It can be avoided completely.
[0049]
Further, in this embodiment, since the negative electrode 20 and the wiring layer 21 formed in a relatively thin line shape do not exist in the vicinity of the corner portion of the chip of the semiconductor light emitting device shown in FIG. However, the device characteristics are not affected, which is advantageous in terms of yield improvement. Also in this embodiment, since the electrode pads are arranged on one side of the chip, the same effect as in the first embodiment can be obtained, and a semiconductor light emitting device similar to that shown in FIGS. 2 to 5 can be obtained. It became possible to get.
[0050]
  <Embodiment 4> FIG. 8 is a plan view showing the structure of a light emitting device according to a fourth embodiment of the present invention. In the figure, 10 is a sapphire substrate (rectangular of about 350 μm × 480 μm), 47 is a substantially polygonal light emitting part (outer diameter of about 300 μm), 15 is a positive electrode pad of about 130 μm square, 18 is about 80 μm Square negative electrode pads, and the positive electrode pad 15 and the negative electrode pad 18 are light emitting portions on the sapphire substrate 10.47The light emitting portion 47 of the semiconductor light emitting element is disposed adjacent to the long side portion formed by the outer shapes of the positive electrode pad 15 and the negative electrode pad 18. The negative electrode pad 18 is electrically formed by a negative electrode 20 (width of about 5 μm) formed at a position facing the positive electrode pad 15 across the light emitting portion 47 and a wiring layer 21 provided beside the light emitting portion 39. The insulating layer 16 is laminated immediately below the wiring layer 21 and the negative electrode pad 18 portion.
[0051]
The configurations of the positive electrode pad 15, the negative electrode pad 18, the light emitting unit 47, and the negative electrode 20 are the same as those shown in FIGS. 1B to 1C. Since the manufacturing method of the semiconductor light emitting element in the present embodiment is the same as that in the first embodiment, the details are omitted.
[0052]
By adopting the electrode structure in the present embodiment, a substantially polygonal light emitting portion 47 can be obtained. Also in this embodiment, the current injected into the active layer is uniform due to the same effect as in the first embodiment, so that the non-uniformity of the light emission pattern can be reduced. With this light emitting element, a symmetrical light emitting pattern as shown in FIG. 2 could be obtained. In particular, the substantially polygonal light-emitting portion 47 of the present invention has a rotationally symmetric shape, and as the number of rotational symmetries increases from 3 times symmetry to 4 times symmetry to 4 times symmetry to 5 times symmetry, The shape will approach a circle, and there is an advantage that the mounting angle is not selected when mounting on a lead frame or the like.
[0053]
That is, in the case of the light emission pattern that is not point-symmetric, the light emission directivity pattern with respect to the direction of the axisymmetric lead frame is different, but in this embodiment, this problem can be reduced to a negligible level. Further, in this embodiment, since the negative electrode 20 and the wiring layer 21 formed in a relatively thin line shape do not exist in the vicinity of the corner portion of the chip of the semiconductor light emitting device shown in FIG. However, the device characteristics are not affected, which is advantageous in terms of yield improvement.
[0054]
Also in this embodiment, since the electrode pads are arranged on one side of the chip, the same effect as in the first embodiment can be obtained, and a semiconductor light emitting device similar to that shown in FIGS. 2 to 5 can be obtained. It became possible to get.
[0055]
In FIG. 8, which is an explanatory diagram in the present embodiment, the shape of the light emitting portion 47 is a regular octagon. However, the present invention is not limited to this, and is rotationally symmetrical at least three times or more. It only has to be.
[0056]
<Embodiment 5>
FIG. 9 is a diagram showing a configuration of a light emitting device according to the fifth embodiment of the present invention. In FIG. 9A, 10 is a sapphire substrate (rectangular of about 330 μm × 480 μm), 19 is a light emitting part (approximately square of about 300 μm square), 15 is a positive electrode pad, and 18 is a negative electrode pad. The positive electrode pad 15 (substantially square of about 130 μm) and the negative electrode pad 18 (substantially square of about 80 μm) are arranged on the same side with respect to the light emitting portion 19, and the outer shapes of the positive electrode pad 15 and the negative electrode pad 18 are A light emitting portion 19 of the semiconductor light emitting element is disposed in the vicinity of the long side portion to be formed. On the light emitting portion 19, a lead wire 49 is formed integrally with the positive electrode pad 15 along one side of the translucent positive electrode 14, and on the side facing the lead wire 49, the negative electrode 20 ( About 10 μm wide).
[0057]
Further, an insulating layer 16 is formed on almost the entire surface of the light emitting element, and covers the negative electrode 20, the translucent positive electrode 14, and the like. A window is formed in the insulating layer 16 so that a part of the negative electrode 20 and the positive electrode pad 15 are exposed. Further, the negative electrode pad 18 is formed on the insulating layer 16 at a position facing the negative electrode 20, and the negative electrode 20 and the negative electrode pad 18 are formed by the wiring layer 48 provided on the light emitting unit 19. Are electrically connected. The negative electrode 20 and the wiring layer 48 are connected by a window provided in the insulating layer.
[0058]
FIG. 9B shows a schematic cross-sectional view taken along line E-E ′ of FIG. 9A, and FIG. 9C shows a schematic cross-sectional view taken along line F-F ′.
[0059]
In FIG. 9B, an n-type Al whose surface substantially parallel to the sapphire substrate 10 is partially exposed on the sapphire substrate 10._XGa_YIn_1-XYAn N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11 is formed, and an Al layer serving as a light emitting layer is formed thereon._ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are stacked. The translucent positive electrode 14 is p-type Al_UGa_VIn_1-UVIt is formed so as to cover the N layer 13. The negative electrode 20 is n-type Al_XGa_YIn_1-XYAn insulating layer 16 is formed which is joined to a part of the exposed surface of the N layer 11 and has a window for connecting the negative electrode 20 and the wiring layer 48. The negative electrode pad 18 is formed on the insulating layer 16 at a position facing the negative electrode 20, and the negative electrode pad 18 and the negative electrode 20 are electrically connected by a wiring layer 48 formed on the insulating layer 16. Has been.
[0060]
Further, in FIG. 9C, an n-type Al whose surface substantially parallel to the upper surface of the sapphire substrate 10 is partially exposed on the sapphire substrate 10._XGa_YIn_1-XYAn N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11 is formed, and an Al layer serving as a light emitting layer is formed thereon._ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are stacked. The translucent positive electrode 14 is p-type Al_UGa_VIn_1-UVIt is formed over the N layer 13 and is p-type Al_UGa_VIn_1-UVA positive electrode pad 15 is formed in a predetermined region on the N layer 13.
[0061]
The negative electrode 20 is n-type Al_XGa_YIn_1-XYThe N layer 11 is formed on a partly exposed surface. Further, an insulating layer 16 provided with a window so that the positive electrode pad 15 is exposed is formed on almost the entire surface of the semiconductor light emitting device. With the above configuration, the light emitting portion 19 in the plan view is n-type Al._XGa_YIn_1-XYN layer 11, Al_ZGa_TIn_1-ZTN layer 12, p-type Al_UGa_VIn_1-UVThis is a region corresponding to the laminated structure of the N layer 13 and the translucent positive electrode 14.
[0062]
Next, a method for manufacturing a semiconductor light emitting element in the present embodiment will be described.
N-type Al on the sapphire substrate 10_XGa_YIn_1-XYN layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11, Al_ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are sequentially stacked. Then, using photolithography technology and dry etching technology, n-type Al from the wafer surface_XGa_YIn_1-XYTo the middle of the N layer 11, the peripheral portion of the element and the portion for forming the negative electrode are removed. The pn interface is left only in the portion on the mesa that has not been etched, and the majority corresponds to the light emitting portion 19. In the present embodiment, the size of the light emitting portion is approximately 300 μm square.
[0063]
Next, p-type Al_UGa_VIn_1-UVA translucent positive electrode 14 (about 10 nm thick) is formed on almost the entire surface of the N layer 13. For example, Pd / Au is used as the electrode material. Further, a positive electrode pad 15 is formed in a predetermined region above it. The thickness of the positive electrode pad 15 was formed as thick as about 2 μm so that bonding was easy. In the present embodiment, the size of the positive electrode pad 15 is about 130 μm square. As the material of the positive electrode pad 15, PtSi / Au was used. N-type Al_XGa_YIn_1-XYA negative electrode 20 is formed on a partially exposed surface on the N layer 11. Since the negative electrode 20 does not require bonding, it may be thin and the electrode width is about 10 μm. W / Al was used as the negative electrode 20 material.
[0064]
Thereafter, an insulating layer 16 is formed on the wafer surface, and an opening is formed on an appropriate position on the negative electrode 20 and on the positive electrode pad 15 by using a photolithography technique and an etching technique. A wiring layer 48 is formed by a technique. In this case, the insulating layer 16 also serves as protection of the light emitting part. As the material of the insulating layer, SiO₂Ti / Al was used as the material of the wiring layer.
[0065]
Although the insulating layer 16 can be configured using other insulating materials, in particular in the present embodiment, since the insulating layer covers the surface of the light emitting part, the insulating layer material is used for the wavelength of the emitted light. Must be transparent. Thereafter, the negative electrode pad 18 is formed so as to be connected to the wiring layer 48. The negative electrode pad 18 needs to have a width of 80 μm or more for bonding. In the present embodiment, the square is approximately 80 μm square. As the material of the negative electrode pad 18, Al was used.
[0066]
Thereafter, although not shown in FIG. 9, the wiring layer 48 may be covered with an insulating film as necessary. The above steps are actually applied to a large number of semiconductor elements on the wafer in a lump, and then each element (chip) is cut into a quadrilateral shape to complete the semiconductor light emitting element shown in FIG. .
[0067]
In the electrode structure in the present embodiment, since the wiring layer 48 is provided on the light emitting portion 19, the size of the short side of the semiconductor light emitting element is made smaller than that in the second embodiment having the light emitting portion 19 of the same size. I was able to. Specifically, in the second embodiment, the size of the semiconductor light emitting element is about 350 μm × 480 μm. However, in this embodiment, the width of the wiring layer 21 in FIG. Since it can be reduced by the margin required for the addition, a semiconductor light emitting device having a size of about 330 μm × 480 μm could be constructed.
[0068]
Furthermore, in the present embodiment, the shape of the light emitting unit 19 is substantially square. Also in this embodiment, the current injected into the active layer is uniform due to the same effect as in the first embodiment, so that the non-uniformity of the light emission pattern can be reduced. By this electrode arrangement, a symmetrical light emission pattern as shown in FIG. 2 was realized. Also in this embodiment, since the electrode pads are arranged on one side of the chip, the same effect as in the first embodiment can be obtained, and a semiconductor light emitting device similar to that shown in FIGS. 2 to 5 can be obtained. It became possible to get.
[0069]
In the present embodiment, a substantially square shape is selected as the shape of the light emitting portion, but the present invention is not limited to this, and may be a substantially rectangular shape, a substantially circular shape, or a substantially polygonal shape. The effect generated at that time is the same as the effect shown in the first to fourth embodiments.
[0070]
<Embodiment 6>
FIG. 10 is a diagram showing a configuration of a light emitting device according to the sixth embodiment of the present invention. In FIG. 10A, 10 is a sapphire substrate (rectangular of about 350 μm × 450 μm), 19 is a light emitting part (approximately square of about 300 μm square), 15 is a positive electrode pad (square of about 130 μm square), 18 is a negative electrode pad (square of about 80 μm square), and the positive electrode pad 15 and the negative electrode pad 18 are arranged on the same side with respect to the light emitting portion 19 on the sapphire substrate 10, A light emitting portion 19 of the semiconductor light emitting element is disposed in the vicinity of the long side portion formed by the outer shape of the negative electrode pad 18.
[0071]
On the light emitting portion 19, a lead wire 49 is formed integrally with the positive electrode pad 15, and the lead wire 49 and the negative electrode 20 are chips on which the positive electrode pad 15 and the negative electrode pad 18 are formed. It is formed along two sides of the outer periphery of the chip close to the outer side. The negative electrode 20 is an n-type Al_XGa_YIn_1-XYThe film extends to the insulating film 16 formed in a predetermined region on the N layer 11, and the negative electrode pad 18 is formed thereon. FIG. 10B shows a schematic cross-sectional view taken along the line G-G ′ in FIG.
[0072]
In FIG. 10B, an n-type Al whose surface substantially parallel to the sapphire substrate 10 is partially exposed on the sapphire substrate 10._XGa_YIn_1-XYAn N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11 is formed, and an Al layer serving as a light emitting layer is formed thereon._ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are stacked. The translucent positive electrode 14 is p-type Al_UGa_VIn_1-UVA lead wire 49 formed on substantially the entire surface of the N layer 13 and electrically connected to the positive electrode pad 15 is formed in a predetermined region thereon. The negative electrode 20 is formed on the partly exposed surface of the n-type AlXGaYIn1-XYN layer 11. The light emitting unit 19 shown in FIG._XGa_YIn_1-XYN layer 11, Al_ZGa_TIn_1-ZTN layer 12, p-type Al_UGa_VIn_1-UVAn N layer 13 and a translucent positive electrode 14 are included.
[0073]
Next, a method for manufacturing a semiconductor light emitting element in the present embodiment will be described.
N-type Al on the sapphire substrate 10_XGa_YIn_1-XYN layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1) 11, Al_ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1) 12, p-type Al_UGa_VIn_1-UVN layers (0 ≦ U ≦ 1, 0 ≦ V ≦ 1) 13 are sequentially stacked. Then, using photolithography technology and dry etching technology, n-type Al from the wafer surface_XGa_YIn_1-XYTo the middle of the N layer 11, the peripheral portion of the element and the portion for forming the negative electrode are removed. The pn interface is left only in the portion on the mesa that has not been etched, and the majority corresponds to the light emitting portion 19. In the present embodiment, the size of the light emitting portion is approximately 300 μm square.
[0074]
Next, p-type Al_UGa_VIn_1-UVA translucent positive electrode 14 (with a film thickness of about 12 nm) is formed on almost the entire surface of the N layer 13. For example, Ni / Pt was used as the electrode material. Thereafter, the positive electrode pad 15 and the lead wire 49 are integrally formed. The thickness of the positive electrode pad 15 is, for example, as thick as 1 μm so that bonding is easy. The size of the positive electrode pad 15 is about 130 μm square in the present embodiment. In addition, since the lead wire 49 does not require bonding, a width of about 2 to 10 μm is appropriate. The material of the positive electrode pad 15 and the lead wire 49 was Cr / Au.
[0075]
N-type Al_XGa_YIn_1-XYAfter forming the insulating film 16 on the N layer 11, the negative electrode 20 is formed, and the negative electrode pad 18 is formed in a predetermined region thereon. Since the negative electrode 20 does not require bonding, an electrode width of about 2 to 20 μm is appropriate. In this embodiment, the width is about 10 μm. On the contrary, the negative electrode pad 18 needs to have a width of 80 μm or more for bonding. In the present embodiment, the square is approximately 80 μm square. As a material for the insulating layer, SiO₂The negative electrode 20 was made of Ti / Al, and the negative electrode pad 18 was made of Al.
[0076]
The above steps are actually applied to a large number of semiconductor elements on the wafer in a lump, and then each element (chip) is cut into a quadrilateral shape to complete the semiconductor light emitting element shown in FIG. .
[0077]
  In the electrode structure in the present embodiment, the negative electrode 20 is a positive electrode pad andnegativeSince it is provided extending from the negative electrode pad 18 along the peripheral edge of the chip close to the peripheral edge of the chip on which the electrode pad is formed, the wiring in the second embodiment shown in FIG. The negative electrode 20 is formed in the region constituting the layer 21 to form a semiconductor light emitting element, and both positive and negative electrode pad semiconductors are compared to the second embodiment having the light emitting portion 19 of the same size. The size of the long side of the light emitting element could be reduced.
[0078]
Specifically, in the second embodiment, the size of the semiconductor light emitting element is about 350 μm × 480 μm, but in the present embodiment, the width of the negative electrode 20 in FIG. 6A is about 10 to 20 μm, Since it can be reduced by a margin required for alignment at the time of photolithography, a semiconductor light emitting element having a size of about 350 μm × 450 μm could be configured.
[0079]
Further, in the electrode structure in the present embodiment, since the distance from the lead wire 49 bonded to the positive electrode pad to the negative electrode 20 is uniform, the semiconductor light emitting element can be formed even with a material that is likely to cause nonuniform injection current density. It became possible to configure. With this electrode structure, a symmetrical light emission pattern as shown in FIG. 2 was realized. Furthermore, since the electrode pads are arranged on one side of the chip also in this embodiment, the same effects as those in Embodiment 1 can be obtained, and a semiconductor light emitting device similar to that shown in FIGS. It became possible to get.
[0080]
In each of the above-described embodiments, the shape of the light emitting unit has been described based on a specific shape. However, the present invention is not limited to this, and is substantially square, substantially rectangular, substantially polygonal, approximately You may make it a rotationally symmetrical shape at least 3 times like circular, substantially semicircle, and substantially elliptical. Moreover, although the specific material was demonstrated as the insulating layer 16, SiN, Al is suitably used.₂O_ThreeTiO₂It is also possible to use other insulating materials such as oxide / nitride / fluoride insulators such as SiON and MgF, and organic insulators such as polyimide.
[0081]
【The invention's effect】
According to the semiconductor light emitting device of the present invention, it is possible to draw out two lead wires for flowing a current to the semiconductor light emitting element from the outside in one direction, and the semiconductor light emitting element can be miniaturized. Further, since the shape of the light emitting part is a simple shape, when assembled in a semiconductor manufacturing apparatus, a light emission pattern (radiation characteristic) that is symmetrical to the left and right can be obtained. Furthermore, according to the present invention, with the above configuration, a current can be supplied uniformly to the pn interface under the second electrode without complicating the bonding process and unnecessarily increasing the element size. This contributes to improving the luminance and light emission efficiency of a light emitting device of the type having both electrodes.
[Brief description of the drawings]
1A and 1B are diagrams illustrating a configuration of a light-emitting element according to Embodiment 1 of the present invention, in which FIG. 1A is a plan view, FIG. 1B is a cross-sectional view along AA ′, and FIG. is there.
FIG. 2 is a schematic diagram showing an LED lamp in which a light emitting element according to Embodiment 1 of the present invention is resin-molded with a lens.
FIGS. 3A and 3B are diagrams showing a surface-mounted semiconductor light-emitting device assembled using the light-emitting element according to the first embodiment of the present invention, where FIG. 3A is a plan view and FIG. 3B is a cross-sectional view along CC ′. .
FIG. 4 is a view showing an LED array assembled by using a plurality of light emitting elements according to the first embodiment of the present invention.
5A is a perspective view showing an example of a mold case, and FIG. 5B is a perspective view showing a surface mounting type semiconductor light emitting device assembled using the light emitting element according to the first embodiment of the present invention. The figure seen from the top at the time of mounting a light emitting element, (c) is DD 'sectional drawing.
FIG. 6 is a diagram showing a configuration of a light emitting element according to a second embodiment of the present invention.
FIG. 7 is a diagram showing a configuration of a light emitting element according to a third embodiment of the present invention.
FIG. 8 is a diagram showing a configuration of a light emitting element according to a fourth embodiment of the present invention.
9A and 9B are diagrams illustrating a configuration of a light-emitting element according to Embodiment 5 of the present invention, in which FIG. 9A is a plan view, FIG. 9B is a cross-sectional view taken along line EE ′, and FIG. is there.
FIGS. 10A and 10B are diagrams illustrating a configuration of a light-emitting element according to Embodiment 6 of the present invention, where FIG. 10A is a plan view and FIG. 10B is a cross-sectional view along G-G ′.
11A and 11B are diagrams showing a configuration of a conventional semiconductor light emitting device, where FIG. 11A is a plan view and FIG.
FIG. 12 is a schematic view showing an LED lamp in which a light emitting element of a conventional example is resin-molded with a lens.
FIGS. 13A and 13B are diagrams showing a surface-mount semiconductor light-emitting device assembled using a conventional light-emitting element, where FIG. 13A is a plan view, FIG. 13B is a modified example of FIG. 13A, and FIG. FIG.
FIGS. 14A and 14B are diagrams showing an LED array assembled by using a plurality of light emitting elements of a conventional example, where FIG. 14A is an example, and FIG. 14B is a modification.
[Explanation of symbols]
10 Sapphire substrate
11 n-type Al_XGa_YIn_1-XYN layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1)
12 Al_ZGa_TIn_1-ZTN layer (0 ≦ Z ≦ 1, 0 ≦ T ≦ 1)
13 p-type Al_UGa_VIn_1-UVN layer (0 ≦ U ≦ 1, 0 ≦ V ≦ 1)
14 Translucent positive electrode
15 Positive electrode bonding pad (positive electrode pad)
16 Insulating layer
18 Negative electrode bonding pad (negative electrode pad)
19 Light emitting part
20 Negative electrode
21 Wiring layer
22 Vertical axis direction
23 Right emission pattern
24 Left emission pattern
25, 26 electrode terminals
27, 28 Gold wire
29 Mold Case
30 Bottom surface of mold case 29
31 Transparent mold resin
32 Mold Case for Surface Mount Type Semiconductor Light Emitting Device
33, 34 electrode terminals
35, 36 common line
37 Mold case
38, 39 wiring
40 grooves
41 Bottom
42 Wall
43 slope
44 Anisotropic conductive resin adhesive
45 Light emitting part
46 Light Emitting Unit
47 Light emitting part
48 Wiring layer
49 Lead wire

Claims (9)

基板上に第１導電型半導体層、第１導電型半導体層上の一部に形成された第２導電型半導体層、第１導電型半導体層の上に第１電極、第２導電型半導体層上の第２電極、第１電極と電気的に接している第１ボンディングパッド、および第２電極と電気的に接している第２ボンディングパッドを有し、第２電極が発光部を形成している半導体発光素子において、第１ボンディングパッドと第２ボンディングパッドは発光部に対して同じ側に形成されており、第１ボンディングパッドの直下には絶縁膜が形成されており、第１電極と第２ボンディングパッドはチップ外形の異なる辺に沿って設けられていることを特徴とする半導体発光素子。A first conductive type semiconductor layer on a substrate, a second conductive type semiconductor layer partially formed on the first conductive type semiconductor layer, a first electrode on the first conductive type semiconductor layer, and a second conductive type semiconductor layer An upper second electrode; a first bonding pad in electrical contact with the first electrode; and a second bonding pad in electrical contact with the second electrode, wherein the second electrode forms a light emitting portion. In the semiconductor light emitting device, the first bonding pad and the second bonding pad are formed on the same side with respect to the light emitting portion, an insulating film is formed immediately below the first bonding pad, and the first electrode and the second bonding pad are formed. 2. A semiconductor light emitting device, wherein two bonding pads are provided along different sides of a chip outer shape. 前記第１電極は、前記第２ボンディングパッドと発光部を挟んで対向する側に設けられることを特徴とする請求項１に記載の半導体発光素子。  2. The semiconductor light emitting device according to claim 1, wherein the first electrode is provided on a side facing the second bonding pad with a light emitting portion interposed therebetween. 第１電極は第１ボンディングパッドと配線層を介して電気的に接続されており、配線層の直下に絶縁層が形成されていることを特徴とする請求項１または２に記載の半導体発光素子。The first electrode is electrically connected via the wiring layer and the first bonding pad, the semiconductor light-emitting device according to claim 1 or 2, wherein an insulating layer is formed directly under the wiring layer . 前記第２電極と前記第２ボンディングパッドに接して第２電極よりシート抵抗の低いリード線が形成されており、前記リード線は発光部を挟んで前記第１電極と対向する側に形成されていることを特徴とする請求項２に記載の半導体発光素子。  A lead wire having a sheet resistance lower than that of the second electrode is formed in contact with the second electrode and the second bonding pad, and the lead wire is formed on a side facing the first electrode with a light emitting portion interposed therebetween. The semiconductor light-emitting element according to claim 2, wherein 前記第２電極と前記第２ボンディングパッドに接して第２電極よりシート抵抗の低いリード線が形成されており、前記第１電極と前記リード線は、前記第１ボンディングパッドおよび前記第２ボンディングパッドが形成されているチップ外周の辺に隣接する２辺に形成されていることを特徴とする請求項１に記載の半導体発光素子。 A lead wire having a sheet resistance lower than that of the second electrode is formed in contact with the second electrode and the second bonding pad, and the first electrode and the lead wire include the first bonding pad and the second bonding pad. 2. The semiconductor light emitting element according to claim 1 , wherein the semiconductor light emitting element is formed on two sides adjacent to a side of the outer periphery of the chip on which is formed. 前記発光部の平面形状が、少なくとも３回以上の回転対称の形状であることを特徴とする請求項１から５のいずれかに記載の半導体発光素子。The planar shape of the light emitting portion, the semiconductor light-emitting device according to any one of claims 1 5, characterized in that the shape of at least three or more rotational symmetry. 請求項１から６のいずれかに記載の半導体発光素子がケースに固定されてなり、該発光素子における第１ボンディングパッドと第２ボンディングパッドに各々ワイヤが接続され、かつ、各々のワイヤは、前記発光素子における発光部とは反対側に引き出されて、該ケースに設けられた端子に接続されてなることを特徴とする半導体発光装置。The semiconductor light-emitting device according to any one of claims 1 to 6 is fixed to the case, each wire is connected to the first bonding pad and the second bonding pads in the light emitting element, and each of the wire A semiconductor light-emitting device, wherein the light-emitting element is pulled out to the opposite side of the light-emitting portion and connected to a terminal provided in the case. 請求項１から６のいずれかに記載の半導体発光素子における第１ボンディングパッドと第２ボンディングパッドが導電樹脂接着剤を用いてケースに設けられた端子に接続されてなることを特徴とする半導体発光装置。7. The semiconductor light emitting device according to claim 1, wherein the first bonding pad and the second bonding pad are connected to a terminal provided on the case using a conductive resin adhesive. apparatus. 該基板面が前記ケースの主面に対して概略垂直に配置されてなることを特徴とする請求項８に記載の半導体発光装置。9. The semiconductor light emitting device according to claim 8, wherein the substrate surface is disposed substantially perpendicular to the main surface of the case.

Images