JP4083388B2 - 電子装置及び光出力制御装置並びに電子機器 - Google Patents

電子装置及び光出力制御装置並びに電子機器 Download PDF

Info

Publication number
JP4083388B2
JP4083388B2 JP2001051134A JP2001051134A JP4083388B2 JP 4083388 B2 JP4083388 B2 JP 4083388B2 JP 2001051134 A JP2001051134 A JP 2001051134A JP 2001051134 A JP2001051134 A JP 2001051134A JP 4083388 B2 JP4083388 B2 JP 4083388B2
Authority
JP
Japan
Prior art keywords
light
detection signal
unit
compensation
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001051134A
Other languages
English (en)
Other versions
JP2002252411A (ja
Inventor
雅章 石田
秀利 江間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001051134A priority Critical patent/JP4083388B2/ja
Publication of JP2002252411A publication Critical patent/JP2002252411A/ja
Application granted granted Critical
Publication of JP4083388B2 publication Critical patent/JP4083388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電子装置及びそれを用いた光出力制御回路並びに電子機器に係り、特に、発光素子の出力光を制御して出力するための電子装置及びそれを用いた光出力制御回路並びに電子機器に関する。
【0002】
【従来技術】
ディジタル複写機、レーザプリンタ、光デイスク装置、光通信装置等は、光の作用を利用して静電潜像の形成や光ディスクへの情報の書き込み、情報の伝送を行なっている。このような装置は、光源として半導体レーザが用いられている。半導体レーザは、小型であり、かつ駆動電流により高速に直接変調を行う事が出来るので、近年、これらの装置の光源として広く使用されている。例えば、プリンタなどでは、図16に示すように、発光素子12のバイアス電流を受光素子12で検出された検出信号に基づきサンプルホールド回路301、トランジスタQ11、Q12、抵抗R11、R12により一定値制御をする場合にも、同様の不具合が発生するが、バイアス電流の制御は、感光体を用いる複写機やプリンタにおいて、多く流す方が発光素子の光の応答が速くなるが、多すぎると本来、光をオフにしたいのにオフセット発光することになり、地汚れの原因になるため、出力光を所望の値に高精度に制御する必要があった。
【0003】
しかしながら、半導体レーザはその光出力・順方向電流特性が温度により著しく変化するので、半導体レーザの光出力を所望の値に設定しようとする場合に問題となる。この問題を解決するために、さまざまなAPC(automatic power control)回路、すなわち、自動パワー制御回路が提案されている。
【0004】
このようなAPC回路は、例えば、特開平2−205379号公報に開示されている。特開平2−205379号公報には、光・電気負帰還ループを利用した半導体レーザの駆動・制御方式が記載されている。即ち、半導体レーザの光出力を受光素子によりモニタし、半導体レーザの光出力に比例する受光信号と発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御する光・電気負帰還ループにより、半導体レーザの光出力を制御するものである。このような構成のAPC回路を用いることにより、高速・高精度・高分解能の点で有望といえる。
【0005】
従来、このような光出力制御回路は、半導体レーザ及び受光素子を個別素子で構成し、回路基板上に形成されたAPC回路に配線パターン若しはハーネスで接続したり、または、半導体レーザに受光素子を内蔵して、回路基板上に形成されたAPC回路に配線パターン若しくはハーネスで接続するのが一般的であった。
【0006】
【発明が解決しようとする課題】
しかるに、このような制御方式において、光・電気負帰還ループを高速に動作させようとする場合に、半導体レーザの光出力とこれをモニタしている受光信号との間の周波数特性が良好でない場合がある。このような場合には、光出力がオーバーシュートする等所望の光波形が得られなくなることがある等の問題点があった。
【0007】
また、光・電気負帰還ループや受光素子出力及びサンプルホールド回路を用いた発光素子のバイアス電流制御回路においては、高精度に発光素子の光出力を制御しようとした場合に、発光素子光出力と受光素子受光信号とのリニアリティが良くない為、特にバイアス電流制御時に所望の光出力に制御できない場合がある等の問題点があった。
【0008】
本発明は上記の点に鑑みてなされたもので、高精度・高速に帰還ループを構成できる電子装置及びそれを用いた光出力制御回路並びに電子機器を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の電子装置は、発光素子からの入射光に応じた検出信号を出力する受光部と、前記入射光に対して前記検出信号が直線的に変化するように前記検出信号を補償する補償部と、入力信号前記補償部で補償された前記検出信号とを比較し、その比較結果に基づいて前記発光素子の順方向電流を制御する制御回路部とを設けた構成とされている。
【0010】
また、補償部は、受光部で検出された検出信号に基づいて補償を行なうことを特徴とする。
【0011】
さらに、補償部は、受光部で検出された検出信号に対して所定の演算を行なう演算部と、演算部での演算結果に応じた補償信号を生成し、検出信号に重畳する補償信号生成部とから構成される。
【0012】
また、本発明は、受光部、及び補償部、並びに制御回路部は、一体もしくは同一集積回路上に構成とする。
【0013】
本発明によれば、補償部で、受光部で入射光に応じて検出された検出信号を入射光に対して直線的に変化するように補償することにより、発光部での発光光量によらず、発光光量をリニアリティに制御できる。
【0014】
【発明の実施の形態】
図1は本発明の第1実施例のブロック構成図、図2は本発明の第1実施例の電子装置の構成図を示す。
【0015】
本実施例の光出力制御回路1は、電子装置11及び発光素子12から構成される。電子装置11は、発光素子12から発光された光の一部を検出して、その検出信号を補償した後、補償信号により発光指示信号を制御し、発光素子12に供給する。
電子装置11は、特許請求の範囲の受光部に相当する受光素子21及び特許請求の範囲の補償部に相当するリニアリティ補償回路22、制御回路部に相当する比較増幅回路23を含む構成とされている。受光素子21及びリニアリティ補償回路22並びに比較増幅回路23は、図2に示すように同一の半導体チップ31上に形成されている。半導体チップ31は、パッケージ32に格納されている。パッケージ32からは、少なくとも入力端子Tin、出力端子Tout、電源端子Tsが延出されている。
【0016】
なお、本実施例では、受光素子21と比較増幅回路23を同一の半導体チップ31上に形成したが、受光素子21と比較増幅回路23とを別々の半導体チップ31で構成し、同一パッケージに収容するようにしてもよい。
【0017】
図3は本発明の第1実施例の変形例の電子装置の構成図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する。
【0018】
本変形例は受光素子21を半導体チップ41に搭載し、電子装置22を半導体チップ42に搭載し、半導体チップ41と半導体チップ42とを基板43上に搭載し、同一パッケージ32内に収納した構成とされている。
【0019】
図3に示す変形例においても、受光素子と比較増幅回路23との距離は、同一パッケージ31内であるので、配線長や寄生容量と比較して十分小さく、図2に示す構成のものと同様の効果を奏する。
【0020】
受光素子21には、電源端子Tsから駆動電圧が印加される。受光素子21は、発光素子12からの光に一部を受光し、受光光量に応じた検出信号をリニアリティ補償回路22に供給する。リニアリティ補償回路22は、受光素子21の入射光に対する検出信号の特性が直線的に変化するように検出信号を補償する。
【0021】
図4は受光素子の入射光に対するモニタ電流の特性を示す図である。
【0022】
一般に発光素子12の光出力と受光素子21の検出信号、例えば、モニタ電流との比であるモニタ電流効率は、図4に実線で示すように光出力の大きさに関係なく一定であることが理想である。ところが実際の受光素子21は、特に光出力の小さい領域においてモニタ電流効率が一定にはならない。つまり、モニタ電流のリニアリティが悪い。
【0023】
これは、受光素子21の構造などによるものであり、受光素子21の構造などにより、図4に破線で示すように光出力が小さくなっていくのに従いモニタ電流効率が減少する場合と、図4に一点鎖線で示すように光出力が小さくなっていくのに従いモニタ電流効率が増加する場合とがある。
【0024】
図4に破線で示すように光出力が小さくなっていくのに従いモニタ電流効率が減少するには、小さい光出力P0で制御しようとすると、本来流れるべきモニタ電流より小さい電流しか流れない事により、光出力P0より大きい光出力値に制御されてしまう。
【0025】
また、図4に一点鎖線で示すように光出力が小さくなっていくのに従いモニタ電流効率が増加する場合には、小さい光出力P0を制御しようとすると、本来流れるべきモニタ電流より大きい電流が流れる事により、P0より小さい光出力値に制御されてしまう。
【0026】
リニアリティ補償回路22は、上記図4に破線又は一点鎖線で示す受光素子21に特有の特性を図4に実線で示す特性となるように補償する。
【0027】
一方、入力端子Tinには、発光レベル指令信号が入力される。入力端子Tinに入力された発光レベル指令信号は、比較増幅回路23に供給される。
【0028】
比較増幅回路23は、リニアリティ補償回路22からの検出信号に応じて発光レベル指令信号を制御する。比較増幅回路23で制御された信号は、出力端子Toutから出力される。出力端子Toutには、発光素子12が接続される。発光素子12は、例えば、半導体レーザから構成されており、アノードに定電圧が印加され、カソードが出力端子Toutに接続されている。
【0029】
発光素子12には、出力端子Toutの出力信号に応じた駆動電流が流れる。発光素子12は、駆動電流に応じた光を発光する。発光素子12から発光された光は、感光ドラム、光ディスク、光ファイバ等の光入射対象に供給されるとともに、一部が受光素子21に入射される。
【0030】
発光素子12、受光素子21、リニアリティ補償回路22、比較増幅回路23は、光・電気負帰還ループを形成しており、比較増幅回路23は受光素子21に誘起された発光素子12の光出力に比例した光起電流に比例する検出信号と、発光レベル指令信号とを比較して、その結果により発光素子12の順方向電流を、受光信号と発光レベル指令信号とが等しくなるように制御する。
【0031】
次にリニアリティ補償回路22の詳細を図面とともに説明する。
【0032】
図5は本発明の第1実施例のリニアリティ補償回路の具体例を示す図である。
【0033】
まず、図5に示す電子装置31のリニアリティ補償回路32は、図4に一点鎖線で示す特性を補償するための回路であり、定電流源33から構成される。定電流源33は、受光素子21と比較増幅回路23との接続点と、端子Ts2との間に接続されており、端子Ts2に印加される電圧に応じて所定の電流を生成する。
【0034】
定電流源33で生成される定電流は、発光素子12からの出力光量に応じて予め設定されており、受光素子21からの検出信号が所定の入射光量で所定のレベルになるように補償される電流が出力されるように設定されている。
【0035】
図6は本発明の第1実施例のリニアリティ補償回路の変形例の構成図を示す。
図6に示す電子装置41のリニアリティ補償回路42は、図4に破線で示す特性を補償するための回路であり、定電流源43から構成される。定電流源43は、受光素子21と比較増幅回路23との接続点と、接地との間に接続されており、受光素子21から比較増幅回路23に供給される電流から所定の電流を引き込む。
【0036】
定電流源43で生成される定電流は、発光素子12からの出力光量に応じて予め設定されており、受光素子21からの検出信号が所定の入射光量で所定のレベルになるように補償される電流が出力されるように設定されている。
【0037】
なお、図5、図6に示す電子装置31、41のリニアリティ補償回路32、42は、所定の出力光量に対してのみ補償が有効であるが、受光素子12の検出信号に応じて補償量を可変することにより、種々の出力光量で有効に補償可能とするようにもできる。
【0038】
図7に本発明の第1実施例のリニアリティ補償回路の第2変形例の構成図を示す。
【0039】
図7に示す電子装置51のリニアリティ補償回路52は、電流検出部53、割算部54、電流生成回路55を含む構成とされている。電流検出部53は、受光素子21からの検出信号、すなわち、モニタ電流Idpを検出し、モニタ電流に応じた信号を割算部54に供給する。
【0040】
図8は割算部の回路構成図を示す。
【0041】
割算部54は、図8に示すように抵抗R1、R2、オペアンプ56、乗算器67から構成され、電流検出部53からの検出信号を割算した出力が得られる。割算部54の出力は、電流生成部55に供給される。このため、割算部53の出力は、電流検出部53の検出信号に応じて異なる信号が出力される。
【0042】
電流生成部55は、割算部54の出力に応じた電流を生成する。電流生成部55で生成された電流は、受光素子21の検出信号、すなわち、モニタ電流Idpに加算されて比較増幅回路23に供給される。
【0043】
なお、図8において、乗算器57の入力をX、乗数をkY、出力をZ’とすると、
Z’=kXY
という関係から、
I2=Z’/R2=k×(XY/R2)
また、I1=Z/R1であり、I1+I2=0であるので出力Xは、
X=−(1/k)×(Z/Y)
となる。つまり、出力XにはYに反比例した出力が得られる。
【0044】
図8において、モニタ電流に反比例する電流を生成し補償電流Iとすれば、この補償電流は、モニタ電流が小さい時は大きな値となり、モニタ電流が大きくなるに従って小さくなってモニタ電流が十分大きい場合にはほぼ0と見なせることより、この電流をモニタ電流に加減する事により、モニタ電流のリニアリティの補償を行う事が可能である。
【0045】
本変形例によれば、モニタ電流に応じて補償量が可変され、発光素子12の出力光量に応じた最適の補償量で補償を行なえる。
【0046】
図9は本発明の第1実施例のリニアリティ補償回路の第3変形例の構成図を示す。同図中、図7と同一構成部分には同一符号を付し、その説明は省略する。
【0047】
図9に示る電子装置61は、割算部54に代えて、対数演算部63を設けた構成とされている。
【0048】
図10は対数演算部の回路構成図を示す。
【0049】
対数演算部63は、抵抗R3、オペアンプ64、ダイオード65を含む構成とされ、電流検出部53からの検出信号の所定の係数βに応じた対数値を出力する。このため、対数演算部63の出力は、電流検出部53の検出信号に応じて異なる信号が出力される。対数演算部63から出力された信号は、電流生成部55に供給される。
【0050】
電流生成部55は、対数演算部63の出力に応じた電流を生成する。電流生成部55で生成された電流は、受光素子21の検出信号、すなわち、モニタ電流Idpに加算されて比較増幅回路23に供給される。
【0051】
対数演算部63において、ダイオード65の順方向電流Ifは、
If=Is・exp(Vf/VT)
ここで、VT=kT/q、Is:ダイオードDの逆方向飽和電圧、k:ボルツマン定数、q:電子の電荷、VT:熱電圧である。このIfの自然対数をとりまとめると、
Vf≒VT(lnIf−lnIs)
となる。またオペアンプ64の入力はイマジナリアースであり、
Vf=−V0=−VT(lnIf−lnIs)
となるので、入力V1に対し、出力V0は負の対数出力となり、モニタ電流が小さい時は大きな値となり、モニタ電流が大きくなるに従って小さくなってモニタ電流が十分大きい場合にはほぼ0と見なせる補償電流を生成することが可能な構成を実現でき、図4に破線で示す特性を補正できる。
【0052】
なお、上記変形例では、受光素子21の検出信号、すなわち、モニタ電流をアナログ的に演算して、補償しているが、変換テーブルを用いて補償を行なうようにしてもよい。
【0053】
図11は本発明の第1実施例のリニアリティ補償回路の第4変形例の構成図を示す。
【0054】
本変形例の電子装置71のリニアリティ補償回路72は、A/D(アナログ/ディジタル)変換器73、変換テーブル74、D/A(ディジタル/アナログ)変換器75を含む構成とされている。受光素子21の検出信号、すなわち、モニタ電流は、A/D変換器73でディジタルデータに変換される。変換テーブル74には、受光素子21の検出信号の補償後のディジタルデータが記憶されている。A/D変換器73で変換されたディジタルデータをアドレスとして変換テーブル74が参照され、補償されたデータが出力される。変換テーブル74から出力されたデータは、D/A変換器75でアナログ信号に変換されて比較増幅回路23に供給される。
【0055】
本変形例によれば、モニタ電流に応じて補償量が可変され、発光素子12の出力光量に応じた最適の補償量で補償を行なえる。また、変換テーブル74のデータを変更することにより、自由に補償が行なえるので、正確に補償を行なえる。
【0056】
上記第1実施例によれば、受光素子21及びリニアリティ補償回路22並びに比較増幅回路23が一体もしくは同一集積回路上に構成されており、直接光信号を集積回路内で受光する構成であるので、配線による速度低下、インピーダンス成分や寄生容量などによる周波数特性の劣化、配線に混入するノイズ等の影響を受ける事無く光・電気負帰還ループを構成することができ、よって、高速・高精度の光・電気負帰還ループを実現できる。また、外部に素子やハーネスや光ファイバーなどの配線を持たないので、高速・高精度の光・電気負帰還ループを低コストで実現することができる。また、リニアリティ補償回路22により受光信号の効率のリニアリティを補償することにより高精度に光出力を制御できる。
【0057】
なお、本実施例では、受光素子21の検出信号、すなわち、モニタ電流を補償したが、発光レベル指令信号を補償するようにしてもよい。
【0058】
図12は本発明の第2実施例の構成図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
【0059】
本実施例の光出力制御回路100は、電子装置101の構成が第1実施例とは相違している。本実施例の電子装置101は、発光レベル指令信号が入力される端子Tinと比較増幅回路23との間にリニアリティ補償回路102を設けた構成としている。
【0060】
リニアリティ補償回路102は、リニアリティ補償回路22とは補償量が逆極性とされており、発光レベル指令信号を補償する構成とされている。
【0061】
図13に本発明の第3実施例の構成図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
【0062】
本実施例の光出力制御回路110は、電子装置111の構成が、第1実施例とは相違する。本実施例の電子装置111は、発光素子12、受光素子21、リニアリティ補償回路22、比較増幅回路23からなる光・電気負帰還ループに加えて、発光レベル指令信号に応じて発光素子12の順方向電流を駆動する電流変換器112を加えた構成を示す。
【0063】
本実施例によれば、電流変換器112により発光レベル指令信号により発光素子12の順方向電流を駆動できるので、発光素子12を高速に駆動できる。
【0064】
なお、本実施例では、受光素子21の検出信号、すなわち、モニタ電流を補償したが、発光レベル指令信号を補償するようにしてもよい。
【0065】
図14に本発明の第4実施例の構成図を示す。同図中、図12、図13と同一構成部分には同一符号を付し、その説明は省略する。
【0066】
本実施例の光出力制御回路120は、リニアリティ補正回路102により発光レベル指令信号を補償し、比較増幅回路23に供給するとともに、電流変換器1112により発光素子12を駆動するようにしている。本実施例によれば、第3実施例と同様の作用、効果を奏する。
【0067】
図15は本発明の第5実施例の構成図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
【0068】
本実施例の光出力制御回路200は、電子装置201の構成が第1実施例とは相違する。電子装置201は、受光素子21、電流変換回路202、リニアリティ補償回路203、増幅回路204を含む構成とされている。電流変換回路202は、端子Tinからの発光レベル指令信号に電流を受光素子21から引き込む。リニアリティ補償回路203は、受光素子21から電流変換回路202に引き込まれる電流を図4に示される特性が実線に示す特性となるように補償する。
【0069】
増幅回路204は、受光素子21とリニアリティ補償回路203との接続点の電圧に応じた電流を出力端子Toutから引き込み、発光素子12を駆動する。
【0070】
なお、上記光出力制御回路により制御された光は、デジタル複写機、レーザプリンタであれば、感光ドラム、光ディスク装置であれば、光学系を介して光ディスクに、また、光通信装置であれば、光ファイバや周囲の空間に出射されることになる。
【0071】
また、上記光出力制御回路は、図16に示すようなサンプルホールド回路を介して発光素子12を駆動する場合にも有効である。
【0072】
【発明の効果】
上述の如く、本発明によれば、補償部で、受光部で入射光に応じて検出された検出信号を入射光に対して直線的に変化するように補償することにより、発光部での発光光量によらず、発光光量をリニアリティに制御できるため、高精度に光出力を制御できる等の特長を有する。
【図面の簡単な説明】
【図1】本発明の第1実施例のブロック構成図である。
【図2】本発明の第1実施例の電子装置の構成図である。
【図3】本発明の第1実施例の電子装置の変形例の構成図である。
【図4】受光素子の入射光に対するモニタ電流の特性を示す図である。
【図5】本発明の第1実施例のリニアリティ補償回路の具体例を示す図である。
【図6】本発明の第1実施例のリニアリティ補償回路の変形例の構成図である。
【図7】本発明の第1実施例のリニアリティ補償回路の第2変形例の構成図である。
【図8】割算部の回路構成図を示す。
【図9】本発明の第1実施例のリニアリティ補償回路の第3変形例の構成図である。
【図10】対数演算部の回路構成図である。
【図11】本発明の第1実施例のリニアリティ補償回路の第4変形例の構成図である。
【図12】本発明の第2実施例の構成図である。
【図13】本発明の第3実施例の構成図である。
【図14】本発明の第4実施例の構成図である。
【図15】本発明の第5実施例の構成図である。
【図16】サンプルホールド回路を出力に用いた光出力制御回路の回路構成図である。
【符号の説明】
1 光出力制御回路
11 電子装置
12 発光素子
21 受光素子
22 リニアリティ補償回路
23 比較増幅回路

Claims (6)

  1. 発光素子からの入射光に応じた検出信号を出力する受光部と、
    前記入射光に対して前記検出信号が直線的に変化するように前記検出信号を補償する補償部と、
    入力信号前記補償部で補償された前記検出信号とを比較し、その比較結果に基づいて前記発光素子の順方向電流を制御する制御回路部とを有することを特徴とする電子装置。
  2. 前記補償部は、前記受光部で検出された前記検出信号に基づいて補償を行なうことを特徴とする請求項1記載の電子装置
  3. 前記補償部は、前記受光部で検出された検出信号に対して所定の演算を行なう演算部と、前記演算部での演算結果に応じた補償信号を生成し、前記検出信号に重畳する補償信号生成部とを有することを特徴とする請求項1又は2記載の電子装置。
  4. 前記受光部、及び前記補償部、並びに前記制御回路部は、一体もしくは同一集積回路上に構成されていることを特徴とする請求項1乃至3のいずれか一項記載の電子装置。
  5. 光素子と、
    前記発光素子で発光された光の一部が入射し、該入射光に応じた検出信号を出力する受光部と、
    前記入射光に対して前記検出信号が直線的に変化するように前記検出信号を補償する補償部と、
    入力信号前記補償部で補償された前記検出信号とを比較し、その比較結果に基づいて前記発光素子の順方向電流を制御する制御回路部とを有することを特徴とする光出力制御回路。
  6. 光を所定の照射対象に照射する電子機器において、
    入力信号に応じて前記照射対象に照射すべき光を発光する発光素子と、
    前記発光素子で発光された光の一部が入射し、該入射光に応じた検出信号を出力する受光部と、
    前記入射光に対して前記検出信号が直線的に変化するように前記検出信号を補償する補償部と、
    前記入力信号前記補償部で補償された前記検出信号とを比較し、その比較結果に基づいて前記発光素子の順方向電流を制御する制御回路部とを有することを特徴とする電子機器。
JP2001051134A 2001-02-26 2001-02-26 電子装置及び光出力制御装置並びに電子機器 Expired - Fee Related JP4083388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001051134A JP4083388B2 (ja) 2001-02-26 2001-02-26 電子装置及び光出力制御装置並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001051134A JP4083388B2 (ja) 2001-02-26 2001-02-26 電子装置及び光出力制御装置並びに電子機器

Publications (2)

Publication Number Publication Date
JP2002252411A JP2002252411A (ja) 2002-09-06
JP4083388B2 true JP4083388B2 (ja) 2008-04-30

Family

ID=18911984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001051134A Expired - Fee Related JP4083388B2 (ja) 2001-02-26 2001-02-26 電子装置及び光出力制御装置並びに電子機器

Country Status (1)

Country Link
JP (1) JP4083388B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284703A (ja) * 2000-03-31 2001-10-12 Ricoh Co Ltd 半導体レーザ制御装置、画像形成装置及び光ディスク装置
JP4733944B2 (ja) * 2004-08-26 2011-07-27 三菱電機株式会社 光送信器
JP6100674B2 (ja) * 2013-11-01 2017-03-22 富士フイルム株式会社 内視鏡用光源装置及び内視鏡システム

Also Published As

Publication number Publication date
JP2002252411A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
JP2938721B2 (ja) 半導体レーザ制御装置
US7061950B2 (en) Drive circuit and drive method of semiconductor laser module provided with electro-absorption type optical modulator
US20020122308A1 (en) Apparatus for driving light emitting element and system for driving light emitting element
US7991032B2 (en) Laser drive
EP0215311A2 (en) Laser diode driving circuit
EP0775969B1 (en) Image forming apparatus and constant current circuit switching device for use therewith
US9130341B2 (en) Semiconductor laser drive apparatus and image forming apparatus
JP2006013252A (ja) レーザダイオードの制御方法、制御回路、および光送信器
JP4912283B2 (ja) 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置
JP4083388B2 (ja) 電子装置及び光出力制御装置並びに電子機器
JP2004087595A (ja) 発光素子駆動回路
US7672597B2 (en) Optical transmitter with external modulator, optical transceiver including optical transmitter with external modulator, and methods of driving the same
EP0540331A2 (en) Electric field absorption light modulation driving apparatus and method
KR100666957B1 (ko) 레이저 출력 제어장치 및 그 방법
JP3581555B2 (ja) 光源駆動装置
JP5024341B2 (ja) 発光素子駆動装置及び発光素子駆動システム
US5661739A (en) Semiconductor laser driving circuit
JPH11298077A (ja) 半導体レーザ制御装置
JP2002252412A (ja) 電子装置及びそれを用いた光出力制御回路並びに電子機器
JP2961898B2 (ja) カオス発生装置
JP2003347663A (ja) 発光素子駆動装置及び発光素子駆動システム
JP4283454B2 (ja) 半導体レーザ制御装置及び方法
JP2945051B2 (ja) 半導体レーザ制御装置
JP2994442B2 (ja) 半導体レーザ制御装置
JP2006246390A (ja) 光送信器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees