JP4080272B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP4080272B2
JP4080272B2 JP2002224751A JP2002224751A JP4080272B2 JP 4080272 B2 JP4080272 B2 JP 4080272B2 JP 2002224751 A JP2002224751 A JP 2002224751A JP 2002224751 A JP2002224751 A JP 2002224751A JP 4080272 B2 JP4080272 B2 JP 4080272B2
Authority
JP
Japan
Prior art keywords
wafer
film
substrate
resist
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002224751A
Other languages
English (en)
Other versions
JP2004071620A5 (ja
JP2004071620A (ja
Inventor
孝之 戸島
正 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002224751A priority Critical patent/JP4080272B2/ja
Publication of JP2004071620A publication Critical patent/JP2004071620A/ja
Publication of JP2004071620A5 publication Critical patent/JP2004071620A5/ja
Application granted granted Critical
Publication of JP4080272B2 publication Critical patent/JP4080272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハやLCDガラス基板等の基板を処理する基板処理方法に関する。
【0002】
【従来の技術】
一般に、半導体デバイスの製造工程においては、フォトリソグラフィー技術を利用したシングルダマシン法やデュアルダマシン法を用いて、半導体ウエハ(以下「ウエハ」という)に多層配線回路を形成している。図12はシングルダマシン法による多層配線の形成工程の一例を示す説明図である。この方法では、最初に、ウエハに形成された絶縁膜91の表面部分にパターニングされた下部配線93をバリアメタル層92を介して形成する。下部配線93を覆うように絶縁膜94を形成する。続いて絶縁膜94上に反射防止膜(BARC;Bottom Anti-Reflective Corting)95を形成し、さらにその上にレジスト膜96を形成する(図12(a))。
【0003】
レジスト膜96を所定の回路パターンで露光処理し、さらに現像処理して、レジスト膜96に所定の回路パターンを形成する(図12(b))。こうして得られたウエハの表面を、絶縁膜94にビアホール94aが形成されて下部配線93が露出するまでエッチング処理する(図12(c))。その後、レジスト膜96を溶剤によって溶解するか、またはプラズマアッシング処理を行うことによって除去する(図12(d))。
【0004】
次に、ビアホール94aに導電性材料94bが埋め込まれるようにCVD法等を用いて導電性薄膜を形成し、さらにCMP(Chemical Mechanical Polishing)法等による平坦化処理を行う。このときに反射防止膜(BARC)95も除去される。こうして下部配線93とビアホール94a内の導電性材料94bとが導通した溝配線が形成される(図12(e))。
【0005】
このようなシングルダマシン法等においては、従来から一般的に、絶縁膜94として酸化シリコン膜(SiO)が用いられているが、近年のVLSI等の半導体デバイスの開発においては、処理の高速化と低消費電力化等を目的として、絶縁膜94として低誘電率の絶縁膜(low−k膜またはlow−ε膜)が用いられるようになってきている。このlow−k膜としては、ポリイミド等の有機樹脂系膜や、このような有機樹脂系膜よりもさらに誘電率の小さい多孔質酸化シリコン膜等の多孔質low−k膜がある。
【0006】
また、フォトリソグラフィー技術においては、より微細な回路パターンを形成するために、g線やi線等よりも波長の短いKrFエキシマレーザやArFエキシマレーザが用いられるようになってきており、レジスト膜の材料もこれらの波長に対応した種々の材料が提供されている。
【0007】
【発明が解決しようとする課題】
しかしながら、上述したシングルダマシン法等にしたがってビアホールの形成を行う場合において、KrFエキシマレーザ等の短波長レーザに対応したレジスト膜を形成し、所定の処理後にこのレジスト膜を溶解することができる従来の薬液を使用してレジスト膜を除去すると、図13(図12(d)において絶縁膜94が多孔質low−k膜である場合に相当する)に示すように、多孔質low−k膜がこの薬液によって浸食されてしまい、ビアホールの形状を保持できなくなるという問題が生ずる。また、ビアホールの幅が拡がることによって下地配線とのコンタクト不良が発生し、所望する回路特性が得られなくなるという問題が生ずる。このような問題は、レジスト膜に形成される回路パターンの線幅が細くなるにしたがって、より顕著に現れる。
【0008】
これに対して、プラズマアッシング処理によってレジスト膜を除去する方法では、ビアホールを形成している壁面部分が損傷を受けることによって、ビアホールの幅が拡がるという問題が生じる。
【0009】
本発明はこのような事情に鑑みてなされたものであり、形状精度に優れた溝配線要素を形成する基板処理方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
即ち、本発明によれば、基板の表面に多孔質低誘電率層間絶縁膜を形成する工程と、前記多孔質低誘電率層間絶縁膜の表面に所定の回路パターンを有する有機質膜を形成する工程と、前記多孔質低誘電率層間絶縁膜をエッチング処理して、前記多孔質低誘電率層間絶縁膜に溝配線要素を形成する工程と、前記基板に水蒸気とオゾンを含む処理ガスを供給して前記有機質膜を変性させるとともに、前記基板に付着したポリマー残渣を変性させる工程と、前記基板を有機溶剤で処理することによって前記基板から前記変性した有機質膜、及び前記変成したポリマー残渣を除去する工程と、を有することを特徴とする基板処理方法が提供される。
【0012】
このような基板処理方法によれば、多孔質低誘電率層間絶縁膜にダメージを与えることなく、有機質膜のみを有機溶剤に溶解するように変性させることができるため、エッチング処理によって形成された溝配線要素の幅と形状を維持しながら、有機質膜を除去することができる。これにより、歩留まりおよび品質を向上させることができる。
【0013】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施の形態について具体的に説明する。ここでは、多孔質な低誘電率の絶縁膜(多孔質low−k膜)にダマシン構造の溝配線要素が形成された半導体デバイスを製造する場合について説明することとする。
【0014】
図1は、多孔質low−k膜の形成や多孔質low−k膜へのビアホールの形成に用いられるダマシン形成システムの概略構成を示す説明図である。このダマシン形成システムは、SODシステム101と、レジスト塗布/現像システム102と、露光装置103と、エッチャー104と、レジスト除去システム100と、から構成されており、これらシステムと装置の間でウエハWを搬送することができるようになっている。
【0015】
SODシステム101は、ウエハWに多孔質low−k膜を形成するために用いられ、ウエハWに薬液を塗布して多孔質low−k膜を形成する塗布処理ユニットと、塗布膜の形成されたウエハWを加熱/冷却して硬化させるキュア処理ユニット等を有している。
【0016】
レジスト塗布/現像システム102は、エッチングマスクとしてのレジスト膜を形成するために用いられ、ウエハWにレジスト液を塗布してレジスト膜を成膜するレジスト塗布処理ユニットと、ウエハWに反射防止膜(BARC)を成膜するBARC塗布処理ユニットと、露光装置103において所定のパターンで露光されたレジスト膜を現像処理する現像処理ユニットと、レジスト膜が成膜されたウエハWや露光処理されたウエハW、現像処理が施されたウエハW、反射防止膜が成膜されたウエハWをそれぞれ熱的に処理する熱的処理ユニット等を有している。
【0017】
露光装置103は、レジスト膜が形成されたウエハWに所定の回路パターンを露光する。エッチャー104は、ウエハW上に形成された種々の膜にエッチング処理を施すために用いられる。またレジスト除去システム100は、後に詳細に説明するように、半導体デバイスの製造工程で不用となったレジスト膜やエッチング後の残渣を、水蒸気とオゾン(O)を含む処理ガスによって変性させるレジスト変性処理ユニットと、変性したレジスト膜等を水洗してウエハWから除去する処理を行う洗浄処理ユニット等を備えている。
【0018】
図2はレジスト除去システム100の概略平面図であり、図3はその概略正面図であり、図4はその概略背面図である。レジスト除去システム100は、他の処理システム等からウエハWが収容されたキャリアが搬入され、逆にレジスト除去システム100において所定の処理が終了したウエハWを収容したキャリアを次の処理を行う処理システム等へ搬出するためのキャリアステーション4と、レジストの変性処理およびその後のレジスト除去処理および水洗/乾燥処理等をウエハWに施すための複数の処理ユニットを有する処理ステーション2と、処理ステーション2とキャリアステーション4との間でウエハWの搬送を行う搬送ステーション3と、処理ステーション2で使用する薬液やガス等の調製/貯留を行うケミカルステーション5と、を具備している。
【0019】
キャリアCの内部において、ウエハWは略水平姿勢で上下方向(Z方向)に一定の間隔で収容されている。このようなキャリアCに対するウエハWの搬入出はキャリアCの一側面を通して行われ、この側面は蓋体10a(図2には図示せず。図3および図4に蓋体10aが取り外された状態を示す)によって開閉自在となっている。
【0020】
図2に示すように、キャリアステーション4は、図中Y方向に沿って3箇所にキャリアCを載置できる載置台6を有しており、キャリアCは蓋体が設けられた側面がキャリアステーション4と搬送ステーション3との間の境界壁8a側を向くようにして載置台6に載置される。境界壁8aにおいてキャリアCの載置場所に対応する位置には窓部9aが形成されており、各窓部9aの搬送ステーション3側には窓部9aを開閉するシャッタ10が設けられている。このシャッタ10はキャリアCの蓋体10aを把持する把持手段(図示せず)を有しており、図3および図4に示すように、蓋体10を把持した状態で搬送ステーション3側に、蓋体10aを退避させることができるようになっている。
【0021】
搬送ステーション3に設けられたウエハ搬送装置7はウエハWを保持可能なウエハ搬送ピック7aを有している。ウエハ搬送装置7は搬送ステーション3の床にY方向に延在するように設けられたガイド(図3および図4参照)11に沿ってY方向に移動可能である。また、ウエハ搬送ピック7aは、X方向にスライド自在であり、かつ、Z方向に昇降自在であり、かつ、X−Y平面内で回転自在(θ回転)である。
【0022】
このような構造により、キャリアCの内部と搬送ステーション3とが窓部9aを介して連通するようにシャッタ10を退避させた状態において、ウエハ搬送ピック7aは、載置台6に載置された全てのキャリアCにアクセス可能であり、キャリアC内の任意の高さ位置にあるウエハWをキャリアCから搬出することができ、逆に、キャリアCの任意の位置にウエハWを搬入することができる。
【0023】
処理ステーション2は、搬送ステーション3側に2台のウエハ載置ユニット(TRS)13a・13bを有しており、例えば、ウエハ載置ユニット(TRS)13bは、搬送ステーション3からウエハWを受け入れる際にウエハWを載置するために用いられ、ウエハ載置ユニット(TRS)13aは、処理ステーション2において所定の処理が終了したウエハWを搬送ステーション3に戻す際にウエハWを載置するために用いられる。後述するように処理ステーション2においてはフィルターファンユニット(FFU)18から清浄な空気がダウンフローされるために、処理ステーション2において処理の終了したウエハWを、上段のウエハ載置ユニット(TRS)13aに載置することにより、ウエハWの汚染が抑制される。
【0024】
搬送ステーション3と処理ステーション2との間の境界壁8bにおいて、ウエハ載置ユニット(TRS)13a・13bの位置に対応する部分には窓部9bが設けられている。ウエハ搬送ピック7aは、この窓部9bを介してウエハ載置ユニット(TRS)13a・13bにアクセス可能であり、キャリアCとウエハ載置ユニット(TRS)13a・13bとの間でウエハWを搬送する。
【0025】
処理ステーション2には、ウエハWに形成されているレジスト膜の変性処理を行う8台のレジスト変性処理ユニット(VOS)15a〜15hが2列4段で背面側に配置され、レジスト変性処理ユニット(VOS)15a〜15bにおける処理の終了したウエハWからレジスト膜を除去し、水洗、乾燥処理を行う洗浄処理ユニット(CLN)12a〜12dが2列2段で正面側に配置されている。また、処理ステーション2の略中央部には、処理ステーション2内においてウエハWを搬送する主ウエハ搬送装置14が設けられている。
【0026】
さらに処理ステーション2において、主ウエハ搬送装置14を挟んでウエハ載置ユニット(TRS)13a・13bと対向する位置には、洗浄処理ユニット(CLN)12a〜12dでの処理を終えたウエハWを加熱乾燥するホットプレートユニット(HP)19a〜19dが4段に積み重ねられて配置されている。さらにまた、ウエハ載置ユニット(TRS)13aの上側には、加熱乾燥処理されたウエハWを冷却するクーリングプレートユニット(COL)21a・21bが積み重ねられている。なお、ウエハ載置ユニット(TRS)13bは、クーリングプレートユニット(COL)21a・21bとして用いることが可能である。処理ステーション2の上部には処理ステーション2の内部に清浄な空気を送風するフィルターファンユニット(FFU)18が設けられている。
【0027】
主ウエハ搬送装置14は、ウエハWを搬送するウエハ搬送アーム14aを有している。主ウエハ搬送装置14はZ軸周りに回転自在である。また、ウエハ搬送アーム14aは水平方向に進退自在であり、かつZ方向に昇降自在である。このような構造により、主ウエハ搬送装置14は、処理ステーション2に設けられた各ユニットにアクセス可能であり、これら各ユニット間でウエハWを搬送する。
【0028】
レジスト変性処理ユニット(VOS)15a〜15dとレジスト変性処理ユニット(VOS)15e〜15hとは、その境界壁22bについて略対称な構造を有している。後に詳細に説明するように、レジスト変性処理ユニット(VOS)15a〜15hは、ウエハWを略水平姿勢で収容する密閉式のチャンバを有しており、このチャンバ内に水蒸気とオゾンを含む処理ガスを供給することによって、ウエハWの表面に形成されているレジスト膜をウエハWから容易に除去されるように変性させる。
【0029】
洗浄処理ユニット(CLN)12a・12bは洗浄処理ユニット(CLN)12c・12dとは境界壁22aについて略対称な構造を有している。これは主ウエハ搬送装置14の構造を簡単なものとし、ウエハ搬送アーム14aのアクセスを容易とするためである。これらの洗浄処理ユニット(CLN)12a〜12dは、ウエハWを保持し、回転自在に構成されたスピンチャックと、スピンチャックを囲繞するカップと、スピンチャックに保持されたウエハWの表面に洗浄液(純水、有機溶剤)を噴射する洗浄液噴射ノズルと、ウエハWの表面に乾燥ガスを噴射するガス噴射ノズルと、を有している。
【0030】
ケミカルステーション5には、水蒸気とオゾンを含む処理ガスを調整してレジスト変性処理ユニット(VOS)15a〜15hに供給する処理ガス供給装置16と、洗浄処理ユニット(CLN)12a〜12dで使用する洗浄液(純水)を貯蔵/送液する洗浄液供給装置17と、が設けられている。処理ガス供給装置16は、例えば、酸素ガスをオゾン化するオゾン発生装置と、オゾンを希釈する窒素ガスを供給し、また、レジストの変性処理後にチャンバ内をパージするための窒素ガスを供給する窒素ガス供給ラインと、純水を気化させて水蒸気を発生させる水蒸気発生装置と、オゾン/窒素混合ガスと水蒸気を混合させて処理ガスを生成するミキサーと、を有している。なお、オゾン発生装置においては、空気中の酸素をオゾン化することによって、オゾン/窒素混合ガスを生成することもできる。
【0031】
次に、レジスト変性処理ユニット(VOS)15aを例として、その構造について詳細に説明する。図5および図6はレジスト変性処理ユニット(VOS)15aの概略断面図である。レジスト変性処理ユニット(VOS)15aは、ウエハWを収容する密閉式のチャンバ30を有しており、チャンバ30は、固定された下部容器41aと、下部容器41aの上面を覆う蓋体41bから構成され、蓋体41bはレジスト変性処理ユニット(VOS)15aのフレーム42に固定されたシリンダ43によって昇降自在である。図5は蓋体41bを下部容器41aに密接させた状態を示しており、図6は蓋体41bを下部容器41aの上方に離間させた状態(退避状態)を示している。
【0032】
下部容器41a周縁の立起部の上面にはOリング51が配置されている。シリンダ43を駆動して蓋体41bを降下させると、蓋体41bの裏面周縁が下部容器41a周縁の立起部の上面に当接するとともに、Oリング51が圧縮されてチャンバ30内に密閉された処理空間が形成される。
【0033】
下部容器41aにはウエハWを載置するステージ33が設けられており、このステージ33の表面には、ウエハWを支持するプロキシミティピン44が複数箇所に設けられている。プロキシミティピン44の高さは、ステージ33の表面に結露が生じた場合に、ウエハWの裏面が結露した液滴に接することがない高さ、例えば、1mm以上3mm以下に設定される。これによりウエハWの裏面へのウォーターマークやパーティクルの付着が防止され、ウエハWの品質が高く保たれる。
【0034】
ステージ33の内部にはヒータ45aが埋設され、かつ、蓋体41bにもヒータ45bが埋設されており、ステージ33と蓋体41bをそれぞれ所定温度で保持することができるようになっている。これによりウエハWの温度が一定に保持される。なお、ステージ33と蓋体41bの温度を変えることによって、処理空間内に温度勾配を設けて、処理を行うことも可能である。
【0035】
蓋体41bの裏面には、ウエハWを保持する爪部材46が、例えば3箇所(図5では1箇所のみ図示)に設けられている。ウエハ搬送アーム14aはこの爪部材46に対してウエハWの受け渡しを行う。爪部材46がウエハWを保持した状態で蓋体41bを降下させると、その降下途中でウエハWは、ステージ33に設けられたプロキシミティピン44に受け渡しされる。
【0036】
チャンバ30では、処理ガスがチャンバ30の内部において略水平方向に流れるように、処理ガスを内部に導入するガス導入口34aおよび処理ガスを外部へ排気するガス排出口34bが下部容器41aに設けられている。処理ガス供給装置16はガス導入口34aに接続され、ガス排出口34bには排気装置32が接続されている。図5および図6では、ガス導入口34aおよびガス排出口34bの高さ位置がプロキシミティピン44に載置されたウエハWの高さよりも下側で示されているが、ガス導入口34aおよびガス排出口34bの位置はこのような形態に限定されない。
【0037】
ウエハWの処理ガスによる処理は、チャンバ30の内部を一定の陽圧に保持して行うことが好ましい。このためにチャンバ30の内部から下部容器41aと蓋体41bとの間を通って外部に処理ガスが流出しないように、蓋体41bと下部容器41aとの密閉処理を、シリンダ43による押圧力に依存するだけでなく、より強固に行うことが好ましい。
【0038】
このため、下部容器41aと蓋体41bの端面にはそれぞれリング部材47a・47bが取り付けられており、下部容器41aの下方にこのリング部材47a・47bどうしを締め付けるロック機構35が設けられている。
【0039】
図5に示すように、ロック機構35は、下部容器41aの裏面中心に固定された支持軸52と、支持軸52との間にベアリング53を介して、回転装置54によって回転自在に配置された回転筒55と、回転筒55に固定された円板56と、円板56の周縁の所定位置に設けられた挟持部材57と、を有している。挟持部材57は、回転軸58回りに回転自在な押圧ローラ59a・59bと、回転軸58を保持するローラ保持部材48と、を有している。
【0040】
図7はリング部材47a・47bの形状と挟持部材57の位置を示す平面図であり、図8は押圧ローラ59a・59bの移動形態を示す説明図である。図7に示すように、リング部材47a・47bは紙面に垂直な方向で重なっている。リング部材47a・47bにはそれぞれ、切り欠き部49が4箇所に等間隔で形成されている。この切り欠き部49の位置に挟持部材57が配置されている状態では、蓋体41bの昇降を自由に行うことができる。
【0041】
一方、回転装置54を駆動して回転筒55とともに円板56を所定角度回転させると、押圧ローラ59bは回転しながらリング部材47bの上面を登ってリング部材47b上で静止し、押圧ローラ59aは回転しながらリング部材47aの下側に回り込んでリング部材47aの下側で静止する。押圧ローラ59a・59b間の間隔をリング部材47bの表面とリング部材47aの裏面との間の距離よりも短く設定することによって、リング部材47a・47bを締め付けることができ、これによってチャンバ30の密閉性を向上させることができる。
【0042】
次に、このように構成されたダマシン形成システムを用いて、ウエハWにシングルダマシン構造の溝配線要素を形成する方法について説明する。図9はウエハWにシングルダマシン構造の溝配線要素を形成する工程を示すフローチャートであり、図10は図9に示す各ステップにおけるウエハWの概略の形態を示す説明図である。
【0043】
最初に、ウエハWに形成された絶縁膜60の表面部分にパターニングされた下部配線61をバリアメタル層61aを介して形成する。(ステップ1、図10(a))。下部配線61の材質に限定はないが、一般的には、下部配線61は銅(Cu)配線またはアルミニウム(Al)配線である。下部配線61はウエハWに直接に設けられた配線に限られず、例えば、デュアルダマシン構造を有する溝配線要素の表面側に形成されたトレンチであってもよい。
【0044】
次に、SODシステム101を用いて、下部配線61を覆うように絶縁膜60上に多孔質low−k膜62を形成する(ステップ2、図10(b))。具体的には、スピンチャックに保持されたウエハWの表面に薬液を供給し、スピンチャックを回転させて薬液を拡げ、塗布膜を形成する。次いでこのウエハWをキュア処理ユニット等により熱処理する。この熱処理の過程で、塗布膜は多孔質化され、多孔質low−k膜62が得られる。
【0045】
多孔質low−k膜62が形成されたウエハWはレジスト塗布/現像システム102に搬送されて、そこで、多孔質low−k膜62上に反射防止膜(BARC)63が形成される(ステップ3、図10(c))。この反射防止膜(BARC)63は、スピンチャックに保持されたウエハWに所定の薬液を供給し、スピンチャックを回転させて薬液をウエハWの全面に拡げて塗布膜を形成し、その後にウエハWを所定の温度で加熱処理して、塗布膜に含まれる溶剤を蒸発させることによって行われる。
【0046】
次に、反射防止膜(BARC)63上にレジスト膜64をスピンコートにより形成し(ステップ4、図10(d))、さらにレジスト膜64に所定の回路パターンを形成する(ステップ5、図10(e))。続いて、ウエハWはエッチャー104に搬送されて、そこでエッチング処理が行われる(ステップ6、図10(f))。こうして、下部配線61に達するビアホール62aが形成される。
【0047】
エッチング処理の終了したウエハWは、レジスト除去システム100に搬送され、そこでレジスト膜64の除去およびポリマー残渣の除去が行われる(ステップ7、図10(g)・(h))。具体的には、エッチング処理が終了したウエハWの収容されたキャリアCがオペレータによって、または自動搬送装置によって載置台6に載置される。キャリアCの蓋体10aとシャッタ10を搬送ステーション3側に退避させることによって窓部9aが開かれる。続いてウエハ搬送ピック7aによって、キャリアCの所定位置にある1枚のウエハWがウエハ載置ユニット(TRS)13bへ搬送される。
【0048】
次に、ウエハ載置ユニット(TRS)13bに載置されたウエハWをウエハ搬送アーム14aによってレジスト変性処理ユニット(VOS)15a(または15b〜15hのいずれか)に搬入する。レジスト変性処理ユニット(VOS)15aへのウエハWの搬入処理は次のようにして行われる。即ち、最初にチャンバ30の蓋体41bを下部容器41aの上方に退避させた状態とし、その後に、蓋体41bに設けられた爪部材46のウエハWを保持する部分(水平方向に突出した部分)よりも僅かに高い位置へウエハWが進入するように、ウエハWを保持したウエハ搬送アーム14aを進入させる。次いで、ウエハ搬送アーム14aを一旦下方へ移動させると、ウエハWは爪部材46に受け渡される。
【0049】
ウエハ搬送アーム14aをレジスト変性処理ユニット(VOS)15aから退避させた後に蓋体41bを降下させて、蓋体41bを下部容器41aに密着させ、さらにロック機構35を動作させて、チャンバ30を密閉状態とする。蓋体41bを降下させる途中で、ウエハWは爪部材46からプロキシミティピン44へ受け渡される。
【0050】
ヒータ45a・45bを発熱させて、ステージ33およびヒータ45aを所定の温度に保持する。例えば、ステージ33を100℃に保持し、蓋体41bを110℃に保持する。これにより、チャンバ30内に処理ガスを供給した際には、チャンバ30内における水蒸気の密度は、蓋体41b側よりもステージ33側で高くなるために、水蒸気を効率的にウエハWにあてることができる。
【0051】
ステージ33および蓋体41bが所定温度に保持され、かつ、ウエハWの温度分布がほぼ一定となったら、最初に処理ガス供給装置16からオゾン/窒素混合ガスのみをチャンバ30内に供給して、チャンバ30の内部がオゾン/窒素混合ガスでパージされ、かつ、所定の陽圧、例えばゲージ圧で0.2MPaとなるように調節する。その後、オゾン/窒素混合ガスに水蒸気を混合させた処理ガスを、処理ガス供給装置16からチャンバ30内に供給する。この処理ガスによってウエハWに形成されているレジスト膜やビアホール62aの周囲に付着しているポリマーは酸化されて水溶性へと変性する(図10(g))。チャンバ30への処理ガスの供給量とチャンバ30からの排気量は、チャンバ30内が所定の陽圧となるように調整される。
【0052】
処理ガスは、レジスト膜やポリマー残渣を水溶性へと変化させるが、多孔質low−k膜62にダメージを与えることはない。これによって、ビアホール62aの幅や形状が維持されるために、歩留まりおよび品質を向上させることができる。
【0053】
ウエハWの処理ガスによる処理が終了したら、処理ガスの供給を停止する。続いて処理ガス供給装置16からチャンバ30内に窒素ガスを供給して、チャンバ30内を窒素ガスでパージする。このパージ処理時には、その後にチャンバ30を開いたときに、排気装置32からオゾン/窒素混合ガスが逆流してオゾン/窒素混合ガスがチャンバ30から排出されないように、排気装置32内からもオゾン/窒素混合ガスを完全に排出する。
【0054】
窒素ガスによるパージ処理が終了した後には、チャンバ30の内圧が外気圧と同じであることを確認する。これは、チャンバ30の内部圧力が大気圧よりも高い状態でチャンバ30を開くと、チャンバ30が損傷するおそれがあるからである。チャンバ30の内圧確認後、ロック機構35による下部容器41aと蓋体41bの締め付けを解除し、蓋体41bを上昇させる。蓋体41bを上昇させる際に、ウエハWは爪部材46に保持されて蓋体41bとともに上昇する。ウエハ搬送アーム14aを下部容器41aと蓋体41bとの隙間に進入させて、ウエハWを爪部材46からウエハ搬送アーム14aに受け渡す。
【0055】
レジスト変性処理ユニット(VOS)15aにおける処理においては、レジストは水溶性へと変性するが、ウエハWから除去されない。そこでウエハWからレジストを除去するために、ウエハWは、洗浄処理ユニット(CLN)12a〜12dのいずれかに搬入されて、そこで洗浄液(例えば、純水、希フッ酸、有機酸系薬液(蓚酸アンモニウム系薬液、酢酸アンモニウム系薬液等)、アミン系薬液、アルコール、フッ化アンモニウム系薬液、燐酸アンモニウム系薬液)による変性したレジストの除去および反射防止膜(BARC)63の除去処理が行われる(図10(h))。
【0056】
次いで、洗浄処理ユニット(CLN)12a〜12dにおける処理が終了したウエハWは、ホットプレートユニット(HP)19a〜19dのいずれかに搬送されて、加熱乾燥された後、クーリングプレートユニット(COL)21a・21bのいずれかに搬送されて冷却処理される。所定の温度まで冷却されたウエハWは、ウエハ載置ユニット(TRS)13aに搬送され、そこからウエハ搬送装置7によってキャリアCの所定の位置に収容される。
【0057】
次いで、ステップ7の終了したウエハWに対しては、ビアホール62aの内壁にCVD法等によりバリアメタル層(図示せず)を形成し、その後にCVD法等を用いてビアホール62aに導電性材料が埋め込まれるように薄膜を形成し、さらにCMP法等による平坦化処理を行う(ステップ8)。こうして下部配線61とビアホール62aとが導通するプラグ69が形成される(図10(i))。
【0058】
次に、本発明をデュアルダマシン法に適用した場合について説明する。図11はデュアルダマシン法による溝配線要素の形成工程を示す説明図である。図11(a)は先に図10(h)に示した状態と同じであり、多孔質low−k膜62にビアホール62aが形成された状態を示している。この状態から、デュアルダマシン法では、ビアホール62aを導電性材料で埋設せずに、多孔質low−k膜62上にレジスト膜71を形成する(図11(b))。このときレジスト膜71はビアホール62aをも覆う。
【0059】
続いて、レジスト膜71上に反射防止膜(Top−ARC)72を形成し、所定のパターンでレジスト膜71と反射防止膜(Top−ARC)72を露光、現像してパターニングする(図11(c))。このとき、図11に示すように、ビアホール62a内にレジストが残る場合がある。次に、多孔質low−k膜62の上部が一定高さだけ削られるようにウエハWをエッチング処理する(図11(d))。
【0060】
その後に、ウエハWをレジスト除去システム100を用いて、水蒸気とオゾンを含む処理ガスで処理することによって、レジスト膜71を水溶性へと変性させ、その後の洗浄液による処理によって変性されたレジスト膜71を除去する。このとき、レジスト膜71上の反射防止膜(Top−ARC)72もウエハWから剥離し、また、ビアホール62a内のレジストも洗浄液に溶解して除去される。こうして、ビアホール62aとトレンチ62bが形成される(図11(e))。
【0061】
その後、ビアホール62aおよびトレンチ62bの内壁にCVD法等によりバリアメタル層(図示せず)を形成し、その後にCVD法等を用いてビアホール62aおよびトレンチ62bが導電性材料で埋め込まれるように薄膜を形成し、さらにCMP法等による平坦化処理を行う。これにより下部配線61とビアホール62aおよびトレンチ62bが導通するプラグ69´が形成される(図11(f))。
【0062】
このように、デュアルダマシン法を用いた場合にも、ビアホール62aやトレンチ62bでのポリマー残渣の発生が抑制され、かつ、アッシング処理を行わないために多孔質low−k膜62のビアホール62a周りが損傷することがない。これによりビアホール62aとトレンチ62bを寸法精度よく形成することができ、ひいてはデバイスの品質を高く保持することができる。
【0063】
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものではない。例えば、上記説明においては多孔質low−k膜にビアホールやトレンチを形成する場合について説明したが、従来の緻密質な層間絶縁膜を用いる場合にも、従来のプラズマアッシング処理に代えて、本発明を用いることができる。
【0064】
また、上記説明においては、基板として半導体ウエハを例示したが、基板はこれに限定されない。例えば、液晶表示装置(LCD)に使用されるガラス基板に電極回路を形成する際に使用されるレジストの除去処理等にも本発明を適用することができる。また、処理ガスには、オゾンと水蒸気以外の別の成分を含有させてもよい。
【0065】
【発明の効果】
上述の通り、本発明によれば、多孔質低誘電率層間絶縁膜にダメージを与えることなく、レジスト膜等の有機質膜のみを有機溶剤に溶解するように変性させることができる。このため、エッチング処理によって形成された溝配線要素の幅と形状を維持しながら、有機質膜を除去することができ、歩留まりおよび品質を向上させることができる。
【図面の簡単な説明】
【図1】ダマシン形成システムの概略構成を示す説明図。
【図2】レジスト除去システムの概略平面図。
【図3】レジスト除去システムの概略正面図。
【図4】レジスト除去システムの概略背面図。
【図5】レジスト除去システムに備えられたレジスト変性処理ユニット(VOS)の概略断面図。
【図6】レジスト変性処理ユニット(VOS)の別の概略断面図。
【図7】チャンバに備えられたリング部材の形状とチャンバを固定する挟持部材の位置を示す平面図。
【図8】チャンバを固定する押圧ローラの移動形態を示す説明図。
【図9】シングルダマシン構造の溝配線要素を形成される工程を示すフローチャート。
【図10】図9に示す各ステップにおけるウエハWの概略の形態を示す説明図。
【図11】デュアルダマシン法による溝配線要素の形成工程を示す説明図。
【図12】従来のシングルダマシン法による溝配線要素の形成工程を示す説明図。
【図13】従来のシングルダマシン法により多孔質low−k膜に形成された溝配線要素の一形態を示す断面図。
【符号の説明】
2;処理ステーション
3;搬送ステーション
4;キャリアステーション
12a〜12d;洗浄処理ユニット(CLN)
14;主ウエハ搬送装置
15a〜15h;レジスト変性処理ユニット(VOS)
16;処理ガス供給装置
30;チャンバ
41a;下部容器
41b;蓋体
100;レジスト除去システム
W;ウエハ(基板)

Claims (4)

  1. 基板の表面に多孔質低誘電率層間絶縁膜を形成する工程と、
    前記多孔質低誘電率層間絶縁膜の表面に所定の回路パターンを有する有機質膜を形成する工程と、
    前記多孔質低誘電率層間絶縁膜をエッチング処理して、前記多孔質低誘電率層間絶縁膜に溝配線要素を形成する工程と、
    前記基板に水蒸気とオゾンを含む処理ガスを供給して前記有機質膜を変性させるとともに、前記基板に付着したポリマー残渣を変性させる工程と、
    前記基板を有機溶剤で処理することによって前記基板から前記変性した有機質膜、及び前記変成したポリマー残渣を除去する工程と、
    を有することを特徴とする基板処理方法。
  2. 前記有機質膜はレジスト膜であることを特徴とする請求項1に記載の基板処理方法。
  3. 前記有機質膜はレジスト膜と反射防止膜とからなる2層膜であることを特徴とする請求項1に記載の基板処理方法。
  4. 密閉されたチャンバ内に前記基板を保持し、前記チャンバの内部を陽圧に保持して、前記水蒸気とオゾンを含む処理ガスによる前記基板の処理が行われることを特徴とする請求項1乃至請求項3のいずれか1項に記載の基板処理方法。
JP2002224751A 2002-08-01 2002-08-01 基板処理方法 Expired - Fee Related JP4080272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002224751A JP4080272B2 (ja) 2002-08-01 2002-08-01 基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002224751A JP4080272B2 (ja) 2002-08-01 2002-08-01 基板処理方法

Publications (3)

Publication Number Publication Date
JP2004071620A JP2004071620A (ja) 2004-03-04
JP2004071620A5 JP2004071620A5 (ja) 2005-10-27
JP4080272B2 true JP4080272B2 (ja) 2008-04-23

Family

ID=32012627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002224751A Expired - Fee Related JP4080272B2 (ja) 2002-08-01 2002-08-01 基板処理方法

Country Status (1)

Country Link
JP (1) JP4080272B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019741B2 (ja) * 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
KR100824623B1 (ko) 2006-12-05 2008-04-25 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Also Published As

Publication number Publication date
JP2004071620A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
TWI430397B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
US7402523B2 (en) Etching method
US8848161B2 (en) Resist coating and developing apparatus, resist coating and developing method, resist-film processing apparatus, and resist-film processing method
US10998185B2 (en) Substrate cleaning method, substrate cleaning apparatus, and method for fabricating a semiconductor device using the apparatus
US10818503B2 (en) Method of etching at low temperature and plasma etching apparatus
JP4334844B2 (ja) デバイス用溝構造体の製造方法
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JPWO2008029800A1 (ja) 基板処理方法および記憶媒体
JP2006086411A (ja) 基板処理装置
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
JP5232514B2 (ja) 基板処理装置および基板処理方法
JP4080272B2 (ja) 基板処理方法
WO2003001579A1 (fr) Dispositif et procede de traitement de substrat
JP4318950B2 (ja) 基板処理方法および基板処理システム
JP2004214388A (ja) 基板処理方法
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
JP2003059894A (ja) 基板処理装置
JP4084207B2 (ja) 基板処理方法
JP2004031750A (ja) 基板処理装置および基板処理方法
US20050284572A1 (en) Heating system for load-lock chamber
JP4318930B2 (ja) 基板処理方法
JP2005353978A (ja) シリル化処理装置およびシリル化処理方法
JP2002043305A (ja) 成膜装置及び成膜方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20050728

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20050728

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070626

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Effective date: 20080206

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110215

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20140215

LAPS Cancellation because of no payment of annual fees