JP4078382B2 - 駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 - Google Patents
駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 Download PDFInfo
- Publication number
- JP4078382B2 JP4078382B2 JP2007071245A JP2007071245A JP4078382B2 JP 4078382 B2 JP4078382 B2 JP 4078382B2 JP 2007071245 A JP2007071245 A JP 2007071245A JP 2007071245 A JP2007071245 A JP 2007071245A JP 4078382 B2 JP4078382 B2 JP 4078382B2
- Authority
- JP
- Japan
- Prior art keywords
- current signal
- circuit
- current
- output
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 16
- 238000011156 evaluation Methods 0.000 title claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 133
- 238000012937 correction Methods 0.000 claims description 107
- 238000005401 electroluminescence Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 7
- 230000000875 corresponding effect Effects 0.000 description 34
- 238000001514 detection method Methods 0.000 description 30
- 238000005070 sampling Methods 0.000 description 15
- 230000001276 controlling effect Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路と、
前記多数の電流信号発生回路の出力が共通に接続される電流信号出力線と、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価しうる電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御回路と、
前記電流信号出力線を介して出力される電流値から特定の前記電流信号発生回路の出力を評価し、該評価結果に応じた補正値を出力する補正値出力回路と、
前記特定の前記電流信号発生回路に供給される映像信号を前記補正値を用いて補正する補正回路と、
を有し、
前記制御回路は、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御することを特徴とする駆動回路、である。
行列状に複数配されたアクティブマトリクス表示装置において、
薄膜トランジスタを用いて構成され、前記行列状に複数配された画素回路に接続される多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路と、
前記多数の電流信号発生回路の出力が共通に接続される電流信号出力線と、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価しうる電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御回路と、
前記電流信号出力線を介して出力される電流値から特定の前記電流信号発生回路の出力を評価し、該評価結果に応じた補正値を出力する補正値出力回路と、
前記特定の前記電流信号発生回路に供給される映像信号を前記補正値を用いて補正する補正回路と、
を有し、
前記制御回路は、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御する
ことを特徴とするアクティブマトリクス表示装置である。
多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路を備えた駆動回路の評価方法であって、
前記多数の電流信号発生回路の出力を共通の電流信号線に接続するステップと、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価できるような電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御ステップと、
前記電流信号出力線を介して出力される電流値から前記電流信号発生回路の出力を評価するステップと、
を有し、
前記制御ステップは、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御することを特徴とする駆動回路の評価方法、である。
図1は、本発明の好ましい実施形態の駆動回路の補正経路にかかる構成を示すブロック図である。図中、1は駆動制御回路、2は総和電流検出回路、3は列電流測定回路、4は列電流記憶回路、5は基準電流検出回路、6は補正ゲイン決定回路、7は補正係数演算回路、8は補正係数記憶回路、9は映像信号補正回路、20は画素回路である。
SPa=L、SPb=L、
P1=L、P2=L、P3=H、P4=L、P5=H、P6=L、
である。従って、各トランジスタは、
M1:オフ、M2:オフ、M4:オフ、M6:オン、
M7:オフ、M8:オフ、M10:オン、M12:オフ
となる。この時、M3とM9はそれぞれのゲートに付随する容量に充電された保持電圧Va1、Vb1によって電流駆動され、M3/D電流Ia1が電流信号i(data)として出力される。M9/D電流はM11/DとM11/Gに供給され、一定値になる。
SPa=H、P2=H、P3=L、P5=L、P6=Hに変化し、映像信号Videoはブランキング期間におけるブランキング信号VBLとなっている。従って、各トランジスタは、
M1:オン、M2:オフ、M4:オン、M6:オフ、
M7:オフ、M8:オフ、M10:オフ、M12:オン、
となる。この時、M9/G電圧のVb1によって駆動されたM9/D電流Ib1がM3/D電流Ia1に代わって電流信号i(data)として出力されるようになる。電流信号i(data)は画像表示部25の列長を通過し、各列の多数の画素回路20に対応するEL素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ia1→Ib1に時間を要する。時刻t2になる前にP1=Hになり、M2:オンとなり、この時点から時刻t2までの短時間において、M3/GはM5によって充電される。
P2=Lとなり、M4がオフとなるため、M3/GのM5による充電動作が停止し、M3/Gは自身のしきい値電圧Vthに漸近するように自己放電動作を行う。
SPa=Lとなり、M1がオフとなる。時刻t4になる前にP1=Lとなり、M2=オフとなって、この時点でM3の自己放電動作が終了する。この時点から時刻t4までの期間、M2及びM4はともにオフとなり、M3/D電流は急速にLレベルに変化するため、ドレイン−ゲート容量などによって、M3/Gは図6に示すように多少電圧降下を生じる。
P2=Hで、M4:オンとなるため、再びM3/D電流は上昇し、M3/Gは再び上昇してほぼ元の状態(Vrsa)に戻る。この時点でM3/Gは自身のしきい値電圧Vth近傍であるので、M3/Dはほとんど0である。
時刻t4〜t7の期間中、各列に対応するサンプリング信号SPaが発生する。SPbは発生しない。時刻t5〜t6において、該当する画素列のサンプリング信号が発生して自身のしきい値電圧Vth近傍に保持されているM3/G電圧を、この時点でブランキングレベル(VBL)を基準とする映像信号レベルd1によって遷移電圧ΔV1変化させる。ΔV1は下式で概略示される。
ΔV1=d1×C1/(C1+C2+C(M3))
SPb=H、P2=L、P3=H、P5=H、P6=Lに変化し、映像信号Videoはブランキング期間におけるブランキング信号VBLとなっている。従って、各トランジスタは、
M1:オフ、M2:オフ、M4:オフ、M6:オン、
M7:オン、M8:オフ、M10:オン、M12:オフ、
となる。この時、M3/G電圧のVa2によって駆動されたM3/D電流Ia2がM9/D電流Ib1に代わって電流信号i(data)として出力されるようになる。映像電流データi(data)は画像表示部25の列長を通過し、各列の多数の画素回路20に対応するEL素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ib1→Ia2に時間を要する。時刻t8になる前にP4=Hになり、M8:オンとなり、この時点から時刻t8までの短時間において、M9/GはM11によって充電される。
P5=Lとなり、M10がオフとなるため、M9/GのM11による充電動作が停止し、M9/Gは自身のしきい値電圧Vthに漸近するように自己放電動作を行う。
SPb=Lとなり、M7がオフとなる。時刻t10になる前にP4=Lとなり、M8=オフとなって、この時点でM9の自己放電動作が終了する。この時点から時刻t10までの期間、M8及びM10はともにオフとなり、M9/D電流は急速にLレベルに変化するため、ドレイン−ゲート容量などによって、M9/Gは図6に示すように多少電圧降下を生じる。
P5=Hで、M10:オンとなるため、再びM9/D電流は上昇し、M9/Gは再び上昇してほぼ元の状態(Vrsb)に戻る。この時点でM9/Gは自身のしきい値電圧Vth近傍であるので、M9/Dはほとんど0である。
時刻t10〜t13の期間中、各列に対応するサンプリング信号SPbが発生する。SPaは発生しない。時刻t11〜t12において、該当する画素列のサンプリング信号が発生して自身のしきい値電圧Vth近傍に保持されているM9/G電圧を、この時点でブランキングレベル(VBL)を基準とする映像信号レベルd2によって遷移電圧ΔV2変化させる。ΔV2は下式で概略示される。
ΔV2=d2×C3/(C3+C4+C(M9))
Isampe:各データ線の電流信号データ
Iref:基準電流信号データ
k:係数
上記式(1)において、ルート演算をロジック演算にて行う際、最も誤差が出ないように演算するために、除算値x=Iref/Isampleに応じて、係数を場合分けした2項定理による近似演算によって行う。演算式を下記(2)式に示す。
上記実施形態では、あらかじめ設定された補正期間に上記補正値を求め、該補正値を更新する構成を述べた。本実施形態は一度だけ補正値決定プロセスを行い、それによって決定された補正値を更新せずに使用する形態である。具体的には、製品出荷前に上記実施形態で述べた補正値決定プロセスを行いそれによって得られた補正値を補正値出力回路に記憶させる。この実施形態では補正値を更新する必要がないので書き換え可能なメモリを用いる必要がなくなる。この実施形態においては、前記電流信号出力線を介して出力される電流値から特定の前記電流信号発生回路の出力を評価できるような電流信号出力状態に前記複数の電流信号発生回路のそれぞれを制御する制御回路200は、駆動回路や表示装置として持つ必要はない。
本実施形態では、以上の実施形態で述べた各電流信号発生回路の出力を評価するステップを、駆動回路や表示装置の製造プロセスの途中や製造プロセスが完了した後で行い、不良品判定を行う。具体的には各電流信号発生回路の出力のばらつきが大きい場合には以降の製造プロセスや出荷を取りやめる。
2 総和電流検出回路
3 列電流測定回路
4 列電流記憶回路
5 基準列電流検出回路
6 補正ゲイン決定回路
7 補正係数演算回路
8 補正係数記憶回路
9 映像信号補正回路
10 除算回路
11 場合分け係数決定回路
12 四則演算回路
13 総和電流出力回路
14 列シフトレジスタ
15 行シフトレジスタ
16 オペアンプ
17 コンパレータ
18 DAC
19 列制御回路
20 画素回路
21 データ線
22 走査線
23 ロジック回路
24 DAC
25 画像表示部
27 総和電流出力端子
28 検出抵抗
29 比較回路
30 表示パネル
31 外部制御回路
35 サンプルホールド回路
36 電流信号発生回路
71 EL素子
81 スイッチ部
82 遮断部
83 出力線
91a〜9Nc データ線
101 サンプルホールド回路
102 誤差増幅回路
103 EL素子
104 電流制御回路
105 電流検出回路
106 データドライバ
107 演算素子
108 記憶手段
109 電源
110 電流測定素子
111 走査ドライバ
200 制御回路
C1〜C4 容量
CC1,CC2,CC3 列制御信号
CCx、CCy 総和電流検出制御信号
i(data) 電流信号
gm 電圧電流変換回路
Iout 総和電流
KC 列走査クロック
KR 行走査クロック
M1〜M12、M11〜M6N TFT
P1〜P6 列制御信号
RC1、RC2 走査信号
SC 列制御信号
SH サンプルホールド回路
SPC 列走査開始信号
SPa、SPb サンプリング信号
SPR 行走査開始信号
TEST テスト信号
VB 基準電圧バイアス信号
v(data) 電圧信号
Video 映像信号
Claims (7)
- 多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路と、
前記多数の電流信号発生回路の出力が共通に接続される電流信号出力線と、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価しうる電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御回路と、
前記電流信号出力線を介して出力される電流値から特定の前記電流信号発生回路の出力を評価し、該評価結果に応じた補正値を出力する補正値出力回路と、
前記特定の前記電流信号発生回路に供給される映像信号を前記補正値を用いて補正する補正回路と、
を有し、
前記制御回路は、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御することを特徴とする駆動回路。 - 前記電流信号出力線と前記多数の電流信号発生回路との間が同時に接続されている状態を実現するスイッチを有する請求項1に記載の駆動回路。
- 前記多数の前記電流信号発生回路のそれぞれと前記電流信号出力線との間の接続関係をそれぞれ制御する複数のスイッチを有しており、該複数のスイッチは共通の制御信号で制御される請求項1又は2に記載の駆動回路。
- 請求項1乃至3のいずれか一項に記載の駆動回路と、
該駆動回路の前記多数のデータ線のそれぞれと接続される多数の表示素子と、
を有することを特徴とする表示装置。 - 前記表示素子は、エレクトロルミネッセンス素子を有する請求項4に記載の表示装置。
- エレクトロルミネッセンス素子の発光を制御するための薄膜トランジスタと、前記薄膜トランジスタのゲートに設けられた容量と、を有する画素回路であって、入力された電流信号に応じた電圧が前記容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路が、
行列状に複数配されたアクティブマトリクス表示装置において、
薄膜トランジスタを用いて構成され、前記行列状に複数配された画素回路に接続される多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路と、
前記多数の電流信号発生回路の出力が共通に接続される電流信号出力線と、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価しうる電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御回路と、
前記電流信号出力線を介して出力される電流値から特定の前記電流信号発生回路の出力を評価し、該評価結果に応じた補正値を出力する補正値出力回路と、
前記特定の前記電流信号発生回路に供給される映像信号を前記補正値を用いて補正する補正回路と、
を有し、
前記制御回路は、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御する
ことを特徴とするアクティブマトリクス表示装置。 - 多数のデータ線のそれぞれに電流信号を出力する多数の電流信号発生回路を備えた駆動回路の評価方法であって、
前記多数の電流信号発生回路の出力を共通の電流信号線に接続するステップと、
前記電流信号出力線を介して出力される電流値から、特定の前記電流信号発生回路の出力を評価できるような電流信号出力状態に前記多数の電流信号発生回路のそれぞれを制御する制御ステップと、
前記電流信号出力線を介して出力される電流値から前記電流信号発生回路の出力を評価するステップと、
を有し、
前記制御ステップは、
前記多数の電流信号発生回路のうち、前記特定の前記電流信号発生回路として複数の前記電流信号出力回路の出力が第1の電流信号となり、それら以外の前記電流信号発生回路の出力が前記第1の電流信号のレベルより低い第2の電流信号となるように、
前記多数の電流信号発生回路を制御することを特徴とする駆動回路の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071245A JP4078382B2 (ja) | 2003-03-07 | 2007-03-19 | 駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061288 | 2003-03-07 | ||
JP2007071245A JP4078382B2 (ja) | 2003-03-07 | 2007-03-19 | 駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003405642A Division JP3950845B2 (ja) | 2003-03-07 | 2003-12-04 | 駆動回路及びその評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007206715A JP2007206715A (ja) | 2007-08-16 |
JP4078382B2 true JP4078382B2 (ja) | 2008-04-23 |
Family
ID=38486182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071245A Expired - Fee Related JP4078382B2 (ja) | 2003-03-07 | 2007-03-19 | 駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4078382B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020144343A (ja) * | 2019-03-08 | 2020-09-10 | シャープ株式会社 | 表示装置、制御装置、および表示装置の制御方法 |
-
2007
- 2007-03-19 JP JP2007071245A patent/JP4078382B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007206715A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3950845B2 (ja) | 駆動回路及びその評価方法 | |
KR102552959B1 (ko) | 표시 장치 | |
JP5146521B2 (ja) | 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器 | |
KR101248204B1 (ko) | 화소구동장치, 발광장치 및 발광장치의 구동제어방법 | |
US7224303B2 (en) | Data driving apparatus in a current driving type display device | |
JP4193452B2 (ja) | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス | |
US7542031B2 (en) | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus | |
JP5469384B2 (ja) | 表示駆動装置及びその駆動方法 | |
US9293080B2 (en) | Data line driving circuit, display device including same, and data line driving method | |
KR102478671B1 (ko) | 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법 | |
EP2219173A1 (en) | Display device and its manufacturing method | |
CN101277561A (zh) | 发光显示装置 | |
CN111899691A (zh) | 外部补偿电路、阵列基板、检测方法 | |
JP4935920B2 (ja) | 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器 | |
KR20180025512A (ko) | 센싱 회로, 센싱 회로를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 방법 | |
JP4078382B2 (ja) | 駆動回路及びそれを用いた表示装置、アクティブマトリクス表示装置、及び駆動回路の評価方法 | |
JP2006085199A (ja) | アクティブマトリクス表示装置及びその駆動制御方法 | |
JP4455636B2 (ja) | アクティブマトリクス表示装置及びその駆動制御方法 | |
WO2022267055A1 (zh) | 一种电流检测装置 | |
JP2005157322A (ja) | 駆動回路、表示装置と駆動方法、制御方法、及び駆動装置 | |
CN114023246A (zh) | 显示装置及其驱动方法 | |
JP2004151166A (ja) | エレクトロルミネセンスパネル及び画素電流テスト方法 | |
JP4496469B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
JP2005173420A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4078382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |