JP4069600B2 - Main and rear integrated protective relay - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電力系統で用いられるデジタル形の主後一体形保護継電装置に関し、詳しくは親局で形成されるデータサンプリングの共通クロックが消失，復旧したときの各子局でのサンプリングクロックの処理に関する。
【０００２】
【従来の技術】
従来、この種の保護継電装置として、デジタル形の主後一体形ＰＣＭ光電流差動保護継電装置（以下電流差動保護継電装置という）がある。
【０００３】
この電流差動保護継電装置は、図５に示すように、電力系統１の変電所等の各電気所に親局２及び各子局３を設け、各局２，３を局間の往復伝送路４により接続して形成される。
【０００４】
なお、図５においては、子局３を＃１，＃２，＃３の３台とし、＃３の子局３が端末の折返しの子局を形成する。
【０００５】
また、各往復伝送路４は、ＰＣＭ光通信の下り伝送線４ａ，上り伝送線４ｂからなる。
さらに、図中の５は各局２，３の系統電流計測用の計器用変流器である。
【０００６】
ところで、電力系統１の事故（系統事故）に対する主保護は、親局２の電流差動のデジタルリレー演算で行われ、その際、親局２がサンプリングした系統電流と各子局３がサンプリングした系統電流との差から、親局２が系統事故を監視検出する。
【０００７】
また、主保護のバックアップ用の後備保護は、例えば各局２，３の方向距離継電器のデジタルリレー演算により、各局２，３毎に個別に行われ、その際、各局２，３はそれぞれの系統電流のサンプリングデータから系統事故を監視検出する。
【０００８】
そして、主保護及び後備保護のデータサンプリングを、例えば系統基本波の電気角３０°毎に行うため、親局２は、系統電源に同期した７２０Hz（系統基本波周波数６０Hz），又は６００Hz（系統基本波周波数５０Hz）の共通クロックを形成し、このクロックを、自局の系統電流のデータサンプリングに用いるとともに、ＰＣＭ光信号に変換し、下り伝送線４ｂを介して各子局３に順に伝送する。
【０００９】
このとき、親局２及び各子局３においては、コストダウン等を図るため、通常、図６の子局３の構成に示すように、主保護の処理と後備保護の処理とが１つのＣＰＵ基板６で行われ、この場合、クロック線７及びＡ／Ｄ変換回路８も１系統しか設けられない。
【００１０】
なお、図６の９は光／電気の変換回路であり、下り伝送線４ａを介して入力された共通クロックのＰＣＭ光信号は、電気信号に変換されてクロック線７に出力される。
【００１１】
また、図６の１０，１１はＣＰＵ基板６の主保護処理部，後備保護処理部であり、Ａ／Ｄ変換回路８及び両処理部１０，１１は、実際には、ＣＰＵ基板６のＣＰＵ（図示せず）の演算処理により、ソフトウェアで形成される。
【００１２】
そして、親局２は、自局で形成した共通クロックをサンプリングクロックとし、このクロックに同期したサンプリング信号により、自局の変流器５の系統電流計測情報をサンプリングしてＡ／Ｄ変換し、各子局３は、受信した共通クロック（受信クロック）をサンプリングクロックとし、このクロックに同期したサンプリング信号により、それぞれの変流器５の系統電流計測情報をサンプリングしてＡ／Ｄ変換する。
【００１３】
さらに、各子局３は、主保護の処理に基づき、それぞれのサンプリングデータを、＃３の折返しの子局３からの上り伝送線４ｂを介した順送りで親局２に送る。
【００１４】
そして、親局２は、前記の電流差動のデジタルリレー演算により、自局のサンプリングデータと、各子局３のサンプリングデータとの差を演算し、その差の大小から系統事故を監視検出する。
【００１５】
また、親局２及び各子局３は、例えば前記の方向距離継電器のデジタルリレー演算により、それぞれのサンプリングデータの変化から系統事故を個別に監視検出する。
【００１６】
なお、各局２，３は、実際には、前記のサンプリング信号により、系統電圧の計測情報もサンプリングし、そのデータを方向距離継電器のデジタルリレー演算等に用いる。
【００１７】
【発明が解決しようとする課題】
前記従来の電流差動保護継電器の場合、例えば図５に破線×印で示すように往復伝送路４の下り伝送線４ａが切れたり、外来ノイズの影響を受けたりして、各子局３が共通クロックを受信しなくなり、各子局３の共通クロックが消失すると、各子局３のデータサンプリングが行えなくなる。
【００１８】
なお、例えば図５の＃２の子局３等の途中の子局３の外部クロックが消失したときは、それ以降の各子局３も共通クロックを受信することができず、それらの子局３のデータサンプリングが全て行えなくなる。
【００１９】
そして、系統電流の計測情報等のデータサンプリングが行えなくなると、それらの子局３では、主保護だけでなく、個別の後備保護も行えなくなり、主保護が行えなくなったときのバックアップ保護が図られない事態が発生する問題点がある。
【００２０】
そして、各局２，３間の信号伝送に、ＰＣＭ光通信の代わりに、電気信号通信を用いる電流差動保護継電器についても、前記と同様の問題点がある。
【００２１】
ところで、これらの問題点を解消するため、各子局３により、共通クロックの消失時、７２０Hz又は６００Hzの内部クロックを発生してサンプリングクロックを内部クロックに切換え、系統電流等の計測情報のサンプリングを内部クロックによって継続し、各子局３の後備保護を確保することが考えられる。
【００２２】
しかし、内部クロックは共通クロックに非同期であるため、とくに、消失した共通クロックが復旧したときに、サンプリングクロックを内部クロックから共通クロックに切換えて戻すと、内部クロックと共通クロックとのタイミングずれに基づき、各子局３のサンプリングのタイミング誤差が生じ、この誤差により、主保護に切換わる前に、各子局３の後備保護の誤動作が発生する。
【００２３】
すなわち、図７の（ａ）に示す共通クロック（受信クロック）Ｋａが消失し、同図の（ｂ）のサンプリングクロックＳｋが、同図の（ｃ）の内部クロックＫｂに切換わった後、同図の時刻ｔ₁に共通クロックＫａが復旧し、時刻ｔ₂にサンプリングクロックＳｋが共通クロックＫａに切換えられて戻されたとする。
【００２４】
このとき、クロックＫａ，Ｋｂが共に系統基本波に同期した電気角３０°の周波数で発生していても、それらの位相のずれに基づき、図７の（ｂ）に示すように、時刻ｔ₂ 前後のサンプリングクロックＳｋの発生間隔Ｔｘは、電気角０°〜６０°の範囲の適当な間隔に変動し、６０°のときはサンプリングクロックＳｋが欠落する。
【００２５】
そして、サンプリングクロックＳｋの変動に基づく系統電流計測情報のサンプリングのタイミングずれにより、主保護に切換わる前の後備保護のデジタルリレー演算の結果が異常変化し、後備保護の誤動作が生じる。
【００２６】
この誤動作を回避するため、消失した共通クロックＫａが復旧したときに、各子局３の後備保護を、装置全体の主保護が復帰するまで禁止すると、共通クロックＫａの復旧から装置全体の主保護が復帰するまで、いわゆる無保護状態になる。
【００２７】
本発明は、この種の主後一体形保護継電装置において、子局の共通クロック（受信クロック）が消失したときに、その子局の内部クロックによって計測情報のサンプリングを継続して子局の後備保護を確保し、かつ、共通クロックの復旧時、共通クロックと内部クロックのずれの影響なく、サンプリングクロックを共通クロックに戻せるようにして各子局の後備保護の誤動作を防止し、装置全体の主保護が復帰するまで各子局が、誤動作なく、後備保護を行えるようにすることを課題とする。
【００２８】
【課題を解決するための手段】
前記の課題を解決するために、本発明の主後一体形保護継電装置は、各子局に、
共通クロック（受信クロック）の周波数の内部クロックを形成する自走発振器と
共通クロックの消滅時、サンプリングクロックを共通クロックから内部クロックに切換えて計測情報のサンプリングを継続する手段と、
共通クロックの復旧時、内部クロックの発生間隔を系統事故の誤検出が生じない一定長だけ長方向又は短方向に可変し、サンプリングクロックを初期補正する手段と
サンプリングクロックの初期補正後、共通クロックと内部クロックの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックを内部クロックから共通クロックに切り換えて戻す手段とを備える。
【００２９】
したがって、各子局のサンプリングクロックが、共通クロック（受信クロック）の消失により、それぞれの自走発振器で形成した内部クロックに切換わった後、共通クロックが復旧すると、内部クロックの発生間隔が一定間隔だけ長方向又は短方向に変化し、サンプリングクロックが内部クロックの周波数から少しずれた周波数に初期補正される。
【００３０】
このとき、共通クロックと内部クロックの周波数に差があると、その差に応じて、両クロックの発生タイミングのずれの程度が、クロック発生毎に変化する。
【００３１】
そして、サンプリングクロックの初期補正後、何度目かの共通クロック，内部クロックが所定範囲内のタイミングずれでほぼ同時に発生すると、サンプリングクロックが内部クロックから共通クロックに戻される。
【００３２】
そのため、サンプリングクロックが共通クロックに戻されても、その前後のサンプリングクロックの変動が少なく、従来のような各子局の後備保護の誤動作は発生せず、装置全体の主保護が復帰するまで各子局に誤動作なく後備保護を行わせることができる。
【００３３】
【発明の実施の形態】
本発明の実施の１形態につき、図１〜図４を参照して説明する。
この形態においては、図５の従来装置と同様の主後一体形ＰＣＭ光電流差動保護継電装置に適用する。
【００３４】
この場合、図１に示すように、図５の各子局３の代わりに、図２の構成の各子局１２を設けて保護継電装置が形成される。
【００３５】
そして、各子局１２は、そのＣＰＵ基板１３に、Ａ／Ｄ変換回路８，主保護処理部１０，後備保護処理部１１の他、クロック線７の途中に挿入されたクロック切換部１４，自走発振器１５及びクロック制御部１６を有し、これらは、実際には、ＣＰＵのソフトウェア処理で形成される。
【００３６】
また、図６の従来の変換回路９の代わりに、この変換回路９に、共通クロック（受信クロック）Ｋ_A の有受信／無受信（消失）を検出する機能を付加した光／電気の変換回路１７が設けられる。
【００３７】
なお、切換部１４及び制御部１６により、共通クロックの消滅時、サンプリングクロックＳＫを共通クロックＫ_Aから発振器１５の内部クロックＫ_Bに切換えて計測情報のサンプリングを継続する手段が形成される。
【００３８】
また、変換回路１７の前記検出機能及び制御部１６により、共通クロックＫ_A の復旧時、内部クロックＫ_B の発生間隔を系統事故の誤検出が生じない一定間隔だけ長方向又は短方向に可変し、サンプリングクロックＳＫを初期補正する手段が形成される。
【００３９】
さらに、切換部１４，制御部１６により、サンプリングクロックＳＫの初期補正後、共通クロックＫ_Aと内部クロックＫ_Bの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックＳＫを内部クロックＫ_Bから共通クロックＫ_Aに切換えて戻す手段が形成される。
【００４０】
そして、親局２から下り伝送線４ａを介して変換回路１７に共通クロックＫ_A の光信号が送られ、変換回路１７の有受信／無受信の信号Ｆが有受信レベルになる通常時は、制御部１６が切換部１４を共通クロックＫ_Aの選択に制御する。
【００４１】
このとき、変換回路１７の共通クロックＫ_A が、切換部１４を介して、サンプリングクロックＳＫとしてＡ／Ｄ変換回路８に伝送され、この変換回路８が系統電流を共通クロックＫ_A に同期したサンプリング信号により、系統基本波の電気角３０°の間隔でサンプリングしてＡ／Ｄ変換し、このＡ／Ｄ変換で形成されたサンプリングデータが処理部１０，１１に共有される。
【００４２】
つぎに、往復伝送路４の切断等の何らかの伝送異常が発生し、各子局１２が共通クロックＫ_Aを受信しなくなり、各子局１２の共通クロックＫ_Aが消失すると、変換回路１７の信号Ｆが無受信レベルに反転し、このレベル反転に基づき、制御部１６が自走発振器１５を起動する。
【００４３】
この起動により、自走発振器１５は設定された例えば７２０Hz又は６００Hzで発振して直ちに外部クロックＫ_Aの周波数の内部クロックＫ_Bを発生する。
【００４４】
また、制御部１６が切換部１４に切換指令ＳＷを出力し、切換部１４を内部クロックＫ_Bの選択に切換える。
【００４５】
したがって、外部クロックＫ_A の消失時は、サンプリングクロックＳＫが外部クロックＫ_Aから内部クロックＫ_Bに切換わってＡ／Ｄ変換回路８のデータサンプリングが継続される。
【００４６】
そして、サンプリングクロックＳＫが内部クロックＫ_B に切換わった後、その子局１２が主保護から後備保護に切換わる。
【００４７】
つぎに、この後備保護の間に、子局１２が共通クロックＫ_A を再び受信し、子局１２の共通クロックＫ_A が復旧すると、変換回路１７の信号Ｆが有受信レベルに反転し、制御部１６が図３のサンプリングクロック復旧処理を実行し、そのステップＳ₁からステップＳ₂に移行する。
【００４８】
そして、サンプリングクロックＳＫの発生間隔を３°程度ずらしても後備保護の誤動作が生じないことから、この形態においては、共通クロックＫ_A の復旧時、制御部１６が内部クロックＫ_B の発生間隔を約３°長くして３０°から３３°に長方向に可変し、サンプリングクロックＳＫを初期補正する。
【００４９】
すなわち、ステップＳ₂ において、制御部１６は発振器１５の発振周波数を、７２０Hz（電気角３０°）から約６６０Hz（電気角３３°）に可変し、サンプリングクロックＳＫの発生間隔を電気角３３°に初期補正する。
【００５０】
そして、ステップＳ₃，Ｓ₄のループにより、内部クロックＫ_A （サンプリングクロックＳＫ）の発生タイミングと共通クロックＫ_A の発生タイミングとのずれを検出し、検出したずれが３°未満の所定範囲内になって内部クロックＫ_A と共通クロックＫ_Bとがほぼ同時に発生したか否かを監視する。
【００５１】
このとき、共通クロックＫ_Aが電気角３０°であれば、共通クロックＫ_Aと内部クロックＫ_B の発生間隔に３°のずれがあり、このずれに基づき、共通クロックＫ_Aと内部クロックＫ_Bの発生タイミングの差は、クロックＫ_A，Ｋ_Bを１回発生する毎に３°ずつ長短変化する。
【００５２】
そして、クロックＫ_A，Ｋ_Bを何度か発生すると、両クロックＫ_A，Ｋ_Bが所定の誤差範囲内でほぼ同時に発生するようになる。
【００５３】
具体的に説明すると、図４の（ａ）の共通クロックＫ_A が消失し、同図の（ｂ）のサンプリングクロックＳＫが同図の（ｃ）の内部クロックＫ_B に切換わった後、時刻ｔ１に共通クロックＫ_Aが復旧すると、時刻ｔ１’に内部クロックＫ_Bの発生間隔が電気角３０°から電気角３３°に長方向に可変される。
【００５４】
そして、クロックＫ_A，Ｋ_Bの発生タイミングの差ΔＴは、＋３０°〜−３０°の範囲で、クロックＫ_A，Ｋ_Bの発生毎に漸増して漸減することをくり返し、何度目かのクロックＫ_A，Ｋ_Bの発生時、差ΔＴが設定された所定範囲内（３°未満）に小さくなり、両クロックＫ_A，Ｋ_Bがほぼ同時に発生するようになる。
【００５５】
このとき、制御部１６は図３のステップＳ₅ に移行して切換部１４に切換指令ＳＷを出力し、この指令ＳＷに基づく図４の時刻ｔ２の切換えにより、サンプリングクロックＳＫが共通クロックＫ_Aに切換えられて戻される。
【００５６】
そして、この切換えの前後において、図４からも明らかなように、サンプリングクロックＳＫの変動はほとんどなく、共通クロックＫ_A の復旧時、サンプリングクロックＳＫの変動に基づくＡ／Ｄ変換回路８で系統電流計測情報のデータサンプリングのタイミングのずれが防止され、後備保護の誤動作が防止される。
【００５７】
そのため、サンプリングクロックＳＫが共通クロックＫ_A に戻っても、各子局１２の主保護のサンプリングデータが親局２に収集されて装置全体が主保護に戻るまでは、各子局１２が後備保護を継続する。
【００５８】
したがって、消失した共通クロックＫ_A の復旧時、各子局１２が無保護状態にならず、信頼性が極めて高い電流差動保護継電装置を提供することができる。
【００５９】
そして、前記形態においては、消失した共通クロックＫ_A の復旧時、内部クロックＫ_B の発生間隔を電気角で３°長方向にずらしてサンプリングクロックＳＫを電気角３０°から電気角３３°に可変したが、共通クロックＫ_A の復旧時の内部クロックのＫ_B の発生間隔は、後備保護の誤動作が生じない程度に長方向又は短方向に可変してよく、具体的には、電気角０．１°から数度の範囲の適当な間隔だけ長方向又は短方向に可変してよい。
【００６０】
また、前記形態においては、局間でＰＣＭ光通信を行う主後一体形の電流差動保護継電装置に適用したが、局間で電気信号通信を行う主後一体形の電流差動保護継電装置等にも、本発明を同様に適用することができる。
【００６１】
さらに、主保護，後備保護のいずれか一方又は両方が前記形態と異なる種々のデジタル形の主後一体形保護継電装置にも、本発明を同様に適用することができるのは勿論である。
【００６２】
【発明の効果】
本発明は、以下に記載する効果を奏する。
各子局１２のサンプリングクロックＳＫが、共通クロック（受信クロック）Ｋ_Aの消失により、それぞれの自走発振器１５で形成した内部クロックＫ_Bに切換わった後、共通クロックＫ_Aが復旧すると、内部クロックＫ_Bの発生間隔が系統事故の誤検出が生じない一定長だけ長方向又は短方向に変化し、サンプリングクロックＳＫを初期設定することができる。
【００６３】
このとき、共通クロックＫ_Aと内部クロックＫ_Bの周波数に差があると、その差に応じて、両クロックＫ_A，Ｋ_Bの発生タイミングのずれの程度が、クロック発生毎に変化する。
【００６４】
そして、サンプリングクロックＳＫの初期補正後、何度目かの共通クロックＫ_A，内部クロックＫ_Bが所定範囲内のタイミングずれでほぼ同時に発生すると、サンプリングクロックＳＫが内部クロックＫ_Bから共通クロックＫ_Aに戻される。
【００６５】
したがって、サンプリングクロックＳＫが共通クロックＫ_A に戻されたときに、その前後のサンプリングクロックＳＫの変動が少なく、従来のような各子局の後備保護の誤動作が発生せず、装置全体の主保護が復帰するまで各子局１２により後備保護を行わせることができ、信頼性が極めて高い主後一体形保護継電装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の１形態のブロック結線図である。
【図２】図１の各子局の詳細なブロック結線図である。
【図３】図２の子局の共通クロック復旧時の動作説明用のフローチャートである。
【図４】（ａ），（ｂ），（ｃ）は、図２の子局の共通クロック復旧時の共通クロック，サンプリングクロック，内部クロックのタイミングチャートである。
【図５】従来例のブロック結線図である。
【図６】図５の各子局の詳細なブロック結線図である。
【図７】（ａ），（ｂ），（ｃ）は、図６の子局の共通クロック復旧時の共通クロック，サンプリングクロック，内部クロックのタイミングチャートである。
【符号の説明】
１ 電力系統
２ 親局
３，１２ 子局
４ 往復伝送路
８ Ａ／Ｄ変換回路
１４ クロック切換部
１５ 自走発振器
１６ 制御部
１７ 光／電気の変換回路
Ｋ_A，Ｋａ 共通クロック
Ｋ_B，Ｋｂ 内部クロック
ＳＫ，Ｓｋ サンプリングクロック[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital main and rear integrated protection relay device used in an electric power system, and more specifically, a sampling clock of each slave station when a common data sampling clock formed in the master station is lost or restored. Regarding processing.
[0002]
[Prior art]
Conventionally, as this kind of protective relay device, there is a digital main / rear integrated PCM photocurrent differential protective relay device (hereinafter referred to as current differential protective relay device).
[0003]
As shown in FIG. 5, this current differential protection relay device is provided with a master station 2 and each slave station 3 at each electric station such as a substation of the power system 1, and each station 2, 3 is transmitted back and forth between the stations. They are connected by a path 4.
[0004]
In FIG. 5, there are three slave stations 3, # 1, # 2, and # 3, and the slave station 3 of # 3 forms a return slave station of the terminal.
[0005]
Each round-trip transmission path 4 includes a downlink transmission line 4a and an uplink transmission line 4b for PCM optical communication.
Further, reference numeral 5 in the figure denotes an instrument current transformer for measuring the system current of the stations 2 and 3.
[0006]
By the way, main protection against an accident (system fault) in the power system 1 is performed by a differential current digital relay calculation of the master station 2, and at that time, the grid current sampled by the master station 2 and each slave station 3 sampled. Based on the difference from the grid current, the master station 2 monitors and detects grid faults.
[0007]
The backup protection for the main protection is performed individually for each station 2 and 3 by, for example, digital relay calculation of the direction distance relay of each station 2 and 3. System faults are monitored and detected from the sampling data.
[0008]
In order to perform data sampling for main protection and back-end protection, for example, every 30 ° electrical angle of the system fundamental wave, the master station 2 is synchronized with the system power supply at 720 Hz (system fundamental frequency 60 Hz) or 600 Hz (system fundamental A common clock having a wave frequency of 50 Hz is formed, and this clock is used for data sampling of the system current of the local station, is converted into a PCM optical signal, and is sequentially transmitted to each slave station 3 via the downstream transmission line 4b.
[0009]
At this time, in order to reduce costs and the like in the master station 2 and each slave station 3, usually, as shown in the configuration of the slave station 3 in FIG. In this case, only one system of the clock line 7 and the A / D conversion circuit 8 is provided.
[0010]
6 is an optical / electrical conversion circuit, and the PCM optical signal of the common clock input via the downstream transmission line 4a is converted into an electrical signal and output to the clock line 7.
[0011]
Further, reference numerals 10 and 11 in FIG. 6 denote a main protection processing unit and a rear-end protection processing unit of the CPU board 6, and the A / D conversion circuit 8 and both processing parts 10 and 11 are actually the CPU ( It is formed by software by a calculation process (not shown).
[0012]
Then, the master station 2 uses the common clock formed by the own station as a sampling clock, and samples the system current measurement information of the current transformer 5 of the own station by the sampling signal synchronized with this clock, and performs A / D conversion, Each slave station 3 uses the received common clock (reception clock) as a sampling clock, samples the current measurement information of each current transformer 5 by a sampling signal synchronized with this clock, and performs A / D conversion.
[0013]
Furthermore, each slave station 3 sends the respective sampling data to the master station 2 in a sequential manner via the uplink transmission line 4b from the slave station 3 that has been returned in # 3 based on the main protection process.
[0014]
Then, the master station 2 calculates the difference between the sampling data of its own station and the sampling data of each slave station 3 by the current differential digital relay calculation, and monitors and detects a system fault from the magnitude of the difference. .
[0015]
Further, the master station 2 and each slave station 3 individually monitor and detect system faults from changes in the respective sampling data by, for example, digital relay calculation of the directional distance relay.
[0016]
Each of the stations 2 and 3 actually samples the system voltage measurement information by the sampling signal and uses the data for the digital relay calculation of the directional distance relay.
[0017]
[Problems to be solved by the invention]
In the case of the conventional current differential protection relay, for example, as shown by a broken line x in FIG. 5, the downstream transmission line 4a of the round-trip transmission path 4 is cut off or affected by external noise, so that each slave station 3 is When the common clock is not received and the common clock of each slave station 3 disappears, data sampling of each slave station 3 cannot be performed.
[0018]
For example, when the external clock of the slave station 3 on the way such as the slave station 3 of # 2 in FIG. 5 disappears, each slave station 3 thereafter cannot receive the common clock, and those slave stations 3 3 data sampling cannot be performed.
[0019]
When data sampling such as system current measurement information cannot be performed, those slave stations 3 cannot perform not only main protection but also individual back-up protection, and backup protection is provided when main protection cannot be performed. There is a problem that does not happen.
[0020]
The current differential protection relay using electric signal communication instead of PCM optical communication for signal transmission between the stations 2 and 3 has the same problem as described above.
[0021]
By the way, in order to solve these problems, each slave station 3 generates an internal clock of 720 Hz or 600 Hz when the common clock is lost, switches the sampling clock to the internal clock, and samples measurement information such as system current. It is conceivable to continue with the internal clock and ensure the protection of each slave station 3.
[0022]
However, because the internal clock is asynchronous to the common clock, especially when the lost common clock is recovered, switching the sampling clock back from the internal clock to the common clock will cause a delay in the internal clock and the common clock. A sampling timing error of each slave station 3 occurs, and this error causes a malfunction in the protection of the back-end protection of each slave station 3 before switching to the main protection.
[0023]
That is, after the common clock (reception clock) Ka shown in FIG. 7A disappears and the sampling clock Sk shown in FIG. 7B is switched to the internal clock Kb shown in FIG. Assume that the common clock Ka is restored at time t ₁ in the figure, and the sampling clock Sk is switched back to the common clock Ka at time t ₂ .
[0024]
At this time, the clock Ka, even Kb is not both occur at the frequency of the electrical angle 30 ° in synchronization with the system fundamental, based on the deviation of their phase, as shown in (b) of FIG. 7, time t ₂ The generation interval Tx of the front and rear sampling clocks Sk varies to an appropriate interval in the range of electrical angle 0 ° to 60 °, and when it is 60 °, the sampling clock Sk is missing.
[0025]
Then, due to the sampling timing shift of the grid current measurement information based on the fluctuation of the sampling clock Sk, the result of the digital relay calculation for the pre-protection before switching to the main protection changes abnormally, and the malfunction of the post-protection occurs.
[0026]
In order to avoid this malfunction, when the lost common clock Ka is recovered, after-protection of each slave station 3 is prohibited until the main protection of the entire device is restored, the main protection of the entire device from the recovery of the common clock Ka Until is restored, it becomes a so-called unprotected state.
[0027]
In this type of main and rear integrated protection relay device, when the slave station's common clock (reception clock) disappears, measurement information is continuously sampled by the slave station's internal clock, and the slave station is equipped with Protection is ensured, and when the common clock is restored, the sampling clock can be returned to the common clock without being affected by the difference between the common clock and the internal clock, preventing malfunctions in the back-end protection of each slave station. It is an object to enable each slave station to perform back-up protection without malfunction until protection is restored.
[0028]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the main rear integrated protection relay device of the present invention is provided in each slave station,
A self-running oscillator that forms an internal clock having a frequency of the common clock (receive clock) and means for continuing sampling of measurement information by switching the sampling clock from the common clock to the internal clock when the common clock disappears;
When the common clock is restored, the internal clock generation interval is varied in the long direction or short direction by a fixed length that does not cause erroneous detection of system faults, the sampling clock is initially corrected, and after the sampling clock is initially corrected, the common clock Means for switching the sampling clock from the internal clock back to the common clock when the deviation of the generation timing of the internal clock falls within a predetermined range.
[0029]
Therefore, after the sampling clock of each slave station is switched to the internal clock formed by each free-running oscillator due to the disappearance of the common clock (reception clock), when the common clock is restored, the internal clock generation interval is constant. Therefore, the sampling clock is initially corrected to a frequency slightly shifted from the frequency of the internal clock.
[0030]
At this time, if there is a difference between the frequencies of the common clock and the internal clock, the degree of deviation in the generation timing of both clocks changes every time the clock is generated.
[0031]
Then, after the initial correction of the sampling clock, when the common clock and the internal clock are generated several times almost simultaneously with a timing shift within a predetermined range, the sampling clock is returned from the internal clock to the common clock.
[0032]
For this reason, even if the sampling clock is returned to the common clock, the fluctuation of the sampling clock before and after the sampling clock is small. It is possible to protect the slave station without any malfunction.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIGS.
This embodiment is applied to a main rear integrated PCM photocurrent differential protection relay device similar to the conventional device of FIG.
[0034]
In this case, as shown in FIG. 1, each of the slave stations 12 having the configuration of FIG. 2 is provided in place of each of the slave stations 3 of FIG. 5 to form a protective relay device.
[0035]
Each slave station 12 has an A / D conversion circuit 8, a main protection processing unit 10, a back-end protection processing unit 11, and a clock switching unit 14 inserted in the middle of the clock line 7. A running oscillator 15 and a clock control unit 16 are included, and these are actually formed by software processing of the CPU.
[0036]
Further, instead of the conventional conversion circuit 9 in FIG. 6, this conversion circuit 9, a common clock (receiving clock) K _A Yes reception / non-reception (disappearance) conversion circuit of the optical / electrical was added a function of detecting the 17 is provided.
[0037]
Incidentally, the switching unit 14 and the control unit 16, upon the disappearance of the common clock, it means to continue the sampling of measurement information by switching to the internal clock K _B of the oscillator 15 a sampling clock SK from a common clock K _A is formed.
[0038]
Moreover, by the detection function and the control unit 16 of the conversion circuit 17, a common time of restoration clock K _A, the variable and constant intervals by a length direction or the short direction that does not cause erroneous detection of a system fault occurrence interval of the internal clock K _B A means for initially correcting the sampling clock SK is formed.
[0039]
Further, switching unit 14, the control unit 16, after the initial correction of the sampling clock SK, a common clock K when the deviation of the generation timing of the _A and the internal clock K _B becomes within the predetermined range, the internal clock K sampling clock SK means for returning switched to a common clock K _a from _B is formed.
[0040]
Then, the optical signal of the common clock K _A conversion circuit 17 through the downlink transmission line 4a from the master station 2 is sent, usually when the signal F of the chromatic reception / non-reception of the conversion circuit 17 is in a closed-reception level, control unit 16 controls the switching unit 14 to select a common clock K _a.
[0041]
At this time, the common clock K _A conversion circuit 17, via the switching unit 14, is transmitted to the A / D converter circuit 8 as a sampling clock SK, sampling the transform circuit 8 is synchronized with line current to a common clock K _A Based on the signal, sampling is performed at intervals of an electrical angle of the system fundamental wave of 30 ° and A / D conversion is performed, and sampling data formed by the A / D conversion is shared by the processing units 10 and 11.
[0042]
Then, some transmission abnormality occurs such as cutting the round-trip transmission path 4, the slave station 12 ceases to receive the common clock K _A, the common clock K _A of each child station 12 is lost, the signal conversion circuit 17 F is inverted to the non-reception level, and the control unit 16 activates the free-running oscillator 15 based on the level inversion.
[0043]
This activation, free-running oscillator 15 generates an internal clock K _B of the frequency of the oscillating at a set example 720Hz or 600Hz immediately external clock K _A.
[0044]
The control unit 16 outputs a switching instruction SW in the switching unit 14 switches the switching unit 14 selects internal clock K _B.
[0045]
Accordingly, when the loss of the external clock K _A, the sampling clock SK is data sampling of switched from the external clock K _A to the internal clock K _B A / D converter circuit 8 is continued.
[0046]
Then, after the sampling clock SK is switched to the internal clock K _B, the child station 12 is switched to the backup protection from the primary protection.
[0047]
Then, this during the backup protection, received slave station 12 again a common clock K _A, the common clock K _A slave station 12 is restored, the signal F of the conversion circuit 17 is inverted into a closed reception level, control Part 16 performs the sampling clock recovery process of FIG. 3, the process proceeds from the step S ₁ to step S _2.
[0048]
Then, since the malfunction of even backup protection shifted about 3 ° the generation interval of the sampling clock SK does not occur, in this embodiment, when recovering the common clock K _A, the control unit 16 the generation interval of the internal clock K _B The sampling clock SK is initially corrected by increasing it by about 3 ° and changing it from 30 ° to 33 ° in the long direction.
[0049]
That is, in step S ₂ , the control unit 16 changes the oscillation frequency of the oscillator 15 from 720 Hz (electrical angle 30 °) to about 660 Hz (electrical angle 33 °), and the generation interval of the sampling clock SK is changed to electric angle 33 °. Make initial corrections.
[0050]
Then, the difference between the generation timing of the internal clock K _A (sampling clock SK) and the generation timing of the common clock K _A is detected by the loop of steps S ₃ and S ₄ , and the detected deviation is within a predetermined range of less than 3 °. It is then monitored whether the internal clock K _A and the common clock K _B are generated almost simultaneously.
[0051]
At this time, if the common clock K _A has an electrical angle of 30 °, the generation interval between the common clock K _A and the internal clock K _B has a shift of 3 °. Based on this shift, the common clock K _A and the internal clock K _B The difference in generation timing varies by 3 ° every time the clocks K _A and K _B are generated once.
[0052]
When the clocks K _A and K _B are generated several times, both clocks K _A and K _B are generated almost simultaneously within a predetermined error range.
[0053]
Specifically, the common clock K _A disappeared in FIG. 4 (a), the after the sampling clock SK in Fig (b) is switched to the internal clock K _B in FIG. (C), the time If a common clock K _a to t1 is restored, generation interval of the internal clock K _B at time t1 'is varied in the longitudinal direction of the electric angle 33 ° from the electrical angle of 30 °.
[0054]
The clock K _A, the difference ΔT of the generation timing of the K _B is + at 30 ° for ~-30 ° range, the clock K _A, repeating that gradually decreases with increasing generation of each K _B, what time of the clock When K _A and K _B are generated, the difference ΔT is reduced within a predetermined range (less than 3 °), and both clocks K _A and K _B are generated almost simultaneously.
[0055]
At this time, the control unit 16 outputs a switching instruction SW to switching unit 14 proceeds to step S ₅ in FIG. 3, by switching the time t2 in FIG. 4 based on the command SW, sampling clock SK is common clock K _A Switched back to.
[0056]
Then, before and after the switching, as is apparent from FIG. 4, almost no variation of the sampling clock SK, when recovering of the common clock K _A, the system current by the A / D converter circuit 8 based on the variation of the sampling clock SK Deviation in timing of data sampling of measurement information is prevented, and malfunction of back-up protection is prevented.
[0057]
Therefore, it comes back to the sampling clock SK is common clock K _A, until the entire main protective sampled data system is collected in the master station 2 for each slave station 12 returns to the main protective, each slave station 12 are backup protection Continue.
[0058]
Therefore, when recovering the lost common clock K _A, each slave station 12 is not in an unprotected state, can be reliable to provide a very high current differential protective relay device.
[0059]
Then, in the embodiment, when recovering the lost common clock K _A, a variable of the electric angle 33 ° of the sampling clock SK from the electrical angle of 30 ° the interval of generation of the internal clock K _B by shifting the 3 ° length direction by an electrical angle Although the generation interval of the K _B of the internal clock at the time of restoration common clock K _a may be varied to the extent that malfunction of the backup protection does not occur in the longitudinal direction or short direction, specifically, the electrical angle 0. It may be varied in the long or short direction by an appropriate interval in the range of 1 ° to several degrees.
[0060]
Further, in the above embodiment, the present invention is applied to the main rear integrated current differential protection relay device that performs PCM optical communication between stations. However, the main rear integrated current differential protection relay device that performs electrical signal communication between stations. The present invention can be similarly applied to electric devices and the like.
[0061]
Furthermore, it goes without saying that the present invention can be similarly applied to various digital main and rear integrated protection relay devices in which either one or both of main protection and rear protection is different from the above-described embodiment.
[0062]
【The invention's effect】
The present invention has the following effects.
Sampling clock SK of each slave station 12, by the disappearance of the common clock (receiving clock) K _A, after switched to the internal clock K _B formed in each of the free-running oscillator 15, the common clock K _A is restored, the internal clock generation interval of K _B is changed to a predetermined length by the length direction or the short direction that does not cause erroneous detection of a system fault, the sampling clock SK may be initialized.
[0063]
At this time, if there is a difference between the frequencies of the common clock K _A and the internal clock K _B , the degree of deviation of the generation timings of both clocks K _A and K _B changes with each clock generation.
[0064]
After the initial correction of the sampling clock SK, when the common clock K _A and the internal clock K _B are generated almost simultaneously with a timing shift within a predetermined range, the sampling clock SK changes from the internal clock K _B to the common clock K _A. Returned.
[0065]
Therefore, when the sampling clock SK is returned to the common clock K _A, the small variation before and after the sampling clock SK, without malfunction of backup protection of conventional such slave station is generated, the main protection of the whole device The back-end protection can be performed by each of the slave stations 12 until the power returns, and a main rear integrated protection relay device with extremely high reliability can be provided.
[Brief description of the drawings]
FIG. 1 is a block connection diagram according to an embodiment of the present invention.
FIG. 2 is a detailed block connection diagram of each slave station in FIG. 1;
FIG. 3 is a flowchart for explaining the operation when the common clock of the slave station in FIG. 2 is restored;
4A, 4B, and 4C are timing charts of a common clock, a sampling clock, and an internal clock when the common clock of the slave station in FIG. 2 is restored.
FIG. 5 is a block connection diagram of a conventional example.
6 is a detailed block connection diagram of each slave station in FIG. 5;
7A, 7B, and 7C are timing charts of a common clock, a sampling clock, and an internal clock when the common clock of the slave station in FIG. 6 is restored.
[Explanation of symbols]
1 power system 2 master station 3,12 slave station 4 round-trip transmission path 8 A / D converter circuit 14 a clock switching unit 15 free-running oscillator 16 controller 17 light / electricity conversion circuit K _A, Ka common clock K _B, Kb internal Clock SK, Sk Sampling clock

Claims (1)

系統電源に同期して親局が形成したデータサンプリングの共通クロックを、局間の往復伝送路を介して各子局に順に伝送し、
前記親局及び前記各子局それぞれが、主保護及びバックアップ用の後備保護に共有される計測情報を前記共通クロックに同期してサンプリングし、
前記主保護により、前記親局が、前記各子局のサンプリングデータを収集し、自局及び前記各子局のサンプリングデータから系統事故を監視検出し、
前記後備保護により、前記親局及び前記各子局が、それぞれのサンプリングデータにより個別に系統事故を監視検出する主後一体形保護継電装置であって、
前記各子局に、
前記共通クロックの周波数の内部クロックを形成する自走発振器と、
前記共通クロックの消失時、サンプリングクロックを共通クロックから内部クロックに切換えて前記計測情報のサンプリングを継続する手段と、
前記共通クロックの復旧時、前記内部クロックの発生間隔を系統事故の誤検出が生じない一定長だけ長方向又は短方向に可変し、前記サンプリングクロックを初期補正する手段と、
前記サンプリングクロックの初期補正後、前記共通クロックと前記内部クロックの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックを前内部クロックから前記共通クロックに切換えて戻す手段と
を備えたことを特徴とする主後一体形保護継電装置。The data sampling common clock formed by the master station in synchronization with the system power supply is transmitted to each slave station in turn via the round-trip transmission path between the stations.
Each of the master station and each slave station samples measurement information shared by the main protection and backup protection for backup in synchronization with the common clock,
By the main protection, the master station collects sampling data of each slave station, monitors and detects a system fault from the sampling data of the own station and each slave station,
By the rear protection, the master station and each slave station is a main rear integrated protection relay device that individually monitors and detects system faults according to the respective sampling data,
For each slave station,
A free-running oscillator that forms an internal clock of the common clock frequency;
Means for switching the sampling clock from the common clock to the internal clock to continue sampling the measurement information when the common clock is lost;
Means for changing the internal clock generation interval in a long direction or a short direction by a fixed length that does not cause erroneous detection of a system fault at the time of recovery of the common clock, and initially correcting the sampling clock;
Means for switching the sampling clock from the previous internal clock back to the common clock when the difference between the generation timings of the common clock and the internal clock falls within a predetermined range after the initial correction of the sampling clock; Main and rear integrated protection relay device.

Images