JP4068431B2 - ダイオード回路及び電子機器 - Google Patents
ダイオード回路及び電子機器 Download PDFInfo
- Publication number
- JP4068431B2 JP4068431B2 JP2002320247A JP2002320247A JP4068431B2 JP 4068431 B2 JP4068431 B2 JP 4068431B2 JP 2002320247 A JP2002320247 A JP 2002320247A JP 2002320247 A JP2002320247 A JP 2002320247A JP 4068431 B2 JP4068431 B2 JP 4068431B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- circuit
- cathode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
- H02J7/04—Regulation of charging current or voltage
- H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、ダイオード回路、及び、該ダイオード回路を用いた電子機器に関するものである。
【0002】
【従来の技術】
電流の方向を一方向に整流する整流素子としてダイオードが使われている。(たとえば、非特許文献1参照)
図2は、ダイオード単体のアノード−カソード間電圧と流れる電流を示す図である。ダイオード単体の動作を、図2に基づいて説明する。
【0003】
アノード−カソード間電圧が負、即ち、アノード電圧がカソード電圧よりも低い場合は、理想的にはダイオードは電流を流さない。
又、アノード−カソード間電圧が正、即ち、アノード電圧がカソード電圧よりも高い場合であって、アノード−カソード間電圧がVf以上であれば、ダイオードはアノードからカソードに電流を流す。
【0004】
【非特許文献1】
「トランジスタ技術」 CQ出版社 2002年 4月号 P147
【0005】
【発明が解決しようとする課題】
理想的には、ダイオードはアノード−カソード間電圧が正のとき電流を流すはずである。しかし、Vf分の電圧を印加しなければ、電流が流れないため、Vf×電流分のエネルギーを余分に消費するという問題が有る。
【0006】
【課題を解決するための手段】
上記問題点を解決するために、本発明のダイオード回路では、アノード−カソード間電圧の正負により、ダイオードに並列に接続したスイッチ素子をONまたOFFする構成とした。
【0007】
すなわち、本願発明では、カソード端子とアノード端子の間に接続されたダイオードと、前記二端子間の電圧を比較しその電圧差により出力が反転する第一の電圧比較器と、前記二端子間の電圧を比較し、その電圧差により出力が反転する第二の電圧比較器とを有する。さらに、前記第一の電圧比較器の出力と前記第二の電圧比較器の出力を入力とする制御回路と、前記制御回路の出力によりONとOFFが制御されるスイッチ回路と、を有し、前記スイッチ回路が前記二端子間に接続されており二端子の電圧差により、前記スイッチ回路のONとOFFを切り替えることを特徴とする。
【0008】
【発明の実施の形態】
本発明は、端子間の電圧を比較しその電圧差により出力が反転する第一の電圧比較器と、二端子間の電圧を比較しその電圧差により出力が反転する第二の電圧比較器と前記第一の電圧比較器の出力と前記第二の電圧比較器の出力を入力とする制御回路と、を有する。さらに、前記制御回路の出力によりONとOFFが制御されるスイッチ回路と、を有しする。そして、前記スイッチ回路が二端子間に接続されており二端子の電圧差により、前記スイッチ回路のONとOFFを切り替えることを特徴とする。
【0009】
また、本発明は、アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路にかかるものでもある。すなわち、前記カソード端子の電圧と、前記アノード端子の電圧と第2の電圧源の電圧の和とを比較して、前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器を有する。さらに、前記アノード端子の電圧と、前記カソード端子の電圧と第1の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第2の電圧比較器を有する。さらに、前記アノード端子と前記カソード端子に接続されたスイッチ回路とを有する。さらに、前記第1の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をOFFする第1信号を出力し、前記第2の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をONする第2信号を出力する第1のラッチ回路を有する。そして、前記アノード端子にアノードが前記カソード端子にカソードが接続されたダイオードを有するものである。
【0010】
以下に、本発明の実施の形態を図面に基づいて説明する。図1は本発明のダイオード回路の概略構成例を示す回路ブロック図である。図1において、100はダイオード回路であり、アノード端子102とカソード端子101の間にスイッチ素子8が接続されている。更に、第1の電圧比較器4の反転入力端子がカソード端子101に接続されており、正転入力端子がアノード端子102に接続されている。又、第1の電圧比較器4の出力信号により、スイッチ素子8のONとOFFが制御される。
【0011】
以下に、図1のダイオード回路の動作を図3のアノード−カソード間電圧とアノード−カソード間電流の関係とともに説明する。カソード端子101の電圧が、アノード端子102より高い場合は、第1の電圧比較器4はスイッチ素子8をOFFする信号を出力する。従って、カソード端子101とアノード端子間102の導通が断たれるため、カソード端子101からアノード端子102には電流は流れない。
【0012】
又、アノード端子102の電圧が高くなり、カソード端子101の電圧がアノード端子102より低くなった場合には、第1の電圧比較器4はスイッチ素子8をONする信号を出力する。従って、カソード端子101とアノード端子間102が導通し、アノード端子102からカソード端子101に電流が流れる。理想的には、このとき流れる電流は、アノード−カソード端子間電圧をV、スイッチ素子8のON抵抗の抵抗値Ronとすると、アノード−カソード端子間電流Iは式(1)で表される。
【0013】
I = V/Ro・・・(1)
以下、ダイオード回路の一例であるダイオード回路の具体的な回路構成について述べる。
【0014】
【実施例】
図4に、本発明のダイオード回路の具体的な構成例を実施例1として示す。
図4において、ダイオード回路100のカソード端子101とアノード端子102の間にスイッチ素子であるNchMOSトランジスタ2のソース端子と基板端子をアノード端子102に、ドレイン端子をカソード端子101に接続されている。更に、カソード端子101にダイオード1のカソードが接続されており、アノード端子102にダイオード1のアノード端子が接続されている。又、第2の電圧比較器5の正転入力端子がアノード端子102に接続されており、反転入力端子が第1の電圧源10のプラス端子に接続されている。更に、第1の電圧源10のマイナス端子がカソード端子101に接続されている。そして、第2の電圧比較器5の出力信号は第1のラッチ回路20のセットに入力される。第1の電圧比較器4の正転入力端子は、カソード端子101に接続されており、第1の電圧比較器4の反転入力端子は、第2の電圧源11のプラス端子に接続されている。第2の電圧源11のマイナス端子は、アノード端子102に接続される。第1の電圧比較器4の出力は第1のラッチ回路20のリセットに入力される。第1のラッチ回路20の出力はNchMOSトランジスタ2のゲートに接続されている。
【0015】
図4のダイオード回路の動作を図5のアノード−カソード間電圧とアノード−カソード間電流の関係をとともに説明する。カソード端子101の電圧が、アノード端子102の電圧と第2の電圧源11の電圧の和よりも高い場合は、第1の電圧比較器4は第1のラッチ回路20をリセットするリセット信号を出力する。従って、第1のラッチ回路20からの出力により、NchMOSトランジスタ2のゲート電圧は、“L”となり、NchMOSトランジスタ2はOFF状態である。このため、カソード端子101からアノード端子102には電流が殆ど流れない。
【0016】
次に、アノード端子102の電圧が高くなり、カソード端子101の電圧がアノード端子102の電圧と第2の電圧源11の電圧の和よりも低くなると、リセット信号を出力しなくなるので、第1の電圧比較器4は第1のラッチ回路20のリセットを解除する。
【0017】
更に、アノード端子102の電圧が高くなり、カソード端子101の電圧と第1の電圧源10の電圧との和が、アノード端子102の電圧よりも低くなると、第2の電圧比較器5は、第1のラッチ回路20をセットする信号を出力し、NchMOSトランジスタ2のゲート電圧は、“H”となり、NchMOSトランジスタはONする。これにより、アノード端子102からカソード端子101に電流が流れることとなる。この状態から、アノード端子102の電圧が低くなり、カソード端子101の電圧がアノード端子102の電圧と第2の電圧源11の電圧の和よりも高くなると、第1の電圧比較器4は第1のラッチ回路20をリセットする信号を出力するため、NchMOSトランジスタ2のゲート電圧は、“L”となり、NchMOSトランジスタ2はOFF状態となる。以上の様な回路の動作によって、図5に示す様なループ状の電流・電圧特性を示す。
【0018】
以上のような回路構成により電圧の変動に強いダイオード回路を構成することが可能であり、電力の消費の少ないダイオード回路を提供することができる。
【0019】
図4においては、すべてNchMOSトランジスタ2によって行ったが、図9のように第1のラッチ回路20の出力をインバータ回路30で反転することにより、PchMOSトランジスタ3によっても実現可能である。この場合、PchMOSトランジスタ3のソース基板端子をカソード端子101に接続し、ドレイン端子をアノード端子102に接続する。以下の構成例についてNchMOSトランジスタを用いて説明しているが、図4の場合と同様にPchMOSトランジスタを用いても実現可能である。
【0020】
また図4において、電圧源10の電圧にダイオード1の順方向電圧Vfの温度特性と同符号の温度特性をもつ基準電圧源を使用することも可能である。このときの温度と電圧源10電圧、ダイオード1のVfの関係を図10に示す。ダイオード1の順方向電圧Vfは、温度特性をもち、通常温度が高くなるとVfの絶対値は小さくなる。この場合、電圧源10の電圧も温度が上がるにつれて小さくなるため、Vfが電圧源10の電圧よりも大きくなることがなくなる。このため図4において電圧比較器5のセット信号は、広い温度領域で出力され、従って、広い温度領域で動作するダイオード回路を構成することが可能となる。
【0021】
次に図6に、本発明のダイオード回路の具体的な別の構成例を実施例2として示す。図4と同様な回路については説明を省略する。第3の電圧比較器6の反転入力端子が、アノード端子102に接続されており、正転入力端子が第3の電圧源12のプラス端子に接続されており、第2の電圧源12のマイナス端子がカソード端子101に接続されている。この第3の電圧比較器6の出力が、第2のラッチ回路21のセットに入力される。又、第2のラッチ回路21のリセットには、第1のラッチ回路20の出力を第1のインバータ回路30で反転したものが入力される。
【0022】
更に、第2のラッチ回路21の出力は、第2のインバータ回路31の入力に入力され、第2のインバータ回路31の出力は、アンド回路32の入力に接続される。又、アンド回路32のもう一方の入力は、第1のラッチ回路20の出力が入力される。そして、アンド回路32の出力はNchMOSトランジスタ2のゲートに入力される。
【0023】
ここで、図6のダイオード回路の動作を、図7のアノード−カソード間電圧とアノード−カソード間電流の関係と共に説明する。尚、図5の説明と同様の部分は省略する。
【0024】
NchMOSトランジスタ2がONしている状態では、第2のラッチ回路21はリセットされており、第2のインバータ回路31の出力は“H”となっている。そして、アノード端子102の電圧が低くなり、カソード端子101の電圧と第3の電圧源12の電圧の和がアノード端子102の電圧よりも高くなると、第3の電圧比較器6は第2のラッチ回路21をセットするセット信号を出力する。これにより、第2のインバータ回路31の入力が“H”、出力が“L”となり、アンド回路32は“L”を出力する。従って、NchMOSトランジスタ2のゲート電圧は、“L”となり、NchMOSトランジスタはOFFする。このため、カソード端子101からアノード端子102には電流は殆ど流れない。
【0025】
ここでは、第3の電圧源12の電圧を、第1の電圧源10の電圧より小さく設定している。これにより、逆方向に電流の流れることのないダイオード回路を構成することが可能となる。
【0026】
従って、本実施例によっても、電力の消費の少ないダイオード回路を提供することができる。
【0027】
次に、図8に実施例3を示す。尚、図4と同様な回路構成については省略する。図8のダイオード回路100において、第1の電圧比較器4の出力が遅延回路40に接続されており、遅延回路40の出力がアンド回路32の入力と接続されている。又、アンド回路32のもう一方の入力が、第1のラッチ回路20の出力に接続されている。更に、アンド回路32の出力が、NchMOSトランジスタ2のゲートに接続されている。遅延回路40は一定時間“H”を出力し、NchMOSトランジスタ2が一定の時間のみONするよう動作するように設定する。これにより、アノード端子102と、カソード端子101の電圧が周期的に変化する場合に、逆方向に電流の流れる前に周期的に遅延回路40によりNchMOSトランジスタ2をOFFすることとなる。
【0028】
従って、ダイオード回路100に逆方向に電流が流れることのないダイオード回路を構成することが可能となる。更に、実施例2と同様に本実施例によっても、電力の消費の少ないダイオード回路を提供することができる。
【0029】
次に、図11に実施例4を示す。尚、図4と同様な回路構成については省略する。図11のダイオード回路100において、第2の電圧比較器5の出力が遅延回路40に接続されており、遅延回路40の出力が第1のラッチ回路20の出力に接続されている。遅延回路40は入力信号が入力されたあとも一定時間“L”を出力し続け、ある遅延時間後に“H”力する。
【0030】
このため、図12に示すように、アノード−カソード間電圧が一瞬反転したとしてもNchMOSトランジスタ2のゲート電圧は反転せず、安定した動作をするダイオード回路を構成可能である。
【0031】
以上、本願発明のダイオード回路を用いれば、消費電力の低減可能な電子機器を構成することができる。
【0032】
【発明の効果】
本発明は、二端子間の電圧を比較し、その大小によって二端子間に接続されたスイッチ素子のONとOFFを制御することにより、電力を消費することの少ないダイオード回路を提供できる。該ダイオード回路を用いれば、消費電力の低減可能な電子機器を構成することができる。
【図面の簡単な説明】
【図1】本発明のダイオード回路の概略構成を示す回路ブロック図である。
【図2】ダイオードの電圧と電流の関係を示す図である。
【図3】図1のダイオード回路の電圧と電流の関係を示す図である。
【図4】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図5】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図6】本発明のダイオード回路の電圧と電流の関係を示す図である。
【図7】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図8】本発明のダイオード回路の電圧と電流の関係を示す図である。
【図9】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図10】本発明のダイオード回路の電圧源の電圧とダイオードVfの温度特性を表す図である。
【図11】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図12】本発明のダイオード回路のNchMOSトランジスタのゲート電圧とアノード−カソード間の電圧の関係を示す図である。
【符号の説明】
1 ダイオード
2 NchMOSトランジスタ
3 PchMOSトランジスタ
4、5、6 電圧比較器
8 スイッチ素子
10、11、12 電圧源
20、21 ラッチ回路
30、31 インバータ回路
32 アンド回路
40 遅延回路
100 ダイオード回路
101 カソード端子
102 アノード端子
Claims (6)
- アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第1の電圧源と、
前記アノード端子に接続された第2の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第2の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第1の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第2の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第1の電圧比較器の出力端子がリセット端子に接続され、前記第2の電圧比較器の出力端子がセット端子に接続され、前記スイッチ回路の制御端子に出力端子を接続した第1のラッチ回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第1のラッチ回路は、前記第1の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をOFFする第1信号を出力し、前記第2の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をONする第2信号を出力することを特徴とするダイオード回路。 - アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第1の電圧源と、
前記アノード端子に接続された第2の電圧源と、
前記カソード端子に接続された第3の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第2の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第 1 の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第1の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第2の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第3の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第3の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第1の電圧比較器の出力端子がリセット端子に接続され、前記第2の電圧比較器の出力端子がセット端子に接続された第1のラッチ回路と、
前記第1のラッチ回路の出力端子が第1のインバータ回路を介してリセット端子に接続され、前記第3の電圧比較器の出力端子がセット端子に接続された第2のラッチ回路と、
前記第1のラッチ回路の出力端子が一方の入力端子に接続され、前記第2のラッチ回路の出力端子が第2のインバータ回路を介して他方の入力端子に接続され、前記スイッチ回路の制御端子に出力端子を接続したアンド回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第1のラッチ回路は、前記第1の電圧比較器からリセット信号が入力されたときには前記スイッチ回路をOFFする第1信号を出力し、前記第2の電圧比較器からセット信号が入力されたときには前記スイッチ回路をONする第2信号を出力し、
前記第2のラッチ回路は、前記第1のインバータ回路からリセット信号が入力されたときには前記スイッチ回路をONする第2信号を出力し、前記第3の電圧比較器からセット信号が入力されたときには前記スイッチ回路をOFFする第1信号を出力することを特徴とするダイオード回路。 - アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第1の電圧源と、
前記アノード端子に接続された第2の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第2の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第 1 の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第1の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第2の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第1の電圧比較器の出力端子がリセット端子に接続され、前記第2の電圧比較器の出力端子がセット端子に接続された第1のラッチ回路と、
前記第1の電圧比較器の出力端子が入力端子に接続された遅延回路と、
前記第1のラッチ回路の出力端子が一方の入力端子に接続され、前記遅延回路の出力端子が他方の入力端子に接続され、前記スイッチ回路の制御端子に出力端子を接続したアンド回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第1のラッチ回路は、前記第1の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をOFFする第1信号を出力し、前記第2の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をONする第2信号を出力することを特徴とするダイオード回路。 - 前記第2の電圧比較器の出力端子と前記第1のラッチ回路のセット端子の間に遅延回路を有することを特徴とする請求項2に記載のダイオード回路。
- 前記第1の電圧源の電圧の温度特性が前記ダイオードの順方向電圧の温度特性と同符号であることを特徴とする請求項1から4のいずれかに記載のダイオード回路。
- 請求項1から4のいずれかに記載のダイオード回路を用いたことを特徴とする電子機器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002320247A JP4068431B2 (ja) | 2001-11-19 | 2002-11-01 | ダイオード回路及び電子機器 |
US10/298,711 US6815940B2 (en) | 2001-11-19 | 2002-11-18 | Diode circuit |
TW091133625A TWI245478B (en) | 2001-11-19 | 2002-11-18 | Diode circuit |
KR1020020071936A KR100918343B1 (ko) | 2001-11-19 | 2002-11-19 | 다이오드 회로 |
CNB021522049A CN100417015C (zh) | 2001-11-19 | 2002-11-19 | 二极管电路 |
HK03108554.8A HK1056267A1 (en) | 2001-11-19 | 2003-11-24 | Diode circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001352943 | 2001-11-19 | ||
JP2001-352943 | 2001-11-19 | ||
JP2002320247A JP4068431B2 (ja) | 2001-11-19 | 2002-11-01 | ダイオード回路及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218676A JP2003218676A (ja) | 2003-07-31 |
JP4068431B2 true JP4068431B2 (ja) | 2008-03-26 |
Family
ID=26624595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002320247A Expired - Fee Related JP4068431B2 (ja) | 2001-11-19 | 2002-11-01 | ダイオード回路及び電子機器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6815940B2 (ja) |
JP (1) | JP4068431B2 (ja) |
KR (1) | KR100918343B1 (ja) |
CN (1) | CN100417015C (ja) |
HK (1) | HK1056267A1 (ja) |
TW (1) | TWI245478B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI231093B (en) * | 2004-05-14 | 2005-04-11 | Quanta Comp Inc | One-way conduction device |
US7714620B1 (en) * | 2006-06-06 | 2010-05-11 | Integrated Device Technology, Inc. | Comparator with amplitude and time hysteresis |
US7920013B2 (en) * | 2008-04-18 | 2011-04-05 | Linear Technology Corporation | Systems and methods for oscillation suppression in switching circuits |
CN102710134A (zh) * | 2012-06-15 | 2012-10-03 | 北京鼎汉技术股份有限公司 | 一种具有防反功能的模块化供电装置及防反控制电路 |
KR101440120B1 (ko) * | 2013-06-03 | 2014-09-12 | 주식회사 맵스 | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 |
KR101462610B1 (ko) * | 2013-06-27 | 2014-11-20 | 주식회사 맵스 | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 |
US9696738B2 (en) * | 2014-12-24 | 2017-07-04 | Texas Instruments Incorporated | Low power ideal diode control circuit |
US10516327B2 (en) * | 2017-07-19 | 2019-12-24 | Semiconductor Components Industries, Llc | System and method for controlling switching device in power converter |
CN107733422A (zh) * | 2017-10-13 | 2018-02-23 | 上海剑桥科技股份有限公司 | 带自愈功能的二极管电路 |
US11467622B2 (en) * | 2021-02-23 | 2022-10-11 | Texas Instruments Incorporated | Clock oscillator control circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4709190A (en) * | 1983-09-22 | 1987-11-24 | Isco, Inc. | Method for operating an absorbance monitor |
FR2721475B1 (fr) * | 1994-06-15 | 1996-07-19 | Sgs Thomson Microelectronics | Circuit de commande de commutation et dispositif de commande pour lampe fluorescente à basse pression. |
US5804944A (en) * | 1997-04-07 | 1998-09-08 | Motorola, Inc. | Battery protection system and process for charging a battery |
KR100333975B1 (ko) * | 1999-04-30 | 2002-04-24 | 김덕중 | 전자식 안정기 |
US6344641B1 (en) * | 1999-08-11 | 2002-02-05 | Agilent Technologies, Inc. | System and method for on-chip calibration of illumination sources for an integrated circuit display |
US6448752B1 (en) * | 2000-11-21 | 2002-09-10 | Rohm Co., Ltd. | Switching regulator |
-
2002
- 2002-11-01 JP JP2002320247A patent/JP4068431B2/ja not_active Expired - Fee Related
- 2002-11-18 TW TW091133625A patent/TWI245478B/zh not_active IP Right Cessation
- 2002-11-18 US US10/298,711 patent/US6815940B2/en not_active Expired - Fee Related
- 2002-11-19 CN CNB021522049A patent/CN100417015C/zh not_active Expired - Fee Related
- 2002-11-19 KR KR1020020071936A patent/KR100918343B1/ko not_active IP Right Cessation
-
2003
- 2003-11-24 HK HK03108554.8A patent/HK1056267A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
HK1056267A1 (en) | 2004-02-06 |
US20030107048A1 (en) | 2003-06-12 |
TWI245478B (en) | 2005-12-11 |
CN100417015C (zh) | 2008-09-03 |
KR20030041807A (ko) | 2003-05-27 |
TW200300628A (en) | 2003-06-01 |
JP2003218676A (ja) | 2003-07-31 |
CN1420622A (zh) | 2003-05-28 |
KR100918343B1 (ko) | 2009-09-22 |
US6815940B2 (en) | 2004-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI352890B (en) | Device, method and apparatus for detecting current | |
TW201427258A (zh) | 用於調整電源變換系統的系統控制器 | |
JP4068431B2 (ja) | ダイオード回路及び電子機器 | |
JPWO2017094095A1 (ja) | 突入電流防止回路 | |
US8766679B1 (en) | Power on reset (POR) circuit | |
US20050168250A1 (en) | System and method for reducing short circuit current in a buffer | |
JP2004328812A (ja) | Dc−dcコンバータ制御回路、及び、dc−dcコンバータ | |
US7516341B2 (en) | Power-saving circuitry and method of CPU | |
JP6827112B2 (ja) | 制御回路、及び理想ダイオード回路 | |
JP2017123091A (ja) | レギュレータ | |
WO2010103603A1 (ja) | 稼働電源種切替回路 | |
CN111984055B (zh) | 一种集成电路及其基准电压生成电路 | |
JPH10240359A (ja) | 逆流防止回路 | |
JP2005276715A (ja) | 照度センサ | |
US20220413019A1 (en) | Voltage Detection Circuit, Power Supply System And Chip | |
JP2003216254A (ja) | 半導体集積装置 | |
JP2003229746A (ja) | オフセット付きコンパレータ回路 | |
JP2005522142A5 (ja) | ||
WO2004102212A1 (ja) | 電力計測装置 | |
JP2004354352A (ja) | 照度センサおよび照度センサを用いた負荷制御装置 | |
TW202410614A (zh) | 電源轉換器 | |
JPH09114529A (ja) | 電源回路 | |
JP2646954B2 (ja) | 発振回路 | |
JP3088202B2 (ja) | 半導体集積回路装置 | |
JP2003009388A (ja) | 電源切り換え回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4068431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |