JP4066501B2 - 2次元発光素子アレイおよびその駆動方法 - Google Patents
2次元発光素子アレイおよびその駆動方法 Download PDFInfo
- Publication number
- JP4066501B2 JP4066501B2 JP09877498A JP9877498A JP4066501B2 JP 4066501 B2 JP4066501 B2 JP 4066501B2 JP 09877498 A JP09877498 A JP 09877498A JP 9877498 A JP9877498 A JP 9877498A JP 4066501 B2 JP4066501 B2 JP 4066501B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- column
- light
- element array
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000012546 transfer Methods 0.000 claims description 70
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、発光素子アレイ、特に3端子の発光サイリスタを用いた2次元発光素子アレイに関し、さらにはこのような2次元発光素子アレイの駆動方法に関するものである。
【0002】
【従来の技術】
PNPN構造の3端子発光サイリスタを2次元または3次元に配列して構成した発光素子アレイについて、本出願人は、特開平3−200364号公報および特開平3−273288号公報において、既に提案している。しかし、これら公報に記載の従来技術では、2次元の場合に、1画素を構成するためには最低3個の発光サイリスタと、3本のクロックラインが必要であり、1画素の面積が大きくなるという問題点があった。
【0003】
図1は、特開平3−273288号公報に開示の発光素子アレイを示す。複数の発光サイリスタPが、行方向(X方向)と列方向(Y方向)に並んで2次元的に配置されている。クロックφ1 〜φ3 をそれぞれ供給されるクロックラインCK1 〜CK3 が、発光サイリスタに次のように接続される。すなわち、クロックラインCK1 〜CK3 は、それぞれ左上の発光サイリスタから右下の発光サイリスタに向かって斜め方向に配線されている。
【0004】
このような発光素子アレイでは、クロックφ1 〜φ3 を任意に組み合わせることで、発光サイリスタTのON状態(発光状態)を、右側および下側に自由に移動させることができる。この場合、図に点線10で囲んで示す4個の発光サイリスタが1画素を形成している。
【0005】
【発明が解決しようとする課題】
前述したように、従来の2次元発光素子アレイでは、1画素の面積が大きくなるので、画素の密度が低いという問題がある。
【0006】
本発明の目的は、画素の密度を向上させた2次元発光素子アレイを提供することにある。
【0007】
本発明の他の目的は、このような2次元発光素子アレイの駆動方法を提供することにある。
【0008】
【課題を解決するための手段】
第1の発明は、3端子発光サイリスタを、(1〜N)行×(0〜M)列のXYマトリックスに配列した2次元発光素子アレイであって、各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、抵抗を介して1つのクロックラインに接続され、各行の第0列の発光サイリスタのゲートは、各行アドレスラインに接続され、第1〜第Mの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、第0列の発光サイリスタの発光部は、不透明な物質で覆われていることを特徴とする。
【0009】
この2次元発光素子アレイを駆動する方法において、J列にある1つまたは複数の発光サイリスタを点灯する場合、点灯させたい行のアドレスラインをHに、他の行の行アドレスラインをLにし、J列の列アドレスラインをLに、他の列の列アドレスラインをHにした後、クロックラインをHにする。
【0010】
第2の発明は、3端子発光サイリスタをN行×M列のXYマトリックスに配列した2次元発光素子アレイであって、全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、各行の発光サイリスタのゲートは、第1の抵抗を介して、各行アドレスラインに接続され、各列の発光サイリスタのゲートは、第2の抵抗を介して、各列アドレスラインに接続されていることを特徴とする。
【0011】
この2次元発光素子アレイを駆動する方法において、I行J列の発光サイリスタを点灯する場合、I行の行アドレスラインをLに、他の行の行アドレスラインをHにし、J列の列アドレスラインをLに、他の列の列アドレスラインをHにした後、クロックラインをHにする。
【0012】
第3の発明は、3端子発光サイリスタを(1〜N)行×(0〜M)列のXYマトリックスに配列した2次元発光素子アレイであって、各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、1つのクロックラインに接続され、各行の第0列の発光サイリスタのゲートは、各行アドレスラインに接続され、第1〜第Mの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、第1列の発光サイリスタの発光部は、不透明な物質で覆われ、前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備えることを特徴とする。
【0013】
この2次元発光素子アレイを駆動する方法において、J列にある1つまたは複数の発光サイリスタを点灯する場合、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Lとなるように走査することにより第J列がLとなっているときに、行側の自己走査形転送素子アレイを自己走査して、点灯させたい行のアドレスラインをHに、他のアドレスラインをLにした後、クロックラインをHにする。
【0014】
第4の発明は、3端子発光サイリスタをN行×M列のXYマトリックスに配列した2次元発光素子アレイであって、全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、各行の発光サイリスタのゲートは、第1の抵抗を介して、各行アドレスラインに接続され、各列の発光サイリスタのゲートは、第2の抵抗を介して、各列アドレスラインに接続され、前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備えることを特徴とする。
【0015】
この2次元発光素子アレイを駆動する方法において、I行J列の発光サイリスタを点灯する場合、行側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Lとなるように走査し、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインが1走査される毎に、1つの行アドレスラインをLにし、I行の行アドレスラインがLにあり、他の行の行アドレスラインがHにあり、J列の列アドレスラインがLにあり、他の列の列アドレスラインがHにあるときに、クロックラインをHにする。
【0016】
【発明の実施の形態】
本発明の発光素子アレイの実施例を説明する前に、発光素子として用いられる3端子発光サイリスタについて、簡単に説明しておく。
【0017】
発光素子の代表的なものとしてLED(Light Emitting Diode)およびLD(Laser Diode)が知られている。LEDは、化合物半導体(GaAs,GaP,GaAlAs等)のPNまたはPIN接合を形成し、これに順方向電圧を加えることにより接合内部にキャリアを注入し、その再結合の過程で生じる発光現象を利用するものである。
【0018】
またLDはこのLED内部に導波路を設けた構造となっている。あるしきい値電流以上の電流を流すと注入される電子−正孔対が増加し反転分布状態となり、誘導放射による光子の増倍(利得)が発生し、へき開面などを利用した平行な反射鏡で発生した光が再び活性層に帰還されレーザ発振が起こる。そして導波路の端面からレーザ光が出ていくものである。
【0019】
これらLED,LDと同じ発光メカニズムを有する発光素子として発光機能を持つ負性抵抗素子(発光サイリスタ、レーザサイリスタ等)も知られている。発光サイリスタは化合物半導体でPNPN構造を作るものであり、シリコンではサイリスタとして実用化されている(青木昌治編著、「発光ダイオード」工業調査会、pp167〜169参照)。
【0020】
図2に、3端子発光サイリスタの基本構造を示す。N形GaAs基板上にPNPN構造を形成したものである。この3端子発光サイリスタのゲートは、ON電圧を制御する働きを持ち、アノードに加えられるON電圧はゲート電圧にPN接合の拡散電位およびONに必要な電流による電圧降下を加えた電圧となる。またONした後、ゲート電圧はカソード電圧とほぼ一致するようになる。したがって、カソードが接地されていれば、ゲート電圧は零ボルトとなる。
【0021】
【第1の実施例】
図3に、本発明の第1の実施例の2次元発光素子アレイを示す。この発光素子アレイは、3端子発光サイリスタPが、N行×(M+1)列のXYマトリクス状に配置されている。第I行の発光サイリスタのアノードを、行ライン12でつなぎ、各行ラインはそれぞれ抵抗RLIを介してクロックラインΦI に接続する。また、第J列(J≧1)の発光サイリスタのゲートは列アドレスラインΦvJに接続する。ただし、第0列の発光サイリスタPI0のゲートは行アドレスラインΦhIとして取り出す。各発光サイリスタのカソードは、接地される。また、第0列の発光サイリスタの発光部は不透明な物質で覆うことにより、光が漏れないようにする。
【0022】
同じ行ライン12に接続された発光サイリスタでは、クロックラインΦI がHになると、ゲートの電圧の最も低い発光サイリスタが一番早く点灯できる。点灯すると、発光サイリスタのゲート電圧はほぼ0Vとなり、アノードの電圧はほぼPN接合の拡散電位となり、行ライン12をこの電圧に固定する。このため、同じ行ラインに接続された他の発光サイリスタは、ゲートの電圧がLレベル(0V)になってもONできなくなる。すなわち、クロックラインΦI をHにしたとき、行アドレスラインΦhIがLの場合は発光サイリスタPI0が優先的に点灯し、行アドレスラインΦhIがHのときは、列アドレスラインΦvJがLの発光サイリスタが点灯する。
【0023】
以上の構成の2次元発光素子アレイの動作を説明する。列アドレスラインを列単位で走査し、第J列上の任意の発光サイリスタを点灯させる方法を述べる。まず、行アドレスラインΦhIを発光情報にしたがい、HまたはLにする。次に、J列を選択するために、列アドレスラインΦvJをLに、これ以外の列アドレスラインΦv をHにする。次にクロックラインΦI をHにすると、列アドレスラインΦhIがHのものでは発光サイリスタPIJが発光し、Lのものでは不透明層で隠された発光サイリスタP0Iが発光する。クロックラインΦI をLにし、発光点を消灯した後、次の(J+1)列の表示を行う。
【0024】
【第2の実施例】
図4に、本発明の第2の実施例の2次元発光素子アレイを示す。この発光素子アレイは、3端子発光サイリスタPが、N行×M列のマトリクス状に配列されている。全発光サイリスタのアノードが互いに接続され、抵抗RL を介してクロックラインΦI に接続される。発光サイリスタPIJのゲートは、抵抗Rh を介して行アドレスラインΦhIに接続され、および抵抗Rv を介して列アドレスラインΦvJに接続される。
【0025】
発光サイリスタPIJのゲートの電圧は、ゲートに接続される2つの抵抗Rh ,Rv の抵抗値を等しくした場合は、行アドレスラインΦhIの電圧と列アドレスラインΦhJの電圧の平均値となる。このため、行アドレスラインΦhIと列アドレスラインΦvJをL、例えば0V、他をH、例えば+5Vとすると、発光サイリスタPIJのゲート電圧が0Vと最も低くなる。このため、クロックラインΦI をHにすると、真っ先に発光サイリスタPIJが点灯し、他の発光サイリスタは点灯しない。
【0026】
以上のような構成の発光素子アレイにおいて、発光サイリスタPIJを点灯させたい場合、行アドレスラインΦhIと列アドレスラインΦvJをLに、他をHにし、クロックラインΦI をHにする。マトリクス中、同時に点灯できるのは1点である。
【0027】
【第3の実施例】
図5に、本発明の第3の実施例の発光素子アレイを示す。この発光素子アレイは、第1の実施例の発光素子アレイを、本出願人の特許(特許第2577034合)に係る自己走査形転送素子アレイでドライブする構造である。行アドレスラインの駆動には、同一のクロックラインに接続された複数の発光サイリスタが同時にON状態になれる構造の3相駆動自己走査形転送素子アレイ16を、列アドレスラインの駆動には、同一のクロックライン上では同時に1個の発光サイリスタしかONできない構造の2相駆動自己走査形転送素子アレイ18を用いた。
【0028】
まず列側の2相駆動の自己走査形転送素子アレイ18の構成を説明する。3端子発光サイリスタよりなる転送素子TvIが1次元に配列され、隣接する転送素子のゲート間はダイオードDにより相互接続されている、また、各ゲートは、負荷抵抗Rを介して電源電圧ΦGAに接続されている。各転送素子のアノードは、交互に転送クロックラインΦvI,Φv2に接続される。最初の転送素子Tv1のゲートは、スタートパルスラインΦvSに接続される。
【0029】
これら転送素子は、前述したように発光サイリスタで構成されているので、発光部は不透明な物質で覆うことにより、光が漏れないようにする。
【0030】
今、転送クロックパルスΦv1がHとなり、1つの転送素子TvJがONしているとする。この転送素子のゲートは、電源電圧ΦGA、例えば5ボルトからほぼ零ボルトに低下する。この電位降下の提供は、ダイオードDによって、右側に隣接する転送素子Tv(J+1)のゲートに伝えられ(左側の転送素子Tv(J-1)のゲートには、ダイオードが逆バイアス状態であるため電位の接続は行われない)、その電位を約1Vに(ダイオードの順方向立上り電圧)に設定する。
【0031】
転送素子のON電圧は、ゲート電圧+PN接合の拡散電位(約1V)で近似されるから、次の転送クロックパルスΦV2の電圧を、約2V(転送素子Tv(J+1)をONさせるために必要な電圧)以上であり、かつ約4V(転送素子Tv(J+3)をONされるために必要な電圧)以下に設定しておけば、転送素子Tv(J+1)のみがONし、これ以外の転送素子はOFFのままにすることができる。従って、2本の転送クロックパルスを交互にHにすることによって、ON状態が転送されることになる。
【0032】
行側の3相駆動の自己走査形転送素子アレイ16の構成は、転送クロックが3相、すなわちΦh1,Φh2,Φh3である点、および、アノードと各クロックライン間に電流制限抵抗r挿入されている点を除いて、列側の2相駆動の自己走査形転送素子アレイと、基本的にほぼ同じである。各転送素子のアノードは電流制限抵抗rを介して各転送クロックラインΦh1,Φh2,Φh3に接続され、最初の転送素子Th1のゲートは行側のスタートクロックラインΦhSに接続され、全ゲートは、各負荷抵抗Rを介して、列側と共通の電源電圧ΦGAに接続されている。
【0033】
行側の自己走査形転送素子アレイ16は、同一クロックラインに接続された複数の発光サイリスタが同時にON状態になれる構造を持っている。すなわち、3本のクロックラインのうち転送素子Th1に接続されたクロックラインΦh1がHの状態のときに、スタートクロックラインΦhSがLならば転送素子Th1がONし、HならばONしない。次にクロックラインΦh2,Φh3,Φh1と順に転送クロックパルスをHにすることにより、ON/OFF状態は転送素子Th4に移り、このとき、スタートクロックラインΦhSのL/Hの状態により、転送素子Th1のON/OFFが決まる。このように、転送クロックラインΦh1〜Φh3を順にHにすることを繰り返すことで、スタートクロックラインΦhSに入力したL/Hの情報が転送素子のON/OFFとして行側の自己走査形転送素子アレイ上に展開される。
【0034】
以上のような自己走査形転送素子アレイを用いて、まず、ΦvSをL、Φv1をHとすることで列側の自己走査形転送素子アレイ18の転送素子Tv1をONさせる。次に、第1列に書き込みたいデータの否定を行側の自己走査形転送素子アレイ16に書き込む。たとえば、第1列に、上から下に向かって10100(1:点灯、0:消灯)と書き込みたい場合の、スタートクロックラインΦhSおよび、転送クロックラインΦh1〜Φh3のクロックタイミングを図6に示す。
【0035】
転送素子Th1のON/OFFの状態は順に下に転送されるため、行側自己走査形発光転送素子アレイ16には前後逆順の否定で11010と書き込みたい。ところが、スタートクロックラインΦhSをLにするときONするため、ΦhSに入力するパルスの順は、更に否定の00101となる。
【0036】
行側の自己走査形転送素子アレイ16上にON/OFFの情報が書き込めた後、クロックラインΦI をHとすることで、第1列に行側にアドレス素子上に書き込まれたON/OFF情報の否定の発光が得られる。次に、クロックラインΦI をLとし、列側のON状態を転送素子TV2に転送する。次に、第2列分のデータの書き込みを行い、クロックラインΦ1 をHにする。このように列側のON状態を1つ移す間に、行側のデータを書き込み、クロックラインΦI をHとし、そののちLとすることを繰り返すことにより、2次元の発光素子アレイを走査・点滅できる。
【0037】
本実施例では、列アドレスラインの駆動に同一のクロックライン上では同時に1個の発光サイリスタしかONできなない構造の自己走査形転送素子アレイを用いたが、同時に複数の発光サイリスタが同時にONできる構造のものを用いても実現できる。ただしこの場合も、列アドレスラインは同時には1本しかLにできない。また、3相駆動および2相駆動の自己走査形転送素子アレイを用いているが、2相駆動以上であれば何相駆動でもよい。
【0038】
【第4の実施例】
図7に、本発明の第4の実施例の発光素子アレイを示す。この発光素子アレイは、第2の実施例の列アドレスラインおよび行アドレスラインを、それぞれ、同一のクロックライン上では同時に1個の発光サイリスタしかONできない構造の2相駆動自己走査形転送素子アレイ20,22でドライブする構造である。
【0039】
自己走査形転送素子アレイの構造および原理については、第3の実施例で説明したので、再度の説明は行わない。
【0040】
これを列側および行側の自己走査形転送素子アレイの走査のタイミングは、列側の自己走査形転送素子アレイの1走査が終了する毎に、次の行側のアドレスラインがLになるようにする。
【0041】
行アドレスラインおよび列アドレスラインが共にLである発光サイリスタを、点灯させたいタイミングでクロックラインΦI をHにする。
【0042】
本実施例では、発光素子アレイを2次元に配列したが、3次元以上に配列しても同様の構成は可能である。
【0043】
【発明の効果】
本発明の2次元発光素子アレイによれば、1個の発光サイリスタが1個の画素を構成しているので、画素密度を向上させることができる。
【図面の簡単な説明】
【図1】従来技術の発光素子アレイを示す図である。
【図2】3端子発光サイリスタの基本構造を示す図である。
【図3】本発明の第1の実施例の2次元発光素子アレイを示す図である。
【図4】本発明の第2の実施例の2次元発光素子アレイを示す図である。
【図5】本発明の第3の実施例の2次元発光素子アレイを示す図である。
【図6】行側自己走査形転送素子の駆動パルス例を示す図である。
【図7】本発明の第4の実施例の2次元発光素子アレイを示す図である。
【符号の説明】
12 行ライン
16,18,20,22 自己走査形転送素子アレイ
Claims (8)
- 3端子発光サイリスタを、(1〜N)行×(0〜M)列のXYマトリックスに配列した2次元発光素子アレイであって、
各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、抵抗を介して1つのクロックラインに接続され、
各行の第0列の発光サイリスタのゲートは、各行アドレスラインに接続され、
第1〜第Mの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、
第0列の発光サイリスタの発光部は、不透明な物質で覆われている、
ことを特徴とする2次元発光素子アレイ。 - 請求項1に記載の2次元発光素子アレイを駆動する方法であって、
J列にある1つまたは複数の発光サイリスタを点灯する場合、点灯させたい行のアドレスラインをHに、他の行の行アドレスラインをLにし、
J列の列アドレスラインをLに、他の列の列アドレスラインをHにした後、
クロックラインをHにする、
ことを特徴とする駆動方法。 - 3端子発光サイリスタをN行×M列のXYマトリックスに配列した2次元発光素子アレイであって、
全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、
各行の発光サイリスタのゲートは、第1の抵抗を介して、各行アドレスラインに接続され、
各列の発光サイリスタのゲートは、第2の抵抗を介して、各列アドレスラインに接続されている、
ことを特徴とする2次元発光素子アレイ。 - 請求項3記載の2次元発光素子アレイを駆動する方法であって、
I行J列の発光サイリスタを点灯する場合、
I行の行アドレスラインをLに、他の行の行アドレスラインをHにし、
J列の列アドレスラインをLに、他の列の列アドレスラインをHにした後、
クロックラインをHにする、
ことを特徴とする駆動方法。 - 3端子発光サイリスタを(1〜N)行×(0〜M)列のXYマトリックスに配列した2次元発光素子アレイであって、
各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、1つのクロックラインに接続され、
各行の第0列の発光サイリスタのゲートは、各行アドレスラインに接続され、
第1〜第Mの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、
第1列の発光サイリスタの発光部は、不透明な物質で覆われ、
前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、
前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備える、
ことを特徴とする2次元発光素子アレイ。 - 請求項5に記載の2次元発光素子アレイを駆動する方法であって、
J列にある1つまたは複数の発光サイリスタを点灯する場合、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Lとなるように走査することにより第J列がLとなっているときに、行側の自己走査形転送素子アレイを自己走査して、点灯させたい行のアドレスラインをHに、他のアドレスラインをLにした後、クロックラインをHにすることを特徴とする駆動方法。 - 3端子発光サイリスタをN行×M列のXYマトリックスに配列した2次元発光素子アレイであって、
全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、
各行の発光サイリスタのゲートは、第1の抵抗を介して、各行アドレスラインに接続され、
各列の発光サイリスタのゲートは、第2の抵抗を介して、各列アドレスラインに接続され、
前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、
前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備える、
ことを特徴とする2次元発光素子アレイ。 - 請求項7記載の2次元発光素子アレイを駆動する方法であって、
I行J列の発光サイリスタを点灯する場合、
行側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Lとなるように走査し、
列側の自己走査形転送素子アレイが自己走査して、列アドレスラインが1走査される毎に、1つの行アドレスラインをLにし、
I行の行アドレスラインがLにあり、他の行の行アドレスラインがHにあり、
J列の列アドレスラインがLにあり、他の列の列アドレスラインがHにあるときに、クロックラインをHにする、
ことを特徴とする駆動方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09877498A JP4066501B2 (ja) | 1998-04-10 | 1998-04-10 | 2次元発光素子アレイおよびその駆動方法 |
US09/287,686 US6266036B1 (en) | 1998-04-10 | 1999-04-07 | Two-dimensional light-emitting element array device and method for driving the same |
EP99302763A EP0949604A1 (en) | 1998-04-10 | 1999-04-08 | Two-dimensional light-emitting element array device and methods for driving the same |
KR1019990012485A KR19990083077A (ko) | 1998-04-10 | 1999-04-09 | 2차원 발광소자 어레이 및 그 구동방법 |
US09/826,821 US6509886B2 (en) | 1998-04-10 | 2001-04-04 | Two-dimensional light-emitting element array device and method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09877498A JP4066501B2 (ja) | 1998-04-10 | 1998-04-10 | 2次元発光素子アレイおよびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11298036A JPH11298036A (ja) | 1999-10-29 |
JP4066501B2 true JP4066501B2 (ja) | 2008-03-26 |
Family
ID=14228732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09877498A Expired - Fee Related JP4066501B2 (ja) | 1998-04-10 | 1998-04-10 | 2次元発光素子アレイおよびその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6266036B1 (ja) |
EP (1) | EP0949604A1 (ja) |
JP (1) | JP4066501B2 (ja) |
KR (1) | KR19990083077A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4066501B2 (ja) * | 1998-04-10 | 2008-03-26 | 富士ゼロックス株式会社 | 2次元発光素子アレイおよびその駆動方法 |
JP4362946B2 (ja) | 2000-01-07 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイを用いた光書込みヘッド |
JP4568926B2 (ja) * | 1999-07-14 | 2010-10-27 | ソニー株式会社 | 磁気機能素子及び磁気記録装置 |
WO2001018868A1 (fr) * | 1999-09-06 | 2001-03-15 | Nippon Sheet Glass Co., Ltd. | Procede de conception du motif de masque d'un dispositif electroluminescent a autobalayage |
JP4265049B2 (ja) * | 1999-10-22 | 2009-05-20 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動回路 |
JP2002278496A (ja) | 2001-03-21 | 2002-09-27 | Pioneer Electronic Corp | 自発光ディスプレイ装置およびその駆動方法 |
EA003573B1 (ru) * | 2001-06-29 | 2003-06-26 | Александр Михайлович Ильянок | Плоский дисплей с самосканирующей разверткой |
TW589600B (en) * | 2002-07-25 | 2004-06-01 | Au Optronics Corp | Driving circuit of display able to prevent electrostatic charge |
JP2009154381A (ja) * | 2007-12-26 | 2009-07-16 | Oki Data Corp | 発光装置、光プリントヘッドおよび画像形成装置 |
JP4682231B2 (ja) | 2008-08-01 | 2011-05-11 | 株式会社沖データ | 光プリントヘッドおよび画像形成装置 |
KR101113451B1 (ko) * | 2009-12-01 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 |
JP7087690B2 (ja) * | 2018-06-04 | 2022-06-21 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光計測装置及び画像形成装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
HU168214B (ja) | 1974-04-26 | 1976-03-28 | ||
US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
EP0335553B1 (en) * | 1988-03-18 | 1999-09-15 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
DE69033837T2 (de) | 1989-07-25 | 2002-05-29 | Nippon Sheet Glass Co Ltd | Lichtemittierende Vorrichtung |
US6069644A (en) * | 1996-02-20 | 2000-05-30 | Canon Kabushiki Kaisha | Recording head and image forming apparatus using the same |
JP3703234B2 (ja) * | 1996-12-24 | 2005-10-05 | キヤノン株式会社 | 画像記録装置 |
JPH10211732A (ja) * | 1997-01-30 | 1998-08-11 | Canon Inc | ヘッド及びその実装方法 |
US6108018A (en) * | 1997-05-13 | 2000-08-22 | Canon Kabushiki Kaisha | Recording chip, recording head, and image recording apparatus |
US6184971B1 (en) * | 1997-09-26 | 2001-02-06 | Canon Kabushiki Kaisha | Exposure apparatus and image formation apparatus |
US6229508B1 (en) * | 1997-09-29 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
JP4066501B2 (ja) * | 1998-04-10 | 2008-03-26 | 富士ゼロックス株式会社 | 2次元発光素子アレイおよびその駆動方法 |
EP1006506A1 (en) * | 1998-12-03 | 2000-06-07 | Hewlett-Packard Company | Optical vehicle display |
US6392617B1 (en) * | 1999-10-27 | 2002-05-21 | Agilent Technologies, Inc. | Active matrix light emitting diode display |
-
1998
- 1998-04-10 JP JP09877498A patent/JP4066501B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-07 US US09/287,686 patent/US6266036B1/en not_active Expired - Fee Related
- 1999-04-08 EP EP99302763A patent/EP0949604A1/en not_active Withdrawn
- 1999-04-09 KR KR1019990012485A patent/KR19990083077A/ko not_active Application Discontinuation
-
2001
- 2001-04-04 US US09/826,821 patent/US6509886B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11298036A (ja) | 1999-10-29 |
KR19990083077A (ko) | 1999-11-25 |
US6266036B1 (en) | 2001-07-24 |
EP0949604A1 (en) | 1999-10-13 |
US20010010510A1 (en) | 2001-08-02 |
US6509886B2 (en) | 2003-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066501B2 (ja) | 2次元発光素子アレイおよびその駆動方法 | |
US7834363B2 (en) | Light-emitting element having PNPN-structure and light-emitting element array | |
US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
JP4820001B2 (ja) | アクティブマトリックス電界発光表示装置 | |
US4864168A (en) | Process for controlling an optical pnpn thyristor to be driven | |
JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
JP2683781B2 (ja) | 発光装置 | |
JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
KR20200040347A (ko) | 화소, 이를 구비한 표시 장치 및 그의 구동 방법 | |
CN110556707A (zh) | 发光装置、光测量装置及图像形成装置 | |
JP2846136B2 (ja) | 発光素子アレイの駆動方法 | |
JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
US20200077478A1 (en) | Light-emitting apparatus, optical measuring instrument, image forming apparatus, and light-emitting device | |
US3696389A (en) | Display system utilizing light emitting devices | |
US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
JP2001232849A (ja) | 自己走査型発光素子アレイ | |
US10803789B1 (en) | Light-emitting device | |
JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
JP2888910B2 (ja) | 光信号の読み取り方法及びこれに使用するスイッチ素子アレイ | |
JPH0531318B2 (ja) | ||
JP2937506B2 (ja) | 発光素子アレイ | |
JPH01150295A (ja) | 半導体光メモリーの駆動方法 | |
JP2001353902A (ja) | 自己走査型2次元発光素子アレイ | |
KR101202318B1 (ko) | 이미지를 디스플레이하기 위한 쌍안정 전계 발광 패널, 및 이미지 디스플레이 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |