JP4063035B2 - 強磁性トンネル接合素子を用いた磁気記憶装置 - Google Patents
強磁性トンネル接合素子を用いた磁気記憶装置 Download PDFInfo
- Publication number
- JP4063035B2 JP4063035B2 JP2002294356A JP2002294356A JP4063035B2 JP 4063035 B2 JP4063035 B2 JP 4063035B2 JP 2002294356 A JP2002294356 A JP 2002294356A JP 2002294356 A JP2002294356 A JP 2002294356A JP 4063035 B2 JP4063035 B2 JP 4063035B2
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- ferromagnetic tunnel
- junction element
- write wiring
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005294 ferromagnetic effect Effects 0.000 title claims description 198
- 230000005291 magnetic effect Effects 0.000 title claims description 185
- 230000005415 magnetization Effects 0.000 claims description 87
- 238000004804 winding Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、強磁性トンネル接合素子を用いた磁気記憶装置に関するものである。
【0002】
【従来の技術】
近年、コンピュータの記憶媒体としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶媒体として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子が注目されている。
【0003】
かかる強磁性トンネル接合素子は、自由磁化層を固定磁化層の磁化方向と同一方向(平行方向)に磁化した場合にはトンネル障壁層での抵抗値が所定の抵抗値よりも低くなる(これを、低抵抗状態と呼ぶ。)一方、自由磁化層を固定磁化層の磁化方向と反対方向(反平行方向)に磁化した場合にはトンネル障壁層での抵抗値が所定の抵抗値よりも高くなる(これを、高抵抗状態と呼ぶ。)といった特性を有している。
【0004】
そして、強磁性トンネル接合素子は、自由磁化層での磁化方向に応じてトンネル障壁層での抵抗値が異なるといった上記の特性を利用して、自由磁化層を固定磁化層の磁化方向と同一方向に磁化するか或いは自由磁化層を固定磁化層の磁化方向と反対方向に磁化するかによって2つの異なる磁化方向の状態を形成し、かかる2つの異なる磁化方向の状態を「0」又は「1」のデータに対応させることによって、強磁性トンネル接合素子にデータを記憶するようにしたものである。
【0005】
かかる強磁性トンネル接合素子を記憶媒体として用いた磁気記憶装置は、強磁性トンネル接合素子が2種類のデータのいずれのデータを記憶しているかを判定することによって、強磁性トンネル接合素子からデータを読出すようにしており、そのためには、強磁性トンネル接合素子が高抵抗状態となっているか或いは低抵抗状態となっているかを判定する必要がある。
【0006】
このような強磁性トンネル接合素子の抵抗状態が高抵抗状態か低抵抗状態かを簡単な構成で判定できるようにした磁気記憶装置としては、第1及び第2の強磁性トンネル接合素子にそれぞれ相反する記憶データを記憶させ、第1の強磁性トンネル接合素子の抵抗値と第2の強磁性トンネル接合素子の抵抗値とを比較することによって第1の強磁性トンネル接合素子の抵抗状態が高抵抗状態か低抵抗状態かを判断する相補型の磁気記憶装置が知られている。
【0007】
かかる相補型の磁気記憶装置は、1個のデータを記憶するために第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子との一対(2個)の強磁性トンネル接合素子を同一半導体基板上に隣接させて形成し、書込み時には、第1の強磁性トンネル接合素子に記憶データを書込むとともに、第2の強磁性トンネル接合素子に第1の強磁性トンネル接合素子と相反する記憶データを書込み、その後、読出し時には、これら2個の強磁性トンネル接合素子の抵抗値を比較し、第1の強磁性トンネル接合素子の抵抗値が第2の強磁性トンネル接合素子の抵抗値よりも高い場合には第1の強磁性トンネル接合素子が高抵抗状態となっていると判定する一方、第1の強磁性トンネル接合素子の抵抗値が第2の強磁性トンネル接合素子の抵抗値よりも低い場合には第1の強磁性トンネル接合素子が低抵抗状態となっていると判定するようにしていた(たとえば、特許文献1参照。)。
【0008】
ところが、上記従来の相補型の磁気記憶装置にあっては、1個の記憶データを記憶するために第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子に相反する記憶データを記憶させており、1個の記憶データを記憶するために2個の強磁性トンネル接合素子に記憶を行わなければならず、第1及び第2の強磁性トンネル接合素子の磁化方向を変更させるための書込み電流が倍増してしまい、磁気記憶装置の消費電力が増大するおそれがあった。
【0009】
一方、強磁性トンネル接合素子を用いた磁気記憶装置においては、書込み時の消費電力を低減するために、強磁性トンネル接合素子の周囲に書込み用配線をコイル状に巻回した構造のものが知られている(たとえば、特許文献2参照。)。
【0010】
かかる磁気記憶装置では、書込み用配線をコイル状に形成しているために、少ない書込み電流で効率よく書込み磁力を発生させることができ、これにより書込み時の消費電力を低減させている。
【0011】
【特許文献1】
米国特許第6191989号明細書
【0012】
【特許文献2】
米国特許第5732016号明細書
【0013】
【発明が解決しようとする課題】
したがって、上記従来の書込み用配線をコイル状に形成する技術を相補型の磁気記憶装置に適用した構成とすることが考えられる。すなわち、半導体基板上に第1及び第2の強磁性トンネル接合素子を隣接させて形成し、第1の強磁性トンネル接合素子の周囲にコイル状の第1の書込み用配線を配設するとともに、第2の強磁性トンネル接合素子の周囲にコイル状の第2の書込み用配線を配設して相補型の磁気記憶装置を構成することが考えられる。
【0014】
ところが、第1及び第2の強磁性トンネル接合素子の周囲にコイル状の第1及び第2の書込み用配線を形成する場合に、第1の書込み用配線の巻回方向と第2の書込み用配線の巻回方向とを同一方向にしてしまうと、第1の書込み用配線への通電によって生じる書込み磁力の方向と第2の書込み用配線への通電によって生じる書込み磁力の方向も同一方向になる。
【0015】
そして、その場合には、第1の書込み用配線の外部に形成される磁力の向きと第2の書込み用配線の外部に形成される磁力の向きとが同一方向となり、外部の磁力同士が干渉しあい、書込み磁力の大きさや方向が変化してしまい、第1及び第2の強磁性トンネル接合素子に記憶データを正確に書込めなくなるおそれがある。
【0016】
また、上記不具合を解消するために第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子との間に磁気シールドを形成して外部の磁力同士の干渉を防止することもできるが、その場合には、第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子との間に磁気シールドを形成するためのスペースが必要となり、磁気記憶装置が大型化してしまうおそれがある。
【0017】
【課題を解決するための手段】
そこで、請求項1に係る本発明では、半導体基板上に第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子をこれらの強磁性トンネル接合素子を構成する固定磁化層の磁化方向と直交する方向に向けて間隔をあけて隣接させて形成し、前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子の自由磁化層をそれぞれ逆向きに磁化させることによって互いに相反する記憶データを記憶させる相補型の磁気記憶装置であって、前記第1の強磁性トンネル接合素子の周囲に第1の書込み用配線をコイル状に巻回するとともに、前記第2の強磁性トンネル接合素子の周囲に第2の書込み用配線をコイル状に巻回し、前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子に自由磁化層に相反する記憶データを書込むときに発生する磁界が互いに逆向きで閉ループとなるように、前記第1の書込み用配線の巻回方向と前記第2の書込み用配線の巻回方向とを互いに逆向きにした。
【0018】
また、請求項2に係る本発明では、前記請求項1に係る本発明において、前記第1の書込み用配線と前記第2の書込み用配線とを一連の書込み用配線とするように、前記固定磁化層の磁化方向と直交する方向に隣り合う前記第1の書込み用配線及び前記第2の書込み用配線の一端部同士を接続して一連の書込み用配線とした。
【0019】
また、請求項3に係る本発明では、前記請求項1又は請求項2記載の本発明において、前記第1の書込み用配線及び第2の書込み用配線は、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の直上方位置又は直下方位置において前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子の各固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を形成した。
【0020】
また、請求項4に係る本発明では、前記請求項1又は請求項2に係る本発明において、前記第1の書込み用配線及び第2の書込み用配線は、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の上方及び下方において前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略直交する向きに伸延させた上下側書込み用配線を有し、しかも、前記上下側書込み用配線のうちの少なくともいずれか一方に、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の直上方位置又は直下方位置において前記固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を設けた。
【0021】
【発明の実施の形態】
本発明に係る強磁性トンネル接合素子を用いた磁気記憶装置は、同一の半導体基板上に第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子とを同強磁性トンネル接合素子の固定磁化層の磁化方向と直交する方向に向けて間隔をあけて隣接させて形成し、これらの第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子とにそれぞれ相反する記憶データ(たとえば、「0」と「1」)を記憶させる相補型の磁気記憶装置である。
【0022】
しかも、本発明においては、第1の強磁性トンネル接合素子の周囲に第1の書込み用配線をコイル状に巻回するとともに、第2の強磁性トンネル接合素子の周囲に第2の書込み用配線をコイル状に巻回したものである。
【0023】
このように、本発明では、第1及び第2の強磁性トンネル接合素子の周囲に第1及び第2の書込み用配線をコイル状に形成することによって、少ない書込み電流で効率よく書込み磁力を発生させることができ、これにより、磁気記憶装置を相補型に構成した場合であっても、書込み時の消費電力を低減させることができる。
【0024】
さらに、本発明においては、第1の書込み用配線の巻回方向と第2の書込み用配線の巻回方向とを互いに逆向きにしている。
【0025】
このように、隣接する第1の書込み用配線と第2の書込み用配線との巻回方向を互いに逆向きにすると、第1及び第2の強磁性トンネル接合素子に相反する記憶データを書込むときに発生する磁界が閉ループとなり、第1の強磁性トンネル接合素子の自由磁化層を磁化するための磁力と第2の強磁性トンネル接合素子の自由磁化層を磁化するための磁力との干渉がなくなり、第1及び第2の強磁性トンネル接合素子に記憶データを正確に書込むことができ、磁気記憶装置の信頼性を向上させることができる。
【0026】
特に、第1の書込み用配線の終端部に前記第2の書込み用配線の始端部を接続して一連の書込み用配線とした場合には、書込み用配線の占有面積を可及的に少なくすることができ、磁気記憶装置の小型化を図ることができる。
【0027】
また、第1の書込み用配線及び第2の書込み用配線の構成として、第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の上方及び下方において第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略直交する向きに伸延させた上下側書込み用配線を有し、しかも、上下側書込み用配線のうちの少なくともいずれか一方に、第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の直上方位置又は直下方位置において固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を設けた構成とした場合には、固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を流れる書込み電流により発生する磁力の作用によって、自由磁化層に作用する書込み磁力の向きが固定磁化層の磁化方向に対して傾いてアシスト効果を生じさせることができ、少ない書込み電流によっても自由磁化層の磁化方向を円滑に変更することができるので、磁気記憶装置の低消費電力化を図ることができる。
【0028】
特に、平行配線部を第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の直上方位置又は直下方位置に形成することによって、平行配線部と強磁性トンネル接合素子との距離を可及的に短くすることができ、これにより、アシスト効果を増大させることができる。
【0029】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【0030】
本発明に係る磁気記憶装置1の説明に先立ち、強磁性トンネル接合素子2の構造について説明すると、図1に示すように、強磁性トンネル接合素子2は、薄膜状の固定磁化層3と薄膜状の自由磁化層4とをトンネル障壁層5を介して積層したものである。
【0031】
ここで、固定磁化層3は、強磁性体(例えば、CoFe)からなり、常に一定の方向に向けて磁化されている。また、自由磁化層4は、強磁性体(例えば、NiFe)からなり、固定磁化層3の磁化方向と同一方向(平行方向)又は反対方向(反平行方向)に向けて磁化されている。さらに、トンネル障壁層5は、絶縁体(例えば、Al2O3)からなる。
【0032】
かかる強磁性トンネル接合素子2は、自由磁化層4を固定磁化層3の磁化方向と同一方向に磁化した場合(図1中、一点鎖線で示す場合)にはトンネル障壁層5での抵抗値が所定の抵抗値よりも低くなる一方、自由磁化層4を固定磁化層3の磁化方向と反対方向に磁化した場合(図1中、二点鎖線で示す場合)にはトンネル障壁層5での抵抗値が所定の抵抗値よりも高くなるといった特性を有しており、自由磁化層4を固定磁化層3の磁化方向と同一方向に磁化するか或いは自由磁化層4を固定磁化層3の磁化方向と反対方向に磁化するかによって2つの異なる磁化方向の状態を形成し、かかる2つの異なる磁化方向の状態を「0」又は「1」のデータに対応させることによって、強磁性トンネル接合素子2にデータを記憶するようにしたものである。
【0033】
次に、本発明に係る磁気記憶装置1の構造について説明する。
【0034】
(第1の実施の形態)
図2及び図3は、本発明の第1の実施の形態に係る磁気記憶装置1を示した図である。
【0035】
磁気記憶装置1は、同一の半導体基板6の表面上に第1の強磁性トンネル接合素子7と第2の強磁性トンネル接合素子8とを第1及び第2の強磁性トンネル接合素子7,8の固定磁化層3(図1参照)の磁化方向(図2及び図3においては、前後方向とする。)と直交する方向に向けて間隔をあけて隣接させて形成しており、これらの第1の強磁性トンネル接合素子7と第2の強磁性トンネル接合素子8とにそれぞれ相反する記憶データ(たとえば、「0」と「1」)を記憶させる相補型の記憶デバイスとしたものである。
【0036】
ここで、磁気記憶装置1は、第1の強磁性トンネル接合素子7と第2の強磁性トンネル接合素子8とで1ビット分の記憶素子9を構成している。なお、実際には、磁気記憶装置1は、同一半導体基板6に複数ビット分の記憶素子9を左右及び上下に間隔を開けて形成しているが、ここでは、理解を容易なものとするために1ビット分の記憶素子9に注目して説明を行う。
【0037】
記憶素子9は、図2に示すように、第1の強磁性トンネル接合素子7の周囲にコイル状の第1の書込み用配線10を形成するとともに、第2の強磁性トンネル接合素子8の周囲にコイル状の第2の書込み用配線11を形成し、しかも、第1の書込み用配線10の終端部12に第2の書込み用配線11の始端部13を連結部14を介して接続して一連の書込み用配線15としており、さらには、第1の書込み用配線10の巻回方向(図2においては、時計回り)と第2の書込み用配線11の巻回方向(図2においては、反時計回り)とを互いに逆向きにしている。
【0038】
書込み用配線15の構成について詳細に説明すると、第1の書込み用配線10は、図2及び図3に示すように、第1の強磁性トンネル接合素子7の上方において第1の強磁性トンネル接合素子7の固定磁化層3の磁化方向(図3においては、下向き)と略直交する向きに伸延する6本の上側書込み用配線16と、第1の強磁性トンネル接合素子7の下方において第1の強磁性トンネル接合素子7の固定磁化層3の磁化方向(図3においては、下向き)と略直交する向きに伸延する6本の下側書込み用配線17とを、上側書込み用配線16及び下側書込み用配線17の左右端縁部でスルーホール18を介して接続して、図2に示すように第1の強磁性トンネル接合素子7の周囲に時計回りにコイル状に巻回した構成となっている。
【0039】
しかも、第1の書込み用配線10は、下側書込み用配線17の端部又は中途部に第1の強磁性トンネル接合素子7の直下方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部19を形成している。
【0040】
第2の書込み用配線11は、図2及び図3に示すように、第2の強磁性トンネル接合素子8の上方において第2の強磁性トンネル接合素子8の固定磁化層3の磁化方向(図3においては、下向き)と略直交する向きに伸延する6本の上側書込み用配線20と、第2の強磁性トンネル接合素子8の下方において第2の強磁性トンネル接合素子8の固定磁化層3の磁化方向(図3においては、下向き)と略直交する向きに伸延する6本の下側書込み用配線21とを、上側書込み用配線20及び下側書込み用配線21の左右端縁部でスルーホール22を介して接続して、図2に示すように第2の強磁性トンネル接合素子8の周囲に反時計回りにコイル状に巻回した構成となっている。
【0041】
しかも、第2の書込み用配線11は、下側書込み用配線21の端部又は中途部に第2の強磁性トンネル接合素子8の直下方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部23を形成している。
【0042】
なお、第1の書込み用配線10の終端部12となる上側書込み用配線16の右側端部は、第2の書込み用配線11の始端部13となる上側書込み用配線20の右側端部に連結部14を介して接続している。図中、24,25は、第1及び第2の強磁性トンネル接合素子7,8の自由磁化層4に接続した読出し用配線である。
【0043】
磁気記憶装置1は、以上に説明したように構成しており、書込み用配線15に通電することによって、コイル状の第1及び第2の書込み用配線10,11で反対向きの磁力が発生し、かかる磁力が第1及び第2の強磁性トンネル接合素子7,8の自由磁化層4に作用して、第1の強磁性トンネル接合素子7の自由磁化層4と第2の強磁性トンネル接合素子8の自由磁化層4とを反対の方向に磁化し、これにより、第1の強磁性トンネル接合素子7と第2の強磁性トンネル接合素子8とにそれぞれ相反する記憶データを記憶させることができる。
【0044】
すなわち、書込み用配線15の始端部26から終端部27に向けて通電すると、第1の書込み用配線10においては、始端部26から終端部12に向けて通電し、これにより、第1の強磁性トンネル接合素子7の自由磁化層4に対して前方から後方に向けた磁力(すなわち、第1の強磁性トンネル接合素子7の固定磁化層3の磁化方向と反対方向の磁力)が発生し、第1の強磁性トンネル接合素子7の自由磁化層4を固定磁化層3の磁化方向と反対方向に向けて磁化させることができ、一方、第2の書込み用配線11においては、始端部13から終端部27に向けて通電し、これにより、第2の強磁性トンネル接合素子8の自由磁化層4に対して後方から前方に向けた磁力(すなわち、第2の強磁性トンネル接合素子8の固定磁化層3の磁化方向と同一方向の磁力)が発生し、第1の強磁性トンネル接合素子7の自由磁化層4を固定磁化層3の磁化方向と同一方向に向けて磁化させることができる。
【0045】
逆に、書込み用配線15の終端部27から始端部26に向けて通電すると、第1の書込み用配線10においては、終端部12から始端部26に向けて通電し、これにより、第1の強磁性トンネル接合素子7の自由磁化層4に対して後方から前方に向けた磁力(すなわち、第1の強磁性トンネル接合素子7の固定磁化層3の磁化方向と同一方向の磁力)が発生し、第1の強磁性トンネル接合素子7の自由磁化層4を固定磁化層3の磁化方向と同一方向に向けて磁化させることができ、一方、第2の書込み用配線11においては、終端部27から始端部13に向けて通電し、これにより、第2の強磁性トンネル接合素子8の自由磁化層4に対して前方から後方に向けた磁力(すなわち、第2の強磁性トンネル接合素子8の固定磁化層3の磁化方向と反対方向の磁力)が発生し、第1の強磁性トンネル接合素子7の自由磁化層4を固定磁化層3の磁化方向と反対方向に向けて磁化させることができる。
【0046】
以上に説明したように、本実施の形態では、第1及び第2の書込み用配線10,11をコイル状に形成しているため、少ない書込み電流で効率よく書込み磁力を発生させることができ、これにより書込み時の消費電力を低減させることができる。
【0047】
しかも、本実施の形態では、第1の書込み用配線10の巻回方向と第2の書込み用配線11の巻回方向とを互いに逆向きにしているため、第1及び第2の強磁性トンネル接合素子7,8に相反する記憶データを書込むときに、第1の強磁性トンネル接合素子7に作用する磁力と第2の強磁性トンネル接合素子8に作用する磁力とが反対向きとなって磁界が閉ループ状に形成されることになり、第1の強磁性トンネル接合素子7の自由磁化層4を磁化するための磁力と第2の強磁性トンネル接合素子8の自由磁化層4を磁化するための磁力との干渉がなくなり、第1及び第2の強磁性トンネル接合素子7.8に記憶データを正確に書込むことができ、磁気記憶装置1の信頼性を向上させることができる。
【0048】
また、所定の記憶素子9に記憶データを書込む際に、書込み磁力が閉ループとなることから、所定の記憶素子9への書込み磁力が周囲の他の記憶素子9に影響を及ぼすことがなくなり、他の記憶素子9の記憶状態を変更してしまうことがなく、これによっても磁気記憶装置1の信頼性を向上させることができる。
【0049】
また、本実施の形態では、第1の書込み用配線10の終端部12に第2の書込み用配線11の始端部13を接続して一連の書込み用配線15としているため、書込み用配線15の始端部26から終端部27に向けて、或いは書込み用配線15の終端部27から始端部26に向けて通電するだけで、第1及び第2の強磁性トンネル接合素子7,8に互いに相反する記憶データを記憶させることができ、書込み用配線11の構成を簡単かつ製造容易なものとすることができて、磁気記憶装置1の製造コストの低廉化を図ることができるとともに、半導体基板6における書込み用配線15の占有面積を可及的に少なくすることができ、磁気記憶装置1の小型化を図ることができる。
【0050】
さらに、本実施の形態では、第1の書込み用配線10及び第2の書込み用配線11の下側書込み用配線17,21に第1の強磁性トンネル接合素子7及び第2の強磁性トンネル接合素子8の直下方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部19,23を設けているため、固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部19,23を流れる書込み電流により発生する磁力の作用によって、自由磁化層4に作用する書込み磁力の向きが固定磁化層3の磁化方向に対して傾くことによるアシスト効果を生じさせることができ、少ない書込み電流によっても自由磁化層4の磁化方向を円滑に変更することができるので、磁気記憶装置1の低消費電力化を図ることができる。
【0051】
(第2の実施の形態)
上述した第1の実施の形態においては、第1及び第2の書込み用配線10,11の下側書込み用配線17,21にだけ固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部19,23を設けているが、本発明は、かかる構成に限定されるものではなく、第1の書込み用配線又は第2の書込み用配線の上側書込み用配線又は下側書込み用配線の少なくともいずれか一方に平行配線部が形成されていればよく、第1の書込み用配線及び第2の書込み用配線の上側書込み用配線及び下側書込み用配線に平行配線部を形成してもよい。
【0052】
すなわち、図4及び図5に示す磁気記憶装置31は、前記磁気記憶装置1と同様に、同一の半導体基板36の表面上に第1の強磁性トンネル接合素子37と第2の強磁性トンネル接合素子38とを第1及び第2の強磁性トンネル接合素子37,38の固定磁化層3(図1参照)の磁化方向(図4及び図5においては、前後方向とする。)と直交する方向に向けて間隔をあけて隣接させて形成している。なお、磁気記憶装置31は、第1の強磁性トンネル接合素子37と第2の強磁性トンネル接合素子38とで1ビット分の記憶素子39を構成しており、同一半導体基板36に複数ビット分の記憶素子39を左右及び上下に間隔を開けて形成しているが、ここでは、理解を容易なものとするために1ビット分の記憶素子39に注目して説明を行う。
【0053】
記憶素子39は、図4に示すように、第1の強磁性トンネル接合素子37の周囲にコイル状の第1の書込み用配線40を形成するとともに、第2の強磁性トンネル接合素子38の周囲にコイル状の第2の書込み用配線41を形成し、しかも、第1の書込み用配線40の終端部42に第2の書込み用配線41の始端部43を連結部44を介して接続して一連の書込み用配線45としており、さらには、第1の書込み用配線40の巻回方向(図4においては、時計回り)と第2の書込み用配線41の巻回方向(図4においては、反時計回り)とを互いに逆向きにしている。
【0054】
書込み用配線45の構成について詳細に説明すると、第1の書込み用配線40は、図4及び図5に示すように、第1の強磁性トンネル接合素子37の上方において第1の強磁性トンネル接合素子37の固定磁化層3の磁化方向(図5においては、下向き)と略直交する向きに伸延する4本の上側書込み用配線46と、第1の強磁性トンネル接合素子37の下方において第1の強磁性トンネル接合素子37の固定磁化層3の磁化方向(図5においては、下向き)と略直交する向きに伸延する5本の下側書込み用配線47とを、上側書込み用配線46及び下側書込み用配線47の左右端縁部でスルーホール48を介して接続して、図4に示すように第1の強磁性トンネル接合素子37の周囲に時計回りにコイル状に巻回した構成となっている。
【0055】
しかも、第1の書込み用配線40は、上側書込み用配線46の端部又は中途部に第1の強磁性トンネル接合素子37の直上方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部49aを形成している。
【0056】
また、第1の書込み用配線40は、下側書込み用配線47の端部又は中途部に第1の強磁性トンネル接合素子37の直下方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部49bを形成している。
【0057】
第2の書込み用配線41は、図4及び図5に示すように、第2の強磁性トンネル接合素子38の上方において第2の強磁性トンネル接合素子38の固定磁化層3の磁化方向(図5においては、下向き)と略直交する向きに伸延する4本の上側書込み用配線50と、第2の強磁性トンネル接合素子38の下方において第2の強磁性トンネル接合素子38の固定磁化層3の磁化方向(図5においては、下向き)と略直交する向きに伸延する5本の下側書込み用配線51とを、上側書込み用配線50及び下側書込み用配線51の左右端縁部でスルーホール52を介して接続して、図4に示すように第2の強磁性トンネル接合素子38の周囲に反時計回りにコイル状に巻回した構成となっている。
【0058】
しかも、第2の書込み用配線41は、上側書込み用配線50の端部又は中途部に第2の強磁性トンネル接合素子38の直上方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部53aを形成している。
【0059】
また、第2の書込み用配線41は、下側書込み用配線51の端部又は中途部に第2の強磁性トンネル接合素子38の直下方位置において固定磁化層3の磁化方向と略平行な向きに伸延する平行配線部53bを形成している。
【0060】
なお、第1の書込み用配線40の終端部42となる下側書込み用配線47の左側端部は、第2の書込み用配線41の始端部43となる下側書込み用配線51の左側端部に連結部44を介して接続している。図中、54,55は、第1及び第2の強磁性トンネル接合素子37,38の自由磁化層4に接続した読出し用配線である。
【0061】
このように、本実施の形態では、第1の書込み用配線40及び第2の書込み用配線41の上側書込み用配線46,50及び下側書込み用配線47,51に平行配線部49a,49b,53a,53bをそれぞれ形成している。
【0062】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【0063】
すなわち、請求項1に係る本発明では、第1の強磁性トンネル接合素子の周囲にコイル状の第1の書込み用配線を形成するとともに、第2の強磁性トンネル接合素子の周囲にコイル状の第2の書込み用配線を形成しているため、少ない書込み電流で効率よく書込み磁力を発生させることができ、これにより書込み時の消費電力を低減させることができるので、磁気記憶装置の低消費電力化を図ることができる。
【0064】
しかも、第1の書込み用配線の巻回方向と第2の書込み用配線の巻回方向とを互いに逆向きにしているため、第1及び第2の強磁性トンネル接合素子に相反する記憶データを書込むときに発生する磁界が閉ループとなり、第1の強磁性トンネル接合素子の自由磁化層を磁化するための磁力と第2の強磁性トンネル接合素子の自由磁化層を磁化するための磁力との干渉がなくなり、第1及び第2の強磁性トンネル接合素子に記憶データを正確に書込むことができ、磁気記憶装置の信頼性を向上させることができる。
【0065】
また、請求項2に係る本発明では、第1の書込み用配線と第2の書込み用配線とを一連の書込み用配線とするように、前記固定磁化層の磁化方向と直交する方向に隣り合う第1の書込み用配線及び第2の書込み用配線の一端部同士を接続して一連の書込み用配線としているため、書込み用配線の占有面積を可及的に少なくすることができ、磁気記憶装置の小型化を図ることができる。
【0066】
また、請求項3に係る本発明では、第1の書込み用配線及び第2の書込み用配線が第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の直上方位置又は直下方位置において第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を有しているため、固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を流れる書込み電流により発生する磁力の作用によって、自由磁化層に作用する書込み磁力の向きが固定磁化層の磁化方向に対して傾いてアシスト効果を生じさせることができ、少ない書込み電流によっても自由磁化層の磁化方向を円滑に変更することができるので、磁気記憶装置の低消費電力化を図ることができる。
【0067】
また、請求項4に係る本発明では、第1の書込み用配線及び第2の書込み用配線の構成として、第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の上方及び下方において第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略直交する向きに伸延させた上下側書込み用配線を有し、しかも、上下側書込み用配線のうちの少なくともいずれか一方に、第1の強磁性トンネル接合素子及び第2の強磁性トンネル接合素子の直上方位置又は直下方位置において固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を設けた構成としているため、固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を流れる書込み電流により発生する磁力の作用によって、自由磁化層に作用する書込み磁力の向きが固定磁化層の磁化方向に対して傾いてアシスト効果を生じさせることができ、少ない書込み電流によっても自由磁化層の磁化方向を円滑に変更することができるので、磁気記憶装置の低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】強磁性トンネル接合素子を示す説明図。
【図2】第1の実施の形態に係る磁気記憶装置を示す斜視図。
【図3】同平面図。
【図4】第2の実施の形態に係る磁気記憶装置を示す斜視図。
【図5】同平面図。
【符号の説明】
1,31 磁気記憶装置
2 強磁性トンネル接合素子
3 固定磁化層
4 自由磁化層
5 トンネル障壁層
6,36 半導体基板
7,37 第1の強磁性トンネル接合素子
8,38 第2の強磁性トンネル接合素子
9,39 記憶素子
10,40 第1の書込み用配線
11,41 第2の書込み用配線
15,45 書込み用配線
16,20,46,50 上側書込み用配線
17,21,47,51 下側書込み用配線
18,22,48,52 スルーホール
19,23,49a,49b,53a,53b 平行配線部
Claims (4)
- 半導体基板上に第1の強磁性トンネル接合素子と第2の強磁性トンネル接合素子をこれらの強磁性トンネル接合素子を構成する固定磁化層の磁化方向と直交する方向に向けて間隔をあけて隣接させて形成し、前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子の自由磁化層をそれぞれ逆向きに磁化させることによって互いに相反する記憶データを記憶させる相補型の磁気記憶装置であって、
前記第1の強磁性トンネル接合素子の周囲に第1の書込み用配線をコイル状に巻回するとともに、前記第2の強磁性トンネル接合素子の周囲に第2の書込み用配線をコイル状に巻回し、前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子に自由磁化層に相反する記憶データを書込むときに発生する磁界が互いに逆向きで閉ループとなるように、前記第1の書込み用配線の巻回方向と前記第2の書込み用配線の巻回方向とを互いに逆向きにしたことを特徴とする強磁性トンネル接合素子を用いた磁気記憶装置。 - 前記第1の書込み用配線と前記第2の書込み用配線とを一連の書込み用配線とするように、前記固定磁化層の磁化方向と直交する方向に隣り合う前記第1の書込み用配線及び前記第2の書込み用配線の一端部同士を接続したことを特徴とする請求項1記載の強磁性トンネル接合素子を用いた磁気記憶装置。
- 前記第1の書込み用配線及び前記第2の書込み用配線は、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の直上方位置又は直下方位置において前記第1の強磁性トンネル接合素子と前記第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を形成したことを特徴とする請求項1又は請求項2記載の強磁性トンネル接合素子を用いた磁気記憶装置。
- 前記第1の書込み用配線及び前記第2の書込み用配線は、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の上方及び下方において前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の固定磁化層の磁化方向と略直交する向きに伸延させた上下側書込み用配線を有し、しかも、前記上下側書込み用配線のうちの少なくともいずれか一方に、前記第1の強磁性トンネル接合素子及び前記第2の強磁性トンネル接合素子の直上方位置又は直下方位置において前記固定磁化層の磁化方向と略平行な向きに伸延する平行配線部を設けたことを特徴とする請求項1又は請求項2記載の強磁性トンネル接合素子を用いた磁気記憶装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294356A JP4063035B2 (ja) | 2002-10-08 | 2002-10-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
TW092124476A TWI235372B (en) | 2002-10-08 | 2003-09-04 | Magnetic memory device using ferromagnetic tunnel junction device |
CNB038253747A CN100338777C (zh) | 2002-10-08 | 2003-09-18 | 使用铁磁隧道结元件的磁存储装置 |
DE10393096T DE10393096T5 (de) | 2002-10-08 | 2003-09-18 | Magnetspeicher unter Verwendung eines ferromagnetischen Tunnelübergangselements |
PCT/JP2003/011939 WO2004034469A1 (ja) | 2002-10-08 | 2003-09-18 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
US10/530,271 US7542335B2 (en) | 2002-10-08 | 2003-09-18 | Magnetic storage device using ferromagnetic tunnel junction element |
AU2003299487A AU2003299487A1 (en) | 2002-10-08 | 2003-09-18 | Magnetic storage device using ferromagnetic tunnel junction element |
KR1020057005978A KR20050053746A (ko) | 2002-10-08 | 2003-09-18 | 강자성 터널 접합 소자를 이용한 자기 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294356A JP4063035B2 (ja) | 2002-10-08 | 2002-10-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004133957A JP2004133957A (ja) | 2004-04-30 |
JP4063035B2 true JP4063035B2 (ja) | 2008-03-19 |
Family
ID=32089172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294356A Expired - Fee Related JP4063035B2 (ja) | 2002-10-08 | 2002-10-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7542335B2 (ja) |
JP (1) | JP4063035B2 (ja) |
KR (1) | KR20050053746A (ja) |
CN (1) | CN100338777C (ja) |
AU (1) | AU2003299487A1 (ja) |
DE (1) | DE10393096T5 (ja) |
TW (1) | TWI235372B (ja) |
WO (1) | WO2004034469A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4063035B2 (ja) | 2002-10-08 | 2008-03-19 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
JP4982945B2 (ja) * | 2004-12-06 | 2012-07-25 | Tdk株式会社 | 磁気メモリ |
US8767448B2 (en) * | 2012-11-05 | 2014-07-01 | International Business Machines Corporation | Magnetoresistive random access memory |
US9324937B1 (en) | 2015-03-24 | 2016-04-26 | International Business Machines Corporation | Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69321432T2 (de) * | 1992-09-10 | 1999-05-27 | Nat Semiconductor Corp | Integrierte magnetische Speicherelementschaltung und ihr Herstellungsverfahren |
US5732016A (en) * | 1996-07-02 | 1998-03-24 | Motorola | Memory cell structure in a magnetic random access memory and a method for fabricating thereof |
US5734606A (en) * | 1996-12-13 | 1998-03-31 | Motorola, Inc. | Multi-piece cell and a MRAM array including the cell |
EP0973249A1 (en) * | 1998-07-14 | 2000-01-19 | High Voltage Engineering Europa B.V. | Inherently stabilised DC high voltage generator |
US6191989B1 (en) * | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
JP2002025245A (ja) * | 2000-06-30 | 2002-01-25 | Nec Corp | 不揮発性半導体記憶装置及び情報記録方法 |
JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
EP1370884A4 (en) * | 2001-03-23 | 2004-08-25 | Integrated Magnetoelectronics | SCAN-STOP CIRCUIT ON TRANSPINNOR BASE AND APPLICATIONS |
JP3955195B2 (ja) * | 2001-08-24 | 2007-08-08 | 株式会社日立グローバルストレージテクノロジーズ | 磁界センサー及び磁気ヘッド |
JP2003174148A (ja) * | 2001-12-05 | 2003-06-20 | Sony Corp | 情報記憶装置およびその製造方法 |
JP2003229543A (ja) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | 磁気記憶装置 |
US6771533B2 (en) * | 2002-08-27 | 2004-08-03 | Micron Technology, Inc. | Magnetic non-volatile memory coil layout architecture and process integration scheme |
JP4063035B2 (ja) | 2002-10-08 | 2008-03-19 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
-
2002
- 2002-10-08 JP JP2002294356A patent/JP4063035B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-04 TW TW092124476A patent/TWI235372B/zh not_active IP Right Cessation
- 2003-09-18 WO PCT/JP2003/011939 patent/WO2004034469A1/ja active Application Filing
- 2003-09-18 US US10/530,271 patent/US7542335B2/en not_active Expired - Fee Related
- 2003-09-18 KR KR1020057005978A patent/KR20050053746A/ko not_active Application Discontinuation
- 2003-09-18 CN CNB038253747A patent/CN100338777C/zh not_active Expired - Fee Related
- 2003-09-18 DE DE10393096T patent/DE10393096T5/de not_active Withdrawn
- 2003-09-18 AU AU2003299487A patent/AU2003299487A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2004133957A (ja) | 2004-04-30 |
TW200415647A (en) | 2004-08-16 |
AU2003299487A1 (en) | 2004-05-04 |
CN100338777C (zh) | 2007-09-19 |
US20050285093A1 (en) | 2005-12-29 |
CN1701443A (zh) | 2005-11-23 |
US7542335B2 (en) | 2009-06-02 |
TWI235372B (en) | 2005-07-01 |
DE10393096T5 (de) | 2005-08-25 |
KR20050053746A (ko) | 2005-06-08 |
WO2004034469A1 (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100935B2 (ja) | Mramの性能を向上させるための最適な書込導体レイアウト | |
CN108010548B (zh) | 磁存储器 | |
US7330371B2 (en) | Method and structure for generating offset fields for use in MRAM devices | |
CN108011038B (zh) | 自旋轨道转矩型磁阻效应元件及其制造方法 | |
JP2008518439A (ja) | 角度依存選択性を用いる「スピントランスファ型」mram | |
JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
JP2002520873A (ja) | 低切替磁界磁性トンネル接合 | |
JP2000030434A (ja) | 磁気メモリセル | |
US6661688B2 (en) | Method and article for concentrating fields at sense layers | |
JPWO2007119446A1 (ja) | Mram、及びmramのデータ読み書き方法 | |
JP5147212B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2004179192A (ja) | 磁気ランダムアクセスメモリ | |
JP2003197875A (ja) | 磁気記憶装置 | |
US20080006890A1 (en) | Magnetic storage device and method for producing the same | |
JP2007324171A (ja) | 磁気メモリ装置及びその製造方法 | |
JP4063035B2 (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
US6992921B2 (en) | Magnetic random access memory and data write method for the same | |
JP4264967B2 (ja) | Mramメモリセル | |
JP2003188353A (ja) | 磁性体記憶装置 | |
JP2004119904A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
JP4370747B2 (ja) | 情報記憶装置およびその書き込み方法 | |
JP2004047063A (ja) | 遅延された電気パルスを用いる磁気抵抗デバイス | |
KR20040076797A (ko) | Sal층을 갖는 mram | |
JP2002150764A (ja) | 磁性薄膜メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |