JP4061535B2 - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP4061535B2 JP4061535B2 JP2002351393A JP2002351393A JP4061535B2 JP 4061535 B2 JP4061535 B2 JP 4061535B2 JP 2002351393 A JP2002351393 A JP 2002351393A JP 2002351393 A JP2002351393 A JP 2002351393A JP 4061535 B2 JP4061535 B2 JP 4061535B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- zero
- flip
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明はFA分野等で用いられる通信システムに関する。
【0002】
【従来の技術】
例えば、特許文献1の分散形数値制御装置では一斉放送の信号で伝送路に接続された分散型数値制御装置の同期化を行うものである。
この場合、HDLCのデータフォーマットを用いると、ゼロインサーションで伝送の時間が変わるので、例えば特許文献2の通信システムでは受信開始から最大長のタイマーを作り、受信完了の信号が来てから同期信号を発生させていた。この方式は送るバイト数が変わると一々設定しなければならず、かつタイマーが長いものになる。
【0003】
【特許文献1】
特公平6−19661号公報
【特許文献2】
特許2985276号公報(第4−5頁、図4)
【0004】
【発明が解決しようとする課題】
本発明は上記課題を解決するためになされたものであり、伝送バイト数に関係なく同期出力を得ることが可能な通信システムを提供することを目的とする。
【0005】
【課題を解決するための手段】
上記問題を解決するために、本発明は、HDLCのデータフォーマットを用いた通信システムにおいて、前記通信システムは、受信シーケンス回路(1)とゼロデリート回路(2)とフリップフロップとカウンター(3)を有しており、前記受信シーケンス回路(1)はアドレスが一致すると受信開始信号を出力し、該フリップフロップのクリアと前記カウンター(3)に1Hのセットをし、また、受信完了すると受信完了信号を出力し該フリップフロップのセットをするものであり、前記ゼロデリート回路(2)はゼロを除去するとデリート信号を出力し前記カウンター(3)のカウントアップをするものであり、前記カウンタ ( 3 ) は該フリップフロップのセットによりゼロデリートされた個数分のデータが増えた値からカウントを始め、FHになると同期信号を出力し、該フリップフロップをクリアするものであることを特徴としている、
【0006】
【発明の実施の形態】
図1はHDLCのデータフォーマットを示す、PF、F以外の部分はデータに1が5個連続すると0が挿入され、受信側は1が5個連続した後の0は除去する、これは公知である。0が挿入され除去された通信では後ろのFで受信完了を出力すると受信開始からバイト長が同じでもデータによりばらつく事は明白である。本発明に於いては受信完了から、ある時間を置いて同期信号を発生させるものであるが、この時間からゼロデリートされた時間を減じて同期信号とする。図2は本発明の回路である、受信シーケンス回路1はアドレスが一致すると受信開始信号を出力フリップフロップをクリアし、カウンター3に1Hをセットする、受信シーケンスの中でゼロデリート回路2がゼロを除去すると、デリート信号を出力しカウンター3はカウントアップする、受信完了で受信シーケンス回路が出力した信号でフリップフロップがセットされ、カウンター3は1Hからゼロデリートされた個数分のデータが増えた値からカウントを始め、FHになると同期信号/INTを出力しフリップフロップをクリアーする、この/INT信号は常に受信開始から一定となるのは明白である。
【0007】
【発明の効果】
僅かなハードウエアーの追加だけで伝送バイト数に関係ない同期出力を得ることが出きる。
【図面の簡単な説明】
【図1】本発明のHDLCのデータフォーマットを示す。
【図2】本発明の回路である。
【符号の説明】
1 受信シーケンス回路
2 ゼロデリート回路
3 カウンター
Claims (1)
- HDLCのデータフォーマットを用いた通信システムにおいて、
前記通信システムは、受信シーケンス回路(1)とゼロデリート回路(2)とフリップフロップとカウンター(3)を有しており、
前記受信シーケンス回路(1)はアドレスが一致すると受信開始信号を出力し、該フリップフロップのクリアと前記カウンター(3)に1Hのセットをし、また、受信完了すると受信完了信号を出力し該フリップフロップのセットをするものであり、
前記ゼロデリート回路(2)はゼロを除去するとデリート信号を出力し前記カウンター(3)のカウントアップをするものであり、
前記カウンタ ( 3 ) は該フリップフロップのセットによりゼロデリートされた個数分のデータが増えた値からカウントを始め、FHになると同期信号を出力し、該フリップフロップをクリアするものであることを特徴とする通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351393A JP4061535B2 (ja) | 2002-12-03 | 2002-12-03 | 通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351393A JP4061535B2 (ja) | 2002-12-03 | 2002-12-03 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186981A JP2004186981A (ja) | 2004-07-02 |
JP4061535B2 true JP4061535B2 (ja) | 2008-03-19 |
Family
ID=32753325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002351393A Expired - Fee Related JP4061535B2 (ja) | 2002-12-03 | 2002-12-03 | 通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4061535B2 (ja) |
-
2002
- 2002-12-03 JP JP2002351393A patent/JP4061535B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186981A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111194529B (zh) | 包分类与加时间戳***和方法 | |
DE69916047D1 (de) | Endgerät und Verfahren zum Übertragen von Datenpaketen über Funkrahmen | |
EP0986202A3 (en) | Enhancements to time synchronization in distributed systems | |
JP2000224136A5 (ja) | ||
JPS5846899B2 (ja) | パケット伝送方式 | |
EP0430050A2 (en) | Asynchronous priority select logic | |
JP4061535B2 (ja) | 通信システム | |
SE9900305D0 (sv) | A method of synchronizing communications means in a battery to communications means in an electronic device, an apparatus, and a battery | |
JP5528257B2 (ja) | ネットワークにおいて複数のタイミングマスターを検出するためのシステム及び方法 | |
EP1023788A4 (en) | BIDIRECTIONAL COMMUNICATION PROTOCOL | |
JP3085448B2 (ja) | 通信システム | |
CN111181677B (zh) | 时间同步方法、网络设备及存储介质 | |
CN107810495B (zh) | 具有线活动检测器的uart | |
EP3812912B1 (en) | Method of synchronizing a receiver of a synchronous serial communication system for a receiving process of a data frame of a predefined frame size from the synchronous serial communication system, receiver, transmitter and system | |
TWI847415B (zh) | 網路裝置與網路封包處理方法 | |
JP3368160B2 (ja) | データ伝送システムにおける同期復旧方法及びその装置 | |
JP3559840B2 (ja) | スーパーフレーム同期信号生成回路 | |
JP4075155B2 (ja) | デジタルオーディオデータのデータ伝送方法 | |
JPH03258132A (ja) | 通信端末装置 | |
JPH0456545A (ja) | 時刻同期制御方式 | |
JP3420178B2 (ja) | 電子交換機の網従属同期方式 | |
JP2624865B2 (ja) | シリアル信号送信回路 | |
JPH0313147A (ja) | 非同期同期インタフェースのフレーム変換回路 | |
JPH03258142A (ja) | パケット伝送方式 | |
KR950007335A (ko) | 직렬 입출력 인터페이스 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150111 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |