JP4056952B2 - 積層型セラミックチップインダクタの製造方法 - Google Patents

積層型セラミックチップインダクタの製造方法 Download PDF

Info

Publication number
JP4056952B2
JP4056952B2 JP2003280709A JP2003280709A JP4056952B2 JP 4056952 B2 JP4056952 B2 JP 4056952B2 JP 2003280709 A JP2003280709 A JP 2003280709A JP 2003280709 A JP2003280709 A JP 2003280709A JP 4056952 B2 JP4056952 B2 JP 4056952B2
Authority
JP
Japan
Prior art keywords
conductor
sheet
coiled
pattern
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003280709A
Other languages
English (en)
Other versions
JP2004006964A (ja
Inventor
英一 瓜生
治 牧野
博伸 千葉
千砂 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003280709A priority Critical patent/JP4056952B2/ja
Publication of JP2004006964A publication Critical patent/JP2004006964A/ja
Application granted granted Critical
Publication of JP4056952B2 publication Critical patent/JP4056952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、磁性体または絶縁体層と導体層からなるシートを複数枚積層し焼成によりコイル状導体線路が構成される積層型セラミックチップインダクタの製造方法に関するものである。
近年、積層型セラミックチップインダクタはノイズ対策部品などデジタル機器の小型・薄型化に伴う高密度実装回路に数多く使用されている。
以下、従来の積層型セラミックチップインダクタの製造方法について説明する。
あらかじめ磁性体グリーンシートに1ターン未満の導体線路(導体ペースト)を印刷しておき、導体線路が印刷された各磁性体グリーンシートを積層圧着させ、磁性体グリーンシートに設けられたスルーホールを介して上下の層の間で、導体線路を電気的に接続させて、コイル状導体線路を形成し、積層された磁性体グリーンシートおよびコイル状導体線路を一括焼成する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
実開昭59−145009号公報
しかしながら、従来の積層型セラミックチップインダクタは、大きなインピーダンス(あるいはインダクタンス)を得ようとすると、コイル状導体線路の巻数を増やす必要があり、これに伴って積層数を増やさなければならなかった。
ところが、このように積層数が増加すると、積層工程回数が増え、製造コストが増加するという問題があった。さらに各グリーンシート間での導体接続箇所が増加し、接続信頼性も低下するという問題も生じていた。
これらの課題を解決するため、特開平4−93006号公報に示されるように、磁性体シートの磁性体層を用い、同一平面内に1ターン以上の導体層を厚膜印刷技術で形成して、これらを積層し、かつあらかじめ磁性体層に形成されていた貫通孔を介して隣接する上下の各導体層を電気的に接合させることにより、積層数が少なくても比較的大きなインピーダンスを有する積層型セラミックチップインダクタが提案されている。
しかしながら、このような提案においても、次の2つの欠点を有している。
(1)厚膜導体印刷技術を用いて、小型の積層型セラミックチップインダクタ(例えば、外形サイズ2.0mm×1.25mmや1.6mm×0.8mm等)を製造する場合においては、微細な印刷の為、製造上の歩留り等を考慮すると1.5ターン程度以下が実用範囲であり、より大きいインピーダンスを有する積層型セラミックチップインダクタを製造する場合には、高積層化する必要がある。
(2)印刷厚膜導体層は、同一平面内でターン数を増やすには、厚膜導体幅を細くする必要があるが、導体幅を細くすると導体抵抗が増加するので印刷厚みを厚くする必要がある。ところが、印刷導体幅を細くするにつれ、印刷解像度を保持するには、導体厚みは薄くせざるを得ない(例えば印刷導体幅75μmの場合、乾燥厚み15μm程度が限界と思われる)。
従って、上述のように厚膜印刷導体のターン数を単純に増やす方法は、多少積層数を減じる効果が認められるものの余り実用的なものではない。
また、導体抵抗値の低減を目指したものとして、特開平3−219605号公報では、グリーンシートに凹部を形成し、その凹部内に導体ペーストを充填して厚膜導体の膜厚を厚くさせることにより、導体抵抗の低減を目指したものがあるが、グリーンシートに複雑な凹部のパターンを形成することは量産工法的に困難である。
さらに、もう一つの例として、特開昭60−176208号公報では、磁性体層とコイル形成用の約半ターンの導体を交互に積層する積層部品において、コイル形成用の導体として金属箔の打ち抜き導体パターンを用いることで、導体抵抗値の低減を実現したことが開示されている。しかし近年の部品の小型化に対応して、微小な平面部に導体を形成できるように金属箔を精度良く打ち抜くことは極めて困難であり、ましてや1ターン以上巻回する複雑なコイル状パターンを形成することは不可能である。また、打ち抜いた複数の金属箔を精度良くシート状磁性体層上に、一定ピッチで並べることも困難である。更にシート状磁性体層を挟んで上下に隣接する金属箔同士をそのパターンの端部で接続する際、接合技術が低いと接続不良を発生する場合もあり得るのである。
また、別角度のアプローチとして、特公昭64−42809号公報、特開平4−314876号公報にフィルム上に形成された金属薄膜をセラミックグリーンシートに転写することにより、積層セラミックコンデンサを製造する方法が開示されている。
すなわち、フィルム上に蒸着により形成された離型性を有する金属薄膜上に湿式メッキにより、所望の金属層を得、必要によりエッチング法で余分に形成された金属層を除去し、パターンを形成したものを被転写体(セラミックグリーンシート)に転写するというものである。
この転写技法の応用により、コイル状導体線路を形成し、これを磁性体グリーンシートに転写することが可能である。
即ちフィルム上に形成された比較的薄い(例えば10μm以下)転写用金属薄膜をフォトレジスト法でエッチングし、ファインな導体パターン(例えば導体幅40μm、ラインスペース40μm等)を得ることにより、大きなインピーダンスを有するセラミック積層チップ型インダクタを得ることもできる。
しかしながら上記転写技法では、比較的厚い(例えば10μm以上)転写用金属膜をファインなパターン精度で得ようとすることは困難である。
何故なら、上記のような湿式メッキを用いた転写技法では、いったんほぼ全面に形成された金属層をエッチング法により余分な金属層を除去するものであるから、金属層の厚みが厚ければ厚いほどファインな導体パターン形成が困難になる。
また所望の金属パターンはエッチングレジストの下部に残っているので、金属パターンを被転写体に転写する前に必ずエッチングレジストを除去する必要があるが、エッチング用のレジストを剥離する際に、レジストと一緒に金属パターンが、剥離する場合もある。この現象も金属層の厚みが厚くなればなるほど、起こりやすくなる。これは、金属層の厚みが厚くなればなるほど、エッチングに要する時間が長くなり、金属薄膜層がエッチャントに侵されるために生じるものと推定される。
従って、この技法を用いても、導体抵抗値を低くするという課題を十分解決することはできない。
上記課題を解決するために、本発明の積層型セラミックチップインダクタの製造方法は、導電性を有するベース板上に電鋳法により電鋳導体パターンを形成する工程と、グリーンシートの粘着性を有する面に前記電鋳導体パターンを直接転写するとともに、前記グリーンシートと前記電鋳導体パターンとを交互に複数枚積層し、前記各電鋳導体パターン間を電気的接続する工程と、前記グリーンシート、電鋳導体パターンを一体焼結する工程とを備え、前記転写工程は、前記導電性ベース板の電鋳導体パターンを有する表面上にグリーンシートを形成する工程と、前記グリーンシート上に熱離型シートを接着する工程と、前記電鋳導体パターンを有する前記グリーンシートと前記熱離型シートとを前記導電性ベース板から剥離する工程と、前記熱離型シートを加熱によって剥離する工程とを包含するようにしたものである。
以上のように、本発明の積層型セラミックチップインダクタの製造方法によれば、コイル状導体線路を電鋳(メッキ)技法を用いて形成するので、フォトレジストの解像度次第で数ミクロン以上のパターン幅が高精度に得られるため、微少なチップ部品のエリア内に、印刷技法で導体を形成する場合よりも、より巻数の多いコイル状導体線路を得ることができる。
従って、低積層数でも大きなインピーダンス値を得ることができる。
また導体膜厚は、フォトレジストの膜厚とメッキ条件次第でサブミクロン〜数十ミクロン、あるいは条件次第では、数ミリの厚みを実現することが可能であるため、導体抵抗値を容易にコントロールでき、膜厚を厚くすることにより、微細パターンでありながら導体抵抗値を低減することができる。
一方、厚膜導体のみでコイルパターンを形成する場合と異なり、焼成前から比較的緻密な膜が得られるため、焼成後の導体厚みの収縮が比較的小さく、磁性体層と導体層とのデラミネーションの発生も皆無である。
また、全く収縮しない金属箔のみでコイルパターンを形成する場合と異なり、焼結時にクラックを発生することは少ない。
更に、導体のパターン精度、導体の緻密性により、製品特性上の信頼性も高くなるものである。
以上のように、本発明の積層型セラミックチップインダクタ及びその製造方法によれば、低積層化、高インピーダンス化および低導体抵抗化を同時に実現することができるという優れた効果が得られる。
(実施の形態1)
以下、本発明の実施の形態1を図面を用いて説明する。
図1は本発明の実施の形態1における積層型セラミックチップインダクタの構造を示す分解斜視図である。
なお、以下図面は都合上1個片分の積層型セラミックチップインダクタのみを図示するが、実際の製造工程では、平面上に複数個同時に形成されており、積層後個片に分割するものとする。
図1において1,3,6はシート状磁性体層である。2,5は所望のパターンを有するレジスト膜を形成した後メッキにより導体パターンを形成する電鋳法で形成され、それぞれシート状磁性体層1,6に転写される巻回コイル状メッキ導体である。4は巻回コイル状メッキ導体2,5を互いに接続するための貫通孔である。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
まず初めに、電鋳法による転写用の巻回コイル状メッキ導体2,5の作製法を図2を用いて説明する。
図2に示すように、ベースステンレス板8全面に導電性を有する離型処理層として、ストライクAgメッキを施すことにより、厚み0.1μm以下のAg離型層9を得る。
ここで、ストライクAgメッキとしては、ごく一般的なアルカリシアン系のAgメッキ浴を用いることができる。アルカリシアン系のAgメッキ浴の一例として(表1)にメッキ浴の構成を例示する。
Figure 0004056952
(表1)のAgメッキ浴の場合で、5〜20秒程度で、約0.1μmのAg離型層9を得ることができる。
ところで、Ag離型層9が離型性を有するのは、Agとの密着性が乏しいベースステンレス板8上に、Ag膜をストライク(高速)メッキするので、Ag膜の膜中に歪みが多く発生し、Ag膜がベースステンレス板8と強固に密着できないためと考えられる。
またAg離型層9とベースステンレス板8の、より最適な離型性を得るため、ベースステンレス板8の表面を表面粗さ(Ra)が約0.05μm〜約1μmの範囲に調整する(粗す)ことが望ましい。
表面を粗す方法として、酸処理やブラスト処理等を用いることができる。
表面粗さ(Ra)が約0.05μm以下の場合、Ag離型層9とベースステンレス板8の密着性が不十分になり、以降の工程の途中でAg離型層9が剥離する場合があり、また表面粗さ(Ra)が約1μm以上の場合、Ag離型層9とベースステンレス板8の密着性が良すぎて、Ag離型層9の磁性体層への転写が良好に行えなかったり、メッキレジストパターン11の解像度が低下する場合がある。
一方、ベースステンレス板8の表面を適度に粗すことにより、次工程で形成されるメッキレジストパターン11の密着性を向上させる効果や、メッキレジストパターン11の剥離工程におけるAg離型層9の離型防止効果が向上するという副次的効果も生じる。
なお、Ag離型層9は、銀鏡反応を利用して形成することもできる。
更にベース金属板としては、ステンレス以外の材料を用いて導電性を有するように離型処理することも可能である。主な使用可能材料とその離型処理方法を(表2)に列挙する。
Figure 0004056952
また、ベース金属板以外に銅箔をラミネートしたプログラム基板やペットフィルム等に導電性を付与することにより、同様の効果を持たせることも可能であるが、金属板の方が、わざわざ導電性を付与する必要も無く効率的である。
特にステンレス板は、化学的に安定で、かつ表面にクロム系の酸化膜を有するため、離型性も良く、最も容易に用いることが可能である。
このように、Ag離型層9を形成した後、Ag離型層9上にドライフィルムレジストをラミネートし、予備乾燥後、2.0×1.25mm2サイズの平面内に幅70μm、約2.5ターンの巻回コイル状メッキ導体形成用のフォトマスクを用いて露光・現像し、厚みT=55μmのメッキレジストパターン11を形成する。
フォトレジストとしては、各種メッキレジスト(液状、ペースト状、ドライフィルム)が利用できる。ドライフィルムに関しては、レジスト厚みが一定であり、導体膜の厚みを比較的精度良くコントロールできるが、レジスト感度の程度から、導体パターン精度幅が約50μm以上のパターン形成用に用いるのが好ましい。
液状フォトレジストの場合、数ミクロン幅の導体パターン精度を得ることも可能である。
最も一般的なペースト状フォトレジストの場合で、40μm程度の導体幅と30〜40μm程度の厚みの導体パターンを得ることができる。
この場合、例えば2.0×1.25mm2サイズの平面内に5ターン程度の巻回導体パターンを、1.6×0.8mm2サイズの平面内に3ターン程度のパターンを容易に形成できる。
また、それぞれのレジストの特性に応じて、レジスト膜のコーティング方法も、印刷、スピンコート、ロールコート、ディップ、ラミネート等の方法を選択することができる。
露光は、平行光のUV露光器で行い、露光時間、光量等の条件は、各種レジストの特性に合わせれば良い。
さらに、現像は各種レジストの専用の現像液を用いれば良い。
また必要により、現像後UV光の再露光や、ポストキュアを行い、レジスト膜の耐薬品性を向上させることもできる。
次に、メッキレジストパターン11を形成した後、Agの電気メッキ浴に浸漬し、必要な厚みtの転写用のAg導体パターン10を形成する。本実施例ではt=約50μmとなるように形成した。
この工程における最も注意すべき点は、一般的なアルカリ性のAgメッキ浴を用いないということである。
何故なら、アルカリ浴の場合、メッキレジスト膜の剥離液として機能するため、前工程でパターン作製したメッキレジストパターン11が破壊されてしまうためである。
従って、弱アルカリ性(中性)あるいは酸性のAgメッキ浴を用いる必要がある。弱アルカリ性(中性)のメッキ浴としては(表3)に示すようなものを用いることができる。
Figure 0004056952
pH調整はアンモニアとクエン酸で行うが、種々の実験の結果、pHが8.5を越えるとほとんどのメッキレジストが剥離する。
従って、pHを少なくとも8.5以下に設定することが望ましい。
その他酸性のメッキ浴として、(表4)に示すようなものを用いることができる。
Figure 0004056952
このような(表4)に示すAgメッキ浴は、酸性のため、メッキレジストの剥離は見られなかった。さらに界面活性剤(メチルイミダゾールチオール、フルフラール、ロート油等)の添加により、Ag光沢を増し表面をさらに平滑にすることもできた。
本実施例では、(表3)に示す弱アルカリ(中性)浴を用いた。pHは7.3とした。
但し、メッキ処理における電流密度は1A/dm2程度とした。
これは、高速にメッキを行うため、電流密度を大きくすると、Ag導体パターン10に歪みが大きく生じ、パターンを転写する以前にAg膜が剥離してしまう場合があるからである。
なお、本実施例においては、厚み約50μmのAg導体パターン10を得るのに約260分のメッキ時間を要した。
ところで、Ag離型層9は、ストライクAgメッキ浴(アルカリ性)で形成されたが、上記に示したような弱アルカリ性(中性)または酸性浴中で、最初の数分間のみ電流密度を大きくし、Ag膜の歪みを大きくすることでベースステンレス板8との界面付近のAg膜に離型性を付与することも可能である。
この場合、図3に示すような構成となり、わざわざAg離型層9を設ける必要は無い。
次に、メッキレジストパターン11を剥離し、図4に示すような構造を得る。
メッキレジストパターン11の剥離液もメッキレジスト膜専用のものを用いれば良いが、通常はNaOHの約5%溶液(液温約40℃)に浸漬すれば約1分程度で剥離することができる。
メッキレジストパターン11の剥離終了後、約0.1μmのAg離型層9を希硝酸(5%)を用いて、ソフトエッチング(エッチング時間は数秒)することにより、図5に示すように独立した巻回コイル状のAg導体パターン10をベースステンレス板上に得る。このAg導体パターン10が図1に示す約2.5ターンの巻回コイル状メッキ導体2,5となるのである。
Ag離型層9のソフトエッチャントとしては、前述の希硝酸以外に、無水クロム酸の硫酸浴や塩化第2鉄の塩酸浴等も使用できる。
なお、エッチング時間にして、わずか数秒のソフトエッチング程度で、巻回コイル状メッキ導体パターンの下に位置するAg離型層がエッチングされ巻回コイル状メッキ導体パターンが剥離することはない。
次に、シート状磁性体層1,3,6の形成方法について述べる。
まず、ブチラール、アクリル、エチルセルロース等の樹脂をイソプロピルアルコール、ブタノール等の低沸点アルコールまたはトルエン、キシレン等の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒径0.5〜2.0μm)とを混練してなるペースト(スラリー)状フェライトをドクターブレード法でペットフィルム上に形成し、80〜100℃程度で粘着性を少し残した状態になるまで乾燥させる。
各シート状磁性体層1,3,6の厚みとしては、シート状磁性体層1,6は厚み0.3〜0.5mm程度になるように形成し、シート状磁性体層3は、厚さ20〜100μm程度に形成した後、パンチング等により、0.15〜0.3mm角程度の貫通孔4を貫通させる。
次に、各巻回コイル状メッキ導体2,5と各シート状磁性体層1,3,6を転写積層する転写工程について説明する。
まず、ペットフィルム上に形成されたシート状磁性体層1に、すでに形成済みの巻回コイル状メッキ導体2を押し当て転写する(必要により、加圧、加熱しても良い)。あるいは、シート状磁性体層1を一旦ペットフィルムから離型し、シート状磁性体層1の粘着性を有する可塑剤面側(ペットフィルムと接していた面側)に巻回コイル状メッキ導体2を押し当て転写しても良い。
このとき巻回コイル状メッキ導体2は、ベースステンレス板8と程良い離型性を有しており、一方シート状磁性体層1に対しては程良い粘着性があり、またコイル状メッキ導体2が、転写プロセスの過程でシート状磁性体層1の圧縮変形により食い込むため、シート状磁性体層1をベースステンレス板8から、引き剥がすことにより、巻回コイル状メッキ導体2は容易にシート状磁性体層1に転写される。
また、このときシート状磁性体層1のシート強度が不足している場合には、シート状磁性体層1の上に粘着性シートを張り付けることにより、シート状磁性体層の強度不足を補うこともできる。
さらに同様のプロセスにより、巻回コイル状メッキ導体5をシート状磁性体層6に転写する。
さらにこうして得た2つの巻回コイル状メッキ導体2,5を転写したシート状磁性体層1,6の間にシート状磁性体層3を配置し、貫通孔4を通じて2つの巻回コイル状メッキ導体2,5が互いに接続されるように積層し、加熱(60〜120℃)・加圧(20〜500kg/cm2)することで層間の接続を完全にする。
ただし、2つの巻回コイル状メッキ導体2,5の、電気的接合は厚膜導体を介した方がよりオーミックな接続が得られる場合が多いため、図13に示すように、好ましくは、シート状磁性体層3の貫通孔4には、予め印刷厚膜導体7を印刷し充填するか、あるいは、貫通孔4と略同じ大きさのバンプ状のメッキ導体7を転写した方が望ましい。
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成されるのが一般的である。従って、シートを各個片に切断した後、850〜950℃、1〜2時間程度で焼成する。また、焼結後に切断しても良い。
最後に、切断した個片の相対する外片部に内部の巻回コイル状メッキ導体と電気的に接続されるように、銀合金系の取り出し電極を形成し、600〜850℃程度で、焼結させることにより、図6に示す外部電極12を形成する。さらに必要により、外部電極12上にNi、ハンダ等のメッキを施すものである。
このようなプロセスにより、外形2.0×1.25mm、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は約2.5ターンの巻回コイル状メッキ導体2および5の2層構造となっており、合計5ターンの巻回コイル状メッキ導体線路を有しているため、周波数100MHzでのインピーダンス値は、約700Ω得ることができた。
直流抵抗値は、Ag導体厚みが約50μmあるため、極めて小さく約0.12Ωにすることができた。
また、本実施例による、積層セラミックチップインダクタを切断して観察したところ、Ag導体と磁性体層の界面に特には隙間のようなものは観察されなかった。
これは、本発明による電鋳法により形成された巻回コイル状メッキ導体は、焼成による収縮率が40〜60%である厚膜導体で形成される場合と異なり、焼成による収縮が比較的小さい(5〜10%)ため、Ag導体の周りに磁性体(焼結収縮率5〜20%)が緻密に焼結したためと考えられる。
また、巻回コイル状メッキ導体が金属箔の場合には、金属箔がメッキ膜と比較して緻密であるので、熱膨張し、ほとんど収縮しないため、磁性体の焼結収縮との収縮率の相違によるクラックを生じる場合があるが、本実施例による電鋳法により形成された巻回コイル状メッキ導体の場合はクラックを生じることは少ない。
(実施の形態2)
以下、本発明の実施の形態2を図面を用いて、説明する。
図7は本発明の実施の形態2における積層型セラミックチップインダクタの構造を示す分解斜視図である。
図7において13,18はシート状磁性体層、15は貫通孔16を形成したシート状磁性体層である。14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を形成したシート状磁性体層に印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17は、貫通孔16を介して互いに接続する。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
まず初めに、転写用の巻回コイル状メッキ導体14の作製は、実施の形態1と同様の電鋳法により行うことができる。
本実施例では、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのパターンを得た。
なお、使用したレジストは、印刷可能な高感度ペースト状レジストである。
次にシート状磁性体層13,15,18の形成方法について述べる。
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒径0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いて印刷でペットフィルム上に形成する。その後、80〜100℃程度で乾燥させ(必要により印刷・乾燥を数回繰り返し)、厚み0.3〜0.5mm程度になるように形成されたシート状磁性体層13,18を得る。
あるいは、上記の方法以外に、50〜100μm程度に印刷・乾燥されたシート状磁性体層を数枚積層することにより各シート状磁性体層13,18を得ることもできる。
なお、シート状磁性体層15については、スクリーン印刷にてペットフィルム上に貫通孔16を有するパターンを形成し、厚みは40〜100μm程度になるように調整する。
まずペットフィルム上に形成されたシート状磁性体層13に、すでに形成済みの巻回コイル状メッキ導体14を押し当て転写する。加圧条件は20〜100kg/cm2、加熱条件は60〜120℃の範囲から選ばれるのが好ましい。
このとき巻回コイル状メッキ導体14は、ベースステンレス板と程良い離型性を有しているとともに、シート状磁性体層13に対しては程良い粘着性がある。さらに巻回コイル状メッキ導体14は、パターン幅が40μmと比較的狭いため、シート状磁性体層13に多少食い込む効果も有るので、巻回コイル状メッキ導体14は容易にシート状磁性体層13に転写される。
なお、実施例1と同様にシート状磁性体層13の可塑剤面側に巻回コイル状メッキ導体14を押し当てることにより転写することもできる。
続いて、貫通孔16を有するシート状磁性体層15に厚膜導体17を印刷する。
さらに、こうして得た巻回コイル状メッキ導体14を転写したシート状磁性体層13と厚膜導体17が印刷されたシート状磁性体層15を重ね、貫通孔16を介して、巻回コイル状メッキ導体14と厚膜導体17が互いに接続されるように積層し、さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成する。従って、シートを各個片に切断した後、850〜950℃、1〜2時間程度で焼成する。
最後に切断した個片の相対する両端部に内部の巻回コイル状メッキ導体と接続するように、取り出し電極を形成し、600〜850℃程度で、焼結させることにより、図6に示す外部電極12を形成する。さらに必要により、外部電極12上にNi、ハンダ等のメッキを施すものである。
このようなプロセスにより、外形1.6×0.8mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は約3.5ターンの巻回コイル状メッキ導体14と貫通孔を介して接続される直線状の厚膜導体17の、2層構造となっており、合計3.5ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおけるインピーダンスは、約300Ωとして得ることができた。
直流抵抗値は、Ag導体厚みが約35μmあるため、約0.19Ωにすることができた。
なお、本実施例では、転写用の巻回コイル状メッキ導体14と厚膜導体17の2つの導体のみからなっているが、必要により複数の転写用の巻回コイル状メッキ導体14と複数の厚膜導体17とを交互に接続しても構わない。
また本実施例のように、厚膜導体と巻回コイル状メッキ導体とを組み合わせることにより、巻回コイル状メッキ導体同士を接続する場合に比べ更に接続信頼性が増すものである。
これは、厚膜導体が積層時に変形しやすいため、巻回コイル状メッキ導体との密着性が高まった状態で焼結されるためであると推定される。
(実施の形態3)
以下、本発明の実施の形態3を図面を用いて、説明する。
図8は本発明の実施の形態3における積層型セラミックチップインダクタ構造を示す分解斜視図である。
図8において19,24はシート状磁性体層、21は貫通孔22を有するシート状磁性体層である。20,23は電鋳法で形成された転写用の巻回コイル状メッキ導体である。25はシート状磁性体層21に形成された貫通孔22を充填するように印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体20,23と印刷された厚膜導体25は、貫通孔22を介して互いに接続する。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
まず初めに、電鋳法による転写用の巻回コイル状メッキ導体20,23の作製法は、実施の形態1と同様の電鋳法により行うことができる。
本実施例では、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで、転写用の巻回コイル状メッキ導体20は、約3.5ターン、転写用の巻回コイル状メッキ導体23として約2.5ターンのパターンを得た。
なお、使用したレジストは、印刷可能な高感度ペースト状レジストである。
次にシート状磁性体層19,21,24の形成方法について述べる。
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いて印刷でペットフィルム上に形成し、80〜100℃程度で粘着性を少し残した状態になるまで乾燥させ、厚み0.3〜0.5mm程度になるように形成されたシート状磁性体層19,24を得る。シート状磁性体層21は、スクリーン印刷にてペットフィルム上に貫通孔22を有するパターンを形成し、厚みは40〜100μm程度になるように調整する。
さらに貫通孔22に厚膜導体が充填されるように、厚膜導体25を印刷する。
次にペットフィルム上に形成されたシート状磁性体層19に、すでに形成済みの転写用の巻回コイル状メッキ導体20を押し当て転写する(必要により、加圧、加熱する)。
同様に、転写用の巻回コイル状メッキ導体23もシート状磁性体層24に転写する。
このとき、シート状磁性体層24の代わりにシート状磁性体層21に転写しても構わない。
さらにこうして得た巻回コイル状メッキ導体20が転写されたシート状磁性体層19と巻回コイル状メッキ導体23が転写されたシート状磁性体層24の間に貫通孔22を有するシート状磁性体層21を配置し、貫通孔22に充填された厚膜導体25を介して、転写用の巻回コイル状メッキ導体20と23とが互いに接続するよう積層し、加熱・加圧し、一体積層体とする。
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成されるのが一般的である。従って、シートを各個片に切断し、その後、850〜1000℃、1〜2時間程度で焼成する。
最後に、切断した個片の相対する両端部に内部の巻回コイル状メッキ導体と接続するように、取り出し電極を形成し、600〜850℃程度で焼結させることにより、図6に示す外部電極12を形成する。さらに、必要により外部電極12上にNi、ハンダ等のメッキを施すものである。
このようなプロセスにより、外形1.6×0.8mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約40μm、約3.5ターンの巻回コイル状メッキ導体20と、貫通孔を介して接続される約2.5ターンの巻回コイル状メッキ導体23との2層構造となっており、合計6ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおいてインピーダンスは、約1000Ω得ることができた。
直流抵抗値は、巻回コイル状メッキ導体の厚みが約35μmあるため、約0.32Ωにすることができた。
(実施の形態4)
以下、本発明の実施の形態4を図面を用いて説明する。
図9は本発明の実施の形態4における積層型セラミックチップインダクタの構造を示す分解斜視図である。
図9において26,31はシート状磁性体層、28は貫通孔29を有するシート状磁性体層、27,30は電鋳法で形成された転写用の巻回コイル状メッキ導体である。
電鋳法で形成された転写用の巻回コイル状メッキ導体27,30は、貫通孔29を介して互いに接続する。
以上のように構成された積層型セラミックチップインダクタの製造方法は、実施の形態1と同じであるので省略する。
本実施例により、外形2.0×1.25mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約40μm、約5.5ターンの巻回コイル状メッキ導体27と貫通孔29を介して接続される約2.5ターンの巻回コイル状メッキ導体30の2層構造となっており、合計8ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおけるインピーダンスは、約1400Ω得ることができた。
直流抵抗値は、巻回コイル状メッキ導体厚みが約35μmであるため、約0.47Ωにすることができた。
(実施の形態5)
以下、本発明の実施の形態5を図面を用いて、説明する。
本実施例における積層型セラミックチップインダクタは実施の形態2と同じ構造を有しているので、図7を用いて説明する。
図7において13,18はシート状磁性体層、15は貫通孔16を有するシート状磁性体層、14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を有するシート状磁性体層に印刷された厚膜導体で、電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17とは、貫通孔16を介して互いに接続する。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
まず、実施の形態2と同様に、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのパターンの転写用の巻回コイル状メッキ導体14を得た。
次に図10を用いて、シート状磁性体層13の形成方法について述べる。
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いてAg導体パターン34の形成されているベースステンレス板32上に印刷し、80〜100℃程度で乾燥させ(必要により、印刷・乾燥を繰り返し)、厚み0.3〜0.5mm程度になるようにシート状磁性体層33を形成する。
次にこのシート状磁性体層33の上層から熱離型性シート35を粘着させ(必要により加熱、加圧しても良い)、この熱離型性シート35とともに、Ag導体パターン34とシート状磁性体層33を同時にベースステンレス板32から離型する。
このようにして巻回コイル状メッキ導体14がシート状磁性体層13上に形成されたグリーンシートを得ることができる。
また、必要により、シート状磁性体層33を印刷形成する前に、Ag導体パターン34が形成されたベースステンレス板32上に実施例1で図2に示すようなAg離型層9を設けることもできる。
このようなAg離型層により、シート状磁性体層33とベースステンレス板32との離型性をより良くすることができる。なお、Ag離型層としては液状のフッ素系カップリング剤(パーフルオロデシルトリエトキシシラン等)をディップコートし、200℃程度で乾燥形成できる。離型層の厚みは0.1μm程度が好適である。
一方、シート状磁性体層15は、スクリーン印刷にてペットフィルム上に貫通孔16を有するパターンに形成される。厚みは40〜100μm程度になるように調整され、このシートを巻回コイル状メッキ導体14上に積層する。
積層時の加圧条件は20〜500kg/cm2、加熱条件は80〜120℃の範囲から選ばれるのが好ましい。
本実施例においては、巻回コイル状メッキ導体14は、シート状磁性体層13に食い込んでおり、凹凸が少ないため、シート状磁性体層15はシート状磁性体層13上に容易に転写される。
次にシート状磁性体層15上に貫通孔16を介して巻回コイル状メッキ導体14と接続するように厚膜導体17が印刷される。
さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。この場合シート状磁性体層18を直接印刷積層しても構わない。
残りの工程(グリーンシートの切断、焼成、端面電極形成等)は、実施の形態2と全く同様である。
また本実施例における積層型セラミックチップインダクタの電気特性も実施の形態2と等価である。
(実施の形態6)
以下、本発明の実施の形態6を図面を用いて、説明する。
本実施例は実施の形態2及び5と同じ構造を有しており、図7及び図11を用いて説明する。
図7において13,18はシート状磁性体層、15は貫通孔16を有したシート状磁性体層である。14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を有するシート状磁性体層に印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17とは、貫通孔16を介して互いに接続する。
以上のように構成された積層型セラミックチップインダクタの製造方法において、転写用の巻回コイル状メッキ導体14をシート状磁性体層13に転写する工程を図11を用いて以下に示す。
実施の形態2と同様に、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのAg導体パターン38(転写用の巻回コイル状メッキ導体14と一致する)をベースステンレス板36上に得た。Ag導体パターン38とベースステンレス板36の間には導電性のAg離型層(ストライクAgメッキ層)37が形成される(図11(a))。
次にAg導体パターン38の上部から加熱発泡することにより、ベースステンレス板36からの熱離型性を有する発泡シート39を貼り付ける(必要により、加熱、加圧しても良い)(図11(b))。
発泡シート39は、粘着力が強いので、発泡シート39をベースステンレス板36から引き剥がすと、Ag導体パターン38及びAg離型層37が発泡シート39に転写される(図11(c))。
予め、ペットフィルム等に印刷等の技法で形成されたシート状磁性体層40(厚み50μm〜500μm)を、発泡シート39上に転写されているAg導体パターン38上のAg離型層37の上部に積層する。この場合、シート状磁性体層40の可塑剤面側をAg離型層37に接するように積層し、シート状磁性体層40の総厚が0.3〜0.5mm程度になるまで積層を繰り返す(図11(d))。
勿論、必要により、積層時に加圧・加熱を適当な条件で行っても良い。
次に、前記シート状磁性体層40、Ag導体パターン38、Ag離型層37、発泡シート39からなる一体物を約120℃、10分加熱し、発泡シート39を発泡離型させることにより、Ag導体パターン38(図7の巻回コイル状メッキ導体14に相当)と一体化したシート状磁性体層40(図7のシート状磁性体層13に相当)を得ることができる(図11(e))。
次に図7に示すように貫通孔16を有するシート状磁性体層15を巻回コイル状メッキ導体14上に積層または印刷技法を用いて形成し、さらにシート状磁性体層15上に貫通孔16を介して巻回コイル状メッキ導体14と接続するように厚膜導体17を積層または印刷する。
さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。この場合シート状磁性体層18も直接印刷積層しても構わない。
残りの工程(グリーンシートの切断、焼成、端面電極形成等)は、実施例2と全く同様である。
また本実施例における積層型セラミックチップインダクタの電気特性も実施の形態2と等価であった。
なお、本実施例では蛇行したコイル状メッキ導体を用いたが、直線上の導体パターンを組合わせてコイルを形成しても良い。
(実施の形態7)
以下、本発明の応用例として実施の形態7を図面を用いて、説明する。
図12は本発明の実施の形態7における積層型セラミックチップインダクタの構造を示す分解斜視図である。
図12において41,43はシート状磁性体層、42は電鋳法で形成された転写用の蛇行型コイル状メッキ導体である。
電鋳法で形成された転写用の蛇行型コイル状メッキ導体42は積層型セラミックチップインダクタのチップの両端部に引き出されるように配置される。
以上のように構成された積層型セラミックチップインダクタの製造方法は、実施の形態1と同様であるので省略する。
本実施例により、外形2.0×1.25mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約50μm、蛇行したコイル状メッキ導体が磁性体層の長手方向を貫通する構造となっており、100MHzにおけるインピーダンスは、約120Ω得ることができた。
直流抵抗値は、蛇行型コイル状メッキ導体42の厚みが約35μmで、約0.08Ωにすることができた。
本実施例では蛇行したコイル状メッキ導体を用いたが、直線状のメッキ導体パターンを用いることも可能である。
以上の7つの実施例において、転写用の各巻回あるいは蛇行型コイル状メッキ導体として、すべてAgを用いたが、価格的なこと、固有抵抗値、耐酸化性を考慮しなければ、Au,Pt,Pd,Cu,Ni等、及びその合金も適宜使用することができる。
また、積層体はすべて、Ni・Zn・Cu系磁性体からなる例のみ列挙したが、その他Ni・Zn系、Mn・Zn系等の磁性体や各種低誘電率の絶縁材料等を用いて、空心コイル特性を有する積層型セラミックチップインダクタを形成することも可能であることは言うまでもない。
(比較例)
次に、上記各実施例に対する比較例を図面を用いて、説明する。
図14は上記比較例における積層型セラミックチップインダクタの製造方法を示す斜視図である。
図14において101,111はシート状磁性体層、102,104,106,108,110は、約半ターンの巻回コイル状メッキ導体を形成するための厚膜導体層である。
103,105,107,109は前記約半ターンの厚膜導体を積層するための絶縁層の役割を行うシート状磁性体層であって、約半ターンの導体層の縁端部のみ導体が露出されるように配置、積層されるものである。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
まず初めに、図14(a)に示すように、フェライトペーストを矩形に印刷し、シート101を得る。次に、シート101上に導電ペーストを約1/2ターン印刷し、導体線路102を形成する(図14(b))。
さらに、導体線路102の一部を隠すように、フェライトペーストを印刷することにより、シート103を形成する(図14(c))。
そして、導体線路102端部に接続されるように、Ag導電ペーストを印刷することにより、約1/2ターンの厚膜導体層104を形成する(図14(d))。
以下同様に、図14(e)〜(k)に示すように印刷積層し、高温焼結し、合計2.5ターンの巻回コイル状メッキ導体線路を有するセラミック積層体を得る。
本比較例では、1.6×0.8mmサイズの平面内に幅約150μm、印刷乾燥厚さ12μmのパターンルールで導体パターンを得た。
内部導体は2.5ターンの巻回コイル状メッキ導体を有しているため、100MHzにおけるインピーダンスは、約150Ω得ることができた。
直流抵抗値は、焼結後の巻回コイル状メッキ導体厚みが約8μmとなり、約0.16Ωであった。
本比較例では計11層もの積層構造でありながら、巻回コイル状メッキ導体は2.5ターンしか得られず、このため積層数の割りには、インピーダンスが小さく、また導体抵抗値もインピーダンス値に対して大きい。
また工程が煩雑で、各導体層間での接続信頼性にも乏しい。
ところで本比較例においても、各厚膜導体層を本実施例における電鋳法によるメッキ導体パターンを転写することにより形成して、導体抵抗値を下げることは可能であるが、積層数の低減、インピーダンス値の増加等の効果は期待できるものではない。
(実施の形態8)
以下、本発明の実施の形態8を図面を用いて、説明する。
図15は本発明の実施の形態8における積層型セラミックチップインダクタの構造を示す分解斜視図である。
図15において、201,206はシート状磁性体層、203は略中心部に貫通孔207を形成したシート状磁性体層、202,205は電鋳法により蛇行状に形成された転写用巻回コイル状メッキ導体、204はシート状磁性体層203の貫通孔207内に電鋳法で形成されたバンプ状メッキ導体で、電鋳法で形成された転写用の巻回コイル状メッキ導体202,205は貫通孔207に転写されたバンプ状メッキ導体204を介して電気的に接続されている。
以上のように構成された積層型セラミックチップインダクタについて、以下にその製造方法を示す。まず、電鋳法による転写用の巻回コイル状メッキ導体202,205及び前記巻回コイル状メッキ導体202,205をそれぞれ接続するバンプ状メッキ導体204の作製法を図16を用いて説明する。図16(a)に示すようにベースステンレス板210上に液状レジストをスクリーン印刷し、約100℃で乾燥させ約25μmのレジスト膜211を得る。次に、レジスト膜211を所定の条件で平行光露光し、炭酸ソーダ水溶液を用いて直ちに現像を行う。次に、現像後、十分水洗し、さらにH2SO45%溶液に0.5〜1mm浸漬させて酸活性処理し、大和化成製のシアンを含有しない中性タイプのストライク銀メッキを行い銀離型層212を得る。このストライク銀メッキの時間は、約1分(電流密度0.3A/dm2)でメッキ膜厚約0.1μmである。
次に、市販のシアンを含有しないAgメッキ液(大和化成)を使用し、pHは約1.0で酸性浴で、電流密度1A/dm2で約20分のメッキ条件で、約20μmの厚みのAgメッキ膜213を作製する。
なお、本実施例で用いたシアンを含有しない銀メッキ液は毒性が全くなく、作業安全性、排液の処理の簡便化が図れ、作業効率の向上と製造コストの低減を可能とするものである。
次に、図16(b)に示すように、NaOH5%溶液に浸漬することでレジスト膜211を剥離した。以上の方法で、1608サイズで巾35μm、スペース25μm、厚み20μm、約2.5ターン相当の巻回コイル状メッキ導体202,205とシート状磁性体層203の貫通孔207の直径が0.1の貫通孔充てん用バンプ状Agメッキパターン204を設けるものである。
次にシート状磁性体層201,203,206の形成方法について述べる。
まず、Ni・Zn・Cu系フェライトの高温仮焼粉(800〜1100℃)とブチラール、アクリル、エチルセルロース等の樹脂とトルエン、キシレン等の低沸点溶媒とジブチルフタレート等の可塑剤及び少量の添加剤とをポット混合して得られるスラリーをドクターブレード装置で成膜し、約100μm及び40μmのグリーンシートを得る。
さらに約100μmのグリーンシートを4枚ラミネートし、約400μmのグリーンシート201,206を得る。一方、40μmのグリーンシートにパンチャー(金型ピンを用いて機械的に穴を開ける装置)を用いて直径0.1の貫通孔を開孔したグリーンシート203を作製する。
このようにして得られた、グリーンシート201,206を巻回コイル状メッキ導体202,205にそれぞれ熱プレスし、グリーンシート201,206をベースステンレス板より離形することで巻回コイル状メッキ導体の転写されたシート状磁性体層201,206を得る。また、同様にバンプ状Agメッキパターン204を直径0.1の貫通孔を有するグリーンシート203を位置合わせのうえ転写することにより、バンプ状Agメッキパターンの転写されたシート状磁性体層203を得る。
この時熱転写条件は100℃、70kg/cm2、5secであり、図17(a)に示すように、各グリーンシートにメッキ導体が食い込むように転写される。
このようにして得たシート状磁性体層201,203,206をそれぞれが電気的に接続され、1つのコイルとして形成されるように位置合わせのされるように順次積層してこの積層体を900〜920℃で焼成し、外形サイズ1.6×0.8厚み約0.8の積層体を得る。
なお一般にフェライト粉末は焼結緻密性を増すため、700〜800℃で仮焼された、フェライト微粉末(0.2〜1.0μm)を用い、焼結過程に於いて15〜20%程度収縮させるのが普通であるが、本実施例では800〜1100℃の高温仮焼粉(1〜3μm)を用い焼結収縮を2〜10%程に抑制した。これは、Agメッキ導体が、焼結過程で、わずかしか収縮しないため、極力収縮率をマッチングさせ焼結後の内部歪を減少させるためである。
但し、一般に粉体の仮焼温度を上げていくと、収縮率は低下するが、反面磁気特性を劣化させる。従って、磁気特性の劣化を極力おさえる添加剤を加えることが重要である。
研究の結果、収縮率を維持したまま磁気特性劣化を抑制する添加剤としてオクチル酸鉛等の有機鉛化合物を微量(フェライトの0.1〜1.0%)添加することが有効であることを見い出した。
これは有機鉛化合物はフェライトスラリー中に極めて良く分散するため、フェライト粉末の粒界に焼成過程で熱分解した原子状の原子金属Pbまたは原子状のPbOが効率良く効果的に溶け込み焼結性を向上させるためと考えられる。
一方PbO等の粉末は比重が重いため、スラリー中でフェライトと分離しやすく、分散性が悪い。更にフェライト粉反応性も、有機鉛化合物の熱分解により生じた物質(原子状の金属鉛または原子状のPbO)より劣る。従って、PbO等の酸化物粉末の添加はあまり効果はない。
また、高温化燃料のかわりに無収縮フェライトを導入することも有効である。
これは、Ni・Zn・CuフェライトのFe23となる部分Fe23をあらかじめ減らして仮焼した粉体を作製しておき、別途金属Fe粉及び未反応のNiO,ZnO,CuOを加えることで焼結過程で、金属Fe粉がFe23と酸化され膨張する割合といわゆる一般の焼結収縮の割合を調節することにより、焼結収縮を無くしたものである。具体例は(表5)に述べる。
Figure 0004056952
(表5)に示すように低収縮フェライト粉または無収縮フェライト粉を用いて、チップビーズを作製することも容易である。
さらに最終工程として、チップのバリ取りや外部電極形成及び外部電極メッキ(Ni、ハンダ)を行うことにより、チップビーズが完成する。なお、電気特性は使用する材料により多少異なるため(表6)に示す。なお焼結温度は910℃で、1時間keepした場合のデータを示すものとする。
Figure 0004056952
本発明に係る積層型セラミックチップインダクタの製造方法は、低積層数でも大きなインピーダンス値を得ることができ、ノイズ対策部品などデジタル機器の小型・薄型化に伴う高密度実装回路等の用途にも適用できる。
本発明の第1の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 同第1の実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同各実施例における積層型セラミックチップインダクタの外観斜視図 同第2、第5および第6の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 同第3の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 同第4の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 同第5の実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同第6の実施例における積層型セラミックチップインダクタの製造工程を示す説明図 同第7の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 本発明の第1の実施例における積層型セラミックチップインダクタの構造の他の一例を示す部分斜視図 同各実施例に対する比較例としての積層型セラミックチップインダクタの製造工程を示す説明図 同第8の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図 同工程を説明する図 同工程を説明する図
符号の説明
1,3,6,13,15,18,19,21,24,26,28,31,33,40,41,43 シート状磁性体層
2,5,14,20,23,27,30 巻回コイル状メッキ導体
4,16 貫通孔
8,32,36 ベースステンレス板
9,37 Ag離型層
10,34,38 Ag導体パターン
11 メッキレジストパターン
12 外部電極
17,25 厚膜導体
39 発泡シート
42 蛇行型コイル状メッキ導体

Claims (1)

  1. 導電性を有するベース板上に電鋳法により電鋳導体パターンを形成する工程と、グリーンシートの粘着性を有する面に前記電鋳導体パターンを直接転写するとともに、前記グリーンシートと前記電鋳導体パターンとを交互に複数枚積層し、前記各電鋳導体パターン間を電気的接続する工程と、前記グリーンシート、電鋳導体パターンを一体焼結する工程とを備え、前記転写工程は、前記導電性ベース板の電鋳導体パターンを有する表面上にグリーンシートを形成する工程と、前記グリーンシート上に熱離型シートを接着する工程と、前記電鋳導体パターンを有する前記グリーンシートと前記熱離型シートとを前記導電性ベース板から剥離する工程と、前記熱離型シートを加熱によって剥離する工程とを包含する積層型セラミックチップインダクタの製造方法。
JP2003280709A 1994-09-12 2003-07-28 積層型セラミックチップインダクタの製造方法 Expired - Fee Related JP4056952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003280709A JP4056952B2 (ja) 1994-09-12 2003-07-28 積層型セラミックチップインダクタの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21715094 1994-09-12
JP2003280709A JP4056952B2 (ja) 1994-09-12 2003-07-28 積層型セラミックチップインダクタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7233742A Division JPH08138941A (ja) 1994-09-12 1995-09-12 積層型セラミックチップインダクタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004006964A JP2004006964A (ja) 2004-01-08
JP4056952B2 true JP4056952B2 (ja) 2008-03-05

Family

ID=30445450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280709A Expired - Fee Related JP4056952B2 (ja) 1994-09-12 2003-07-28 積層型セラミックチップインダクタの製造方法

Country Status (1)

Country Link
JP (1) JP4056952B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730196B2 (ja) * 2006-05-08 2011-07-20 パナソニック株式会社 カード型情報装置
US8941457B2 (en) * 2006-09-12 2015-01-27 Cooper Technologies Company Miniature power inductor and methods of manufacture
JP5613874B2 (ja) * 2010-07-26 2014-10-29 並木精密宝石株式会社 円筒状マイクロパターンコイル及びそれを用いた円筒型マイクロモータ
JP2014194980A (ja) * 2013-03-28 2014-10-09 Taiyo Yuden Co Ltd 積層型電子部品及びその製造方法
JP6715672B2 (ja) * 2016-04-25 2020-07-01 株式会社村田製作所 回路モジュール
KR102667536B1 (ko) * 2017-01-10 2024-05-20 삼성전기주식회사 하이브리드 인덕터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126524A (en) * 1975-03-12 1978-11-21 Technic, Inc. Silver complex, method of making said complex and method and electrolyte containing said complex for electroplating silver and silver alloys
JPS59149013A (ja) * 1983-02-15 1984-08-25 Sony Corp ロ−タリトランスの製造方法
JPS59163813A (ja) * 1983-03-09 1984-09-14 Kenseidou Kagaku Kogyo Kk プリントコイル構造の製法
JPS59204449A (ja) * 1983-05-04 1984-11-19 Hitachi Ltd プリントコイルの製造方法
JPH01154591A (ja) * 1987-12-11 1989-06-16 Meiko Denshi Kogyo Kk 導体回路板の製造方法
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
JPH02196406A (ja) * 1989-01-25 1990-08-03 Tokin Corp 積層トランスホーマ
JPH05136001A (ja) * 1991-11-14 1993-06-01 Murata Mfg Co Ltd 積層電子部品
JP3367683B2 (ja) * 1991-12-20 2003-01-14 ティーディーケイ株式会社 Ni−Cu−Zn系フェライト焼結体の製造方法、ならびに積層インダクタ、複合積層部品および磁心の製造方法
JP3052543B2 (ja) * 1992-03-09 2000-06-12 株式会社日立製作所 回転トランス及びその製造方法
JPH05330908A (ja) * 1992-05-27 1993-12-14 Murata Mfg Co Ltd 緩和型強誘電体磁器原料粉末の製造方法
JP2681327B2 (ja) * 1992-07-28 1997-11-26 株式会社住友金属エレクトロデバイス バンプ付き回路基板の製造方法
JPH0677073A (ja) * 1992-08-24 1994-03-18 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH08138941A (ja) * 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法

Also Published As

Publication number Publication date
JP2004006964A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
KR100231356B1 (ko) 적층형 세라믹칩 인덕터 및 그 제조방법
US6911888B2 (en) Inductor and method for producing the same
KR100276052B1 (ko) 전사도체의 제조방법 및 적층용 그린시트의 제조방법
JP3346124B2 (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP4894067B2 (ja) 導体パターンの形成方法
JP2005210010A (ja) コイル基板及びその製造方法並びに表面実装型コイル素子
JPH08138941A (ja) 積層型セラミックチップインダクタおよびその製造方法
JP4056952B2 (ja) 積層型セラミックチップインダクタの製造方法
JP3132786B2 (ja) 積層チップインダクタおよびその製造方法
JP2003017351A (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP4947416B2 (ja) 電子素子およびその製造方法
JPH09312232A (ja) 積層チップインダクタの製造方法
JP4033401B2 (ja) 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法
JP4274861B2 (ja) 多層基板およびその製造方法
JPH06302469A (ja) 積層セラミックコンデンサの内部電極形成方法
JPH06215947A (ja) 積層インダクタ
JP2000164458A (ja) 電子部品の製造方法
JP4314798B2 (ja) 積層型インダクタの製造方法、積層型インダクタ、スクリーンマスク及びスクリーン印刷装置
JP4151843B2 (ja) 積層セラミックコンデンサおよび当該コンデンサの製造に供せられるセラミックグリーンシートの製造方法
JP2005311223A (ja) 積層セラミック電子部品の製造方法
JPH10125544A (ja) インピーダンス素子及びその製造方法
JPS60100414A (ja) 積層インダクタ−の製造法
JP2003243247A (ja) 積層セラミック電子部品の製造方法および積層電子部品
JP2000216038A (ja) 積層電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050527

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050620

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees