JP4050163B2 - 貫通電極付き基板の製造方法 - Google Patents
貫通電極付き基板の製造方法 Download PDFInfo
- Publication number
- JP4050163B2 JP4050163B2 JP2003047139A JP2003047139A JP4050163B2 JP 4050163 B2 JP4050163 B2 JP 4050163B2 JP 2003047139 A JP2003047139 A JP 2003047139A JP 2003047139 A JP2003047139 A JP 2003047139A JP 4050163 B2 JP4050163 B2 JP 4050163B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- electrode
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は、高密度3次元実装タイプの半導体装置などに用いられる貫通電極付き基板を製造する方法に関するものである。
【0002】
【従来の技術】
ICチップなどの半導体装置を3次元に積層し、高密度配線を行うためには、シリコン等の基板の表裏両面に素子を形成し、これらを配線することが不可欠であり、そのためには表面と裏面を接続する貫通電極が必要となる。
【0003】
基板への貫通電極形成方法としては、従来、基板表面にレジストを塗布し、リソグラフィ技術によって所望の電極パタ−ンをレジスト上に転写し、次いで選択的エッチングにより基板の電極部分に非貫通微細孔を形成した後、前記非貫通微細孔内壁に絶縁層を形成し、次いで前記非貫通微細孔に金属を充填し、基板の裏面を研磨することにより貫通電極とする方法が一般的である。
【0004】
以下に、図2によって従来行われている貫通電極付き基板の製法を説明する。図2(a)は貫通電極付き基板の平面図を示したものであり、符号9は基板、符号10は貫通電極である。図2(b)は、図2(a)のA−A方向における断面において、貫通電極の製造手順を示したものである。
【0005】
図2(b)において、符号11は基板、符号11aは基板11の表面、符号11bは基板11の裏面である。表面加工前の基板は表裏の区別はなく、本明細書では、微細孔を形成するために最初に穿孔する面を表面とし、その反対の面を裏面とする。符号13はレジスト、符号12は表面絶縁層、符号14は裏面絶縁層、符号15はブラインドビアホ−ル(blind via hole、非貫通電極用微細孔)、符号16は内壁絶縁層、符号17は導電層、符号18はコンタクトホ−ルである。
【0006】
工程11において、基板の表面11aおよび裏面11bを鏡面研磨し、次いで、基板表面11aに酸化膜等により表面絶縁層12を形成し、表面絶縁層12の表面にレジストを塗布して電極パタ−ンをリソグラフィ技術により転写後、エッチング技術により貫通電極となる部位の表面絶縁層12およびレジスト13を除去して、基板表面11aを部分的に露出させる。
【0007】
表面絶縁層12は、熱酸化法等により形成されるが、このとき同時に裏面絶縁層14を形成しても良い。表面絶縁層12および裏面絶縁層14は、基板表面保護としての機能、および電極形成後の絶縁層の機能を兼ねている。裏面絶縁層14は、工程11においては、パタ−ン形成されていない平坦層である。
【0008】
工程12では、電極パタ−ン形成により露出した電極部位となる基板表面11aに非貫通微細孔であるブラインドビアホ−ル15をエッチング技術を用いて形成する。ブラインドビアホ−ルの形状、面積、個数は電極パタ−ンにより任意に設定可能である。また、ブラインドビアホ−ル15の深さは通常、基板11の厚さの70〜90%である。
【0009】
工程13では、形成したブラインドビアホール15の内壁に酸化膜等の壁面絶縁層16を形成する。次いで工程14では、壁面絶縁層16を形成したブラインドビアホール15に貫通電極用の金属を充填し、導電層17を形成する。
【0010】
工程15では、基板裏面11bにおいて研磨等の手法で基板11の一部を除去し、電極となる金属部分を露出させる。この場合、後に説明するように、基板11上の複数のブラインドビアホ−ルはエッチングによる穿孔においてその深さが基板11の径方向において変動している。
【0011】
そのため、ブラインドビアホ−ル15形成後に研磨等により基板裏面11bの全面に一括して貫通微細孔を形成するためには、最も浅いブラインドビアホ−ル15の深さを研磨基準位置とし、この研磨基準位置まで研磨することが必要である。また、裏面絶縁層14を形成していた場合は、この研磨工程で除去されてしまう。
【0012】
工程16では、基板裏面11bの保護および絶縁用に裏面絶縁層14を裏面全面に形成し、リソグラフィ技術およびエッチング技術を用いて電極部位の裏面絶縁層14を選択的に除去して金属部位を露出させ、コンタクトホ−ル(導通用の微細孔)18を作製する。
【0013】
このように貫通電極を最初に作らずに、ブラインドビアホ−ルを形成したのちに電極用金属を充填し、エッチングあるいは研磨によって裏面に電極を露出させることにより貫通電極を作製する理由は、基板にエッチングその他の処理を行う場合に、台座に基板を固定するには通常真空吸引によって行うため、貫通微細孔があっては基板固定に不都合であること、また、基板にエッチング、洗浄等の処理を行う場合、ガス、溶液等が貫通微細孔から裏面へ漏れ出し、基板表面や台座を汚染、侵食してしまうことなどであった。
【0014】
【発明が解決しようとする課題】
従来の製造方法においては、以下の問題点があった。すなわち、ブラインドビアホ−ル形成時にエッチング法を用いる場合においては、エッチングの深さ、すなわちブラインドビアホ−ルの深さが基板の径方向の穿孔位置により変動する現象が生じ、この変動が貫通電極付き基板の仕上がり厚さの変動に反映する。
【0015】
エッチングの深さは、RIE(Reactive Ion Etching)では、エッチング時間、RFパワ−、エッチングガスの流量によって制御され、PAECE(Photo assisted e1ectrochemica1etching)ではエッチング時間、エッチャント濃度、印加電圧、照射光量などによって制御される。これらのパラメ−タが変動した場合には、エッチングする基板ごとに、前記研磨基準位置が変動し、その結果、研磨後の基板の仕上がり厚さが変動する。
【0016】
また、同一基板にあっても、市販のRIE装置を用いた場合、基板中心部のエッチングレ−トは、外周部に比較して遅くなり、その結果、外周部のブラインドビアホ−ルは中心部に比較して深くエッチングされる。
【0017】
市販のRIE装置においては、反応容器内の台座に固定された基板の上方から反応容器内に反応ガスが導入され、高周波電界等の印加によりラジカルやイオンなどの反応種となったガスが基板表面に到達し、基板中心部から外周部に向かって基板表面上に沿って流れながら、基板表面をエッチングした後、台座の下方に設置された排気口より反応容器外に排出されるという構造が一般的である。
【0018】
このような装置構造においては、エッチングの進行中に基板外周部周辺においてエッチングに寄与するガス、ラジカル、イオンが中心部に比較して多く存在するために基板外周部においてエッチングが早く進行すると考えられる。
【0019】
中心部と外周部のエッチング深さの差異は、エッチング深さの5〜10%に達し、数十μm以上となる。例えば基板厚さが600μmであり、ブラインドビアホ−ルの平均的深さを基板厚さの80%である480μmであるとすると、基板中心部と外周部のブラインドビアホ−ルの深さの差異は、24〜48μmとなる。
【0020】
ところで、研磨によりすべてのブランドビアホ−ルを一括して露出させるためには、研磨基準位置すなわち、最浅ブラインドビアホ−ルの深さを正確に測定し、基板裏面から研磨基準位置まで、数十μmの量を除去する必要がある。
【0021】
しかしながら、通常このような微細孔の測定に用いられるレ−ザ−顕微鏡の深度測定機能では、孔径が30μm以下の場合、深さが200μm以上になると測定が困難になり、通常250μm以上となるブラインドビアホ−ル深さの測定においては十分な精度が得られていなかった。
【0022】
そのため、裏面研磨においては研磨量の過不足が生ずる場合があり、研磨後に未貫通微細孔が残っていれば再研磨を行い、また、研磨量が多すぎて、基板厚さの許容範囲を逸脱する場合などが生じた。このように、従来法にあっては、基板毎に貫通電極形成後の仕上がり厚さが数十μm程度変動することがあり、基板厚さに高い精度と再現性が求められるLSI用基板にとっては望ましいものではなかった。
【0023】
また、図2(b)の工程15および16に示したように、工程11において基板裏面11bに形成されていた裏面絶縁層14は、工程15の裏面研磨によって除去されるため、貫通微細孔の作製後に新たに裏面絶縁層14を形成する必要があった。
【0024】
このような貫通電極付き基板の作製方法に関する先行技術文献には、例えば本出願人が先に出願している特願2002−270563号がある。(平成14年9月17日出願)
【0025】
【課題を解決するための手段】
請求項1にかかる発明は、貫通電極付き基板の製造方法であって、シリコン基板上の電極部位に、ICP−RIE、PAECE、レーザー法またはマイクロドリル法から選択される方法により、貫通微細孔を形成したのち、前記シリコン基板の裏面側に裏面絶縁層を介して接合用基板を接合し、次いで、前記貫通微細孔内壁に、熱酸化法、PE−CVD法または陽極酸化法から選択される方法により、絶縁層を形成し、前記微細孔に金属を充填して導電層を形成した後、前記接合用基板を除去することを特徴とする貫通電極付き基板の製造方法である。
【0026】
請求項2にかかる発明は、貫通電極付き基板の製造方法であって、シリコン基板上の電極部位に、ICP−RIE、PAECE、レーザー法またはマイクロドリル法から選択される方法により、貫通微細孔を形成したのち、前記シリコン基板に、ガラス基板である接合用基板を接合し、次いで、前記貫通微細孔内壁に、熱酸化法、PE−CVD法または陽極酸化法から選択される方法により、絶縁層を形成し、前記微細孔に金属を充填して導電層を形成した後、前記接合用基板を、その一部が前記シリコン基板に残るように除去することを特徴とする貫通電極付き基板の製造方法である。
【0027】
請求項3にかかる発明は、請求項1において、前記接合用基板は、シリコン基板またはガラス基板であり、かつ、熱接合、または樹脂によって前記シリコン基板に接合されることを特徴とする貫通電極付き基板の製造方法である。
請求項4にかかる発明は、請求項1において、前記裏面絶縁層は、接合前にあらかじめ前記シリコン基板に形成された絶縁層であることを特徴とする貫通電極付き基板の製造方法である。
請求項5にかかる発明は、請求項1において、前記裏面絶縁層は、接合前に前記接合用基板に形成された絶縁層であることを特徴とする貫通電極付き基板の製造方法である。
請求項6にかかる発明は、請求項2において、前記接合用基板は、ガラス基板であり、かつ、陽極接合または樹脂によって前記シリコン基板に接合されることを特徴とする貫通電極付き基板の製造方法である。
【0028】
【発明の実施の形態】
本発明は、従来の貫通電極付き基板の製造方法の問題点を解決するものであり、貫通微細孔形成後に新たなシリコン基板または、ガラスの基板を接合し、その後、電極用導体を微細孔に充填するプロセスを行うことを特徴とする貫通電極製造方法である。図1を用いて本発明にかかる貫通電極付き基板の製造方法を説明する。
【0029】
図1は、基板の断面を示した図である。図1において、符号1は基板、符号1aは基板1の表面、符号1bは基板1の裏面である。 表面、裏面については、従来法において説明した通りである。符号2は表面絶縁層、符号3はレジスト、符号4は裏面絶縁層、符号5は貫通微細孔、符号6は接合用基板、符号7は壁面絶縁層、符号8は導電層、符号9はコンタクトホ−ルである。
【0030】
以下に図1を用いて本発明による貫通電極付き基板の製造方法を説明する。基板1は、以下の説明ではシリコン基板を例として説明するが、材質はシリコンに限定されるものではない。工程1において、基板1の表面1aに表面絶縁層2を形成後、表面絶縁層2にレジスト3を塗布して電極パタ−ンをリソグラフィ技術によりレジスト上に転写する。
【0031】
基板の厚さは、例えば300〜600μm程度である。また表面絶縁層2は、熱酸化法によって形成される酸化膜(Si02)等が用いられる。貫通電極の口径は通常、基板厚さより小さく、例えば5〜200μm程度である。また、貫通電極の開口形状、配置、個数は、形成する電極パタ−ンにより任意に設計可能である。
【0032】
次いで、ウェットエッチング等により電極部位にある表面絶縁層2およびレジスト3を除去して基板表面1aを部分的に露出させる。接続用基板6がシリコンである場合は、基板裏面1bに裏面絶縁層4を形成しても良い。
【0033】
工程2においてエッチング技術により基板表面1aの電極部位を穿孔し、貫通微細孔5を形成する。孔径が数十μmであり、深さが数百μm以上である高アスペクト比(微細孔の孔径と深さの比)を有するブラインドビアホ−ルおよび貫通微細孔を形成する方法としては、ICP−RIE(Inductively Coupled Plasma−Reactive Ion Etching),PAECE、レーザー法、マイクロドリル法などがあるが、多数のブラインドビアホ−ルを短時間で一括穿孔するためにはマイクロドリル法は効率が悪く、またレ−ザ−穿孔装置は高価であるところから、シリコン等の基板の電極用微細孔形成にはICP−RIEが多く用いられている。
【0034】
また、基板穿孔においては、エッチング深さが数百μmに及ぶため、シリコンとエッチングマスクの選択比(エッチングレ−トの比)を大きくし、厚いエッチングマスクを用いる必要がある。そのため、工程1の表面絶縁層2をパタ−ンニングするために用いたレジスト3と表面絶縁層2の二層を工程2における貫通微細孔5形成のためのエッチングマスクとして用いる場合が多い。
【0035】
もちろん、貫通微細孔形成に用いられるエッチングマスクの構造は、図1に例示したものに限られず、フォトレジスト等のレジストあるいは、酸化膜や窒化膜等をそれぞれ単独でエッチングマスクとして用いることも可能である。
【0036】
エッチングにおいて、表面絶縁層2がSi02であり、基板1がシリコンである場合、ICP−RIEにおけるシリコンとSi02の選択比(エッチングレ−トの比)は1:100〜200程度であり、シリコンとフォトレジストの選択比は、1:50〜100程度である。
【0037】
数百μm以上の厚さを有するシリコン基板に貫通微細孔を形成するためには、基板1の厚さと、前記選択比の値からレジスト3と表面絶縁層2の膜厚を適宜決定すればよい。
【0038】
また、既に説明したように、基板1の中心部と周辺部ではエッチングレ−トに差が生ずるので、エッチングレ−トの遅い中心部が貫通するために必要なエッチング時間に対応したエッチングマスクの厚さを設計しておくことが必要である。
【0039】
また、Si02等の酸化膜を絶縁層として機能させるためには、0.5〜3μm程度の厚さが必要であるが、貫通微細孔作製終了時に、Si02膜がエッチングされ、前記の厚さに達しない場合でも、次工程である内壁縁層形成において、基板表面1aも同時に膜形成作用を受けるように露出させておけば、微細孔壁面と基板表面に同時に絶縁層を形成することができる。
【0040】
このように貫通微細孔5を形成することにより、目視により基板上の微細孔が全てエッチングされ、貫通したことを確認することが可能となるので、過度のエッチングにより基板1の厚さが変動することはない。
【0041】
次に、工程3において、貫通微細孔5を形成済みの基板1に接合用基板6を接合する。接合用基板6には、シリコン基板またはガラス基板を用いる。また、接合前にレジスト3が残っていれば除去しておくことが望ましい。接合用基板6の接合方法および、接合し電極用金属を充填した後の除去方法は、接合用基板6の材質によって異なる。
【0042】
まず、接合用基板6がシリコン基板である場合を説明する。シリコン基板は、例えば厚さが100〜300μm程度が望ましい。工程1において、裏面絶縁層4を形成しなかった場合には、この接合用基板6の接合面に酸化膜等の絶縁層を形成しておくと良い。基板の接合方法は、熱接合または、フォトレジスト等の樹脂による接合が使用される。以下にこれらの接合方法説明する。
【0043】
熱接合においては、貫通電極を形成する基板1および接合用基板5をアンモニアと過酸化水素の混合水溶液で洗浄することにより親水化処理を行ってから、両者を貼り合わせる。その後、酸素雰囲気、または窒素雰囲気、または窒素と酸素の混合雰囲気により、加熱処理することによって接合が完了する。加熱処理における温度は800〜1200℃、時間は30分〜12時間の間が望ましい。この場合、加熱処理中に、シリコン基板1の表面および貫通微細孔5の内壁に熱酸化反応により酸化膜が形成されるため、後に述べる工程4における壁面絶縁層7の形成は不要となる。
【0044】
また、樹脂による接合においては、フォトレジストを例えば、0.5〜50μm程度の厚さで接合用基板5の片面に均一に塗布し、基板1に貼合せる。その後、加熱処理することによって両基板の接合が完了する。温度は、80〜200℃、時間は30分〜2時間の間が望ましい。
【0045】
次に、接合用基板6がガラス基板である場における接合を説明する。この場合、接合用基板6の厚さは100〜500μmが望ましい。接合方法は、陽極接合または樹脂による接合が行われる。以下に接合方法を説明する。
【0046】
陽極接合法の場合は、貫通微細孔5を形成した後に、基板1とガラスである接合基板6を貼合わせ、基板1を陽極側に、接合用基板6を陰極側に接続し、電圧を印加しながら加熱処理を行うことにより接合する。印加電圧は600V、加熱温度は400〜500℃、加熱時間は1〜2時間が望ましい。また、樹脂による接合の方法は、接合用基板6がシリコンである場合に同様である。
【0047】
工程4において、貫通微細孔5の内壁に壁面絶縁層7を形成する。壁面絶縁層7はSiO2等の酸化膜であり、形成方法は、熱酸化法、PE−CVD法、陽極酸化法などである。基板接合において熱接合を行った場合は、この工程は不要である。
【0048】
工程5において、壁面絶縁層7を形成した貫通微細孔5に貫通電極用の金属を充填し、導電層7を形成する。充填方法として、溶融金属吸引法、印刷法、CVD法などが使用される。
【0049】
溶融金属吸引法は、高アスペクト比の微細孔に金属を充填する場合に用いられる方法であって、まず、減圧した気密容器内において微細孔を形成した基板を加熱溶融した金属に挿入する。次いで容器内を加圧することにより、微細孔内部と気密容器内部の気圧差を利用して微細孔内部に溶融金属を充填した後、基板を溶融金属から取り出して冷却することにより、微細孔に金属を充填する。
【0050】
工程6において、接合用基板4を、研磨もしくはエッチングにより除去する。エッチングは、ドライエッチング、ウエットエッチングのどちらも適用可能である。ドライエッチングの場合は、SF6ガス・CF4ガス・酸素ガス、又はこれらの混合ガスを用い、ウェットエッチングの場合は、フッ酸、硝酸、酢酸の混合液あるいは、水酸化カリウム水溶液などが用いられる。
【0051】
エッチングまたは研磨によって除去する接合基板の厚さは、接合基板6の材質によって異なる。接合基板6がシリコンである場合は、すでに基板1と接合用基板6の間に裏面絶縁層4が形成されているため、接合用基板6の厚さに等しい厚さを研磨もしくはエッチングして除去すれば、裏面絶縁層4が露出する状態となる。
【0052】
一方、接合基板6がガラス基板の場合は、基板1と接合用基板6との間に裏面絶縁層4がないため、ガラスである接合用基板5を、その厚さが数μm程度残るところで除去を中止し、残存したガラス層を裏面絶縁層4として絶縁および表面保護に用いる。
【0053】
いずれの接合用基板除去方法においても、基板1はその厚さが変化することはないので、貫通微細孔の深さは一定であり、基板1の厚さに等しい。従って、貫通電極作成後の基板1の厚さは、高い精度で一定となり、厚さ再現性の高い貫通電極付き基板の製造が可能である。
【0054】
工程7では、貫通電極部位にある裏面絶縁層4を、リソグラフィ技術によりパタ−ンニングした後、エッチング、または研磨により選択的に除去し、導通用孔9(コンタクトホ−ル)を形成する。
【0055】
次に、本発明の実施例について説明する。直径が2インチであり、厚さが400μmであるシリコン基板を用意し、シリコン基板の表面に熱酸化法によりSi02膜を形成後、前記酸化膜上にフォトレジストを塗布し、フォトリソグラフィ技術により電極パタ−ンをレジスト上に転写し、ウェットエッチングにより電極部位となるシリコン基板上のフォトレジストとSi02膜を除去した。
【0056】
転写した電極パタ−ンは、孔径が60μmの円形孔が、2000個整列したパタ−ンである。また、ウェットエッチング後のSiO2膜厚さは1μm、フォトレジスト厚さは2μmであり、この2層を次の貫通微細孔形成用エッチングのマスクとした。
【0057】
貫通微細孔は、ICP−RIEにより形成した。次に基板接合を行った。接合する基板は、直径が2インチであり、厚さが200μmのシリコン基板である。両方の基板をアンモニアと過酸化水素の混合水溶液で洗浄することにより親水化処理を行ったのち、貼り合わせた。
【0058】
貼り合わせた基板を、酸素雰囲気中で1100℃、3時間の加熱処理を行った。この例においては、熱接合法をもちいたため、接合工程において壁面絶縁層が形成され、新たに壁面絶縁層形成を行う必要はなかった。
【0059】
次いで、溶融金属法によって微細孔中に電極となる金属を注入し、接合した基板を研磨によって除去した。研磨量は200μmであり、接合した基板の厚さに等しい。次いで、SiO2絶縁層が形成されている基板裏面に対して、フォトリソグラフィ技術、エッチング技術を用いて電極部位にあるSiO2膜を選択的にエッチングして除去し、コンタクトホ−ルを形成した。
【0060】
このようにして、出発基板の厚さと実質的に同じ厚さを有する貫通電極付き基板を得ることができた。
【0061】
【発明の効果】
以上説明したように、本発明においては、基板に貫通電極を形成する際に、基板に貫通微細孔を形成した後に接合用基板を基板に接合し、前記貫通微細孔に電極用金属を充填した後、前記接合用基板を除去して、電極部位にコンタクトホ-ルを形成する。従って、貫通微細孔の深さは一定であり、穿孔前の基板の厚さに等しい。そのため、貫通電極形成後の基板厚さが製造毎に変動することはなく、出発基板と同じ厚さの貫通電極付き基板を再現性よく効率的に製造することができる。また、接合用基板を基板に接合する工程において、絶縁層が形成されるため、接合用基板除去後の裏面絶縁層形成は不要である。
【図面の簡単な説明】
【図1】本発明による貫通電極作製工程の例を示す図である。
【図2】従来例による貫通電極作製工程の例を示す図である。
【符号の説明】
1・・・・・・基板、1a・・・・・基板表面、1b・・・・・基板裏面、2・・・・・表面絶縁層、3・・・・・レジスト、4・・・・・裏面絶縁層、5・・・・・貫通微細孔、6・・・・・接合用基板、7・・・・・壁面絶縁層、8・・・・・導電層、9・・・・・コンタクトホ−ル
Claims (6)
- 貫通電極付き基板の製造方法であって、シリコン基板上の電極部位に、ICP−RIE、PAECE、レーザー法またはマイクロドリル法から選択される方法により、貫通微細孔を形成したのち、前記シリコン基板の裏面側に裏面絶縁層を介して接合用基板を接合し、次いで、前記貫通微細孔内壁に、熱酸化法、PE−CVD法または陽極酸化法から選択される方法により、絶縁層を形成し、前記微細孔に金属を充填して導電層を形成した後、前記接合用基板を除去することを特徴とする貫通電極付き基板の製造方法。
- 貫通電極付き基板の製造方法であって、シリコン基板上の電極部位に、ICP−RIE、PAECE、レーザー法またはマイクロドリル法から選択される方法により、貫通微細孔を形成したのち、前記シリコン基板に、ガラス基板である接合用基板を接合し、次いで、前記貫通微細孔内壁に、熱酸化法、PE−CVD法または陽極酸化法から選択される方法により、絶縁層を形成し、前記微細孔に金属を充填して導電層を形成した後、前記接合用基板を、その一部が前記シリコン基板に残るように除去することを特徴とする貫通電極付き基板の製造方法。
- 前記接合用基板は、シリコン基板またはガラス基板であり、かつ、熱接合、または樹脂によって前記シリコン基板に接合されることを特徴とする請求項1記載の貫通電極付き基板の製造方法。
- 前記裏面絶縁層は、接合前にあらかじめ前記シリコン基板に形成された絶縁層であることを特徴とする請求項1記載の貫通電極付き基板の製造方法。
- 前記裏面絶縁層は、接合前に前記接合用基板に形成された絶縁層であることを特徴とする請求項1記載の貫通電極付き基板の製造方法。
- 前記接合用基板は、ガラス基板であり、かつ、陽極接合または樹脂によって前記シリコン基板に接合されることを特徴とする請求項2記載の貫通電極付き基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047139A JP4050163B2 (ja) | 2003-02-25 | 2003-02-25 | 貫通電極付き基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047139A JP4050163B2 (ja) | 2003-02-25 | 2003-02-25 | 貫通電極付き基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004259838A JP2004259838A (ja) | 2004-09-16 |
JP4050163B2 true JP4050163B2 (ja) | 2008-02-20 |
Family
ID=33113464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003047139A Expired - Fee Related JP4050163B2 (ja) | 2003-02-25 | 2003-02-25 | 貫通電極付き基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4050163B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228511A (ja) * | 2010-04-21 | 2011-11-10 | Asahi Glass Co Ltd | 半導体デバイス貫通電極用のガラス基板およびその製造方法 |
JP6057592B2 (ja) * | 2012-08-06 | 2017-01-11 | 株式会社ディスコ | ウエーハの加工方法 |
-
2003
- 2003-02-25 JP JP2003047139A patent/JP4050163B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004259838A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100444588B1 (ko) | 글래스 웨이퍼의 비아홀 형성방법 | |
TWI237343B (en) | Semiconductor device and method of manufacturing the same | |
US7814651B2 (en) | Method for fabricating a through-hole interconnection substrate | |
TWI282592B (en) | Manufacturing method of semiconductor device | |
US5914280A (en) | Deep trench etch on bonded silicon wafer | |
JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
WO2005117123A1 (ja) | Soi基板及びその製造方法 | |
US4096619A (en) | Semiconductor scribing method | |
US6821901B2 (en) | Method of through-etching substrate | |
JP4069028B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
JP4050163B2 (ja) | 貫通電極付き基板の製造方法 | |
US9321636B2 (en) | Method for producing a substrate holder | |
JP2002118055A (ja) | アライメントマーク、半導体装置および半導体装置の製造方法 | |
JPH01305534A (ja) | 半導体基板の製造方法 | |
US4815208A (en) | Method of joining substrates for planar electrical interconnections of hybrid circuits | |
JP7382869B2 (ja) | 貫通孔基板の製造方法 | |
JP2005079554A (ja) | 貫通電極付き基板およびその製造方法 | |
JPS5815238A (ja) | 半導体装置の製造法 | |
JP4184885B2 (ja) | シリコン基板への垂直穴加工方法 | |
JPH0443415B2 (ja) | ||
JPS60235436A (ja) | 半導体装置の製造方法 | |
JP2912755B2 (ja) | 透過型電子顕微鏡用試料の作製方法 | |
JPH02244628A (ja) | 半導体装置の製造方法 | |
JPS6192865A (ja) | 結晶性基板の加工方法 | |
JPH05109719A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
A977 | Report on retrieval |
Effective date: 20070608 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101207 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111207 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20131207 |
|
LAPS | Cancellation because of no payment of annual fees |