JP4049160B2 - 蓋体フレーム、半導体装置、及びその製造方法 - Google Patents
蓋体フレーム、半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP4049160B2 JP4049160B2 JP2005074901A JP2005074901A JP4049160B2 JP 4049160 B2 JP4049160 B2 JP 4049160B2 JP 2005074901 A JP2005074901 A JP 2005074901A JP 2005074901 A JP2005074901 A JP 2005074901A JP 4049160 B2 JP4049160 B2 JP 4049160B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lid
- semiconductor chip
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
ところで、この種の半導体装置の樹脂体は、これを形成するためのキャビティを有する金型に、半導体チップ及び蓋体を取り付けた回路基板を収容し、このキャビティに溶融した樹脂を流し込むことにより形成される。この樹脂体の形成においては、樹脂体を形成する溶融樹脂の流れによって、回路基板に対する蓋体の位置がずれることを防ぐと共に、空間部に溶融樹脂が流入することを防ぐ必要がある。そこで、従来では、この樹脂体を形成する前に、蓋体を回路基板の表面に接着する工程や、回路基板に蓋体の端部を支持するための凹部や支持部を形成する工程を行っている。
この発明は、上述した事情に鑑みてなされたものであって、製造コストを削減できる半導体装置、その製造方法、並びにこれに使用する蓋体フレームを提供することを目的としている。
請求項1に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレームを提案している。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
この発明に係る蓋体フレームによれば、導電性を有する蓋体部により半導体チップを覆うことにより、半導体装置の外方側において発生した電気的なノイズが樹脂モールド部側から侵入しても、蓋体部においてノイズが空洞部内に侵入すること防いで半導体チップに到達することを防止できる。
また、この突起部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられることになるため、蓋体部の下端部と回路基板との隙間を確実に塞ぐことができる。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
ここで、電極部は空洞部と前記厚さ方向に重ならない位置に配されているため、この回路基板の撓みに基づいて、実装基板に対する電極部の位置が変化することを抑制できる。したがって、電極部が実装基板から剥離することを防止できる。
そして、モールド工程においては、蓋体部の下端部と回路基板との隙間が突起部の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。また、このモールド工程においては、蓋体フレームと回路基板との相対的な位置が既に固定されているため、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
また、この突起部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられることになるため、蓋体部の下端部と回路基板との隙間を確実に塞ぐことができる。
半導体チップ5は、略板状に形成されており、その厚さ方向の一端面5aが回路基板3の一端側に位置する表面3a上に接着固定されている。この半導体チップ5は、例えば、加速度を検知する機能を有した加速度センサチップからなる。
また、半導体チップ5の厚さ方向の他端面5cには、複数のパッド電極15が露出して形成されている。これらパッド電極15は、半導体チップ5に電力を供給する役割や、ピエゾ素子14から取り出された電気信号を外部に伝達する端子としての機能を有するものである。
蓋体部17は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部(上端部)21と、上端壁部21の周縁から回路基板3の表面3aに向けて突出する側壁部23とを備えている。すなわち、蓋体部17は、これら上端壁部21及び側壁部23により側壁部23の先端部23a側に開口する略凹状に形成されている。そして、側壁部23の先端部23aを半導体チップ5の周縁に位置する回路基板3の表面3aに配した状態においては、回路基板3の表面3aと、上端壁部21及び側壁部23の内面21a,23cとにより中空の空洞部25が画定される。なお、この状態においては、上端壁部21が、蓋体部17のうち回路基板3の表面3aから最も離間して位置しており、また、上端壁部21及び側壁部23の内面21a,23cが、半導体チップ5に触れないように位置している。
また、この蓋体フレーム7には、上端壁部21の周縁から上端壁部21の長手方向に一体的に延びる一対の連結部29が形成されている。
半田ボール33は、略球体状に形成されており、回路基板3の裏面3bから突出すると共に空洞部25とは回路基板3の厚さ方向に重ならない位置に配されている。
なお、この製造方法においては、予め、半導体装置1を構成するための複数のパッド電極31、配線部35及びシールド部材39からなるユニットを複数形成した1枚の回路基板3を用意しておく。
そして、各シールド部材39を介して回路基板3の表面3aに半導体チップ5をそれぞれ接着する。この半導体チップ5の接着は、銀ペーストを介して半導体チップ5を回路基板3の表面3aに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板3や半導体チップ5の表面3a,5c、特に、パッド電極15,31に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー37を配して半導体チップ5及び回路基板3のパッド電極15,31を相互に電気接続する。
次いで、各蓋体部17により各半導体チップ5を覆うように複数の蓋体フレーム7を回路基板3の表面3aに重ねて配する(フレーム配置工程)。ここで、各連結部29は、各蓋体フレーム7が各半導体チップ5を覆う所定位置に配されるように設定されているため、複数の半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。
また、これら一対の金型E,Fを配置すると同時に、回路基板3及び蓋体フレーム7と金型Fとの間には、樹脂モールド部を形成する樹脂と金型Fとの離型性を良好とする薄膜状のシートSを配しておく。このシートSは、例えばフッ素樹脂から形成されている。
したがって、この押圧工程を行った状態においては、回路基板3の裏面3bが金型Eの平坦面E1に接触すると共に、回路基板3の表面3aがシートSを介して金型Fの表面F1に接触することになる。また、蓋体フレーム7の突起部19の先端部19bがシートSを介して金型Fの底面F3に当接することになる。さらに、突起部19は、蓋体部17から回路基板3に対してさらに離間する方向に延びているため、金型Fと蓋体部17との間には隙間が形成されることになる。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられることになるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図5に示すように、樹脂モールド部9が形成されることになる。この樹脂モールド部9の表面9aには、前述した金型Fの凸条部F4によってV字状の溝41が形成されている。
最後に、個々の半導体装置1をダイシングテープDから取り外し、図1に示すように、回路基板3の裏面3bに露出する配線部35に半田ボール33を取り付けることで、半導体装置1の製造が終了する。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
また、空洞部25の膨張収縮による回路基板3の撓みに基づいて、実装基板45に対する電極部の位置変化を抑制できるため、半田ボール33が実装基板45から剥離することを防止して、半導体チップ5と実装基板45との電気的な接続を確保することができる。
また、押圧工程において、蓋体フレーム7の突起部19は、シートSを介して金型Fの底面F3に当接するため、突起部19の当接によって金型Fに傷がつくことを防止できる。また、金型Fの底面F3にシートSを配した状態でモールド工程を行うため、溶融樹脂によって金型Fが汚れることも防止できる。
図7に示すように、この実施形態に係る半導体装置51を構成する回路基板4には、その表面4aから厚さ方向に窪んで形成された断面視略矩形状の凹部53が形成されており、この凹部53の底面53aに半導体チップ5が配されている。
また、蓋体フレーム7は、この凹部53を跨いで配されている、すなわち、蓋体部17の先端部23aが凹部53の周縁に位置する回路基板4の表面4aに配されている。この状態においては、回路基板4の凹部53と、蓋体フレーム7の上端壁部21及び側壁部23とにより中空の空洞部55が画定される。
なお、アンカー部63は、モールド工程において貫通孔61の開口部61aから樹脂モールド部9を形成するための溶融樹脂を流入させることで、形成することができる。また、モールド工程において、貫通孔61は平坦面E1を有する金型Eに向けて開口するため、回路基板4の裏面4bと金型Eとの間にも第1の実施形態と同様のシートSを配しておくことが好ましい。
また、半導体チップ5と凹部53の底面53aに配されたパッド電極57とがワイヤー37により電気接続されるため、ワイヤー37が凹部53の外方に突出することを抑制できる。したがって、このワイヤー37を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー37が蓋体フレーム7に触れることを防いでワイヤー37の変形を確実に防止することができる。したがって、半導体装置51を製造する際に、回路基板4と半導体チップ5との電気的な接続を容易に確保することができる。
さらに、テーパ状の貫通孔61を形成すると共に樹脂モールド部9を先細りとなる貫通孔61の開口部61aを介してアンカー部63と一体的に形成することにより、空洞部55の膨張に基づいて樹脂モールド部9が回路基板4の表面4aから剥がれることを防止できる。なお、貫通孔61及びアンカー部63は、第1の実施形態の半導体装置1の構成に含めたとしても、同様の効果を奏することができる。
また、突起部19は、蓋体部17に対して弾性変形可能に設けられるとしたが、これに限ることはなく、少なくとも上端壁部21の周縁から突出していればよい。
さらに、例えば、導電性を有する樹脂により蓋体フレーム7を形成し、空洞部25,55に面する蓋体部17の内面21a,23cに絶縁性の樹脂を塗布するとしても構わないし、また、同内面21a,23cに前述の絶縁性樹脂及びシールド部27を重ねて塗布するとしてもよい。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム7を形成することに限らず、例えば、半導体チップ5の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム7を形成することが好ましい。
さらに、樹脂モールド部9は、エポキシ樹脂等の熱硬化樹脂から形成されるとしたが、モールド工程においては、加熱等によって樹脂から発生するガスが空洞部25,55内に充満することがある。このガスが、臭素(Br)等の臭気系のガスである場合には、半導体チップ5に悪影響を及ぼすことがある。したがって、この種のガスを考慮する場合には、樹脂モールド部9を形成する樹脂として、ハロゲン化合物等の難燃性の化合物を含まないものを選定することが好ましく、特に、臭素等、半導体チップ5に悪影響を及ぼすガスを発生しないものを選択することが好ましい。
また、半導体チップ5として加速度センサチップを一例に挙げたが、これに限ることはなく、半導体チップ5は、加速度センサチップを構成する撓み部13のように、少なくとも動く部分を備えるものであればよい。
Claims (10)
- 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、
前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、
前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレーム。 - 前記蓋体部が導電性を有することを特徴とする請求項1に記載の蓋体フレーム。
- 前記突起部が、前記蓋体部に対して弾性変形可能に形成されていることを特徴とする請求項1又は請求項2に記載の蓋体フレーム。
- 回路基板と、該回路基板にその厚さ方向の一端側に重ねて固定されると共に電気接続される半導体チップと、前記回路基板の一端側に重ねて配されると共に前記半導体チップを覆う蓋体フレームと、該蓋体フレームを介して前記半導体チップとの間に中空の空洞部を設けて配されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する樹脂モールド部とを備え、
前記蓋体フレームが、前記回路基板に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、
前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びると共に、その先端部が、前記樹脂モールド部の外方に露出していることを特徴とする半導体装置。 - 前記半導体チップが、前記回路基板の一端側から前記厚さ方向に窪んで形成された凹部の底面に配されると共に、
前記蓋体フレームが、前記凹部を跨いで配されることを特徴とする請求項4に記載の半導体装置。 - 前記蓋体部が導電性を有し、
前記回路基板に、導電性を有し、前記蓋体部と共に前記半導体チップを含んで前記空洞部を囲むシールド部材が設けられ、
該シールド部材が前記蓋体部と電気的に接続されていることを特徴とする請求項4又は請求項5に記載の半導体装置。 - 前記回路基板に、前記厚さ方向に貫通すると共に前記半導体チップが固定される前記回路基板の一端側に向けて先細りとなるテーパ状の貫通孔が形成され、
前記貫通孔の内部に、前記貫通孔のうち先細りとなる側の開口部を介して前記樹脂モールド部と一体的に形成されるアンカー部が設けられることを特徴とする請求項4から請求項6のいずれか1項に記載の半導体装置。 - 前記回路基板が、前記回路基板の一端側のうち、前記空洞部に露出して配されると共に前記半導体チップと電気接続するためのパッド電極と、
前記回路基板の厚さ方向の他端側に露出して配される電極部と、
前記回路基板の内部に配され、前記パッド電極と前記電極部とを相互に電気的に接続する配線部と備えることを特徴とする請求項4から請求項7のいずれか1項に記載の半導体装置。 - 前記電極部が、前記空洞部と前記厚さ方向に重ならない位置に配されることを特徴とする請求項8に記載の半導体装置。
- 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置を製造する半導体装置の製造方法であって、
前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出する突起部とを有する蓋体フレームを用意するフレーム準備工程と、
前記蓋体部が前記半導体チップを覆うように前記蓋体フレームを前記回路基板の一端側に重ねて設けるフレーム配置工程と、
上下一対の金型により前記回路基板及び蓋体フレームを前記厚さ方向に挟み込むと共に、一方の金型により前記突起部を前記回路基板に向けて押圧する押圧工程と、
前記一方の金型、前記蓋体部及び回路基板により形成される間隙に樹脂を充填して、樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074901A JP4049160B2 (ja) | 2005-03-16 | 2005-03-16 | 蓋体フレーム、半導体装置、及びその製造方法 |
PCT/JP2006/305060 WO2006098339A1 (ja) | 2005-03-16 | 2006-03-14 | 半導体装置、半導体装置の製造方法、および蓋体フレーム |
KR1020077023360A KR20070116097A (ko) | 2005-03-16 | 2006-03-14 | 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임 |
CNB2006800081820A CN100517659C (zh) | 2005-03-16 | 2006-03-14 | 半导体装置、半导体装置的制造方法及壳体框架 |
EP06729094A EP1860694A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and cover frame |
US11/908,590 US20090230487A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and lid frame |
TW095108588A TWI303094B (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, method for manufacturing semiconductor device, and cover frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074901A JP4049160B2 (ja) | 2005-03-16 | 2005-03-16 | 蓋体フレーム、半導体装置、及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007268030A Division JP2008028428A (ja) | 2007-10-15 | 2007-10-15 | 蓋体フレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261298A JP2006261298A (ja) | 2006-09-28 |
JP4049160B2 true JP4049160B2 (ja) | 2008-02-20 |
Family
ID=37100222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074901A Expired - Fee Related JP4049160B2 (ja) | 2005-03-16 | 2005-03-16 | 蓋体フレーム、半導体装置、及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4049160B2 (ja) |
CN (1) | CN100517659C (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011031385A (ja) * | 2009-07-07 | 2011-02-17 | Rohm Co Ltd | Memsセンサ |
CN102762489A (zh) * | 2009-11-20 | 2012-10-31 | 欣兴电子股份有限公司 | 盖、其制造方法和由此制成的mems封装体 |
DE102011004577B4 (de) * | 2011-02-23 | 2023-07-27 | Robert Bosch Gmbh | Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger |
WO2012124282A1 (ja) * | 2011-03-11 | 2012-09-20 | パナソニック株式会社 | センサ |
CN102745639B (zh) * | 2011-04-22 | 2015-09-09 | 欣兴电子股份有限公司 | 微机电的承载件及其制法 |
DE102011086722A1 (de) * | 2011-11-21 | 2013-05-23 | Robert Bosch Gmbh | Mikromechanische Funktionsvorrichtung, insbesondere Lautsprechervorrichtung, und entsprechendes Herstellungsverfahren |
JP6016228B2 (ja) * | 2012-07-03 | 2016-10-26 | ソニーセミコンダクタソリューションズ株式会社 | センサデバイス |
ITTO20120976A1 (it) * | 2012-11-09 | 2014-05-10 | St Microelectronics Srl | Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici |
ITTO20130651A1 (it) | 2013-07-31 | 2015-02-01 | St Microelectronics Srl | Procedimento di fabbricazione di un dispositivo incapsulato, in particolare un sensore micro-elettro-meccanico incapsulato, dotato di una struttura accessibile, quale un microfono mems e dispositivo incapsulato cosi' ottenuto |
CN103539063A (zh) * | 2013-11-05 | 2014-01-29 | 华进半导体封装先导技术研发中心有限公司 | 环境mems传感器基板封装结构及制作方法 |
JP6297392B2 (ja) * | 2014-04-08 | 2018-03-20 | アルプス電気株式会社 | 圧力検出装置 |
JP6262086B2 (ja) * | 2014-07-04 | 2018-01-17 | アルプス電気株式会社 | 圧力検出装置 |
JP6274058B2 (ja) * | 2014-09-22 | 2018-02-07 | 株式会社デンソー | 電子装置、及び電子装置を備えた電子構造体 |
US10041851B2 (en) * | 2015-09-24 | 2018-08-07 | Silicon Microstructures, Inc. | Manufacturing catheter sensors |
EP3279630B1 (en) * | 2016-08-03 | 2019-06-26 | ams AG | Pressure sensor module |
JP6561940B2 (ja) * | 2016-08-12 | 2019-08-21 | 株式会社デンソー | 半導体センサ及びその製造方法 |
CN107818291B (zh) * | 2016-09-14 | 2022-01-04 | 致伸科技股份有限公司 | 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法 |
JP6527193B2 (ja) * | 2017-04-07 | 2019-06-05 | 株式会社鷺宮製作所 | 圧力センサ |
DE102018106560A1 (de) | 2017-10-17 | 2019-04-18 | Infineon Technologies Ag | Drucksensorbauelemente und Verfahren zum Herstellen von Drucksensorbauelementen |
CN111312667B (zh) * | 2019-09-20 | 2023-04-18 | 天津大学 | 带导电通孔偏移结构的半导体器件、供电结构和电子设备 |
CN112492478B (zh) * | 2020-12-02 | 2022-08-19 | 潍坊歌尔微电子有限公司 | 微型麦克风防尘装置及mems麦克风 |
-
2005
- 2005-03-16 JP JP2005074901A patent/JP4049160B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-14 CN CNB2006800081820A patent/CN100517659C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101142672A (zh) | 2008-03-12 |
CN100517659C (zh) | 2009-07-22 |
JP2006261298A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4049160B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6400509B2 (ja) | 電子部品の製造方法 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JPWO2020129195A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2010272556A (ja) | モールドパッケージおよびその製造方法 | |
JP5452210B2 (ja) | 半導体装置及びその製造方法 | |
JP4049167B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP5898906B2 (ja) | 半導体素子の電気接続構造 | |
JP5178648B2 (ja) | パッケージの製造方法、及び半導体装置 | |
JP2009164240A (ja) | 半導体装置 | |
JP2003133329A (ja) | 半導体装置 | |
JP2008028428A (ja) | 蓋体フレーム及びその製造方法 | |
JP4609478B2 (ja) | 蓋体フレーム及びその製造方法 | |
JP4833678B2 (ja) | 圧電発振器の製造方法 | |
JP3734225B1 (ja) | 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置 | |
JP5972158B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012004594A (ja) | 半導体装置 | |
JP4293232B2 (ja) | 半導体装置の製造方法 | |
JP3705235B2 (ja) | 半導体装置の製造方法 | |
JP4357492B2 (ja) | 半導体装置 | |
JP4357493B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |