JP4047794B2 - Cmp補助のリフトオフ微細パターニング - Google Patents

Cmp補助のリフトオフ微細パターニング Download PDF

Info

Publication number
JP4047794B2
JP4047794B2 JP2003367987A JP2003367987A JP4047794B2 JP 4047794 B2 JP4047794 B2 JP 4047794B2 JP 2003367987 A JP2003367987 A JP 2003367987A JP 2003367987 A JP2003367987 A JP 2003367987A JP 4047794 B2 JP4047794 B2 JP 4047794B2
Authority
JP
Japan
Prior art keywords
layer
lead
sensor
film
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367987A
Other languages
English (en)
Other versions
JP2004186673A (ja
Inventor
マリ−クレア・シリル
フレデリック・エイチ・ディル
シェンジェ・ウォン
ジュ−ルン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004186673A publication Critical patent/JP2004186673A/ja
Application granted granted Critical
Publication of JP4047794B2 publication Critical patent/JP4047794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/31Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109Details
    • G11B5/313Disposition of layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、一般にマイクロ電子デバイスのパターニングに関する、より具体的にはマイクロ電子デバイスおよびナノ構造のための真空堆積された薄膜のCMP補助のリフトオフ微細パターニングに関する。
フォトレジストおよびエッチングを用いるパターニング材料は従来から知られた技術であり、およそ100nmの構造が用いられるマイクロ電子工学においる普及により、特に大規模集積(VLSI)シリコン・チップおよびコンピューターのディスク・ドライブ用磁気記録ヘッドに対して、進歩してきた。真空堆積の薄膜材料のいくつかは、簡単にはエッチングできない。Francoらの米国特許番号3873361によれば、オーバーハング断面を有するフォトレジストのステンシルを介して堆積することによって、これらの材料はパターニングできると教示されている。ステンシル内部の材料は、溶剤中でフォトレジストを剥離し、レジストおよび上に位置する薄膜を除去した後でも残存する。このリフトオフ・プロセスは、シリコン集積回路と特に薄膜記録ヘッドにおいて、特に磁気抵抗読取センサおよびその導電リードを画定するために用いられる。数100nmより少ないギャップでパターンを形成することが、オーバーハング構造の深さが制限され、かつレジストがリフトオフされたときレジスト上に堆積された材料が極めて好ましくない鋭くとがったフェンスを形成するので、極めて難しくなってきた。Jasoらの米国特許番号5246884によれば、ダイヤモンド・ライク・カーボン(DLC)のような薄い研磨耐性層を、化学機械式研磨(CMP)を止めるためのゲージ(基準)層として使用できると教示されている。
電気リードを磁気センシティブ抵抗(巨大磁気抵抗あるいはGMRセンサ)に接着(接続)するためのリフトオフ・プロセスにおいて、センサが堆積されるオーバーハングのフォトレジスト開口部の内部でGMRセンサを除去するイオン・ミル(アルゴン・スパッタ・エッチング)プロセスによって画定されたリード間にその領域(寸法)を有するセンサ薄膜形成から開始する。次に同一のフォトレジスト・パターンを用いてセンサが堆積されると、堆積された薄膜は同じフォトレジスト構造の中に堆積された導電リードに(自己整合的に)位置合わせされる。
自己整合プロセスにおいて、イオン・ミル・プロセスは、センサのエッジがかなり狭い角度を有する、必須のアンダーカットを得るために効果的なフォトレジスト・マスクがウエハから引き上げた2層レジストを使用する。同様に、リードが堆積されると、この浅い堆積角度を覆うようにリードは先細になっている(テーパが付けられている)。このことによりGMRセンサの正確な長さを確定し制御することが難しい。
従来技術には重要な問題がいくつかある。第一に、リフトオフ・プロセスは、アンダーカットが小さくなりすぎるために、おそらく250nmのサブミクロン・サイズの構造には適用できない。第二に、極小磁気読取センサの例では、読取センサ抵抗および自己整合型電気リードが十分に画定できるようにイオン・ミル・プロセスが急傾斜(ほぼ垂直)の側壁を提供することが望ましい。このような幾何学的構造は、従来のプロセスでは形成できていない。最後に、薄い研磨耐性層は堆積された薄膜および従来プロセスにおける従前の表面特性をきちんと保護できない。事実、ある程度の平坦性を得るのに集中している。それゆえ、エッチングが難しい材料のために、サブミクロン・サイズのデバイスまで対応できる新規微細パターニング技術に対する必要性がある。
米国特許第3873361号 米国特許第5246884号
本発明は、リフトオフ・プロセスに用いられるものと同様のフォトレジスト・パターンを用いてエッチングしにくい膜にパターン形成を行う。また一方、本発明は、フォトレジストの薄い1層で形成された膜をパターン化する。本発明は、従来のリフトオフ・プロセスおよび研磨プロセスで覆われる領域をはっきり制限するための研磨耐性層の使用に基づいて確立する新規プロセスを用いてサブミクロンのスペースを有する構造体を形成するプロセスを提供する。本発明は、ダイヤモンド・ライク・カーボン(DLC)のような研磨耐性材料の極めて薄い層のような2つの研磨耐性表面つまり薄膜を用いる。一方でこれらの薄膜つまり表面は、パターン化された領域(すなわちフォトレジストの下)の外側のウエハ表面を保護するために用いられるものもあれば、他方で研磨プロセスから堆積された膜を保護するために用いられるものもある。パターニングを完成するために用いられる研磨プロセスの間、元の表面と堆積されたパターンの間の極めて狭い接合部のみが、研磨プロセスにさらされ、パターンのエッジを形作りかつ滑らかにするのを助けるためにトポグラフィー(地形学)の使用を可能にする。
本プロセスは、堆積された膜が既存の表面の上に直接位置し、磁気読取ヘッドのためのリードのオーバーレイ構成においてと同様のオーバーレイ方法において、あるいはエッチング・プロセスが下部に位置する膜およびエッチングされた膜と自己整合されたキャビテイー(空洞)内部に位置する堆積された膜を除去するために用いられる自己整合(self aligned)構造において用いることができる。これは、リードそれ自体が接するGMR読取センサと同一平面にある磁気読取ヘッドを画定するための最も一般的な方法である。
本発明の一つの実施形態は、巨大磁気抵抗(GMR)読取センサ・デバイスのための構造例で示すことができ、この構造は一般にセンサのための縦側壁およびGMRセンサの対向する端に接続される2つの導電リード(導電リードとして機能し、センサに必要な磁場環境を提供する)を形成するパターニング・プロセスでGMR読取センサを構成する。GMRセンサの幅は、達成でき得る平行記録トラック密度およびこのようにしてコンピューターのディスク・ドライブによって蓄積できる情報量に関する重要なパラメーターの一つである。本発明は極小さいGMRセンサの製造を可能とする。
GMR読取センサを製造する方法は、薄い絶縁層(これは次に、磁気読取ギャップの一端を磁気的に画定する磁気シールド上に堆積される)上に堆積されたGMRセンサ材料の薄膜を利用する。DLCのような研磨耐性材料による第1の薄膜層が、後で研磨材にさらされるときセンサを保護するためにウエハの表面の上に堆積される。フォトレジストの薄い単一層(反射防止のサブ層がある、あるいはない)が、研磨耐性膜を覆って塗布され、2つのリードが形成される開口部と読取センサの幅を画定するリード間のフォトレジストの極めて狭い配線とがパターン化される。第1のDLC膜は反応性イオン・エッチング(RIE)によってリード・パターンから除去され、かつGMR膜はイオン・ミリング・プロセスを用いて同じ領域内でエッチングされる。フォトレジストの薄い単一層とともに、GMR膜の一般的には縦側壁を有する構造は、本発明によって達成される構造的特徴であり、イオン・ミリングによって達成できる。
薄膜リードが、今度はウエハ全体を覆って真空堆積される。これらのリードは、GMR膜および高導電層のために適当な磁場環境を提供するために磁気バイアス層から構成される。該リードはフォトレジストを覆うだけでなく、必要とされるフォトレジスト内部のパターンを充たす。第2の研磨耐性膜(DLCのような)がリード膜を覆って堆積され、リード・パターン領域内部でリード膜を保護する。フォトレジストとフォトレジスト上に位置する薄膜リードの一部は、通常の熱/化学的剥離によって除去される。場合によっては、多くのフォトレジストが研磨によって除去するには機械的に弱いので、このプロセスは任意選択である。該構造が次に化学機械的研磨プロセスにさらされ、このときリード・パターンを取り囲む狭いマージンのみがプロセスで影響を受ける。リードとGMRセンサを覆う耐性膜は、これら2つの領域を保護する。リードとセンサ間の厚みの差が2つの領域間の接合部の形を画定する。リードは、一般により厚く、耐性層が端から腐食されるのにつれて徐々に丸くなり、一方センサは完全に保護されたままである。
代替構成において、読取センサ片(strip)とバイアス層の画定はリードの堆積から分離して完成される。この構成において読取センサはより大きいので、通常のリフトオフ・プロセスは読取センサおよびバイアス層のパターン化に用いることができる。リードは次に上述のように隣接してというよりGMRセンサの上に堆積される。このリード・オーバーレイ(LOL)プロセスは、本質的にイオン・ミリング工程が用いられないのを除いて上述のプロセスと同じである。リード・オーバーレイ・プロセスは、リード間のスペースがヘッドの機能し得る読み取り幅よりもかなり小さいので、特に取り組み甲斐がある。必要とされるスペースはおおよそ読み取り幅の半分であり、0.15ミクロンの読取トラックを達成するためにはリード間で0.07ミクロンのスペースが
必要となる。
第3の構成が読取センサの裏面(backside)を画定するために用いられる。これは第1の構成と似ているが、イオン・ミリング後センサを隣接させるために、金属リードではなく絶縁体が用いられる。イオン・ミル・プロセスは一般にGMRセンサ薄膜の上に縦方向の壁を画定する。アルミナ(酸化アルミニウム)もしくは同等の絶縁材料が次にセンサの裏面をシールしかつ精密に画定するフォトレジストを覆って堆積される。この充填は研磨後の出来上がりが平面に近い接合部になるように、一般的にはGMR薄膜とほぼ同じ厚さである。
本発明は、真空堆積薄膜のためのパターニング・プロセスを提供し、2つの研磨耐性層または材料表面およびCMP研磨を用いてフェンスといわれる望ましくない材料を堆積プロセスから除去し、かつCMPを用いて堆積された薄膜と周辺領域間の接合部のプロファイルを調整する。隣接構造を形成するためにイオン・ミリングとともに用いられると、近接マスキングにより元のパターン化された表面と隣接して堆積された膜の間の垂直方向インターフェイスが可能となる。
既述の3つの例が薄膜記録ヘッドのための読取センサに対する製造プロセスに関連する場合、本発明はシリコン・マイクロ電子工学(新規の薄膜材料が適用できる)、極小の構成要素へのリード接続のようなナノ構造、およびマイクロ機械システムのような多くの他の領域において有用であることは明らかである。
本発明は、基板を覆う第1の膜と、第1の膜を覆う第1の研磨耐性層と、第1の研磨耐性層を覆う第2の膜と、第2の膜を覆う第2の研磨耐性層とを含み、第1および第2の研磨耐性層はダイヤモンド・ライク・カーボンを含む、マイクロ電子デバイスを提供する。第1の膜は電気的抵抗材料を含み、一方第2の膜は低抵抗導電材料を含む。第1の膜は磁気読取センサとして具現化される電気抵抗である。電気的抵抗材料は磁界に敏感に反応する。該デバイスは第1と第2の膜の間に一般には垂直方向の接合部および電気的抵抗材料に隣接する絶縁膜をさらに含む。
本発明は、読取センサと、読取センサに接続する一般には縦側壁を有する電気リードとを含み、読取センサは巨大磁気抵抗絶縁膜を含む、磁気センサ・デバイスをさらに提供する。電気リードは、磁気導電膜を有し、かつ磁気導電膜は磁気バイアス膜および導電リード膜を有する。
本発明の利点は、適当な研磨耐性層およびトポグラフィーの選択を用いて、フォトリソグラフのイメージ上に堆積された膜が研磨プロセスを用いて、レジストの上に位置する材料をレジスト膜に沿って除去できることである。これにより、エッチングが難しい膜材料をにより精密にパターニングすることができ、かつオーバーハンギングのリソグラフィー構造が必要となるステンシル・リフトオフのような従来のプロセスによって得られる構造体サイズに比べより小さく製造することが可能となる。さらに、本発明は、研磨耐性層および研磨工程を用いてエッチングの難しい材料を従来のリフトオフ・プロセスで確実に達成できるギャップよりかなり小さいギャップでパタ−ン化できる。加えて、従来プロセスがある程度の平坦化を達成することに焦点がおかれているのに対して、本発明は極めて平坦でない(non-planar)構造を含む。
図面を参照すれば本発明の好ましい実施形態の詳細な説明によって本発明をより良く理解できるであろう。
前述したように、エッチングの難しい材料のためにサブミクロン・サイズまで適用(スケーリング)できる新規の微細パターニング技術が必要である。これが必要にある良い例は、大容量コンピューターのディスク・ドライブの記録ヘッドのための磁気読取センサの画定である。読取センサは巨大磁気抵抗効果を利用する小さな磁気に感応する電気的抵抗である。ほぼ50ギガバイト/in(323ギガバイト/cm)の記録密度を達成するためには、磁気書込トラックあたり250nmのスペースを取るとして、ディスク上でインチあたり約1×10(cmあたり約2.54×10)のサークル記録トラックが必要となる。読取センサはトラック・スペースよりかなり狭くなければならず、その結果、記録技術の進歩につれて増加する要求とともに100−150nmの読取センサ幅が使用されている。この読取感度は、センサに接続する2つの電気リードの間のスペースによって制御される。
図、具体的には図1乃至図22および図24乃至図25を参照すると、本発明の好ましい実施形態が示されている。一方ではマイクロ電子工学およびナノテクノロジーにおいて本発明によるプロセスに対して多くの潜在的な応用があるが、記録ヘッドに対する小さな巨大磁気抵抗(GMR)読取センサの画定に関する具体例を使ってプロセスおよびその能力を説明する。
本発明を薄膜記録ヘッドによる磁気読取センサのための導電リード形成の観点で説明する。これは読取センサに対して自己整合された隣接リードを挿入すること、あるいは読取センサの表面上にリードをオーバーレイすることに使用できるので、便宜的な具体例である。これら実施形態の両方とも本発明によって提供される新規パターニング・プロセスを使用する例である。
これらの実施例において、研磨耐性表面はシリコンの接着層を覆って塗布されたダイヤモンド・ライク・カーボンの薄い層を用いることによって達成される。従って、約0.5−2nmのシリコンを覆う約5−20nmのDLCによって、コロイダル・シリカのような軟らかい研磨剤で研磨されるとき、極端に低い侵食率を有する非常に耐性のある表面コーティングが提供される。明らかに、研磨における表面の侵食率が最小になることを原則とすると、研磨耐性表面と研磨剤のその他多くの組み合わせで代替できる。この研磨耐性は、リード接合部の一方の側またはもう一方の側へと研磨の大部分を導くトポグラフィー(形状)の使用と組み合わされる。
本発明の好ましい実施形態は、エッチング・プロセスを用いてパターニングするのが難しいかあるいは不可能な薄膜材料のパターニングをリソグラフィーで画定するために、選択的なCMPプロセスを使用する。本発明は薄い単一層のフォトレジスト・パターンを利用し、かつ選択的な研磨耐性表面の使用により、研磨プロセスを介してフォトレジストと上に位置する薄膜の除去を達成するプロセスを教示する。
2つの導電リード55に隣接する磁気記録ヘッド65のための読取センサのウエハ表面の概観を図1に示す。読取感度の幅は、2つのリード55間のスペースによって確定される。この発明の一つの実施形態は、エッチングが難しい複合膜であるこれらのリード55をパターン化することである。記録ヘッドの形成において、このパターニングは、通常2層レジストを用いて達成できるオーバーハングのフォトレジスト・プロファイルを必要とするステンシル・リフトオフ・プロセスによって従来どおり実施される。しかしながら、この従来プロセスでは、たとえばGMRデバイスのような数100nm未満のパターンで、いよいよ難易度が増してきた。本発明に基づいて記述された2つの実施形態は、フェーズ・マスク技術を伴うディープUV露光あるいは電子ビーム露光のようなリソグラフィー技術の増強を伴って、薄い単一層のフォトレジストを用いることによって画定できるので、かなり小さな寸法まで適用できる。
読取センサ65およびリード55が配置された後、電磁書込ヘッドは読取ヘッドの上に形成される。ウエハ処理が完了すると、個々のヘッドはウエハから(図1の点線で示すように)切り離され、空気ベアリング表面11に垂直な表面上に重ね合わされる。回転するディスクに面するのがこの表面である。以下に示す空気ベアリング表面11での構造的断面を見ることによって、好ましい実施形態が最も良く説明できる。
図2は、空気ベアリング表面11での断面で概観した読取ヘッド・センサ65の好ましい実施形態を示す。図に示すように、読取センサ65は導電リード55に隣接する。センサ65とリード55は、2つの軟らかい磁気シールド5と10の間に配置される。2つのシールド5と10の間のスペースは、記録トラック(図示せず)に沿ったセンサ65の空間的解像度を確定する。シールド5、10は導電性のため、センサ65とリード55は薄い絶縁層3によってシールド5、10から絶縁されている。
1インチあたり5×10ビット(1cmあたり1.27×10ビット)の線形記録を達成するために、読取センサ65は、ほぼ50nm離れた磁気転移に感応する。シールド5、10のスペースは感度の範囲を決定し、かつシールド5、10のスペースは好ましくはセンサ65に近接して、ほほ50nmである。このように、センサ65とセンサ65の上下の絶縁膜3を合わせた厚みは、極めて小さいことが望ましい。図に示すように、リード55は、GMRセンサ65の抵抗に比べて小さな電気抵抗を保持するように、一般にセンサ65よりやや厚い。
図3はリード155がセンサ膜165の上にオーバーレイされた代替の実施形態を示す。この構成において、センサ165は、センサ165の端に隣接する分離されたバイアス・マグネット175を利用する。好ましい実施形態のように、オーバーレイ構造は磁性体層110と115およびそれらの間に位置する絶縁層13を含む。センサ165は、リード155間の臨界スペースより大きく、バイアス・マグネット175とセンサ165のパターニングはさほど重要ではなく、本発明のCMP補助のプロセスあるいは従来のリフトオフ・プロセスを用いて達成できる。リード155の代替の構造(図3)は一般に隣接する構造(図1および図2)に対してより簡便であるが、GMRセンサ65の感応領域がややリード・スペースより幅が広く、100nm未満のリード55間のスペースが要求されるので、本プロセスは取り組み甲斐がある。
図4乃至図14は、本プロセスをより詳細に示している(全て空気ベアリング表面11での断面図を示す)。代替プロセス手順が実施される間、リードが画定される領域4を除いてセンサ膜65をエッチング除去するイオン・ミル・プロセスによってパターン化されるGMRセンサ膜の小さな領域を図4に示す。アルミナのような絶縁材料3が次にエッチングされたセンサ領域4の周りに堆積され、これはセンサ65が除去された領域を充填しかつ該表面を基本的にプラナー(平面)状態に戻す。このパターニングは従来のリフトオフ・プロセスあるいは本発明によるCMP補助技術によって実施される。図4に示すように、薄い絶縁層3は下部の磁気シールド10の上に位置する。
次に、図5に示すように、後のプロセスにおいて実施される研磨工程からセンサ65および周囲領域を保護するために、研磨耐性膜30がセンサ65および絶縁層3の上に塗布される。摩擦および磨耗への耐性のために、空気ベアリング表面および記録メディアのヘッドに用いられる膜と基本的には同等なダイヤモンド・ライク・カーボン(DLC)膜を含む、いくつかの異なるタイプの薄膜30が使用でき得る。説明の目的のために、残りのプロセスはDLC膜を研磨耐性膜30として用いることとして記述する。好ましくは、研磨耐性膜30のパラメーター(要素)は、1nmのシリコン接着層の上に10nmのDLCを含む(個々の層は図に示していないが集合的に研磨耐性膜層30を形成する)。
研磨耐性膜30の他の要素は研磨耐性表面を含み、これは平らな表面(トポグラフィーなし)の研磨による除去率は他の材料(研磨プロセスがトポグラフィーによって拡張されるエッジに露出した)の研磨侵食率に比べて小さい。この特性は研磨剤の硬さおよび研磨環境での化学的性質(反応)といった表面の物理/化学的特性によって制御できる。良い研磨耐性を有する属性は、物理的硬さが研磨剤の硬さより硬い表面を含み、炭化シリコン、窒化タンタル、炭化ホウ素、およびダイヤモンド・ライク・カーボンは、コロイダル・シリカのような研磨剤より硬い材料である。その他の属性として、研磨剤によって除去されないように堅いおよび/もしくは柔軟(延性)な表面が含まれる。そのような表面は固いというよりむしろ軟らかく、銅、ロジウム、およびナイロンのような材料を含む。さらに他の属性として、ダイヤモンド・ライク・カーボンのような低い摩擦係数の表面と、軟らかい研磨剤(酸化セリウム、ルージュ、およびシリカはアルミナに比べ軟らかく、炭化シリコン、およびダイヤモンド・ライク・カーボンはそれほど軟らかくない)を用いることを含む。最後に、化学反応もまた重要な役割を果たすことができる。たとえば、銅はいくつかの化学的性質において研磨耐性があり、別の性質においては容易に研磨され、一方ダイヤモンド・ライク・カーボンはほとんどの化学的環境において不活性である。
図5にさらに示すように、フォトレジスト膜40がDLC層30を覆って塗布され、リードが配置される開口領域32にパターン化される。読取センサ65を画定する構造体は、開口領域32の間の狭いレジスト・パターン41である。この狭いレジスト・パターン41はフォトレジスト膜40を含む。この狭レジスト・パターン41は好ましくは、100nmかそれ未満の幅を有する。リソグラフィー・プロセスは反射防止層を使っても使わなくてもよく、パターンの画定は従来どおりであるが、かなり高解像度を有する。
次に、図6に示すように、反応性イオン・エッチング(RIE)プロセスがDLC層を介して開口領域32の内部にエッチングをするために用いられる。DLC層30はかなり薄いので、RIEプロセスによるレジスト40の侵食は小さい。RIEプロセスはGMRセンサ材料65および周辺のアルミナ絶縁層3をレジスト・パターン41の下のゾーンを除いて、露出する。GMRセンサ65とアルミナ絶縁層3の両方は、エッチングが非常に難しい材料を含む。
図7は、読取センサ65と周辺のアルミナ3をスパッター除去するため、励起アルゴン・イオンをウエハ1表面に照射するイオン・ミル・プロセス後の構造を示す。フォトレジスト40とDLC膜30は、リードが開口領域32の内部に配置されるところを除いて、ウエハ1の表面を保護する。このプロセスは、センサ65はリードが配置される領域32の内部でアルミナ絶縁膜3の厚みをほとんど失わずに適切に除去されると、終了する。
次に、図8は、導電リード層55の堆積後の好ましい実施形態を示す。リード層55は、多層膜を具備し、この多層膜は読取センサ65を正確に磁気的な配向を保持するために永久磁石膜を有する底部層(図示せず)およびGMR読取センサ65を接続するための導電上部層(図示せず)を含む。リード層55は、DLC膜30の任意の露出表面と同様に、ウエハ3およびフォトレジスト40を完全に覆うが、しかしリード層55は、重要な電気的接続をしかつ適切な磁気環境を形成するGMRセンサ65の両側に、具体的に接触する。
ひき続く研磨プロセスにおいてリードの保護をするために、図9に示すように、第2の研磨耐性層31がリード層55の上に配置される。リード金属55の上面が十分に研磨耐性があれば、この工程は必要ないであろう。この第2の研磨耐性層31は、たとえば第1の研磨耐性層30と同一であリ得る。さらに、第2の研磨耐性層31はDLCを含み、より具体的には1nmのシリコン接着層上に堆積された約10nmのDLCを含む(集合的に層31として示す)。
本発明の好適な実施形態において、フォトレジスト40は、任意選択の化学的剥離プロセスによって除去される。このプロセスは一般に、フォトレジスト40とその上にある材料(たとえばリード層55および第2のDLC層31のような)を除去するその後の化学的剥離に先立ちレジストをしわ寄せる(wrinkle)えぐり取るための焼成を含む。図10はフォトレジスト10が除去された後の構造を示す。示されるように、フォトレジスト40の両側を覆う第2のDLC層31とリード金属55は、刈り込まれ、主な突出部つまりフェンス99が残る。それでもなお、リード55は第2の研磨耐性層31で覆われたままである。さらに、センサ65とリード55を取り囲む絶縁層3は、第1研磨耐性層30で覆われる。加えて、リード55の極めて粗いエッジ99のみが、研磨耐性表面で保護されない。
ウエハ1は、この段階でCMP工程にさらされる。この工程で、ウエハ1はスラリーの中(もしくは研磨パッドに内蔵されて)で、マイクロエレクトロニクス産業で用いられる従来のCMPプロセスに従って、軟らかい研磨剤で研磨される。コロイダル・シリカのような比較的軟らかい研磨剤が、研磨耐性層30、31に顕著な影響をあたえることなく、リード55の軟らかい金属材料を研磨するために用いられる。
図11は研磨プロセスの結果を示し、ここでフェンス99は研磨によって取り去られる。GMRセンサ65よりやや厚いリード55のトポグラフィーを用いて、研磨はリード55のエッジ95に集中され、そこで研磨耐性層31はエッジ95からゆっくりと侵食されスムーズでフェンスのない輪郭を形成する。
図12は、RIEプロセスを用いた研磨耐性層30、31の除去後の好適な実施形態を示す。第2の絶縁層15、好ましくはアルミナが次にウエハ1の表面に堆積される。次に、第2の磁気シールド5がウエハ1を覆って堆積されかつパターン化され、そして完成したデバイス100は、結果的にリード55が自己整合されGMRセンサ65に隣接した、図13に示された構造になる。
図14は隣接リードを製造するための好適な実施形態に対するプロセス・フローの概要を説明している。示されたように、本プロセスは、磁気シールド10を覆う薄い絶縁層3上の完全膜のGMRセンサ65、あるいは絶縁膜3上にはめ込まれたパターン化されたGMRセンサ65から始まる(405)。次に、DLCのような薄い研磨耐性膜30が、ウエハ1の上に堆積され、かつフォトレジスト膜40がスパン・オンされパターン化され、それに続いて、GMRセンサがその間に画定される2つの導電リードが画定される(410)。その後、研磨耐性層30がRIEプロセスを用いてパターン化される(415)。この後、GMR膜65と周辺の絶縁膜3がイオン・ミリング・プロセスによってエッチングされ、続いてリード・キャビティー32の間に狭いGMRセンサを画定する(420)。
次の工程は、上部に導電層を有する磁気バイアス層を構成する2層リード材料55の堆積を含む(425)。このプロセスはできたリード55のためのキャビティー32を充填しかつウエハ1を覆う。次に、DLCのような第2の研磨耐性層31がウエハ1覆って堆積される(430)。その後、フォトレジスト40と、第2の研磨耐性層31と、フォトレジスト40の上に位置するリード層55とが化学的剥離もしくはCMPプロセスの使用によって除去される(435)。剥離プロセスは、レジスト側壁40の上に堆積されたリード材料55の険しいフェンス99を残す。本プロセスの次の工程で、CMPプロセスを用いてフェンス99が除去される(440)。ここで、リード55、GMRセンサ65、およびウエハ1の表面は研磨耐性膜30、31によって保護される。研磨プロセスは、またリード55の周囲95を滑らかにする。さらに、第1のDLC層30に沿ったリード55のトポグラフィーがセンサ65を保護する。次に、研磨耐性層30、31がRIEプロセスを用いて除去される(445)。最後に、上部絶縁層15と第2の磁気シールド5はウエハ1の上に堆積され、センサ・デバイス100が完成する(450)。
図15乃至図22は隣接リード55(図4乃至図14)よりむしろオーバーレイされたリードを有する代替の実施形態を示す。代替の実施形態は、読取センサ165の感度を改善する可能性を提供するが、リード155間のスペースが読取トラック幅よりかなり小さくすることが要求される。隣接読取センサのトラック幅をリード間の150nmのスペースに適合させるために、オーバーレイ構造は約70nmのスペースを用いる。本発明は、以下に説明するプロセスを用いてこれを達成する。
図15に示すように、リードが形成される開口領域132が画定するように、保護DLC膜130とフォトレジスト膜140が用いられる。該構造は、好適な実施形態の隣接構造に類似しており、絶縁層13が好ましくはアルミナを含み、磁気シールド110の上に準備される。さらに、レジスト・パターン141を用いて、出来上がりのリード155が画定される。また、図15に示されるように、DLC膜130がパターン化され、センサ165とバイアス・マグネット175が露出される。さらに、代替の構造において、マグネット・バイアス層175がリード155内部のサブ層というよりはリード155から分離して形成される。読取センサ165は物理的にそれに隣接するマグネット・バイアス層175より大きく、図16に示すように平坦化のために補充される。寸法(領域)をより大きくできるので、開始の構造は、従来のリフトオフ・パターン化技術もしくは本発明によるCMP補助プロセスを用いて形成できる。
代替の実施形態のオーバーレイされたリードの場合において、GMR膜165は、好適な実施形態の場合のようにはイオン・ミリングされない。代わりに、導電リード層155(マグネット・サブ層のために必要ない)が図16に示すようにウエハ11を覆って堆積される。
再び、第2の研磨耐性膜131は、好ましくはDLCを含み、図17に示すように導電リード層155を覆って塗布される。フォトレジスト140が前例のように化学的剥離を用いて除去され、その結果、図18に示す構造になり、好適な実施形態における隣接パターンと同じように、導電リード層155のエッジ195にフェンス199が残存する。
その後、一般に軟らかい研磨剤を用いるCMP研磨を用いて、フェンス199が除去されかつ図19に示すように導電リード155に対して滑らかな輪郭が提供される。次に、研磨耐性膜130、131がRIEプロセスによって除去され、できた結果の構造は図20に示される。
次に、キャップ絶縁層115がセンサ165とリード155ばかりでなく絶縁層13を覆って塗布される。その後、第2の磁気シールド105が堆積され、パターン化され、図21に示すようにオーバーレイされたリード155を有するセンサ・デバイス101が完成する。図22はバイアス層が配置されたGMRセンサ膜165の上から本プロセスが開始する、代替の実施形態を説明するフロー図である。薄い研磨耐性層130がセンサ膜165の上に堆積され、さらに続いてフォトレジスト膜140と研磨耐性層130がRIEによってパターン化され、引き続いてリード155が形成される領域132が画定される(505)。次に、導電リード層がキャビティーをエッチングすることなく堆積され、その結果リード155はGMRセンサ165を覆って配置され、それによってリード・オーバーレイ構造が形成される(510)。次に、第2の研磨耐性層131は、好ましくはDLCを含み、ウエハ1を覆って堆積される(515)。本プロセスの次工程おいて、フォトレジスト140とその上に位置する膜(リード層155と第2の研磨耐性層131の部分)が化学的剥離もしくはCMPプロセスを用いて除去される(520)。剥離プロセスでは、レジスト側壁140の上に堆積されるリード材料155のフェンス199が残存する。
次の工程において、CMPプロセスを用いて、フェンス199が除去される(525)。ここで、リード155、GMRセンサ165および絶縁層表面13は、残存する研磨耐性層130、131によって保護される。また、研磨工程において、リード155の周辺は、リード155のトポグラフィーおよびセンサ165を保護する第1のDLC層130で滑らかにされる。その後、残存する研磨耐性層130、131はRIEプロセスで除去され(530)、最後に上部絶縁層115と第2の磁気シールド105が堆積され(535)、センサ・デバイス101が完成する。
CMP補助の研磨を用いて、第1の実施形態で記述したように読取センサ65に対して隣接リード55を形成するとき、従来のデバイスおよびプロセスに対して多くの利点が生まれる。レジスト構造のシャドーイングがGMR膜の表面から引き上げられる従来のリフトオフ・プロセスとともに、該膜のイオン・ミルされたエッジに、図23の接合部プロファイルに示されるように、傾斜がつけられる。このことで、磁気センサ領域の長さが一般に不確定でイオン・ミル・プロセスに極めて敏感になる。本発明によるCMP補助プロセスとともに、センサ・エッジ56(図2に示される)はほぼ垂直であり、GMRセンサ65のサイズを精密に画定するための優れた構造となる。その間にほぼ垂直な壁を有するGMRセンサ65とリード55が、図24の接合部プロファイルに示される。
同様に、2つのリード55の間の読取センサ構造65の裏面エッジとともに、これが従来のリフトオフ・プロセスによって画定されるとき、イオン・ミル・プロセスは、徐々に傾斜した構造を形成し、その一部は磁界の変化にさらされると電子的に不活性になる。しかしながら、このエッジが本発明によるCMP補助プロセスを用いて画定されるとき、そのプロファイルは一般に垂直であり、センサを電子的に切り替える不活性材料の長いテイルはない。
CMP補助リフトオフがオーバーレイの方法で用いられるとき、本発明の第2の実施形態に示されるように、課題はフェンス199なしでリード155の間の極めて小さいスペースを形成することである。CMP補助プロセスで、研磨プロセスにおいて、薄い単一層のフォトレジスト140を用いて、すべてのフェンス199が除去され、100nm未満のスペースでセンサ165の上部にリード155を形成することができる。このサイズ範囲において、従来のリフトオフ・プロセスではフェンス(状になること)を避けるために十分なアンダーカットが簡単にはできない。
一般に、マイクロ電子デバイスをパターニングする方法は図25のフロー図に示され、該方法は第1の膜65を基板(図示せず)の上に堆積し(605)、第1の膜65を覆ってステンシル40を位置合わせし(610)、第2の膜55をステンシル40を覆って堆積し(615)、ステンシル40とステンシル40の上に位置する第2の膜を55を除去し(620)、第1および第2の膜65、55を研磨して、側壁フェンス99を除去しかつ第1および第2の膜65、55を滑らかな形にする(625)。プロセスに用いられるステンシル40は、フォトレジスト・ステンシル40である。代わって、ステンシル40はフォトリソグラフィーのイメージ転換プロセスによって形成される材料を含む。
第1および第2の膜65、55は、ダイヤモンド・ライク・カーボンからなる研磨耐性材料を含み得る。また、研磨耐性膜30、31が、それぞれ第1および第2の膜65、55の上に堆積され、研磨耐性膜30、31はダイヤモンド・ライク・カーボンを含む。さらに、研磨耐性膜30、31が、真空堆積プロセスによって堆積され、真空堆積プロセスはスパッター堆積、化学的気相堆積、蒸着、およびイオン・ビーム堆積を含む。さらに、研磨耐性膜30、31は、任意の反応性イオン・エッチング、プラズマ処理、および化学エッチング技術を用いて、選択的にパターン化される。
除去の工程(620)において、ステンシル40とステンシル40の上に位置する第2の膜55が熱的および化学的剥離プロセスを実施することによって除去される。代わって、除去の工程(620)において、ステンシル40とステンシル40の上に位置する第2の膜55が研磨工程(625)の間に除去される。
いくつかの他の実施形態が本発明には存在する。たとえば、他の多くの膜が使用でき、上述の技術を用いてパターン化できる。特に、従来のステンシル・リフトオフ・プロセスを用いてパターン化される任意の膜は、リソグラフィーの寸法が減少するにつれて、CMP補助プロセスに転換される傾向にある。加えて、記録ヘッドの形成において、上述したCMP補助パターニングは、金属、アルミナ、バイアス層などをパターニングするために使用できる。さらに、イオン・ミリングが隣接構造の実施形態のためにGMR膜をエッチングするために用いられるとき、RIEプロセスがGMR膜のために選択された材料のタイプに基づいて使用され得る。たとえば、自己整合の応用に対してキャビティーのエッチングにより適した材料は、RIEプロセスを用いるのに好適である。
加えて、本発明はシリコン集積回路技術において、リードに対して用いられるダマシン・プロセスを代替する可能性がある。さらに、エッチングが難しい材料において、極めて小さいパターンを形成する能力は、マイクロ電子工学全般において新規の材料使用に対する機会を拡張し得る。さらに、フォトレジストの化学的剥離が好適な実施形態に含まれる一方で、いくつかのフォトレジストはこの工程を不要にする機械的特性を有する。また、フォトレジストおよび上に位置する膜が、表面を滑らかにしフェンスを除去する同じ研磨工程において除去できる。
本発明の利点は、適当な研磨耐性層を用いることおよびトポグラフィーの選択によって、フォトリソグラフィーのイメージの上部に堆積された膜はレジストの上に位置する材料が研磨プロセスを用いてレジスト膜に沿って除去され得る。これはエッチングが難しい膜材料のより精密なパターニングを可能にし、かつオーバーハングのリソグラフィー構造を必要とするステンシル・リフトオフのような従来のプロセスによって得られるサイズに比べより小さい構造体サイズの製造が可能となる。さらに、本発明は新規な擬似リフトオフ・プロセスを提供し、これは研磨耐性層と研磨を用いて、エッチングが難しい材料が、従来のリフトオフ・プロセスによって確実に達成でき得るものに比べ、極めて小さいギャップでのパターン化を可能にする。加えて、従来プロセスがある程度平坦化に焦点を当てる一方で、本発明は明らかに平坦でない(non-planar)構造を含む。
本発明を好適な実施形態の点で記述してきたが、請求の範囲に記載された発明の精神および範囲から逸脱せずに、本発明には多数の変更を行うことができることが当業者には理解できるであろう。一方、本発明は、単一層のレジスト、研磨耐性薄膜あるいは表面、選択的研磨、およびトポグラフィー効果を用いて、薄膜のための一般的なパターニング・プロセスを提供する。説明したように、マイクロ電子工学およびナノテクノロジーにおいて、本発明のプロセスに対して多くの応用の可能性がある。たとえば、本発明は、GMRセンサのための自己整合リードの形成に応用可能である。GMRセンサ(リード・オーバーレイ)上のオーバーレイ・リードに用いることができる。読取センサの裏面側を画定し、かつアルミナ絶縁膜を有する表面を再平坦化するのに用いることができる。フェンスを避けるためにリフトオフを用いる可能性のあるいかなるところでも使用できる。シリコン半導体素子の製造においても用いることが可能である。磁気記録ヘッドの製造、シリコン・マイクロ電子工学、マイクロ電気機械(MEM)技術、およびナノテクノロジーにおいてその他の応用も見出すであろう。さらに、本発明によるパターニング・プロセスはセンサの画定のために有機レジスト層マスクの使用に限定されるわけではない。たとえば、SiOもしくはTaO のようなハード・マスクも薄い(数百オングストローム)有機層によって支持されるならば、リフトオフもできる。
微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。 完成したマイクロ電子デバイスの説明図を示す。 本発明の好ましい方法を説明するフロー図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 完成したマイクロ電子デバイスの代替実施形態の説明図を示す。 本発明の代替の方法を説明するフロー図を示す。 従来のリフトオフ技術によって形成される2つのリード間の磁気抵抗センサについての透過型電子顕微鏡(TEM)観察による略図を示す。 本発明によって形成される2つのリード間の磁気抵抗センサについての透過型電子顕微鏡(TEM)観察による略図を示す。 本発明の好ましい方法を説明するフロー図である。
符号の説明
1 ウエハ
3 薄い絶縁層(アルミナ絶縁層)
4 エッチングされた領域
5 磁気シールド
10 (下部)磁気シールド
11 空気ベアリング表面(ウエハ)
13 絶縁層
15 第2の絶縁層
30 研磨耐性層(DLC膜)
31 第2の研磨耐性層(膜)
32 開口領域(キャビテイー)
40 フォトレジスト、ステンシル
41 レジスト・パターン
55 導電リード、第2の膜
56 センサ・エッジ
65 磁気記録ヘッド(読取センサ、GMRセンサ)、第1の膜
95 エッジ
99 フェンス(エッジ)
100、101 センサ・デバイス
105 磁気シールド
110 磁性体層
115 上部絶縁層
130 研磨耐性層(DLC膜)
131 第2の研磨耐性層
132 開口領域
140 フォトレジスト膜
141 レジスト・パターン
155 導電リード
165 (読取)センサ膜(GMR膜)
175 バイアス・マグネット
195 エッジ
199 フェンス

Claims (3)

  1. マイクロ電子デバイスをパターニングによって製造する方法であって、
    (a)磁気シールドを覆う絶縁層にパターン化されてはめ込まれたGMRセンサ膜を備える基板を用意する工程と、
    (b)前記基板に第1の研磨耐性層を堆積する工程と、
    (c)前記第1の研磨耐性層にフォトレジスト層を堆積し、該フォトレジスト層をパターン化してGMRセンサが2つの導電リードの間に画定するように該2つの導電リードが配置される2つのリード・キャビティを形成する工程と、
    (d)前記2つのリード・キャビティの内部をエッチングして前記第1の研磨耐性層をパターン化し前記GMRセンサ膜を露出させる工程と、
    (e)露出した前記GMRセンサ膜をエッチングし、前記2つのリード・キャビティ間にGMRセンサを画定する工程と、
    (f)前記フォトレジスト層を覆うように、導電層を有する磁気バイアス層を含む導電リード層を堆積して前記2つのリード・キャビティを充填する工程と、
    (g)前記導電リード層を覆うように、第2の研磨耐性層を堆積する工程と、
    (h)前記フォトレジスト層、ならびに該フォトレジスト層上に位置する前記導電リード層および前記第2の研磨耐性層を除去する工程と、
    (i)前記基板の表面をCMPプロセスを用いて研磨する工程と、
    (j)前記第1および第2の研磨耐性層を除去する工程と、
    (k)前記基板の表面に第2の絶縁層を堆積したのち第2の磁気シールドを堆積する工程と、
    を含む方法。
  2. マイクロ電子デバイスをパターニングによって製造する方法であって、
    (a)磁気シールドを覆う絶縁層にパターン化されてはめ込まれた、バイアス層が配置されたGMRセンサ膜を備える基板を用意する工程と、
    (b)前記基板に第1の研磨耐性層を堆積する工程と、
    (c)前記第1の研磨耐性層にフォトレジスト層を堆積し、該フォトレジスト層をパターン化してGMRセンサが2つの導電リードの間に画定するように該2つの導電リードが配置される2つのリード・キャビティを形成する工程と、
    (d)前記2つのリード・キャビティの内部をエッチングして前記第1の研磨耐性層をパターン化し前記バイアス層が配置されたGMRセンサ膜を露出させる工程と、
    (e)前記フォトレジスト層を覆うように、導電層を有する磁気バイアス層を含む導電リード層を堆積して前記2つのリード・キャビティを充填する工程と、
    (f)前記導電リード層を覆うように、第2の研磨耐性層を堆積する工程と、
    (g)前記フォトレジスト層、ならびに該フォトレジスト層上に位置する前記導電リード層および前記第2の研磨耐性層を除去する工程と、
    (h)前記基板の表面をCMPプロセスを用いて研磨する工程と、
    (i)前記第1および第2の研磨耐性層を除去する工程と、
    (j)前記基板の表面に第2の絶縁層を堆積したのち第2の磁気シールドを堆積する工程と、
    を含む方法。
  3. 前記研磨耐性層はダイヤモンド・ライク・カーボンを含む、請求項1または2に記載の方法。
JP2003367987A 2002-11-29 2003-10-28 Cmp補助のリフトオフ微細パターニング Expired - Fee Related JP4047794B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/307,093 US6858909B2 (en) 2002-11-29 2002-11-29 CMP assisted liftoff micropatterning

Publications (2)

Publication Number Publication Date
JP2004186673A JP2004186673A (ja) 2004-07-02
JP4047794B2 true JP4047794B2 (ja) 2008-02-13

Family

ID=32392522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367987A Expired - Fee Related JP4047794B2 (ja) 2002-11-29 2003-10-28 Cmp補助のリフトオフ微細パターニング

Country Status (4)

Country Link
US (2) US6858909B2 (ja)
JP (1) JP4047794B2 (ja)
CN (1) CN1319119C (ja)
TW (1) TWI234191B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136794B2 (en) 2011-06-22 2015-09-15 Research Triangle Institute, International Bipolar microelectronic device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324104A (ja) * 2002-04-26 2003-11-14 Umc Japan 半導体装置の製造方法
US20060025053A1 (en) * 2004-07-30 2006-02-02 Marie-Claire Cyrille Method for fabricating a magnetic transducer using a slurry with spherical particles for CMP-assisted photoresist lift-off
JP2006179051A (ja) 2004-12-21 2006-07-06 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗センサ及びその製造方法
US7081041B1 (en) 2005-02-28 2006-07-25 Hitachi Global Storage Technologies Netherlands B.V. Manufacturing method for forming a write head top pole using chemical mechanical polishing with a DLC stop layer
US7398592B2 (en) * 2005-03-29 2008-07-15 Hitachi Global Storage Technologies Netherlands, B.V. Manufacturable CMP assisted liftoff process to fabricate write pole for perpendicular recording heads
US7444739B2 (en) * 2005-03-30 2008-11-04 Hitachi Global Storage Technologies Netherlands, B.V. Method for fabricating improved sensor for a magnetic head utilizing reactive ion milling process
US20060286292A1 (en) * 2005-06-13 2006-12-21 Hitachi Global Storage Technologies Netherlands B.V. Fabricating thin-film magnetic recording heads using multi-layer DLC-type protective coatings
US20060292705A1 (en) * 2005-06-24 2006-12-28 Veeco Instruments Inc. Method and process for fabricating read sensors for read-write heads in mass storage devices
US7241698B2 (en) * 2005-07-07 2007-07-10 Hitachi Global Storage Technologies Netherlands Bv Method for sensor edge and mask height control for narrow track width devices
JP2007042245A (ja) * 2005-08-05 2007-02-15 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッド及びその製造方法、並びにそれを搭載した磁気記録再生装置
US8136227B2 (en) * 2005-10-11 2012-03-20 Hitachi Global Storage Technologies Netherlands B.V. Method for making a magnetic head having a non-GMR shunt
KR100772639B1 (ko) * 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
JP2007294071A (ja) * 2006-03-28 2007-11-08 Fujitsu Ltd 磁気ヘッドの製造方法
US7704614B2 (en) * 2006-10-20 2010-04-27 Seagate Technology Llc Process for fabricating patterned magnetic recording media
US7580230B2 (en) * 2006-10-24 2009-08-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having shape enhanced pinning, a flux guide structure and damage free virtual edges
JP2008165940A (ja) * 2007-01-04 2008-07-17 Hitachi Global Storage Technologies Netherlands Bv Cpp型磁気抵抗効果ヘッドおよびその製造方法
US8557708B2 (en) * 2007-05-02 2013-10-15 HGST Netherlands B.V. Methods for fabricating a magnetic head reader using a chemical mechanical polishing (CMP) process for sensor stripe height patterning
US7640650B2 (en) * 2007-12-28 2010-01-05 Hitachi Global Storage Technologies Netherlands B.V. Method of making a magnetoresistive reader structure
JP5040756B2 (ja) * 2008-03-18 2012-10-03 富士通株式会社 磁気ヘッドの製造方法
US8163185B1 (en) 2008-03-31 2012-04-24 Western Digital (Fremont), Llc Method and apparatus for lifting off photoresist beneath an overlayer
US8011084B2 (en) * 2008-07-31 2011-09-06 Hitachi Global Storage Technologies Netherlands B.V. Method for fabricating narrow magnetic read width TMR/CPP sensors
US8984741B2 (en) * 2012-04-27 2015-03-24 HGST Netherlands B.V. Differentiated liftoff process for ultra-shallow mask defined narrow trackwidth magnetic sensor
CN103909464B (zh) * 2013-01-09 2017-10-31 华邦电子股份有限公司 化学机械研磨方法与自我对准方法
US8889019B1 (en) * 2013-05-31 2014-11-18 HGST Netherlands B.V. Super shallow laminated hard mask stencil for magnetic read sensor fabrication
CN107236926B (zh) * 2017-05-05 2020-01-31 星弧涂层新材料科技(苏州)股份有限公司 类金刚石薄膜物理退膜方法及退膜设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786393A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体素子の素子分離方法
KR100390952B1 (ko) * 2000-06-28 2003-07-10 주식회사 하이닉스반도체 커패시터 제조 방법
KR20020048273A (ko) * 2000-12-18 2002-06-22 박종섭 반도체소자의 제조방법
US7007374B2 (en) * 2002-08-09 2006-03-07 Hitachi Global Storage Technologies Netherlands B.V. Method of making a magnetic head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136794B2 (en) 2011-06-22 2015-09-15 Research Triangle Institute, International Bipolar microelectronic device

Also Published As

Publication number Publication date
JP2004186673A (ja) 2004-07-02
US20050041341A1 (en) 2005-02-24
TWI234191B (en) 2005-06-11
US6969625B2 (en) 2005-11-29
CN1505098A (zh) 2004-06-16
CN1319119C (zh) 2007-05-30
TW200416823A (en) 2004-09-01
US6858909B2 (en) 2005-02-22
US20040106295A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
JP4047794B2 (ja) Cmp補助のリフトオフ微細パターニング
US7419891B1 (en) Method and system for providing a smaller critical dimension magnetic element utilizing a single layer mask
US5665251A (en) RIE image transfer process for plating
US7444740B1 (en) Damascene process for fabricating poles in recording heads
US8424192B1 (en) Method for manufacturing a pole for a magnetic recording head
US7429493B2 (en) Method for fabricating a magnetic head for perpendicular recording using a CMP lift-off and resistant layer
US7757380B2 (en) Methods for the manufacture of notched trailing shields
US7094130B2 (en) Method for fabricating a magnetic transducer using a slurry with spherical particles for CMP-assisted photoresist lift-off
US7596854B2 (en) Method of fabrication for read head having shaped read sensor-biasing layer junctions using partial milling
US6074566A (en) Thin film inductive write head with minimal organic insulation material and method for its manufacture
US7640650B2 (en) Method of making a magnetoresistive reader structure
US20070263322A1 (en) Magnetic devices having magnetic features with CMP stop layers
US7007374B2 (en) Method of making a magnetic head
US6400525B1 (en) Thin-film magnetic head and method of manufacturing same
US6340558B1 (en) Polishing method and fabrication method of thin film magnetic head
US20050068672A1 (en) Liftoff process for thin photoresist
JP3823882B2 (ja) 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法
US6345435B1 (en) Method to make laminated yoke for high data rate giant magneto-resistive head
JP2001155309A (ja) 薄膜磁気ヘッドおよびその製造方法
JP2009157977A (ja) 磁気ヘッドの製造方法
US6666981B2 (en) Method of forming patterned thin film and method of forming magnetic pole of thin-film magnetic head
US20110038082A1 (en) Combined cmp and etch planarization
JP2010027150A (ja) 磁気ヘッドの製造方法
JP2008004161A (ja) 金属パターンの製造方法
JP2008192268A (ja) 磁気ヘッド及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees