JP4043087B2 - Nitride semiconductor device manufacturing method and nitride semiconductor device - Google Patents

Nitride semiconductor device manufacturing method and nitride semiconductor device Download PDF

Info

Publication number
JP4043087B2
JP4043087B2 JP01159098A JP1159098A JP4043087B2 JP 4043087 B2 JP4043087 B2 JP 4043087B2 JP 01159098 A JP01159098 A JP 01159098A JP 1159098 A JP1159098 A JP 1159098A JP 4043087 B2 JP4043087 B2 JP 4043087B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
gan substrate
gan
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01159098A
Other languages
Japanese (ja)
Other versions
JPH11214798A (en
Inventor
徳也 小崎
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP01159098A priority Critical patent/JP4043087B2/en
Publication of JPH11214798A publication Critical patent/JPH11214798A/en
Application granted granted Critical
Publication of JP4043087B2 publication Critical patent/JP4043087B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は発光ダイオード、レーザダイオード等の発光デバイス、又はフォトダイオード等の受光デバイスに使用される窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）よりなる素子に関する。
【０００２】
【従来の技術】
近年、窒化物半導体からなる青色、青緑色の発光ダイオード、レーザダイオードが実用化されたり実用可能になっている。このような窒化物半導体素子は、現在のところ窒化物半導体と完全に格子整合する基板が未だ開発されていないために、格子定数が異なるサファイアの上に窒化物半導体層を強制的に成長させて形成されている。そのためサファイア基板上に成長された窒化物半導体の結晶には、格子整合した基板上に成長された赤色レーザ素子等と比べると、非常に多くの結晶欠陥が発生する。
【０００３】
本発明者等は、結晶欠陥を大幅に低減できる窒化物半導体の結晶成長方法として、窒化物半導体と異なる異種基板上にＧａＮ基板を形成し、そのＧａＮ基板上に素子構造を形成することにより、波長約４００ｎｍ、光出力２ｍＷで連続発振約１万時間を達成できる窒化物半導体レーザ素子などを開示している（例えば「ＩｎＧａＮ系多重量子井戸構造半導体レーザの現状」，第５８回応用物理学会学術講演会，講演番号４ａＺＣ−２，１９９７年１０月、”Ｐｒｅｓｅｎｎｔ Ｓｔａｔｕｓ ｏｆ ＩｎＧａＮ／ＡｌＧａＮ ｂａｓｅｄ Ｌａｓｅｒ Ｄｉｏｄｅｓ”，Ｔｈｅ Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ （ＩＣＮＳ’９７），講演番号Ｓ−１，１９９７年１０月などに記載されている）。
【０００４】
上記の結晶成長方法は、サファイア基板上に、従来の結晶欠陥が非常に多いＧａＮ層を薄く成長させ、その上にＳｉＯ2よりなる保護膜を部分的に形成し、その保護膜の上からハライド気相成長法（ＨＶＰＥ）、有機金属気相成長法（ＭＯＶＰＥ）等の気相成長法により、ＧａＮの横方向への成長を利用し、再度ＧａＮ層を成長させることにより結晶欠陥の少ないＧａＮ基板（膜厚１０μｍ）を形成する技術である。この方法は窒化物半導体を保護膜上で横方向に成長させることから、一般にラテラルオーバーグロウス（lateral over growth:ＬＯＧ）と呼ばれている。
【０００５】
上記技術において、結晶欠陥が少なくなったＧａＮ基板を用いることにより素子の性能の向上が見られたものの、上記窒化物半導体素子の基板とされているサファイアは、非常に硬く劈開性がないために、ウエハをチップ化するのに高度な技術を必要とする。更に、サファイアには劈開性がないために、レーザ素子の形成において基板の劈開性を用いて窒化物半導体の劈開面を共振面としにくく、共振面の形成に時間と手間が掛かる。
【０００６】
また、ｎ電極とｐ電極とが水平方向に並んでいるため電流が水平方向に流れ、その結果、電流密度が局部的に高くなりチップが発熱し易いが、基板が絶縁性のサファイアであるために熱が外部に放散しにくい。
上記諸問題に対して、本発明者等は、サファイア基板をウエハから除去することによって、ウエハのチップ化、劈開性及び放熱性などの上記問題点を解決できるのではないかと考えた。
【０００７】
【発明が解決しようとする課題】
しかしながら、サファイア基板を除去すると、ＧａＮ基板の物理的強度がデバイス工程で耐えうるに十分なものではなく、ウエハにクラック及び欠けなどが発生しやすくなることがわかった。更に、ウエハの物理的強度の低下によりウエハが崩れ易く、ウエハ１枚から得られるチップの枚数が少なくなる。
【０００８】
また、サファイア基板を物理的又は化学的に除去されたＧａＮ基板面と素子構造を有するＧａＮ基板面の表面状態が異なるのでウエハの反りが大きくなる傾向がある。
また更に、ＧａＮ基板にわずかに劈開性があるにもかかわらず、劈開する力によって、劈開面以外の方向に割れが生じ素子の性能が低下すると共に共振面が得られにくくなる。
【０００９】
このような問題点は、各デバイス工程をしにくくするばかりか、歩留まりを低下させる。
つまり、サファイア基板を除去しただけでは、上記サファイア基板があることによる問題点を十分に解決することができないばかりか、新たな問題点さえ生じる。
【００１０】
そこで、本発明の目的は、ウエハの物理的強度の向上、ハンドリング性の向上を行うために、サファイア基板を除去してもウエハに反り、割れ、及び欠けなどが発生するのを防止し、更に容易にウエハをチップ化できると共に、劈開の際のウエハの不要な割れを防止することができる窒化物半導体素子の製造方法及び窒化物半導体素子を提供することである。
更に本発明の目的は、放熱性の良好な窒化物半導体素子の製造方法及び窒化物半導体素子を提供することである。
【００１１】
【課題を解決するための手段】
即ち、本発明は下記構成によって本発明の目的を達成することができる。
（１） 窒化物半導体と異なる材料よりなり劈開性を有さない第１の異種基板上にラテラル成長により形成した下地層を備えたＧａＮ基板を成長する工程と、その後、前記ＧａＮ基板の上に窒化物半導体素子を積層する工程と、その後、第１の異種基板を取り除いてＧａＮ基板の面を露出させる工程と、その後、前記ＧａＮ基板の露出面に劈開性を有する基板であって、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＺｎＯから成る群から選ばれる第２の異種基板の劈開方向を前記ＧａＮ基板の劈開方向と実質的に一致するように接合して、該第２の異種基板を劈開することにより前記窒化物半導体素子の劈開面をレーザ素子の共振面とする工程とを有することを特徴とする窒化物半導体レーザ素子の製造方法。
（２） 窒化物半導体と異なる材料よりなり劈開性を有さない第１の異種基板上にラテラル成長により形成した下地層を備えたＧａＮ基板を成長する工程と、その後、第１の異種基板を取り除いてＧａＮ基板の面を露出させる工程と、その後、前記ＧａＮ基板の成長面上に窒化物半導体素子を積層する工程と、その後、前記ＧａＮ基板の露出面に劈開性を有する基板であって、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＺｎＯから成る群から選ばれる第２の異種基板の劈開方向を前記ＧａＮ基板の劈開方向と実質的に一致するように接合して、該第２の異種基板を劈開することにより前記窒化物半導体素子の劈開面をレーザ素子の共振面とする工程とを有することを特徴とする窒化物半導体レーザ素子の製造方法。
（３） 前記第２の異種基板は、導電性を有することを特徴とする前記（１）又は（２）に記載の窒化物半導体素子の製造方法。
（４） 前記ＧａＮ基板の露出面に導電性材料を介して前記第２の異種基板を接合させることを特徴とする前記（１）乃至（３）のいずれか１つに記載の窒化物半導体素子の製造方法。
【００１２】
つまり、本発明は、ＧａＮ基板の第１の異種基板を除去した面又はＧａＮ基板の素子構造を有していない面に、劈開性を有する第２の異種基板を接合することにより、ＧａＮ基板を有してなるウエハの物理的強度を向上させ、ウエハの反りの防止や、クラック及び欠けの発生の防止を可能にすることができる。異種基板を除去してから素子構造を作成し、第２の異種基板を接合させる場合、素子構造を形成する面は第１の異種基板を除去して露出した面とは反対の面に形成することが、結晶性の良い素子構造を得ることができるので好ましい。このようにＧａＮ基板に第２の異種基板を接合することにより、ＧａＮ基板がデバイス工程に耐え得る物理的強度を持ち、それによってウエハの物理的強度の向上とハンドリング性の向上が達成できる。
【００１３】
更に本発明は、ＧａＮを厚く成長させて第１の異種基板を取り除き８０μｍ以上のＧａＮ基板とすることにより、ＧａＮ基板単体でも十分な物理的強度を持つことができるようになる。この場合は、第１の異種基板を除去した後、ＧａＮ基板の第１の異種基板を除去して露出された面とは反対の面に素子構造を作成することにより、結晶性の良い素子構造ができる。また、ＧａＮ基板の厚さは、強度を持たせるために８０μｍ以上が良い。
【００１４】
更に本発明は、第２の異種基板が劈開性であることから、第２の異種基板と共にＧａＮ基板を劈開すると、ＧａＮ基板に不要な割れが発生せず、劈開面を良好に形成することが可能となる。このような劈開性は、第２の異種基板の劈開方向とＧａＮ基板の劈開方向が実質的に一致していると更に良好となる。劈開性が良好になると、例えば劈開により共振面を形成する場合に良好な劈開面が得られ易く成る。また、８０μｍ以上のＧａＮ基板を用いる場合は、劈開する際のＧａＮ基板の不要な割れを防止することができ、劈開性が良好になる。
【００１５】
更に本発明は、第１の異種基板（例えばサファイアやスピネルなど）をＧａＮ基板から除去しているので、素子内で発生する熱の放散がより良好になる。この熱の放散は、素子構造を有していないＧａＮ基板の面に接合されている第２の異種基板が高熱伝導性であると更に良好となり、場合によってはヒートシンクを新たに設ける必要がなくなる。また、膜厚が８０μｍ以上のＧａＮ基板の場合は、ＧａＮ自体が熱伝導性が比較的良く、ＧａＮの膜厚が８０μｍ以上と厚くても従来のものに比べ放熱性が良好である。８０μｍ以上の場合のＧａＮ基板の膜厚の上限は放熱性などの点から５００μｍ以下である。
【００１６】
また従来においては、サファイア基板が絶縁性であるために窒化物半導体の同一表面にｎ電極及びｐ電極が設けられたフリップチップ方式となり、同一面側から両方の電極を取り出すのでチップサイズが大きくなり多数のチップが１枚のウェーハから得られなかった。
これに対し、本発明は、第２の異種基板が、劈開性を有すると共に導電性の材料であると、第２の異種基板面にｎ電極を形成することができ、チップサイズを小さくすることが可能となり、１枚のウエハから多数のチップが形成できる。また第２の異種基板を接合しなくても良い８０μｍ以上のＧａＮ基板を用いる場合も、上記と同様にチップサイズを小さくすることができる。
【００１７】
本発明において、ＧａＮ基板の膜厚が８０μｍ未満の場合は第２の異種基板を接合することが本発明の効果を得るために必要であるが、８０μｍ以上であっても物理的強度をより一層確実にするために第２の異種基板を接合しても良い。また８０μｍ以上のＧａＮ基板の場合は、第２の異種基板を接合させなくてもデバイス工程等での物理的強度が十分である。一方、この８０μｍ以上のＧａＮ基板に第２の異種基板を接合させると、放熱性がやや低下する傾向がある。従って、本発明は、ＧａＮ基板の膜厚が８０μｍ未満の場合は第２の異種基板の接合を必要とし、ＧａＮ基板の膜厚が８０μｍ以上の場合は第２の異種基板を接合させなくてもよい。
【００１８】
本発明において、ＧａＮ基板とは、異種基板上に形成された窒化物半導体上に保護膜を形成し、その保護膜上に窒化物半導体の横方向の成長を利用して成長された結晶欠陥の少ない窒化物半導体層を示す。
【００１９】
【発明の実施の形態】
以下に図１〜図４を用いて本発明を詳細に説明する。図１〜図４は本発明の製造工程及び素子構造の一実施の形態を示した模式断面図である。図４に示されるＧａＮ基板に第２の異種基板を接合させた窒化物半導体素子の製造を、図１〜図３に示される各工程からなる製造方法に従って説明する。また、第２の異種基板を有していない８０μｍの膜厚を有するＧａＮ基板を用いて素子構造を形成した場合については図４の素子の製造工程と異なる部分の内容をその都度加えて説明する。
【００２０】
まず図１に示すように、窒化物半導体と異なる第１の異種基板１上にＧａＮ基板２を成長させる。
ＧａＮ基板２の成長方法としては、いずれの方法によって形成されても良く、好ましくは窒化物半導体の横方向の成長［Ｌａｔｅｒａｌ ｏｖｅｒ ｇｒｏｗｔｈ（ＬＯＧ）、ラテラル成長］によって成長されるのが結晶欠陥が少なくなり好ましい。図１は、第１の異種基板１上にＧａＮよりなる薄膜のバッファ層（図示されていない）を成長させ、続いてＧａＮより成るバッファ層より厚膜の窒化物半導体層１０１を成長させ、その窒化物半導体層１０１上に窒化物半導体が縦方向に成長しにくい、例えばＳｉＯ2からなる保護膜１０２を形成させた後、ＧａＮのラテラル成長を利用して低結晶欠陥のＧａＮ基板２を厚膜に成長させている。ラテラル成長方法において、上記バッファ層は省略してもよい。本発明において用いることのできるラテラル成長は特に限定されず、いずれの方法を用いてもよい。このようなラテラル成長によって得られる結晶欠陥の少ないＧａＮ基板２に素子構造を形成すれば、素子性能がより向上する。
【００２１】
本発明において、用いられるラテラル成長の一実施の形態として以下に数例を記載する。
例えば、第１のラテラル成長の方法としては、窒化物半導体と異なる材料よりなる異種基板の上に窒化物半導体を成長後、若しくは成長前に、その窒化物半導体層表面、若しくは異種基板の表面に、窒化物半導体が縦方向に成長しにくい性質を有する保護膜を、例えばストライプ状、ドット状、碁盤目状等の形状で形成し、その保護膜上に窒化物半導体を横方向に成長させる方法である。第１の方法では保護膜を形成するに際し、保護膜形成面積と、露出面積（窓部）とを比較した場合、窓部の面積を少なくする方が、結晶欠陥の少ない領域が多い下地層が得られる傾向にある。
【００２２】
その他に第２のラテラル成長の方法としては、異種基板上に成長させた窒化物半導体表面に凹凸部を形成し、その凸部及び凹部の平面上に前記保護膜を形成した後、側面に露出した窒化物半導体より横方向の成長を行い、保護膜上部に互いに横方向に成長した窒化物半導体を繋げる方法である。
【００２３】
上記第１及び第２のラテラル成長の方法において、前記保護膜を形成することにより、異種基板と窒化物半導体との格子定数不整、熱膨張係数差等の要因によって発生する窒化物半導体の結晶欠陥を止めることができる。つまり、窒化物半導体と異なる材料よりなる異種基板上部に形成され、かつ窒化物半導体が縦方向に成長しにくい性質を有する例えばストライプ状の保護膜上部に横方向に成長された窒化物半導体は、全体的に見て結晶欠陥が著しく減少するが、微視的に見ると比較的結晶欠陥の多い領域と、少ないあるいはほとんど発生していない領域とを有している。このような結晶欠陥の数の偏りは、恐らく、保護膜形成後、その保護膜及び窓部（保護膜が形成されていない部分）の上に再度窒化物半導体を成長させると、窓部の下にある窒化物半導体から横方向に窒化物半導体の成長を促進させて、保護膜上部にまで窒化物半導体を成長させる際に生じるのではないかと考えられる。
【００２４】
ラテラル成長により得られるＧａＮ下地層の結晶欠陥は、多い領域で１×１０8個／cm2以上あり、少ない領域では１×１０7個／cm2以下となる。ＧａＮ下地層の結晶欠陥の少ない領域は好ましくは５×１０6個／cm2以下、さらに好ましくは１×１０6個／cm2以下、最も好ましくは５×１０5個／cm2であることが望ましい。結晶欠陥は、例えば窒化物半導体をドライエッチングした際、そのエッチング面に表出するエッチピットの数を計測することにより測定できる。あるいは断面ＴＥＭによっても観測できる。
【００２５】
また、本発明の窒化物半導体素子では、ラテラル成長させて得られたＧａＮ基板の比較的結晶欠陥の多い部分上部にある活性層の面積を少なくする。特にレーザ素子では、この部分には発振領域を設けずに、結晶欠陥の少ないあるいはほとんど発生していない領域上部にレーザ発振領域を設けることが好ましい。
【００２６】
上記ラテラル成長によって用いられる保護膜１０２の材料としては、例えば酸化ケイ素（ＳｉＯX）、窒化ケイ素（ＳｉXＮY）、酸化チタン（ＴｉＯX）、酸化ジルコニウム（ＺｒＯX）等の酸化物、窒化物、またこれらの多層膜の他、１２００℃以上の融点を有する金属等を用いることができる。これらの保護膜材料は、窒化物半導体の成長温度６００℃〜１１００℃の温度にも耐え、その表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有している。
【００２７】
またＧａＮ基板に第２の異種基板を接合させる場合のＧａＮ基板の膜厚は、１０〜８０μｍ未満、好ましくは２０〜７５μｍ、より好ましくは３０〜６０μｍである。ＧａＮ基板の膜厚が上記範囲であると反りを良好に抑えられ、物理的強度の向上が得られ、更に結晶性が良好となり好ましい。
ＧａＮ基板に第２の異種基板を接合しない場合のＧａＮ基板の膜厚は、第１の異種基板や保護膜等を除去した後のＧａＮ基板の膜厚が８０μｍ以上になるように調整される。この場合のＧａＮ基板の膜厚は、８０〜５００μｍ、好ましくは１００〜３００μｍ、より好ましくは１００〜２００μｍである。膜厚がこの範囲であると、ＧａＮ基板の物理的強度等が良好になる。
【００２８】
ここでＧａＮ基板は、第２の異種基板が接合されているか否かは別として、ＧａＮ基板の膜厚が薄いと崩れやすくなる傾向があり、又あまり厚すぎると放熱性が十分でなくなる恐れがある。よって、ＧａＮ基板の膜厚は、第２の異種基板を接合する場合と、しない場合とで、それぞれ物理的強度に放熱性を加味しながら調整されている。更には結晶性が良好となる範囲でもある。
【００２９】
また従来ＧａＮを厚膜に成長させると結晶欠陥が発生し易くなり、この多量に発生した結晶欠陥のためＧａＮ膜に割れが生じやすくなる傾向があった。しかし、上記ラテラル成長させた場合、成長初期に比べ、あるほぼ一定の厚膜に成長させた成長後期の部分の膜は、著しい結晶欠陥の減少が見られた。この理由は明らかではないが、恐らく横方向の成長と縦方向の成長する際にこう言った現象が生じるのではないかと思われる。更に結晶欠陥が減少する膜厚からさらにある程度の膜厚に成長させるとＧａＮに割れが起こりにくくなる。そして、結晶欠陥が減少する程度の膜厚と、第１の異種基板を除去し上記のような第２の異種基板を接合せずとも物理的強度が得られる膜厚とを種々検討することにより、ＧａＮ基板を８０μｍ以上の膜厚とすることで本発明の目的を達成することができる。
【００３０】
本発明において、第１の異種基板としては、窒化物半導体を成長させる際に基板として用いられる材料であれば特に限定されない。しかし、本発明においては、劈開性のない異種基板を用いた場合に生じる問題点を解決することを目的としているので、特に劈開性のない異種基板、例えばＣ面、Ｒ面、Ａ面を主面とするサファイア、スピネル（ＭｇＡｌ2Ｏ4）のような絶縁性の劈開性のない基板を用いる。
【００３１】
次に、上記ラテラル成長によって得られた結晶欠陥の少ないＧａＮ基板に素子構造を形成する工程について下記に説明する。本発明においては、素子構造をＧａＮ基板に形成する場合、図２の（ａ）に示すように第１の異種基板を除去せずにＧａＮ基板に素子構造を形成しても、図２の（ｂ）に示すように第１の異種基板を除去してからＧａＮ基板に素子構造を形成してもよい。
【００３２】
以下に図２の（ａ）の場合について説明する。
図２に示すように、第１の異種基板１を除去せずに、ラテラル成長によって形成されたＧａＮ基板２の第１の異種基板１と反対側の面（第１の主面）に少なくとも活性層を有する複数の素子構造３を形成する。
窒化物半導体素子構造となる複数の窒化物半導体層の積層成長の方法は、特に限定されず、例えば従来公知の方法を用いることができる。
【００３３】
活性層を有する素子構造３を積層成長させた後、リッジ構造の形成や、ｎ電極を形成するためにｎ側導電層を露出させる等、窒化物半導体をエッチングするには、ウエットエッチング、ドライエッチング等の方法があり、例えばドライエッチングとして、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、イオンビームエッチング等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングすることができる。例えば、本出願人が先に出願した特開平８−１７８０３号公報記載の窒化物半導体の具体的なエッチング手段を用いることができる。
【００３４】
エッチングにより、リッジ形成とｎ側導電層の露出を行った後に、ｐ電極及びｎ電極をそれぞれ形成する。本発明において、ＧａＮ基板に導電性の第２の異種基板が接合されている場合は、ｎ電極を第２の異種基板上に形成してもよい。ｎ電極を第２の異種基板上に形成するとチップサイズを小さくすることが可能となり、１枚のウエハから多数のチップが得られる。
【００３５】
各電極を形成後に、ウエハ（ＧａＮ基板から）から第１の異種基板１を、例えば研磨、エッチング等の技術を用いて除去して第１の異種基板１と接していたＧａＮ基板２の面（第２の主面）を露出させる。第１の異種基板１を除去する際に、図１に示される窒化物半導体層１０１、保護膜１０２及びバッファ層（図示されていない）の全部と、ＧａＮ基板２の一部も除去される。また、研磨により第１の異種基板１などを除去する際に研磨厚が制御しにくい場合は、最初に研磨により大まかな部分を除去し、その後エッチングで細かい部分を除去して、ＧａＮ基板２の第２の主面を露出させてもよい。
【００３６】
次に、図２の（ｂ）に示すようにＧａＮ基板から第１の異種基板を除去してからＧａＮ基板に素子構造を形成する場合について説明する。この場合は、素子構造を形成する前に、第１の異種基板をＧａＮ基板から上記した研磨やエッチング等の方法により除去し、その後、ＧａＮ基板に素子構造を形成する。その他、エッチング方法などは、図２の（ａ）の場合と同様の内容である。
また、図２の（ｂ）の場合、第１の主面と第２の主面は、ＧａＮ基板から第１の異種基板を除去しているので、素子構造を有しているＧａＮ基板の面を第１の主面とし、第１の異種基板を除去し露出され素子構造を有していないＧａＮ基板の面を第２の主面とする。第１の主面に素子構造を形成すると、結晶性の良好な素子が得られるので好ましい。また第２の主面に素子構造を形成してもよい。
【００３７】
ここで、ＧａＮを厚膜に成長させて８０μｍ以上のＧａＮ基板を用いる場合は図２の（ｂ）と同様に第１の異種基板や保護膜を除去した後、第１の異種基板を除去して露出された面とは反対の面に、素子構造を形成する。そして図２の（ｂ）とは異なり第２の異種基板を接合させない。またＧａＮ基板の第１の主面と第２の主面の定義は図２の（ｂ）の場合と同様の内容である。
また素子構造を形成する際、ＧａＮ基板から第１の異種基板を除去してから素子構造を成長させると、第１の異種基板との格子定数不整による反りが軽減され好ましい。
【００３８】
次に、図３に示すように、第１の異種基板を除去して露出させた又は素子構造を有していないＧａＮ基板２の第２の主面に劈開性を有する第２の異種基板４が接合される。好ましくはＧａＮ基板２の劈開方向と第２の異種基板４の劈開方向とが実質的に一致するようにＧａＮ基板２の第２の主面に第２の異種基板４を接合する。ここで前記「実質的に一致する」とは、完全に劈開方向が一致していなくてもよく、例えば第２の異種基板４を接合した後でウエハを劈開してチップ状にする際に、第２の異種基板４の劈開方向で劈開を始めそのままＧａＮ基板の劈開方向に沿ってＧａＮ基板の劈開が行われればよい。劈開方向が完全に近い状態で一致していれば、劈開によって共振面を形成する場合、共振面がより良好に形成できるので好ましい。また劈開方向が一致していない場合でも、第２の異種基板がＧａＮ基板に接合しているので、ＧａＮ基板を劈開する際に、ＧａＮ基板の不要な割れが発生するのを防止できる。
【００３９】
本発明において、ＧａＮの劈開方向としては、本発明者等が出願した特願平９−２３２６７６号公報に記載の面方位、例えば、（１−１００）で表される面（Ｍ面）が挙げられる。ちなみに、Ｍ面とは窒化物半導体を正六角柱の六方晶系で近似した場合に、その六角柱の側面に相当する四角形の面に相当する面である。
【００４０】
上記本発明に用いられる第２の異種基板４は、少なくとも劈開性を有する材料であればよく、例えばＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＺｎＯなどが挙げられる。更に第２の異種基板４が導電性であると、ｎ電極を第２の異種基板面に形成することが可能となり好ましい。また更に第２の異種基板４が高熱伝導性であると、第２の異種基板からの放熱性が可能となり、場合によっては窒化物半導体素子で発生する熱を放散するためのヒートシンクを新たに設けなくてもよく、製造工程が簡素化できるので好ましい。
【００４１】
第２の異種基板４をＧａＮ基板２に接合する方法は、予め形成された第２の異種基板４の接合面と、第１の異種基板を除去して露出したＧａＮ基板２の接合面とを鏡面状にして、それらの鏡面同士を張り合わせた後、熱圧着するウエハ接着の手法を用いることができる。あるいは、ＧａＮ基板２及び第２の異種基板の接合面の間に導電性材料を介することにより接合させる、いわゆるメタルボンディングでも接合させることが可能である。この接合に用いられるメタルとしては、Ａｕ、Ｓｎ、Ａｕ−Ｓｎ、Ｉｎ、あるいはこれらの合金が挙げられる。
【００４２】
本発明において、第２の異種基板４の膜厚は、特に限定されないがＧａＮ基板より厚膜であることが望ましく、具体的には２０〜５０００μｍ、好ましくは５０〜２０００μｍ、より好ましくは１００〜１０００μｍである。第２の異種基板４の膜厚が上記範囲であるとパッケージング、バルク抵抗（第２の異種基板にｎ電極を形成する場合）、ＧａＮ基板（ウエハ）の物理的強度の点で好ましい。
また、第２の異種基板４が低熱伝導性の場合は、物理的強度に放熱性を加味すると、第２の異種基板が高熱伝導性の場合より薄めにすることが放熱性の点で好ましい。
【００４３】
次に、第２の異種基板４をＧａＮ基板２に接合したウエハをチップ状に分割し、図４に示すような素子が得られる。ウエハの分割は、第２の異種基板４を劈開しそれに伴ってＧａＮ基板２及び素子構造が劈開される。第２の異種基板を劈開する方法としては、特に限定されないが、例えばスクライバー、ブレイカー等を用いることができる。
【００４４】
従来技術においては、ＧａＮ基板を劈開すると不要な割れ等が発生し易かったが、本発明は、第２の異種基板４をＧａＮ基板２に接合したことにより、ＧａＮ基板の劈開性が良好となる。更に本発明は、ＧａＮ基板２の反り、クラック及び欠けなどの発生が抑えられデバイス工程でのハンドリング性を向上させることができる。また更に、本発明は、第２の異種基板４に劈開性があるため、ＧａＮ基板及びＧａＮ基板上の素子構造３を形成している窒化物半導体層を良好に劈開することができる。また本発明の製造方法により得られる素子をレーザ素子として用いる場合、レーザの共振面を劈開によって良好に得ることができる。
また、第２の異種基板が接合されていない８０μｍ以上のＧａＮ基板を用いる場合でも、ＧａＮ基板の膜厚が厚いため物理的強度が向上し、不要な割れが抑えられ、劈開方向に沿って良好に劈開することができる。
【００４５】
劈開後、チップはアセンブリ工程へ移送され製品化される。アセンブリ工程では、第１の異種基板１が除去されているので熱の放散が良好となり、更に、第２の異種基板４が高熱伝導性であると放熱性がより良好となり、場合によってはヒートシンクを設けなくてもよく工程が簡素化される。
【００４６】
以下に、上記本発明の窒化物半導体素子の製造方法により得ることができる本発明の窒化物半導体素子について図４に示される窒化物半導体素子の模式的段面図を用いて説明する。
本発明の窒化物半導体素子は、図４に示されるように、劈開性を有する第２の異種基板４上にＧａＮ基板２を有し、そのＧａＮ基板２上に窒化物半導体素子構造３を構成する少なくとも活性層を有する複数の窒化物半導体層を有して成る。ここで、ＧａＮ基板２の第２の異種基板４に接している面（ＧａＮ基板２の第２の主面）は、図１に示される第１の異種基板１（例えばサファイア基板）、窒化物半導体層１０１や保護膜１０２を除去した面である。また図４は、同一面側にｎ電極及びｐ電極（図示されてない）を設ける構造を示してあるが、電極の位置は特に限定されない。
【００４７】
本発明の窒化物半導体素子は、第２の異種基板４が、ＧａＮ基板２の劈開方向と第２の異種基板４の劈開方向とが実質的に一致するように、ＧａＮ基板に接合していることが、劈開面が良好となり好ましい。
本発明の窒化物半導体素子構造３を構成する複数の窒化物半導体層としては、特に限定されず、例えば公知のいずれの層構成を用いてもよい。また窒化物半導体素子の形状、電極等も特に限定されず、例えば公知のいずれのものを用いてもよい。
また、本発明において、８０μｍ以上のＧａＮ基板を用いる場合は、図４に示された第２の異種基板が接合されていない窒化物半導体素子である。
【００４８】
【実施例】
以下に図１〜４を用い本発明の一実施例を示し本発明を更に詳細に説明するが、本発明はこれに限定されない。
［実施例１］
実施例１においては、ＧａＮ基板からサファイア基板などを除去せずに素子構造を形成し、その後サファイア基板などを除去する場合について行った。以下にその詳細を示す。
【００４９】
２インチφ、Ｃ面を主面とするサファイアよりなる第１の異種基板１をＭＯＶＰＥ反応容器内にセットし、温度を５００℃にして、キャリアガスに水素、反応ガスにＴＭＧ（トリメチルガリウム（Ｇａ(ＣＨ3)3：ＴＭＧ）及びアンモニア（ＮＨ3）を用い、ＧａＮよりなるバッファ層（図示されていな）を２００オングストロームの膜厚で成長させる。バッファ層を成長後、温度を１０５０℃にして、同じくＧａＮよりなるバッファ層より厚膜の窒化物半導体層１０１を５μｍの膜厚で成長させる。バッファ層より厚膜の窒化物半導体層１０１は、Ａｌ混晶比Ｘ値が０．５以下のＡｌXＧａ1-XＮ（０≦Ｘ≦０．５）を成長させることが望ましい。０．５を超えると、結晶欠陥というよりも結晶自体にクラックが入りやすくなってしまうため、結晶成長自体が困難になる傾向にある。また窒化物半導体層１０１の膜厚はバッファ層よりも厚い膜厚で成長させて、１０μｍ以下の膜厚に調整することが望ましい。バッファ層としてはＧａYＡｌ1-YＮ（０＜Ｙ≦１）の組成のものを成長させて形成される。
【００５０】
（ＧａＮ基板２の形成）
保護膜１０２形成後、ウェーハを再度ＭＯＶＰＥの反応容器内にセットし、温度を１０５０℃にして、アンモニア、ＴＭＧを用いアンドープＧａＮよりなるＧａＮ基板２を３０μｍの膜厚で成長させる。
【００５１】
以下に図１の窒化物半導体素子構造３の具体的な一実施例として図５に示す層構成として、上記の成長させたＧａＮ基板２上に下記の各層を積層させる。図５は窒化物半導体レーザ素子の模式的断面図である。
【００５２】
窒化物半導体層１０１を成長後、ウェーハを反応容器から取り出し、この窒化物半導体層１０１の表面に、ストライプ状のフォトマスクを形成し、ＣＶＤ装置によりストライプ幅１０μｍ、ストライプ間隔（窓部）２μｍのＳｉＯ2よりなる保護膜１０２を１μｍの膜厚で形成する。保護膜の形状としてはストライプ状、ドット状、碁盤目状等どのような形状でも良いが、窓部よりも保護膜の面積を大きくする方が、結晶欠陥の少ないＧａＮ基板２（下記に示すＧａＮ基板２）が成長しやすい。
【００５３】
（ＧａＮ基板２の形成）
保護膜１０２形成後、ウェーハを再度ＭＯＶＰＥの反応容器内にセットし、温度を１０５０℃にして、アンモニア、ＴＭＧを用いアンドープＧａＮよりなるＧａＮ基板２を３０μｍの膜厚で成長させる。
【００５４】
以下に図１の窒化物半導体素子構造３の具体的な一実施例として図５に示す層構成として、上記の成長させたＧａＮ基板２上に下記の各層を積層させる。図５は窒化物半導体レーザ素子の模式的断面図である。
【００５５】
（ｎ側バッファ層１１＝兼ｎ側コンタクト層）
上記ＧａＮ基板２（図５にはサファイア基板１、窒化物半導体層１０１及び保護膜１０２などを図示していない）を反応容器内にセットし、温度を１０５０℃まで上げ、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）、不純物ガスとしてシランガスを用い、ＧａＮ基板２上にＳｉを１×１０18／cm3ドープしたＧａＮよりなるｎ側バッファ層１１を４μｍの膜厚で成長させる。このバッファ層１１は、図５のような構造の発光素子を作製した場合にはｎ電極を形成するためのコンタクト層としても作用する。さらに、このｎ側バッファ層１１は高温で成長させるバッファ層であり、例えばサファイア、スピネルのように窒化物半導体と異なる材料よりなる基板の上に、９００℃以下の低温において、ＧａＮ、ＡｌＮ等を、０．５μｍ以下の膜厚で直接成長させるバッファ層とは区別される。
【００５６】
（クラック防止層１９）
ｎ側バッファ層１１成長後、温度を８００℃にして、原料ガスにＴＭＧ、ＴＭＩ、アンモニア、不純物ガスにシランガスを用い、Ｓｉを５×１０18／cm3ドープしたＩｎ0.1Ｇａ0.9Ｎよりなるクラック防止層１９を５００オングストロームの膜厚で成長させる。このクラック防止層１９はＩｎを含むｎ型の窒化物半導体、好ましくはＩｎＧａＮで成長させることにより、Ａｌを含む窒化物半導体層中にクラックが入るのを防止することができる。なおこのクラック防止層は１００オングストローム以上、０．５μｍ以下の膜厚で成長させることが好ましい。１００オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、０．５μｍよりも厚いと、結晶自体が黒変する傾向にある。
【００５７】
（ｎ側クラッド層１２＝超格子層）
続いて、１０５０℃でＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニア、シランガスを用い、Ｓｉを１×１０19／cm3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を４０オングストロームの膜厚で成長させ、続いてシランガス、ＴＭＡを止め、アンドープのＧａＮよりなる第２の層を４０オングストロームの膜厚で成長させる。そして第１層＋第２層＋第１層＋第２層＋・・・というように超格子層を構成し、それぞれ１００層ずつ交互に積層し、総膜厚０．８μｍの超格子よりなるｎ側クラッド層１２を成長させる。
【００５８】
（ｎ側光ガイド層１３）
続いて、シランガスを止め、１０５０℃でアンドープＧａＮよりなるｎ側光ガイド層１３を０．１μｍの膜厚で成長させる。このｎ側光ガイド層は、活性層の光ガイド層として作用し、ＧａＮ、ＩｎＧａＮを成長させることが望ましく、通常１００オングストローム〜５μｍ、さらに好ましくは２００オングストローム〜１μｍの膜厚で成長させることが望ましい。またこの層をアンドープの超格子層とすることもできる。超格子層とする場合にはバンドギャップエネルギーは活性層の井戸層よりも大きく、ｎ側クラッド層のＡｌ0.2Ｇａ0.8Ｎよりも小さくする。
【００５９】
（活性層１４）
次に、原料ガスにＴＭＧ、ＴＭＩ、アンモニアを用いて活性層１４を成長させる。活性層１４は温度を８００℃に保持して、アンドープＩｎ0.2Ｇａ0.8Ｎよりなる井戸層を２５オングストロームの膜厚で成長させる。次にＴＭＩのモル比を変化させるのみで同一温度で、アンドープＩｎ0.05Ｇａ0.95Ｎよりなる障壁層を５０オングストロームの膜厚で成長させる。この操作を２回繰り返し、最後に井戸層を積層した総膜厚１７５オングストロームの多重量子井戸構造（ＭＱＷ）の活性層を成長させる。活性層は本実施例のようにアンドープでもよいし、またｎ型不純物及び／又はｐ型不純物をドープしても良い。不純物は井戸層、障壁層両方にドープしても良く、いずれか一方にドープしてもよい。
【００６０】
（ｐ側キャップ層１５）
次に、温度を１０５０℃に上げ、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ｐ側光ガイド層１６よりもバンドギャップエネルギーが大きい、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.3Ｇａ0.7Ｎよりなるｐ側キャップ層１７を３００オングストロームの膜厚で成長させる。このｐ型キャップ層１５は前に述べたように、０．１μｍ以下の膜厚で形成し、膜厚の下限は特に限定しないが、１０オングストローム以上の膜厚で形成することが望ましい。
【００６１】
（ｐ側光ガイド層１８）
続いてＣｐ2Ｍｇ、ＴＭＡを止め、１０５０℃で、バンドギャップエネルギーがｐ側キャップ層１５よりも小さい、アンドープＧａＮよりなるｐ側光ガイド層１８を０．１μｍの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、ｎ型光ガイド層１３と同じくＧａＮ、ＩｎＧａＮで成長させることが望ましい。なお、このｐ側光ガイド層をアンドープの窒化物半導体、不純物をドープした窒化物半導体よりなる超格子層とすることもできる。超格子層とする場合にはバンドギャップエネルギーは活性層の井戸層より大きく、ｐ側クラッド層のＡｌ0.2Ｇａ0.8Ｎよりも小さくする。
【００６２】
（ｐ側クラッド層１７）
続いて、１０５０℃でＭｇを１×１０20／cm3ドープしたｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる第３の層を４０オングストロームの膜厚で成長させ、続いてＴＭＡのみを止め、アンドープＧａＮよりなる第４の層を４０オングストロームの膜厚で成長させる。そしてこの操作をそれぞれ交互に１００回繰り返し、総膜厚０．８μｍの超格子層よりなるｐ側クラッド層１７を形成する。
【００６３】
（ｐ側コンタクト層１８）
最後に、１０５０℃で、ｐ側クラッド層１７の上に、Ｍｇを２×１０20／cm3ドープしたｐ型ＧａＮよりなるｐ側コンタクト層１８を１５０オングストロームの膜厚で成長させる。ｐ側コンタクト層１８はｐ型のＩｎXＡｌYＧａ1-X-YＮ（０≦X、０≦Y、X＋Y≦１）で構成することができ、好ましくはＭｇをドープしたＧａＮとすれば、ｐ電極２１と最も好ましいオーミック接触が得られる。またｐ型ＡｌYＧａ1-YＮを含む超格子構造のｐ側クラッド層１７に接して、バンドギャップエネルギーの小さい窒化物半導体をｐ側コンタクト層として、その膜厚を５００オングストローム以下と薄くしているために、実質的にｐ側コンタクト層１８のキャリア濃度が高くなりｐ電極と好ましいオーミックが得られて、素子の閾値電流、電圧が低下する。
【００６４】
以上のようにして窒化物半導体を成長させたウェーハを反応容器内において、窒素雰囲気中７００℃でアニーリングを行い、ｐ型不純物をドープした層をさらに低抵抗化させる。
【００６５】
アニーリング後、ウェーハを反応容器から取り出し、図５に示すように、ＲＩＥ装置により最上層のｐ側コンタクト層１８と、ｐ側クラッド層１７とをエッチングして、４μｍのストライプ幅を有するリッジ形状とする。このように、活性層よりも上部にある層をストライプ状のリッジ形状とすることにより、活性層の発光がストライプリッジの下に集中するようになって閾値が低下する。特に超格子層よりなるｐ側クラッド層１７以上の層をリッジ形状とすることが好ましい。
【００６６】
次にリッジ表面にマスクを形成し、ＲＩＥにてエッチングを行い、ｎ側バッファ層１１の表面を露出させる。露出させたこのｎ側バッファ層１１はｎ電極２３を形成するためのコンタクト層としても作用する。なお図５ではｎ側バッファ層１１をコンタクト層としているが、ＧａＮ基板２までエッチングを行い、露出したＧａＮ基板２をコンタクト層とすることもできる。
【００６７】
次にｐ側コンタクト層１８のリッジ最表面にＮｉとＡｕよりなるｐ電極２１をストライプ状に形成する。ｐ側コンタクト層と好ましいオーミックが得られるｐ電極２１の材料としては、例えばＮｉ、Ｐｔ、Ｐｄ、Ｎｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ等を挙げることができる。
【００６８】
一方、ＴｉとＡｌよりなるｎ電極２３を先ほど露出させたｎ側バッファ層１１の表面にストライプ状に形成する。ｎ側バッファ層１１、またはＧａＮ基板２と好ましいオーミックが得られるｎ電極２３の材料としてはＡｌ、Ｔｉ、Ｗ、Ｃｕ、Ｚｎ、Ｓｎ、Ｉｎ等の金属若しくは合金が好ましい。
【００６９】
次に、図５に示すようにｐ電極２１と、ｎ電極２３との間に露出した窒化物半導体層の表面にＳｉＯ2よりなる絶縁膜２５を形成し、この絶縁膜２５を介してｐ電極２１と電気的に接続したｐパッド電極２２、及びｎパッド電極２４を形成する。このｐパッド電極２２は実質的なｐ電極２１の表面積を広げて、ｐ電極側をワイヤーボンディング、ダイボンディングできるようにする作用がある。一方、ｎパッド電極２４はｎ電極２３の剥がれを防止する作用がある。
【００７０】
以上のようにして、ｎ電極とｐ電極とを形成したウェーハを研磨装置に移送し、サファイア基板、保護膜等を研磨により除去し、ＧａＮ基板２の表面（ＧａＮ基板の第２の主面）を露出させる。露出したＧａＮ基板の第２の主面と、膜厚５００μｍのＧａＡｓ（第２の異種基板）のＧａＮ基板と接合する面とを鏡面状にし、それら鏡面同士を張り合わせた後、熱圧着すること（ウエハ接着の手法）によりＧａＮ基板の第２の主面と第２の異種基板を接合させる。
接合した後、第２の異種基板のＧａＮ基板と接合していない側の面を鏡面状とし、その面にＡｕ／Ｓｎをボンディング用として付ける。
【００７１】
その後、Ａｕ／Ｓｎ側をスクライブして、ストライプ状の電極に垂直な方向でバー状に劈開し、劈開面に共振器を作製する。共振器面にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向で、バーを切断してレーザチップとした。
次にチップをフェースアップ（ＧａＡｓ基板とヒートシンクとが対向した状態）でヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度２．０ｋＡ／cm2、閾値電圧４．０Ｖで、発振波長４０５ｎｍの連続発振が確認され、１０００時間以上の寿命を示した。
【００７２】
更に、ウエハの物理的強度が向上し、デバイス工程でウエハの崩れが防止できると共に、劈開する際のＧａＮ基板の不要な割れが抑制でき、更に反りが抑えられハンドリング性の向上と歩留まりの向上が可能となった。
【００７３】
［実施例２］
実施例１において、ＧａＮ基板のサファイア基板を除去した面にＧａＡｓ基板（第２の異種基板）を接合する際に、ＧａＮ基板の劈開方向をＧａＡｓ基板の劈開方向とがほぼ一致するようにウエハ接着した他は同様にしてレーザ素子を製造した。その結果、実施例１とほぼ同様に良好な結果が得られ、更にＧａＡｓ基板をＧａＮ基板の劈開方向がほぼ一致しているので劈開性が実施例１より良好になった。
【００７４】
［実施例３］
図６は本発明の他の実施例に係るレーザ素子の構造を示す模式的な断面図であり、図５と同じくレーザ光の共振方向に垂直な方向で素子を切断した際の図を示している。以下この図を元に実施例３について説明する。
【００７５】
（ＧａＮ基板２の形成）
実施例１において、ＧａＮ基板２を成長させる際に、アンモニア、ＴＭＧ、ＳｉＨ4を用いＳｉを５×１０17／ｃｍ3ドープしたＧａＮよりなる膜厚３０μｍで成長させる他は同様にしてＧａＮ基板２を成長させた。
成長後、ウエハを研磨装置に移送し、サファイアや保護膜などを研磨により除去し、ＧａＮ基板２の表面を露出させ（第２の主面）、ＧａＮ基板２に第１の主面と第２の主面を形成する。
【００７６】
ＧａＮの第１の主面上に、実施例１と同様にしてｎ側バッファ層１１（ｎ側コンタクト層を兼ねる）、クラック防止層１９、変調ドープされた超格子よりなるｎ側クラッド層１２、及びアンドープｎ側光ガイド層１３を順に成長させる。
【００７７】
（ｎ側キャップ層２０）
続いてＴＭＧ、ＴＭＡ、アンモニア、シランガスを用い、ｎ側光ガイド層１３よりもバンドギャップエネルギーが大きい、Ｓｉを５×１０18／cm3ドープしたｎ型Ａｌ0.3Ｇａ0.7Ｎよりなるｎ側キャップ層２０を３００オングストロームの膜厚で成長させる。
【００７８】
後は実施例１と同様にして活性層１４、ｐ側キャップ層１５、アンドープｐ側光ガイド層１６、ｐ側クラッド層１７、ｐ側コンタクト層１８を成長させる。
【００７９】
素子構造となる窒化物半導体層成長後、実施例１と同様にしてアニーリングを行い、ｐ型不純物をドープした層をさらに低抵抗化させ、アニーリング後、図６に示すように最上層のｐ側コンタクト層１８と、ｐ側クラッド層１７とをエッチングして、４μｍのストライプ幅を有するリッジ形状とする。
【００８０】
リッジ形成後、ｐ側コンタクト層１８のリッジ最表面にＮｉ／Ａｕよりなるｐ電極２１をストライプ状に形成し、ｐ電極２１以外の最表面の窒化物半導体層にＳｉＯ2よりなる絶縁膜２５を形成し、この絶縁膜２５を介してｐ電極２１と電気的に接続したｐパッド電極２２を形成する。
【００８１】
以上のようにして、ｐ電極を形成したウエハの素子構造を有していないＧａＮ基板２の第２の主面に、実施例１と同様に膜厚６００μｍのＳｉを１×１０18／ｃｍ3のｎ型のＧａＡｓ基板をウエハ接着する。
ＧａＮ基板の第２の主面に接合したｎ型ＧａＡｓのＧａＮ基板に接していない面のほぼ全面にＡｕ／Ｇｅのオーミック電極を形成し、その上にＡｕ／Ｓｎよりなるボンディング用電極を付ける。
【００８２】
電極形成後ＧａＮ基板のＭ面（窒化物半導体を六方晶系で近似した場合に六角柱の側面に相当する面）で劈開できるようにＧａＡｓ基板をスクライブして、ストライプ状の電極に垂直な方向でバー状に劈開し、その劈開面にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向で、バーを切断してレーザ素子とする。このレーザ素子も同様に室温において連続発振を示し、実施例１とほぼ同等の特性を示した。
【００８３】
更にハンドリング性及び歩留まりも実施例１と同様に良好であった。
また、上記ＧａＮ基板とＧａＡｓ基板との接合を、ウエハ接着により行ったが、このウエハ接着に換えて、Ａｕ／Ｓｎを介してＧａＮ基板とｎ型ＧａＡｓ基板とをメタルで接合しても同様な結果となった。
【００８４】
［実施例４］
実施例３において、ｎ型ＧａＮ基板の素子構造を有していないＧａＮ基板の第２の主面にｎ型ＧａＡｓ基板（第２の異種基板）を接合する際に、ＧａＮ基板の劈開方向とＧａＡｓ基板の劈開方向とがほぼ一致するようにウエハ接着した他は同様にしてレーザ素子を製造した。その結果、実施例３とほぼ同様に良好な結果が得られ、更にＧａＡｓ基板をＧａＮ基板の劈開方向がほぼ一致しているので劈開性が実施例３より良好になった。
【００８５】
［実施例５］
実施例３において、ｎ型ＧａＮ基板を厚膜に成長させ、サファイア基板や保護膜を除去して膜厚８０μｍのＧａＮ基板を形成し、サファイア基板を除去して露出した面とは反対のｎ型ＧａＮ基板の面（第１の主面）に素子構造を形成し、ｎ型ＧａＮ基板のサファイア基板を除去して露出した面にＡｕ／Ｇｅよりなるオーミック電極を形成し、その上にＡｕ／Ｓｎをボンディング用に付け、ＧａＡｓ基板をＧａＮ基板に接合しない他は同様にして窒化物半導体レーザ素子を製造した。
【００８６】
その結果、実施例３とほぼ同様に良好な結果が得られ、厚膜のＧａＮ基板を用いているので、劈開する際にＧａＮ基板に不要な割れ等が生じることなく、良好な劈開面が得られた。
【００８７】
【発明の効果】
本発明は、ＧａＮ基板にＧａＡｓ等の第２の異種基板を接合したことにより、ウエハの反りの防止、割れ及び欠けなどの発生の防止ができ、これによりハンドリング性を向上させることができ、歩留まりも良好になった。
更に本発明は、劈開の際のウエハの不要な割れを防止することができ、ウエハを容易にチップ化できる。
【００８８】
更に本発明は、サファイア等の熱伝導性の悪い基板を除去し、かっわて熱伝導性の良い基板を接合することにより、窒化物半導体素子で発生する熱を良好に放散でき、窒化物半導体素子の性能が向上する。
更にＧａＮを厚く成長させて８０μｍ以上のＧａＮ基板を用いることにより、物理的強度が向上し且つ劈開性が良好となり、ＧａＮの半導体を基板とすることが可能となる。
【図面の簡単な説明】
【図１】図１は、本発明の窒化物半導体素子の製造工程の一実施の形態を示した模式断面図である。
【図２】図２は、本発明の窒化物半導体素子の製造工程の一実施の形態を示した模式断面図である。
【図３】図３は、本発明の窒化物半導体素子の製造工程の一実施の形態を示した模式断面図である。
【図４】図４は、本発明の窒化物半導体素子の製造工程により得られる窒化物半導体素子の一実施の形態を示した模式断面図である。
【図５】図５は、本発明の窒化物半導体素子の一実施の形態を示した模式的断面図である。
【図６】図６は、本発明の窒化物半導体素子の一実施の形態を示した模式的断面図である。
【符号の説明】
１・・・第１の異種基板
２・・・ＧａＮ基板
１０１・・・窒化物半導体層
１０２・・・保護膜
３・・・窒化物半導体素子構造
４・・・第２の異種基板
１１・・・ｎ側バッファ層
１２・・・ｎ側クラッド層
１３・・・ｎ側光ガイド層
１４・・・活性層
１５・・・ｐ側キャップ層
１６・・・ｐ側光ガイド層
１７・・・ｐ側クラッド層
１８・・・ｐ側コンタクト層
２０・・・ｎ側キャップ層
２１・・・ｐ電極
２２・・・ｐパッド電極
２３・・・ｎ電極
２４・・・ｎパッド電極
２５・・・絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor (In) used in a light emitting device such as a light emitting diode or a laser diode, or a light receiving device such as a photodiode. X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
[0002]
[Prior art]
In recent years, blue and blue-green light emitting diodes and laser diodes made of nitride semiconductors have been put into practical use or become practical. Since such a nitride semiconductor device has not yet been developed as a substrate that is completely lattice-matched with a nitride semiconductor, a nitride semiconductor layer is forcibly grown on sapphire having a different lattice constant. Is formed. For this reason, a crystal of a nitride semiconductor grown on a sapphire substrate has a larger number of crystal defects than a red laser element or the like grown on a lattice-matched substrate.
[0003]
As a method of growing a nitride semiconductor crystal that can greatly reduce crystal defects, the present inventors formed a GaN substrate on a different substrate different from the nitride semiconductor, and formed an element structure on the GaN substrate. Nitride semiconductor laser devices capable of achieving continuous oscillation of about 10,000 hours at a wavelength of about 400 nm and an optical output of 2 mW are disclosed (for example, “Current Status of InGaN-based Multiple Quantum Well Structure Semiconductor Lasers”, 58th JSAP Lecture, Lecture No. 4aZC-2, October 1997, “Present Status of InGaN / AlGaN based Laser Diodes”, The Second International Conference on Nitride Semiconductor-1 (1997) It is described, for example, a month).
[0004]
In the crystal growth method described above, a conventional GaN layer having a large number of crystal defects is thinly grown on a sapphire substrate, and then SiO 2 is grown thereon. 2 GaN is grown in the lateral direction by vapor deposition methods such as halide vapor phase epitaxy (HVPE) and metal organic vapor phase epitaxy (MOVPE). Is used to form a GaN substrate (thickness 10 μm) with few crystal defects by growing a GaN layer again. This method is generally called lateral over growth (LOG) because a nitride semiconductor is grown laterally on the protective film.
[0005]
In the above technology, although the performance of the device has been improved by using a GaN substrate with reduced crystal defects, the sapphire used as the substrate of the nitride semiconductor device is very hard and has no cleavage property. Advanced technology is required to make a wafer into chips. Furthermore, since sapphire has no cleaving property, it is difficult to make the cleaved surface of the nitride semiconductor a resonant surface by using the cleaving property of the substrate in forming the laser element, and it takes time and labor to form the resonant surface.
[0006]
In addition, since the n electrode and the p electrode are arranged in the horizontal direction, the current flows in the horizontal direction. As a result, the current density is locally increased and the chip easily generates heat, but the substrate is insulating sapphire. Heat is not easily dissipated to the outside.
In view of the above problems, the present inventors considered that the above-mentioned problems such as wafer chipping, cleavage, and heat dissipation could be solved by removing the sapphire substrate from the wafer.
[0007]
[Problems to be solved by the invention]
However, it has been found that when the sapphire substrate is removed, the physical strength of the GaN substrate is not sufficient to withstand the device process, and the wafer is likely to be cracked and chipped. Furthermore, the wafer is liable to collapse due to a decrease in the physical strength of the wafer, and the number of chips obtained from one wafer is reduced.
[0008]
Further, since the surface state of the GaN substrate surface from which the sapphire substrate has been physically or chemically removed differs from the surface state of the GaN substrate surface having the element structure, the warpage of the wafer tends to increase.
Furthermore, even though the GaN substrate has a slight cleavage property, the cleavage force causes a crack in a direction other than the cleavage plane, thereby reducing the performance of the element and making it difficult to obtain a resonance plane.
[0009]
Such a problem not only makes each device process difficult, but also reduces the yield.
That is, simply removing the sapphire substrate will not only sufficiently solve the problems caused by the presence of the sapphire substrate, but will also cause new problems.
[0010]
Therefore, an object of the present invention is to prevent the wafer from warping, cracking, and chipping even if the sapphire substrate is removed in order to improve the physical strength of the wafer and the handling property. It is an object of the present invention to provide a method for manufacturing a nitride semiconductor device and a nitride semiconductor device capable of easily making a wafer into chips and preventing unnecessary cracking of the wafer during cleavage.
Furthermore, the objective of this invention is providing the manufacturing method of a nitride semiconductor element with favorable heat dissipation, and a nitride semiconductor element.
[0011]
[Means for Solving the Problems]
That is, the object of the present invention can be achieved by the following configuration.
(1) From a material different from nitride semiconductor Does not cleave A step of growing a GaN substrate having an underlayer formed by lateral growth on a first heterogeneous substrate, a step of laminating a nitride semiconductor element on the GaN substrate, and a first heterogeneous substrate Removing the surface of the GaN substrate and exposing the surface of the GaN substrate, and then the exposed surface of the GaN substrate is cleaved. A substrate, selected from the group consisting of SiC, Si, GaAs, GaP, InP, ZnS, ZnSe, ZnO Second heterogeneous substrate Cleavage direction Are bonded so as to substantially coincide with the cleavage direction of the GaN substrate, and the second heterogeneous substrate is cleaved to make the cleavage surface of the nitride semiconductor element a resonant surface of the laser element. A method for manufacturing a nitride semiconductor laser device, comprising:
(2) From a material different from nitride semiconductor Does not cleave A step of growing a GaN substrate having an underlayer formed by lateral growth on a first heterogeneous substrate, a step of removing the first heterogeneous substrate and exposing a surface of the GaN substrate, and then the GaN substrate A step of laminating a nitride semiconductor device on the growth surface of the GaN substrate, and then having a cleavage property on the exposed surface of the GaN substrate A substrate, selected from the group consisting of SiC, Si, GaAs, GaP, InP, ZnS, ZnSe, ZnO Second heterogeneous substrate Cleavage direction Are bonded so as to substantially coincide with the cleavage direction of the GaN substrate, and the second heterogeneous substrate is cleaved to make the cleavage surface of the nitride semiconductor element a resonant surface of the laser element. A method for manufacturing a nitride semiconductor laser device, comprising:
(3) The method for manufacturing a nitride semiconductor device according to (1) or (2), wherein the second heterogeneous substrate has conductivity.
(4) On the exposed surface of the GaN substrate Conductive material (2) to (3), wherein the second heterogeneous substrate is bonded via Any one of A method for producing a nitride semiconductor device according to claim 1.
[0012]
That is, according to the present invention, the GaN substrate is bonded to the surface of the GaN substrate from which the first heterogeneous substrate has been removed or the surface of the GaN substrate that does not have the element structure. It is possible to improve the physical strength of the wafer, and to prevent the warpage of the wafer and the occurrence of cracks and chips. When the element structure is created after removing the heterogeneous substrate and the second heterogeneous substrate is bonded, the surface on which the element structure is formed is formed on the surface opposite to the surface exposed by removing the first heterogeneous substrate. It is preferable because an element structure with good crystallinity can be obtained. By bonding the second dissimilar substrate to the GaN substrate in this way, the GaN substrate has physical strength that can withstand the device process, thereby improving the physical strength and handling of the wafer.
[0013]
Furthermore, according to the present invention, a GaN substrate alone can have sufficient physical strength by growing GaN thickly and removing the first heterogeneous substrate to obtain a GaN substrate of 80 μm or more. In this case, after removing the first heterogeneous substrate, an element structure having a good crystallinity is formed by removing the first heterogeneous substrate of the GaN substrate and creating an element structure on the surface opposite to the exposed surface. Can do. Further, the thickness of the GaN substrate is preferably 80 μm or more in order to give strength.
[0014]
Furthermore, according to the present invention, since the second heterogeneous substrate is cleaved, when the GaN substrate is cleaved together with the second heterogeneous substrate, unnecessary cracks do not occur in the GaN substrate, and a cleavage plane can be formed satisfactorily. It becomes possible. Such a cleavage property is further improved when the cleavage direction of the second heterogeneous substrate and the cleavage direction of the GaN substrate substantially coincide. When the cleaving property is good, for example, when a resonance surface is formed by cleavage, a good cleavage surface is easily obtained. Further, when a GaN substrate having a thickness of 80 μm or more is used, unnecessary cracking of the GaN substrate at the time of cleavage can be prevented, and the cleavage property is improved.
[0015]
Furthermore, the present invention removes the first heterogeneous substrate (for example, sapphire or spinel) from the GaN substrate, so that the heat generated in the device is better dissipated. This heat dissipation is further improved when the second heterogeneous substrate bonded to the surface of the GaN substrate having no element structure has high thermal conductivity, and in some cases, it is not necessary to newly provide a heat sink. Further, in the case of a GaN substrate having a film thickness of 80 μm or more, GaN itself has relatively good thermal conductivity, and even if the film thickness of GaN is 80 μm or more, the heat dissipation is better than that of the conventional one. In the case of 80 μm or more, the upper limit of the film thickness of the GaN substrate is 500 μm or less from the viewpoint of heat dissipation.
[0016]
Conventionally, since the sapphire substrate is insulative, a flip-chip method is employed in which an n-electrode and a p-electrode are provided on the same surface of the nitride semiconductor, and both the electrodes are extracted from the same surface side, so that the chip size is increased. Many chips were not obtained from a single wafer.
On the other hand, in the present invention, when the second heterogeneous substrate is a cleaved and conductive material, an n-electrode can be formed on the surface of the second heterogeneous substrate, and the chip size can be reduced. And a large number of chips can be formed from one wafer. Further, when using a GaN substrate of 80 μm or more that does not require the second heterogeneous substrate to be bonded, the chip size can be reduced as described above.
[0017]
In the present invention, when the film thickness of the GaN substrate is less than 80 μm, it is necessary to join the second heterogeneous substrate in order to obtain the effects of the present invention. To ensure, a second dissimilar substrate may be bonded. In the case of a GaN substrate of 80 μm or more, the physical strength in the device process or the like is sufficient without bonding the second different substrate. On the other hand, when a second heterogeneous substrate is bonded to the GaN substrate of 80 μm or more, the heat dissipation tends to be slightly lowered. Therefore, the present invention requires the bonding of the second heterogeneous substrate when the film thickness of the GaN substrate is less than 80 μm, and does not require the bonding of the second heterogeneous substrate when the film thickness of the GaN substrate is 80 μm or more. Good.
[0018]
In the present invention, a GaN substrate refers to a crystal defect formed by forming a protective film on a nitride semiconductor formed on a heterogeneous substrate and using lateral growth of the nitride semiconductor on the protective film. Shows fewer nitride semiconductor layers.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described in detail below with reference to FIGS. 1 to 4 are schematic sectional views showing an embodiment of the manufacturing process and element structure of the present invention. The manufacture of the nitride semiconductor device in which the second heterogeneous substrate is bonded to the GaN substrate shown in FIG. 4 will be described according to the manufacturing method including the steps shown in FIGS. In the case where the element structure is formed using a GaN substrate having a film thickness of 80 μm that does not have the second heterogeneous substrate, the contents of the parts different from the element manufacturing process of FIG. .
[0020]
First, as shown in FIG. 1, a GaN substrate 2 is grown on a first heterogeneous substrate 1 different from a nitride semiconductor.
The growth method of the GaN substrate 2 may be formed by any method, and is preferably grown by lateral growth of the nitride semiconductor [Lateral over growth (LOG), lateral growth] with few crystal defects. It is preferable. FIG. 1 shows that a thin buffer layer (not shown) made of GaN is grown on a first heterogeneous substrate 1, and then a thick nitride semiconductor layer 101 is grown from the buffer layer made of GaN. The nitride semiconductor is difficult to grow in the vertical direction on the nitride semiconductor layer 101, for example, SiO. 2 After the protective film 102 is formed, the GaN substrate 2 having low crystal defects is grown to a thick film by utilizing the lateral growth of GaN. In the lateral growth method, the buffer layer may be omitted. The lateral growth that can be used in the present invention is not particularly limited, and any method may be used. If the element structure is formed on the GaN substrate 2 with few crystal defects obtained by such lateral growth, the element performance is further improved.
[0021]
In the present invention, several examples will be described below as one embodiment of the lateral growth used.
For example, as a first lateral growth method, a nitride semiconductor is grown on a heterogeneous substrate made of a material different from that of a nitride semiconductor, or before the growth, on the surface of the nitride semiconductor layer or the surface of the heterogeneous substrate. A method for forming a protective film having a property in which a nitride semiconductor is difficult to grow in a vertical direction, for example, in a stripe shape, a dot shape, a grid shape, and the like, and growing the nitride semiconductor in the horizontal direction on the protective film It is. In the first method, when the protective film is formed, when the protective film formation area and the exposed area (window part) are compared, it is possible to reduce the area of the window part to form a base layer with many regions having few crystal defects. It tends to be obtained.
[0022]
In addition, as a second lateral growth method, an uneven portion is formed on the surface of a nitride semiconductor grown on a different substrate, the protective film is formed on the flat surface of the protruded portion and the recessed portion, and then exposed to the side surface. In this method, lateral growth is performed from the nitride semiconductor and the nitride semiconductors grown laterally are connected to each other on the protective film.
[0023]
In the first and second lateral growth methods, by forming the protective film, a crystal defect of a nitride semiconductor caused by factors such as an irregular lattice constant and a difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor. Can be stopped. In other words, a nitride semiconductor formed on a heterogeneous substrate made of a material different from a nitride semiconductor and having a property that the nitride semiconductor is difficult to grow in the vertical direction, for example, a nitride semiconductor grown in the horizontal direction on the stripe-shaped protective film, Although the crystal defects are remarkably reduced as a whole, when viewed microscopically, it has a region having a relatively large number of crystal defects and a region having few or almost no crystal defects. Such a deviation in the number of crystal defects is probably caused by growing a nitride semiconductor again on the protective film and the window part (the part where the protective film is not formed) after the protective film is formed. It is considered that this is caused when the growth of the nitride semiconductor is promoted from the nitride semiconductor in the lateral direction to grow the nitride semiconductor to the upper portion of the protective film.
[0024]
The crystal defects of the GaN underlayer obtained by the lateral growth are 1 × 10 in many regions. 8 Piece / cm 2 1 × 10 in the small area 7 Piece / cm 2 It becomes as follows. The region with few crystal defects in the GaN underlayer is preferably 5 × 10 6 Piece / cm 2 Or less, more preferably 1 × 10 6 Piece / cm 2 Or less, most preferably 5 × 10 Five Piece / cm 2 It is desirable that Crystal defects can be measured, for example, by measuring the number of etch pits that appear on the etched surface when a nitride semiconductor is dry etched. Alternatively, it can be observed by a cross-sectional TEM.
[0025]
Moreover, in the nitride semiconductor device of the present invention, the area of the active layer on the upper portion of the GaN substrate obtained by lateral growth having a relatively large number of crystal defects is reduced. Particularly in a laser element, it is preferable not to provide an oscillation region in this portion, but to provide a laser oscillation region above a region where few or almost no crystal defects are generated.
[0026]
As a material of the protective film 102 used by the lateral growth, for example, silicon oxide (SiO X ), Silicon nitride (Si X N Y ), Titanium oxide (TiO X ), Zirconium oxide (ZrO) X In addition to oxides and nitrides such as), and multilayer films thereof, metals having a melting point of 1200 ° C. or higher can be used. These protective film materials withstand the nitride semiconductor growth temperature of 600 ° C. to 1100 ° C., and have a property that the nitride semiconductor does not grow or hardly grow on the surface thereof.
[0027]
Further, when the second heterogeneous substrate is bonded to the GaN substrate, the film thickness of the GaN substrate is less than 10 to 80 μm, preferably 20 to 75 μm, more preferably 30 to 60 μm. It is preferable that the film thickness of the GaN substrate is in the above range because warpage can be satisfactorily suppressed, physical strength can be improved, and crystallinity can be improved.
The film thickness of the GaN substrate when the second heterogeneous substrate is not bonded to the GaN substrate is adjusted so that the film thickness of the GaN substrate after removing the first heterogeneous substrate and the protective film is 80 μm or more. In this case, the thickness of the GaN substrate is 80 to 500 μm, preferably 100 to 300 μm, more preferably 100 to 200 μm. When the film thickness is within this range, the physical strength of the GaN substrate is improved.
[0028]
Here, apart from whether or not the second heterogeneous substrate is bonded, the GaN substrate tends to collapse when the film thickness of the GaN substrate is thin, and if it is too thick, the heat dissipation may not be sufficient. is there. Therefore, the film thickness of the GaN substrate is adjusted while adding heat dissipation to the physical strength when the second heterogeneous substrate is bonded and when it is not bonded. Furthermore, it is also a range in which the crystallinity is good.
[0029]
Conventionally, when GaN is grown in a thick film, crystal defects are likely to occur. Due to the large number of crystal defects, the GaN film tends to crack. However, when the lateral growth was performed, the crystal defects in the later stage of the film grown to a certain constant thickness were significantly reduced as compared with the initial growth. The reason for this is not clear, but it is likely that this phenomenon occurs during horizontal and vertical growth. Furthermore, if the film is grown from a film thickness where crystal defects are reduced to a certain film thickness, cracks are unlikely to occur in GaN. By variously examining the film thickness at which crystal defects are reduced and the film thickness at which physical strength can be obtained without removing the first heterogeneous substrate and bonding the second heterogeneous substrate as described above. The object of the present invention can be achieved by setting the GaN substrate to a film thickness of 80 μm or more.
[0030]
In the present invention, the first heterogeneous substrate is not particularly limited as long as it is a material used as a substrate when a nitride semiconductor is grown. However, the purpose of the present invention is to solve the problems that occur when using a heterogeneous substrate having no cleavage property, so that the different substrates that do not have cleavage property, such as C-plane, R-plane, and A-plane, are mainly used. Surface sapphire, spinel (MgAl 2 O Four An insulating non-cleavable substrate such as) is used.
[0031]
Next, a process for forming an element structure on a GaN substrate with few crystal defects obtained by the lateral growth will be described below. In the present invention, when the element structure is formed on the GaN substrate, even if the element structure is formed on the GaN substrate without removing the first heterogeneous substrate as shown in FIG. As shown in b), the element structure may be formed on the GaN substrate after the first heterogeneous substrate is removed.
[0032]
The case of FIG. 2A will be described below.
As shown in FIG. 2, at least an active surface (first main surface) opposite to the first heterogeneous substrate 1 of the GaN substrate 2 formed by lateral growth without removing the first heterogeneous substrate 1 is used. A plurality of element structures 3 having layers are formed.
The method for the stacked growth of the plurality of nitride semiconductor layers that form the nitride semiconductor element structure is not particularly limited, and for example, a conventionally known method can be used.
[0033]
In order to etch a nitride semiconductor, such as forming a ridge structure or exposing an n-side conductive layer to form an n-electrode after the element structure 3 having an active layer is stacked and grown, wet etching, dry etching, etc. For example, there are apparatuses such as reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and ion beam etching as dry etching. By selecting, the nitride semiconductor can be etched. For example, a specific nitride semiconductor etching means described in Japanese Patent Application Laid-Open No. 8-17803 previously filed by the present applicant can be used.
[0034]
After forming the ridge and exposing the n-side conductive layer by etching, a p-electrode and an n-electrode are formed. In the present invention, when a conductive second heterogeneous substrate is bonded to the GaN substrate, an n-electrode may be formed on the second heterogeneous substrate. When the n-electrode is formed on the second heterogeneous substrate, the chip size can be reduced, and a large number of chips can be obtained from one wafer.
[0035]
After each electrode is formed, the first heterogeneous substrate 1 is removed from the wafer (from the GaN substrate) using a technique such as polishing or etching, for example, and the surface of the GaN substrate 2 in contact with the first heterogeneous substrate 1 ( The second main surface) is exposed. When removing the first heterogeneous substrate 1, all of the nitride semiconductor layer 101, the protective film 102 and the buffer layer (not shown) shown in FIG. 1 and a part of the GaN substrate 2 are also removed. If the polishing thickness is difficult to control when removing the first heterogeneous substrate 1 or the like by polishing, the rough portion is first removed by polishing, and then the fine portion is removed by etching. The second main surface may be exposed.
[0036]
Next, the case where the element structure is formed on the GaN substrate after removing the first heterogeneous substrate from the GaN substrate as shown in FIG. In this case, before forming the element structure, the first heterogeneous substrate is removed from the GaN substrate by the method such as polishing or etching, and then the element structure is formed on the GaN substrate. In addition, the etching method and the like are the same as those in the case of FIG.
In the case of FIG. 2B, the first main surface and the second main surface are the surfaces of the GaN substrate having the element structure because the first heterogeneous substrate is removed from the GaN substrate. Is the first main surface, and the surface of the GaN substrate exposed by removing the first heterogeneous substrate and having no element structure is the second main surface. It is preferable to form an element structure on the first main surface because an element having good crystallinity can be obtained. An element structure may be formed on the second main surface.
[0037]
Here, when a GaN substrate having a thickness of 80 μm or more is used by growing GaN in a thick film, the first heterogeneous substrate and the protective film are removed and then the first heterogeneous substrate is removed as in FIG. An element structure is formed on the surface opposite to the exposed surface. Unlike FIG. 2B, the second heterogeneous substrate is not bonded. The definitions of the first main surface and the second main surface of the GaN substrate are the same as those in the case of FIG.
Further, when forming the element structure, it is preferable to remove the first heterogeneous substrate from the GaN substrate and then grow the element structure, since warpage due to lattice constant mismatch with the first heterogeneous substrate is reduced.
[0038]
Next, as shown in FIG. 3, the second heterogeneous substrate 4 having the second main surface of the GaN substrate 2 exposed by removing the first heterogeneous substrate or having no element structure is cleaved. Are joined. Preferably, the second heterogeneous substrate 4 is bonded to the second main surface of the GaN substrate 2 so that the cleavage direction of the GaN substrate 2 and the cleavage direction of the second heterogeneous substrate 4 substantially coincide. Here, the term “substantially coincides” does not have to completely coincide with the cleavage direction. For example, when the wafer is cleaved after bonding the second heterogeneous substrate 4 to form a chip. It is only necessary to start cleaving in the cleavage direction of the second heterogeneous substrate 4 and to cleave the GaN substrate as it is along the cleavage direction of the GaN substrate. It is preferable that the cleavage directions are identical in a nearly complete state since the resonance surface can be formed better when the resonance surface is formed by cleavage. Even when the cleavage directions do not match, the second heterogeneous substrate is bonded to the GaN substrate, so that it is possible to prevent unnecessary cracking of the GaN substrate when the GaN substrate is cleaved.
[0039]
In the present invention, examples of the cleavage direction of GaN include the plane orientation described in Japanese Patent Application No. 9-232676 filed by the present inventors, for example, a plane (M plane) represented by (1-100). It is done. Incidentally, the M plane is a plane corresponding to a rectangular plane corresponding to the side of the hexagonal column when the nitride semiconductor is approximated by a hexagonal system of regular hexagonal column.
[0040]
The second heterogeneous substrate 4 used in the present invention only needs to be a material having at least a cleavage property, and examples thereof include SiC, Si, GaAs, GaP, InP, ZnS, ZnSe, and ZnO. Furthermore, it is preferable that the second heterogeneous substrate 4 is conductive because it is possible to form the n-electrode on the second heterogeneous substrate surface. Furthermore, if the second dissimilar substrate 4 has high thermal conductivity, it is possible to dissipate heat from the second dissimilar substrate, and in some cases, a new heat sink is provided to dissipate heat generated in the nitride semiconductor element. This is not necessary and is preferable because the manufacturing process can be simplified.
[0041]
The method of bonding the second heterogeneous substrate 4 to the GaN substrate 2 includes joining the previously formed bonding surface of the second heterogeneous substrate 4 and the bonding surface of the GaN substrate 2 exposed by removing the first heterogeneous substrate. It is possible to use a wafer bonding method in which the mirror surfaces are bonded to each other and then bonded together by thermocompression. Alternatively, bonding can be performed by so-called metal bonding, in which a conductive material is interposed between the bonding surfaces of the GaN substrate 2 and the second heterogeneous substrate. Examples of the metal used for the bonding include Au, Sn, Au—Sn, In, and alloys thereof.
[0042]
In the present invention, the film thickness of the second heterogeneous substrate 4 is not particularly limited, but is desirably thicker than the GaN substrate, specifically 20 to 5000 μm, preferably 50 to 2000 μm, more preferably 100 to 1000 μm. It is. It is preferable that the film thickness of the second heterogeneous substrate 4 is in the above range in terms of packaging, bulk resistance (when an n-electrode is formed on the second heterogeneous substrate), and physical strength of the GaN substrate (wafer).
In addition, when the second dissimilar substrate 4 has low thermal conductivity, it is preferable from the viewpoint of heat dissipation that the second dissimilar substrate is thinner than the case where the second dissimilar substrate has high thermal conductivity when the heat dissipation is added to the physical strength.
[0043]
Next, the wafer obtained by bonding the second heterogeneous substrate 4 to the GaN substrate 2 is divided into chips, and an element as shown in FIG. 4 is obtained. In the wafer division, the second heterogeneous substrate 4 is cleaved, and the GaN substrate 2 and the device structure are cleaved accordingly. A method for cleaving the second heterogeneous substrate is not particularly limited, and for example, a scriber, a breaker, or the like can be used.
[0044]
In the prior art, when the GaN substrate is cleaved, unnecessary cracks or the like are likely to occur. However, in the present invention, the second heterogeneous substrate 4 is bonded to the GaN substrate 2 so that the cleaving property of the GaN substrate is improved. . Furthermore, the present invention can suppress the occurrence of warpage, cracks, chips, and the like of the GaN substrate 2 and can improve handling properties in the device process. Furthermore, in the present invention, since the second heterogeneous substrate 4 has a cleavage property, the nitride semiconductor layer forming the element structure 3 on the GaN substrate and the GaN substrate can be favorably cleaved. In addition, when the element obtained by the manufacturing method of the present invention is used as a laser element, the resonance surface of the laser can be favorably obtained by cleavage.
Even when using a GaN substrate having a thickness of 80 μm or more to which the second heterogeneous substrate is not bonded, the thickness of the GaN substrate is large, so that the physical strength is improved, unnecessary cracks are suppressed, and good along the cleavage direction. Can be cleaved.
[0045]
After cleavage, the chip is transferred to the assembly process and commercialized. In the assembly process, the first dissimilar substrate 1 is removed, so that heat dissipation is good. Furthermore, if the second dissimilar substrate 4 has high thermal conductivity, heat dissipation is better, and in some cases, a heat sink is used. It is not necessary to provide it, and the process is simplified.
[0046]
Hereinafter, the nitride semiconductor device of the present invention that can be obtained by the method for manufacturing a nitride semiconductor device of the present invention will be described with reference to the schematic step view of the nitride semiconductor device shown in FIG.
As shown in FIG. 4, the nitride semiconductor device of the present invention has a GaN substrate 2 on a second heterogeneous substrate 4 having a cleavage property, and a nitride semiconductor device structure 3 is formed on the GaN substrate 2. A plurality of nitride semiconductor layers having at least an active layer. Here, the surface of the GaN substrate 2 in contact with the second heterogeneous substrate 4 (second main surface of the GaN substrate 2) is the first heterogeneous substrate 1 (for example, sapphire substrate), nitride shown in FIG. This is a surface from which the semiconductor layer 101 and the protective film 102 have been removed. FIG. 4 shows a structure in which an n electrode and a p electrode (not shown) are provided on the same surface side, but the position of the electrode is not particularly limited.
[0047]
In the nitride semiconductor device of the present invention, the second heterogeneous substrate 4 is bonded to the GaN substrate so that the cleavage direction of the GaN substrate 2 and the cleavage direction of the second heterogeneous substrate 4 substantially coincide. This is preferable because the cleavage plane is good.
The plurality of nitride semiconductor layers constituting the nitride semiconductor element structure 3 of the present invention is not particularly limited, and for example, any known layer configuration may be used. Further, the shape of the nitride semiconductor element, the electrode and the like are not particularly limited, and for example, any known one may be used.
In the present invention, when a GaN substrate of 80 μm or more is used, the nitride semiconductor device is not bonded to the second heterogeneous substrate shown in FIG.
[0048]
【Example】
Hereinafter, the present invention will be described in more detail with reference to FIGS. 1 to 4, but the present invention is not limited thereto.
[Example 1]
In Example 1, the element structure was formed without removing the sapphire substrate and the like from the GaN substrate, and then the sapphire substrate and the like were removed. The details are shown below.
[0049]
A first heterogeneous substrate 1 made of sapphire having a 2 inch diameter φ and a C-plane as a main surface is set in a MOVPE reaction vessel, the temperature is set to 500 ° C., hydrogen is used as a carrier gas, and TMG (trimethylgallium (Ga) is used as a reaction gas. (CH Three ) Three : TMG) and ammonia (NH Three ), And a buffer layer (not shown) made of GaN is grown to a thickness of 200 angstroms. After growing the buffer layer, the temperature is set to 1050 ° C., and a nitride semiconductor layer 101 thicker than the buffer layer made of GaN is grown to a thickness of 5 μm. The nitride semiconductor layer 101 thicker than the buffer layer has an Al mixed crystal ratio X value of 0.5 or less. X Ga 1-X It is desirable to grow N (0 ≦ X ≦ 0.5). If it exceeds 0.5, the crystal itself tends to crack rather than a crystal defect, so that the crystal growth itself tends to be difficult. The nitride semiconductor layer 101 is preferably grown to a thickness greater than that of the buffer layer and adjusted to a thickness of 10 μm or less. Ga for the buffer layer Y Al 1-Y It is formed by growing a material having a composition of N (0 <Y ≦ 1).
[0050]
(Formation of GaN substrate 2)
After the protective film 102 is formed, the wafer is set again in the MOVPE reaction vessel, the temperature is set to 1050 ° C., and the GaN substrate 2 made of undoped GaN is grown to a thickness of 30 μm using ammonia and TMG.
[0051]
As a specific example of the nitride semiconductor device structure 3 of FIG. 1, the following layers are laminated on the grown GaN substrate 2 as a layer structure shown in FIG. FIG. 5 is a schematic cross-sectional view of a nitride semiconductor laser element.
[0052]
After growing the nitride semiconductor layer 101, the wafer is taken out of the reaction vessel, a striped photomask is formed on the surface of the nitride semiconductor layer 101, and a stripe width of 10 μm and a stripe interval (window portion) of 2 μm are formed by a CVD apparatus. SiO 2 A protective film 102 is formed with a thickness of 1 μm. The shape of the protective film may be any shape such as a stripe shape, a dot shape, or a grid shape. However, the area of the protective film is larger than that of the window portion so that the GaN substrate 2 (GaN shown below) has fewer crystal defects. The substrate 2) is easy to grow.
[0053]
(Formation of GaN substrate 2)
After the protective film 102 is formed, the wafer is set again in the MOVPE reaction vessel, the temperature is set to 1050 ° C., and the GaN substrate 2 made of undoped GaN is grown to a thickness of 30 μm using ammonia and TMG.
[0054]
As a specific example of the nitride semiconductor device structure 3 of FIG. 1, the following layers are laminated on the grown GaN substrate 2 as a layer structure shown in FIG. FIG. 5 is a schematic cross-sectional view of a nitride semiconductor laser element.
[0055]
(N-side buffer layer 11 = also n-side contact layer)
The GaN substrate 2 (the sapphire substrate 1, the nitride semiconductor layer 101, the protective film 102, etc. are not shown in FIG. 5) is set in a reaction vessel, the temperature is raised to 1050 ° C., hydrogen is used as a carrier gas, a raw material Ammonia and TMG (trimethylgallium) are used as gases, and silane gas is used as an impurity gas. 18 /cm Three An n-side buffer layer 11 made of doped GaN is grown to a thickness of 4 μm. The buffer layer 11 also functions as a contact layer for forming an n-electrode when a light-emitting element having a structure as shown in FIG. 5 is manufactured. Further, the n-side buffer layer 11 is a buffer layer grown at a high temperature. For example, on a substrate made of a material different from a nitride semiconductor such as sapphire and spinel, GaN, AlN, etc. are formed at a low temperature of 900 ° C. or lower. And a buffer layer grown directly with a film thickness of 0.5 μm or less.
[0056]
(Crack prevention layer 19)
After the growth of the n-side buffer layer 11, the temperature is set to 800 ° C., TMG, TMI, ammonia as the source gas, silane gas as the impurity gas, and Si 5 × 10 18 /cm Three Doped In 0.1 Ga 0.9 A crack prevention layer 19 made of N is grown to a thickness of 500 angstroms. The crack prevention layer 19 can be prevented from being cracked in the nitride semiconductor layer containing Al by growing it with an n-type nitride semiconductor containing In, preferably InGaN. The crack prevention layer is preferably grown with a film thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black.
[0057]
(N-side cladding layer 12 = superlattice layer)
Subsequently, using TMA (trimethylaluminum), TMG, ammonia, and silane gas at 1050 ° C., Si was 1 × 10 × 10. 19 /cm Three Doped n-type Al 0.2 Ga 0.8 A first layer made of N is grown to a thickness of 40 angstroms. Subsequently, silane gas and TMA are stopped, and a second layer made of undoped GaN is grown to a thickness of 40 angstroms. Then, the superlattice layers are configured as first layer + second layer + first layer + second layer +... And 100 layers are alternately stacked, and the superlattice has a total thickness of 0.8 μm. An n-side cladding layer 12 is grown.
[0058]
(N-side light guide layer 13)
Subsequently, the silane gas is stopped, and an n-side light guide layer 13 made of undoped GaN is grown at 1050 ° C. to a thickness of 0.1 μm. This n-side light guide layer acts as a light guide layer of the active layer, and it is desirable to grow GaN and InGaN, and it is usually desirable to grow with a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This layer can also be an undoped superlattice layer. In the case of a superlattice layer, the band gap energy is larger than that of the active well layer, and the n-side cladding layer Al 0.2 Ga 0.8 Smaller than N.
[0059]
(Active layer 14)
Next, the active layer 14 is grown using TMG, TMI, and ammonia as source gases. The active layer 14 keeps the temperature at 800 ° C. 0.2 Ga 0.8 A well layer made of N is grown to a thickness of 25 Å. Next, undoped In at the same temperature only by changing the molar ratio of TMI. 0.05 Ga 0.95 A barrier layer made of N is grown to a thickness of 50 Å. This operation is repeated twice, and an active layer having a multi-quantum well structure (MQW) having a total film thickness of 175 angstroms and a well layer is finally grown. The active layer may be undoped as in this embodiment, or may be doped with n-type impurities and / or p-type impurities. Impurities may be doped into both the well layer and the barrier layer, or one of them may be doped.
[0060]
(P-side cap layer 15)
Next, the temperature is increased to 1050 ° C., and TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienylmagnesium) is used and has a band gap energy larger than that of the p-side light guide layer 16. 20 /cm Three Doped p-type Al 0.3 Ga 0.7 A p-side cap layer 17 made of N is grown to a thickness of 300 angstroms. As described above, the p-type cap layer 15 is formed with a film thickness of 0.1 μm or less, and the lower limit of the film thickness is not particularly limited, but is preferably formed with a film thickness of 10 Å or more.
[0061]
(P-side light guide layer 18)
Then Cp 2 The Mg and TMA are stopped, and a p-side light guide layer 18 made of undoped GaN having a band gap energy smaller than that of the p-side cap layer 15 is grown to a thickness of 0.1 μm at 1050 ° C. This layer acts as a light guide layer of the active layer, and is desirably grown by GaN and InGaN, similarly to the n-type light guide layer 13. The p-side light guide layer can be a superlattice layer made of an undoped nitride semiconductor or an impurity-doped nitride semiconductor. In the case of a superlattice layer, the band gap energy is larger than that of the active well layer, and the p-side cladding layer Al 0.2 Ga 0.8 Smaller than N.
[0062]
(P-side cladding layer 17)
Subsequently, 1 × 10 Mg at 1050 ° C. 20 /cm Three Doped p-type Al 0.2 Ga 0.8 A third layer made of N is grown to a thickness of 40 angstroms. Subsequently, only TMA is stopped, and a fourth layer made of undoped GaN is grown to a thickness of 40 angstroms. This operation is repeated 100 times alternately to form a p-side cladding layer 17 made of a superlattice layer having a total film thickness of 0.8 μm.
[0063]
(P-side contact layer 18)
Finally, at 1050 ° C., Mg is deposited on the p-side cladding layer 17 by 2 × 10 20 /cm Three A p-side contact layer 18 made of doped p-type GaN is grown to a thickness of 150 Å. The p-side contact layer 18 is a p-type In X Al Y Ga 1-XY N (0.ltoreq.X, 0.ltoreq.Y, X + Y.ltoreq.1) can be formed, and the most preferable ohmic contact with the p-electrode 21 can be obtained by using GaN doped with Mg. P-type Al Y Ga 1-Y A nitride semiconductor having a small band gap energy is used as a p-side contact layer in contact with the p-side cladding layer 17 having a superlattice structure containing N, and the film thickness is reduced to 500 angstroms or less. The carrier concentration of the side contact layer 18 is increased, and a preferable ohmic with the p electrode is obtained, and the threshold current and voltage of the device are lowered.
[0064]
The wafer on which the nitride semiconductor is grown as described above is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the layer doped with the p-type impurity.
[0065]
After annealing, the wafer is taken out from the reaction vessel, and as shown in FIG. 5, the uppermost p-side contact layer 18 and p-side cladding layer 17 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. To do. Thus, by forming the layer above the active layer in a striped ridge shape, the emission of the active layer is concentrated under the stripe ridge, and the threshold value is lowered. In particular, the p-side cladding layer 17 or more layer made of a superlattice layer is preferably formed into a ridge shape.
[0066]
Next, a mask is formed on the ridge surface and etching is performed by RIE to expose the surface of the n-side buffer layer 11. The exposed n-side buffer layer 11 also functions as a contact layer for forming the n-electrode 23. In FIG. 5, the n-side buffer layer 11 is used as a contact layer. However, the exposed GaN substrate 2 can also be used as a contact layer by etching up to the GaN substrate 2.
[0067]
Next, a p-electrode 21 made of Ni and Au is formed in a stripe shape on the ridge outermost surface of the p-side contact layer 18. Examples of the material of the p-electrode 21 that can obtain a preferable ohmic with the p-side contact layer include Ni, Pt, Pd, Ni / Au, Pt / Au, and Pd / Au.
[0068]
On the other hand, the n-electrode 23 made of Ti and Al is formed in a stripe shape on the surface of the n-side buffer layer 11 exposed previously. The material of the n-side buffer layer 11 or the n-electrode 23 that can obtain a preferable ohmic with the GaN substrate 2 is preferably a metal or alloy such as Al, Ti, W, Cu, Zn, Sn, or In.
[0069]
Next, as shown in FIG. 5, the surface of the nitride semiconductor layer exposed between the p-electrode 21 and the n-electrode 23 is SiO. 2 An insulating film 25 is formed, and a p-pad electrode 22 and an n-pad electrode 24 electrically connected to the p-electrode 21 through the insulating film 25 are formed. The p-pad electrode 22 has the effect of expanding the substantial surface area of the p-electrode 21 so that the p-electrode side can be wire-bonded and die-bonded. On the other hand, the n pad electrode 24 has an action of preventing the n electrode 23 from peeling off.
[0070]
As described above, the wafer on which the n-electrode and the p-electrode are formed is transferred to a polishing apparatus, and the sapphire substrate, the protective film, and the like are removed by polishing, and the surface of the GaN substrate 2 (second main surface of the GaN substrate) To expose. The exposed second main surface of the GaN substrate and the surface to be bonded to a GaN substrate of GaAs (second heterogeneous substrate) having a thickness of 500 μm are mirror-finished, and these mirror surfaces are bonded to each other and then thermocompression-bonded ( The second main surface of the GaN substrate and the second dissimilar substrate are bonded by a wafer bonding method.
After bonding, the surface of the second heterogeneous substrate that is not bonded to the GaN substrate is mirror-like, and Au / Sn is attached to the surface for bonding.
[0071]
Thereafter, the Au / Sn side is scribed and cleaved in a bar shape in a direction perpendicular to the striped electrode, and a resonator is formed on the cleavage plane. SiO on the resonator surface 2 And TiO 2 A dielectric multilayer film was formed, and finally a bar was cut in a direction parallel to the p-electrode to obtain a laser chip.
Next, the chip was placed face up (with the GaAs substrate and the heat sink facing each other) on the heat sink, each electrode was wire-bonded, and laser oscillation was attempted at room temperature. The threshold current density was 2.0 kA at room temperature. /cm 2 At a threshold voltage of 4.0 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, indicating a lifetime of 1000 hours or longer.
[0072]
Furthermore, the physical strength of the wafer is improved, the wafer can be prevented from collapsing during the device process, and unnecessary cracking of the GaN substrate during cleavage can be suppressed. Further, the warpage can be suppressed and the handling property and the yield can be improved. It has become possible.
[0073]
[Example 2]
In Example 1, when a GaAs substrate (second heterogeneous substrate) is bonded to the surface of the GaN substrate from which the sapphire substrate has been removed, wafer bonding is performed so that the cleavage direction of the GaN substrate substantially coincides with the cleavage direction of the GaAs substrate. A laser device was manufactured in the same manner as described above. As a result, a good result was obtained in substantially the same manner as in Example 1. Further, the cleaving property of GaAs substrate was better than that of Example 1 because the cleavage direction of the GaN substrate was almost the same.
[0074]
[Example 3]
FIG. 6 is a schematic cross-sectional view showing the structure of a laser device according to another embodiment of the present invention, and shows a view when the device is cut in a direction perpendicular to the resonance direction of the laser light as in FIG. Yes. Embodiment 3 will be described below with reference to this figure.
[0075]
(Formation of GaN substrate 2)
In Example 1, when growing the GaN substrate 2, ammonia, TMG, SiH Four Si with 5 × 10 17 / Cm Three A GaN substrate 2 was grown in the same manner except that it was grown with a film thickness of 30 μm made of doped GaN.
After the growth, the wafer is transferred to a polishing apparatus, sapphire, a protective film, and the like are removed by polishing, the surface of the GaN substrate 2 is exposed (second main surface), and the first main surface and the second surface of the GaN substrate 2 are exposed. The main surface is formed.
[0076]
An n-side buffer layer 11 (also serving as an n-side contact layer), a crack prevention layer 19, an n-side cladding layer 12 made of a modulation-doped superlattice, on the first main surface of GaN, as in Example 1. And the undoped n-side light guide layer 13 is grown in order.
[0077]
(N-side cap layer 20)
Subsequently, using TMG, TMA, ammonia, and silane gas, the band gap energy is larger than that of the n-side light guide layer 13, and Si is 5 × 10. 18 /cm Three Doped n-type Al 0.3 Ga 0.7 An n-side cap layer 20 made of N is grown to a thickness of 300 angstroms.
[0078]
Thereafter, the active layer 14, the p-side cap layer 15, the undoped p-side light guide layer 16, the p-side cladding layer 17, and the p-side contact layer 18 are grown in the same manner as in Example 1.
[0079]
After the growth of the nitride semiconductor layer to be an element structure, annealing is performed in the same manner as in Example 1 to further reduce the resistance of the layer doped with the p-type impurity, and after annealing, the p-side of the uppermost layer as shown in FIG. The contact layer 18 and the p-side cladding layer 17 are etched to form a ridge shape having a stripe width of 4 μm.
[0080]
After the ridge is formed, the p electrode 21 made of Ni / Au is formed in a stripe shape on the outermost surface of the ridge of the p-side contact layer 18, and the outermost nitride semiconductor layer other than the p electrode 21 is formed on the SiO 2 2 An insulating film 25 is formed, and a p-pad electrode 22 electrically connected to the p-electrode 21 through the insulating film 25 is formed.
[0081]
As described above, 1 × 10 6 of Si having a film thickness of 600 μm is formed on the second main surface of the GaN substrate 2 that does not have the element structure of the wafer on which the p-electrode is formed, as in the first embodiment. 18 / Cm Three The n-type GaAs substrate is bonded to the wafer.
An Au / Ge ohmic electrode is formed on almost the entire surface of the GaN substrate which is not in contact with the n-type GaAs GaN substrate bonded to the second main surface, and a bonding electrode made of Au / Sn is formed thereon.
[0082]
After forming the electrode, scribe the GaAs substrate so that it can be cleaved on the M-plane of the GaN substrate (the plane corresponding to the side of the hexagonal column when the nitride semiconductor is approximated in a hexagonal system), and the direction perpendicular to the striped electrode And cleaved into a bar shape, and SiO 2 And TiO 2 A dielectric multilayer film is formed, and finally a bar is cut in a direction parallel to the p-electrode to form a laser element. Similarly, this laser element also showed continuous oscillation at room temperature and exhibited almost the same characteristics as in Example 1.
[0083]
Further, the handling property and the yield were good as in Example 1.
Further, the bonding of the GaN substrate and the GaAs substrate is performed by wafer bonding. However, the same method can be applied by bonding the GaN substrate and the n-type GaAs substrate with metal via Au / Sn instead of bonding the wafer. As a result.
[0084]
[Example 4]
In Example 3, when the n-type GaAs substrate (second heterogeneous substrate) is bonded to the second main surface of the GaN substrate that does not have the element structure of the n-type GaN substrate, the cleavage direction of the GaN substrate and the GaAs A laser device was manufactured in the same manner except that the wafer was bonded so that the cleavage direction of the substrate substantially coincided. As a result, a good result was obtained in substantially the same manner as in Example 3. Further, the cleavage direction of the GaAs substrate was substantially the same as that of Example 3 because the cleavage direction of the GaN substrate was substantially the same.
[0085]
[Example 5]
In Example 3, an n-type GaN substrate is grown to a thick film, a sapphire substrate and a protective film are removed to form a GaN substrate with a thickness of 80 μm, and the sapphire substrate is removed and the n-type opposite to the exposed surface An element structure is formed on the surface (first main surface) of the GaN substrate, an ohmic electrode made of Au / Ge is formed on the surface exposed by removing the sapphire substrate of the n-type GaN substrate, and Au / Sn thereon. A nitride semiconductor laser device was manufactured in the same manner except that the GaAs substrate was not bonded to the GaN substrate.
[0086]
As a result, good results were obtained almost in the same manner as in Example 3, and since a thick GaN substrate was used, a good cleavage surface was obtained without causing unnecessary cracks in the GaN substrate during cleavage. It was.
[0087]
【The invention's effect】
In the present invention, by bonding a second heterogeneous substrate such as GaAs to a GaN substrate, it is possible to prevent the warpage of the wafer and the occurrence of cracks and chips, thereby improving the handleability and the yield. Also became better.
Furthermore, the present invention can prevent unnecessary cracking of the wafer at the time of cleavage, and the wafer can be easily formed into chips.
[0088]
Furthermore, the present invention removes a substrate having poor thermal conductivity such as sapphire and joins a substrate having good thermal conductivity so that the heat generated in the nitride semiconductor element can be dissipated well. The device performance is improved.
Further, by using a GaN substrate having a thickness of 80 μm or more by growing GaN thick, the physical strength is improved and the cleaving property is improved, and a GaN semiconductor can be used as the substrate.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an embodiment of a manufacturing process of a nitride semiconductor device of the present invention.
FIG. 2 is a schematic cross-sectional view showing an embodiment of a manufacturing process of a nitride semiconductor device of the present invention.
FIG. 3 is a schematic cross-sectional view showing one embodiment of a manufacturing process of a nitride semiconductor device of the present invention.
FIG. 4 is a schematic cross-sectional view showing one embodiment of a nitride semiconductor device obtained by a manufacturing process of a nitride semiconductor device of the present invention.
FIG. 5 is a schematic cross-sectional view showing an embodiment of a nitride semiconductor device of the present invention.
FIG. 6 is a schematic cross-sectional view showing an embodiment of a nitride semiconductor device of the present invention.
[Explanation of symbols]
1... First heterogeneous substrate
2 ... GaN substrate
101 ... Nitride semiconductor layer
102 ... Protective film
3 ... Nitride semiconductor device structure
4 ... Second heterogeneous substrate
11 ... n-side buffer layer
12 ... n-side cladding layer
13 ... n-side light guide layer
14 ... Active layer
15 ... p-side cap layer
16 ... p-side light guide layer
17 ... p-side cladding layer
18 ... p-side contact layer
20 ... n-side cap layer
21 ... p electrode
22 ... p pad electrode
23 ... n electrode
24 ... n pad electrode
25 ... Insulating film

Claims (4)

窒化物半導体と異なる材料よりなり劈開性を有さない第１の異種基板上にラテラル成長により形成した下地層を備えたＧａＮ基板を成長する工程と、その後、前記ＧａＮ基板の上に窒化物半導体素子を積層する工程と、その後、第１の異種基板を取り除いてＧａＮ基板の面を露出させる工程と、その後、前記ＧａＮ基板の露出面に劈開性を有する基板であって、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＺｎＯから成る群から選ばれる第２の異種基板の劈開方向を前記ＧａＮ基板の劈開方向と実質的に一致するように接合して、該第２の異種基板を劈開することにより前記窒化物半導体素子の劈開面をレーザ素子の共振面とする工程とを有することを特徴とする窒化物半導体レーザ素子の製造方法。A step of growing a GaN substrate having a base layer formed by lateral growth on the first foreign substrate having no nitride semiconductor different-than cleavage than the material, then nitrides on the GaN substrate A step of laminating semiconductor elements, a step of removing the first heterogeneous substrate and exposing the surface of the GaN substrate, and a substrate having a cleavage property on the exposed surface of the GaN substrate , and SiC, Si, Bonding the second heterogeneous substrate selected from the group consisting of GaAs, GaP, InP, ZnS, ZnSe, and ZnO so that the cleavage direction of the second heterogeneous substrate substantially coincides with the cleavage direction of the GaN substrate; And a step of making the cleavage surface of the nitride semiconductor element a resonant surface of the laser element by cleaving the substrate. 窒化物半導体と異なる材料よりなり劈開性を有さない第１の異種基板上にラテラル成長により形成した下地層を備えたＧａＮ基板を成長する工程と、その後、第１の異種基板を取り除いてＧａＮ基板の面を露出させる工程と、その後、前記ＧａＮ基板の成長面上に窒化物半導体素子を積層する工程と、その後、前記ＧａＮ基板の露出面に劈開性を有する基板であって、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＺｎＯから成る群から選ばれる第２の異種基板の劈開方向を前記ＧａＮ基板の劈開方向と実質的に一致するように接合して、該第２の異種基板を劈開することにより前記窒化物半導体素子の劈開面をレーザ素子の共振面とする工程とを有することを特徴とする窒化物半導体レーザ素子の製造方法。A step of growing a GaN substrate having a base layer formed by lateral growth on the first foreign substrate having no nitride semiconductor different-than cleavage than the material, then removing the first substrate different A step of exposing a surface of the GaN substrate, a step of laminating a nitride semiconductor element on the growth surface of the GaN substrate, and a substrate having a cleavage property on the exposed surface of the GaN substrate, wherein SiC, The second heterogeneous substrate selected from the group consisting of Si, GaAs, GaP, InP, ZnS, ZnSe, and ZnO is joined so that the cleavage direction of the second heterogeneous substrate substantially coincides with the cleavage direction of the GaN substrate. A method of manufacturing a nitride semiconductor laser device, comprising: cleaving a heterogeneous substrate to make the cleavage surface of the nitride semiconductor device a resonant surface of the laser device. 前記第２の異種基板は、導電性を有することを特徴とする請求項１又は２に記載の窒化物半導体素子の製造方法。  3. The method for manufacturing a nitride semiconductor device according to claim 1, wherein the second heterogeneous substrate has conductivity. 前記ＧａＮ基板の露出面に導電性材料を介して前記第２の異種基板を接合させることを特徴とする請求項１乃至３のいずれか１つに記載の窒化物半導体素子の製造方法。Method for manufacturing a nitride semiconductor device according to any one of claims 1 to 3, characterized in that for bonding the second substrate different through the conductive material on the exposed surface of the GaN substrate.
JP01159098A 1998-01-23 1998-01-23 Nitride semiconductor device manufacturing method and nitride semiconductor device Expired - Fee Related JP4043087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01159098A JP4043087B2 (en) 1998-01-23 1998-01-23 Nitride semiconductor device manufacturing method and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01159098A JP4043087B2 (en) 1998-01-23 1998-01-23 Nitride semiconductor device manufacturing method and nitride semiconductor device

Publications (2)

Publication Number Publication Date
JPH11214798A JPH11214798A (en) 1999-08-06
JP4043087B2 true JP4043087B2 (en) 2008-02-06

Family

ID=11782132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01159098A Expired - Fee Related JP4043087B2 (en) 1998-01-23 1998-01-23 Nitride semiconductor device manufacturing method and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP4043087B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US7372077B2 (en) 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP2005268581A (en) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd Gallium nitride family compound semiconductor light emitting device
KR100541111B1 (en) 2004-06-25 2006-01-11 삼성전기주식회사 Method of producing multi-wavelength semiconductor laser device
JP2006114886A (en) 2004-09-14 2006-04-27 Showa Denko Kk N-type group iii nitride semiconductor lamination structure
JP4997744B2 (en) 2004-12-24 2012-08-08 日亜化学工業株式会社 Nitride semiconductor device and manufacturing method thereof
JP4835010B2 (en) * 2005-03-17 2011-12-14 パナソニック株式会社 Gallium nitride compound semiconductor light emitting diode and lighting device
JP2007081180A (en) 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element
EP2045374A3 (en) 2007-10-05 2011-02-16 Sumitomo Electric Industries, Ltd. Method of manufacturing a GaN substrate and a GaN epitaxial wafer
JP5181885B2 (en) * 2007-10-05 2013-04-10 住友電気工業株式会社 GaN substrate manufacturing method, epi-wafer manufacturing method, semiconductor device manufacturing method, and epi-wafer
JP5741042B2 (en) 2011-02-14 2015-07-01 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP5674692B2 (en) * 2012-02-29 2015-02-25 株式会社沖データ Nitride semiconductor device and method for manufacturing nitride semiconductor device

Also Published As

Publication number Publication date
JPH11214798A (en) 1999-08-06

Similar Documents

Publication Publication Date Title
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3770014B2 (en) Nitride semiconductor device
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3456413B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3087829B2 (en) Method for manufacturing nitride semiconductor device
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP4665394B2 (en) Nitride semiconductor laser device
JP3496512B2 (en) Nitride semiconductor device
JP4873116B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JPWO2004086580A1 (en) Semiconductor laser and manufacturing method thereof
JP4457417B2 (en) Nitride semiconductor laser device
JP2000196199A (en) Nitride semiconductor laser element
JP3216118B2 (en) Nitride semiconductor device and method of manufacturing the same
JP2000058972A (en) Nitride semiconductor laser element
JP2008034862A (en) Growing method for nitride semiconductor
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device
JP2005101536A (en) Nitride semiconductor laser element
JP3307218B2 (en) Method for manufacturing nitride semiconductor laser device
JP4075398B2 (en) Support substrate peeling method
JP2004281431A (en) Nitride semiconductor laser element
JP2001060740A (en) Nitride semiconductor laser element
JP4314887B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050228

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees