JP4036001B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP4036001B2 JP4036001B2 JP2002024172A JP2002024172A JP4036001B2 JP 4036001 B2 JP4036001 B2 JP 4036001B2 JP 2002024172 A JP2002024172 A JP 2002024172A JP 2002024172 A JP2002024172 A JP 2002024172A JP 4036001 B2 JP4036001 B2 JP 4036001B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- gate
- drain
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線が設けられ、他方の基板の内面に、前記複数の画素電極と対向する対向電極が設けられている。
【０００３】
図１２にはこの種の液晶表示素子の構成を示してあり、この液晶表示素子は一対の透明基板１，２を備え、これら透明基板１，２は表示エリアＡを囲む枠状のシール材３を介して互いに接合され、シール材３により囲まれた領域内に設けられた液晶層（図示せず）を挟んで互いに対向している。
【０００４】
そして一対の透明基板１，２のうちの一方の基板１の内面に、前記表示エリアＡ内にマトリックス状に配列形成された複数の画素電極（図示せず）と、その各画素電極にそれぞれ接続された複数のＴＦＴ（図示せず）と、その各ＴＦＴにゲート信号を供給する複数のゲート配線４と、前記各ＴＦＴにデータ信号を供給する複数のドレイン配線５が設けられ、他方の基板２の内面に、前記各画素電極と対向する対向電極（図示せず）が設けられている。
【０００５】
一方の透明基板１は、左右側の一方の縁部と上下側の一方の縁部にそれぞれ他方の透明基板２の外側に張出すドライバ搭載部１ａ，１ｂを有しており、その一方のドライバ搭載部１ａにゲート信号供給用のゲートドライバ６が搭載され、他方のドライバ搭載部１ｂにデータ信号供給用のドレインドライバ７が搭載されている。
【０００６】
そして前記各ゲート配線４の一端側の端部がドライバ搭載部１ａに導出されてゲートドライバ６の各端子に接続され、前記各ドレイン配線５の一端側の端部がドライバ搭載部１ｂに導出されてデータドライバ７の各端子に接続されている。
【０００７】
各ゲート配線４の配列ピッチは、表示エリアＡ内では画素ピッチと同じ大きな幅となっているが、ゲートドライバ６の端子ピッチが画素ピッチより小さいからゲート配線４の端部はその配列ピッチがゲートドライバ６の端子ピッチの幅まで狭まるように斜めに折り曲げられた状態でシール材３の内側から外側に導出されている。
【０００８】
また、各ドレイン配線５の配列ピッチも、表示エリアＡ内では画素ピッチと同じ大きな幅となっているが、ドレインドライバ７の端子ピッチが画素ピッチより小さいから、ドレイン配線５の端部はその配列ピッチがドレインドライバ７の端子ピッチの幅まで狭まるように斜めに折り曲げられた状態でシール材３の内側から外側に導出されている。
【０００９】
ところで、ＴＮ（ツイステッドネマティック）型の液晶表示素子の液晶層厚（画素電極と対向電極とが互いに対向する画素部の液晶層厚）は４〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を高めるために、液晶層厚を例えば１．５μｍ程度に小さくすることが望まれている。
【００１０】
そして液晶層厚を小さくするときには、シール材３の厚さを小さくして基板１，２間のギャップを狭めることになる。一対の透明基板１，２をシール材３で接合するときには、一方の透明基板１のシール領域の上にスクリーン印刷等によりシール材３を枠状に塗布し、このシール材３の上に他方の透明基板２を重ね合わせ、かつ加圧し、この状態でシール材３を硬化させる方法が採られる。
【００１１】
図１３には、図１２中のI部を拡大した詳細図を示してあり、この部分におけるゲート配線４のシール材３を通り抜ける区間は、ゲートドライバ６の端子ピッチに対応する狭いピッチに配列するように絞られているとともに、シール材３の長手方向と直角の方向に延びてシール材３と直交する直交配線部４ａを有する状態となっている。
【００１２】
また、図１４には、図１２中のII部を拡大した詳細図を示してあり、この部分におけるドレイン配線５のシール材３を通り抜ける区間は、ドレインドライバ７の端子ピッチに対応する狭いピッチに配列するように絞られているとともに、シール材３の長手方向と直角の方向に延びてシール材３と直交する直交配線部５ａを有する状態となっている。
【００１３】
図１５（Ａ）には図１３中のIII―III線に沿う部分の断面構造を、図１５（Ｂ）には図１４中のIV―IV線に沿う部分の断面構造をそれぞれ示してある。図１５（Ａ）に示すように、ゲート配線４は基板１の上に形成され、このゲート配線４がゲート絶縁膜１０で覆われて、このゲート絶縁膜１０がオーバーコート絶縁膜１１で覆われている。また、図１５（Ｂ）に示すように、ドレイン配線５は前記ゲート絶縁膜１０の上に形成され、このドレイン配線５が前記オーバーコート絶縁膜１１で覆われている。
【００１４】
そしてドレイン配線５の膜厚ｔ２はゲート配線４の膜厚ｔ１よりも２倍程度厚くなっている。すなわち、ドレイン配線５の膜厚ｔ２はゲート配線４の膜厚ｔ１より厚く、その分、ドレイン配線５の上のシールギャップ幅Ｓ２がゲート配線４の上のシールギャップ幅Ｓ１より小さくなっている。
【００１５】
【発明が解決しようとする課題】
ところで、従来の液晶表示素子においては、一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際に、図１２に示すＩ部およびII部の部分においては、ゲート配線４およびドレイン配線５がシール材３と直交する直交配線部４ａ，５ａを有しているため、その直交配線部４ａ，５ａの配線間隙間を通してシール材３の一部が毛細管現象により基板１，２のシール領域からその側方に漏れ出るという現象が生じている。
【００１６】
シール材３の厚さが大きくその総量が充分である場合には、シール材３の一部が漏れ出しても特に問題はないが、応答速度を高めるためにシール材３の厚さを抑えて液晶層厚を小さくするときには、シール材３の総量が少ないためその漏れ出しによりシール材３の途中の一部が途切れるシール切れが生じ、シール材３の内側の領域に封入される液晶の漏れの原因を招き、製造上の歩留りが低下してしまう。
【００１７】
特に、図１２に示すII部の部分においては、ドレイン配線５の上のシールギャップ幅Ｓ２が小さく、かつそのドレイン配線５の配列離間幅が狭く、このため直交配線部５ａにおいて毛細管現象がより顕著に生じてシール材３の漏れ出しがより増大してより歩留りが低下してしまう。
【００１８】
この発明はこのような点に着目してなされたもので、その目的とするところは、一対の基板をシール材で接合するときのそのシール材の漏れ出しによるシール切れを的確に防止し、これにより液晶層厚を小さくて応答速度を高めることが可能な液晶表示素子を歩留りよく製造することができるようにすることにある。
【００１９】
【課題を解決するための手段】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して同じ傾きで傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴としている。
【００２１】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して同じ傾きで傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴としている。
この液晶表示素子によれば、シール材を通り抜ける部分の配線がシール材に対して斜めに傾斜して通り抜ける区間の長さが長くなっており、このため両基板をシール材で接合する際の配線間隙間での毛細管現象が抑えられ、シール材の一部が毛細管現象で基板のシール領域からその側方に漏れ出るような不都合が防止され、したがって液晶層厚を小さくして応答速度を高めるべくシール材の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【００２２】
この発明による液晶表示素子において、複数のゲート配線とドレイン配線が設けられた一方の基板の内面には、表示エリアを囲む枠状のシール材の外側のドライバ搭載部に、前記複数のゲート配線とドレイン配線のうちの少なくとも一方を接続するドライバが、ドライバ搭載部の一端寄りに偏位して設けられ、前記複数のゲート配線とドレイン配線のうちの少なくとも一方の配線が前記ドライバの端子に接続されていることが好ましい。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態について図１〜図１１を参照して説明する。
【００２５】
図１はこの発明の第１の実施例による液晶表示素子の平面構造図、図２はその液晶表示素子の一方の基板１の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図、図３および図４は図２中のV―V線およびVI―VI線に沿う拡大断面図、図５は図１中のVII部を拡大した詳細図、図６は図１中のVIII部を拡大した詳細図である。
【００２６】
この液晶表示素子は一対の透明基板１，２を備え、これら透明基板１，２は表示エリアＡを囲む枠状のシール材３を介して互いに接合されている。そして一方の基板１の内面には、表示エリアＡ内に図２に示すようにマトリックス状に配列形成された複数の画素電極１３と、前記複数の画素電極１３にそれぞれ接続された複数のＴＦＴ１４と、前記複数のＴＦＴ１４にゲート信号を供給する複数のゲート配線４と、前記複数のＴＦＴ１４にデータ信号を供給する複数のドレイン配線５とが設けられ、他方の基板２の内面には、図３および図４に示すように前記複数の画素電極１３と対向する対向電極１８が設けられている。
【００２７】
基板１の内面に設けられた複数のＴＦＴ１４は、図２および図３に示すように、基板１の基板面に形成されたゲート電極１５と、このゲート電極１５を覆って基板全体に形成されたゲート絶縁膜１０と、前記ゲート絶縁膜１０の上に前記ゲート電極１５と対向させて形成されたｉ型半導体膜１７と、このｉ型半導体膜１７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜１９と、前記ｉ型半導体膜１７の両側部の上にｎ型半導体膜２０を介して形成されたソース電極２１およびドレイン電極２２とからなっている。
【００２８】
なお、図２では前記ソース電極２１とドレイン電極２２を単層膜として示してあるが、このソース電極２１とドレイン電極２２は、前記ｎ型半導体膜２０とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２９】
また、前記複数のゲート配線４は、基板１の基板面に、各画素電極行の一側にそれぞれ沿うように形成されている。そして、これらゲート配線４は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ１４のゲート電極１５は、前記ゲート配線４に一体に形成されている。
【００３０】
なお、この実施例では、図２に示すように、前記ゲート配線４の各画素電極１３に対応する部分を前記ＴＦＴ１４のゲート電極１５とするとともに、前記ｉ型半導体膜１７とｎ型半導体膜２０およびソース，ドレイン電極２１，２２を前記ゲート配線４の長さ方向に沿って横長に形成することにより、チャンネル幅の大きいＴＦＴ１４を形成している。
【００３１】
一方、前記複数のドレイン配線５はそれぞれ前記基板１の内面全体に形成された前記ゲート絶縁膜１０の上に、各画素電極列の一側にそれぞれ沿うように形成されている。
【００３２】
前記ドレイン配線５は、前記ＴＦＴ１４のソース，ドレイン電極２１，２２と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ１４のドレイン電極２２は、前記ドレイン配線５に一体に形成されている。
【００３３】
前記ＴＦＴ１４のソース，ドレイン電極２１，２２と前記ドレイン配線５は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線４の膜厚よりも充分に厚い膜厚に形成されている。
【００３４】
そして、前記複数の画素電極１３は、前記ゲート絶縁膜１０の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極１３の縁部に前記ＴＦＴ１４のソース電極２１が接続されている。
【００３５】
さらに、前記基板１の内面には、前記複数の画素電極１３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜２５が基板全体にわたって設けられており、前記複数のＴＦＴ１４と複数のドレイン配線５は、前記オーバーコート絶縁膜２５により覆われている。
【００３６】
なお、前記複数のドレイン配線５の基板１のドライバ搭載部１ｂに導出された端部は、前記オーバーコート絶縁膜２５に開口を設けることにより露出されており、前記複数のゲート配線４の基板１のドライバ搭載部１ａに導出された端部は、前記オーバーコート絶縁膜２５と前記ゲート絶縁膜１０とに開口を設けることにより露出されている。
【００３７】
そして、前記基板１の内面の前記シール材３により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜２６が設けられている。
【００３８】
一方、基板２の内面には、図３および図４に示すように、前記複数の画素電極１３の間の領域に対応する遮光膜２７が設けられており、この遮光膜２７の上に、前記複数の画素電極１３と対向する対向電極１８が設けられている。
【００３９】
前記遮光膜２７は、前記複数の画素電極１３と対応する領域にそれぞれ開口が設けられた格子状膜であり、図では単層膜として示してあるが、この遮光膜２７は、基板２の基板面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００４０】
前記対向電極１８は、ＩＴＯ膜等の透明導電膜からなる一枚膜状の電極であり、この対向電極１８と前記遮光膜２７は、その周縁部が前記シール材３に対応する外形に形成されている。
【００４１】
そして、前記基板２の内面の前記シール材３により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜３０が設けられている。
【００４２】
この液晶表示素子は、例えば一方の基板１の内面に、スクリーン印刷法によりシール材３を塗布し、一対の基板１，２を重ね合わせ、かつ加圧し、この状態で前記シール材３を硬化させることにより前記一対の基板１，２を前記シール材３を介して接合し、その後、前記一対の基板１，２間の前記シール材３により囲まれた領域に図１に示す液晶注入口３１から真空注入法により液晶を注入して液晶層３２を形成し、前記液晶注入口３１を封止樹脂３３により封止することにより製造される。
【００４３】
前記各ゲート配線４の一端側の端部は、図１および図５に示すように、シール材３の内側の領域では画素ピッチ（ＴＦＴ１４の配列ピッチ）と同じ大きな配列ピッチを保って平行に配列するとともに、その配列ピッチのままシール材３を通り抜け、そのシール材３の外側に通り抜けた導出部分において、配列ピッチがゲートドライバ６の端子ピッチの幅まで狭まるようにシール材３の長手方向に対して傾斜するように屈曲して絞られ、かつその先端側が端子部４ｂとしてシール材３と直交する方向に平行に延び、これら端子部４ｂがドライバ搭載部１ａの上のゲートドライバ６の端子に接続されている。
【００４４】
また、前記各ドレイン配線５の一端側の端部は、図１および図６に示すように、シール材３の内側の領域では画素ピッチ（ＴＦＴ１４の配列ピッチ）と同じ大きな配列ピッチを保って平行に配列するとともに、その配列ピッチのままシール材３を通り抜け、シール材３からその外側に通り抜けた導出部分において、配列ピッチがドレインドライバ７の端子ピッチの幅まで狭まるようにシール材３の長手方向に対して傾斜するように屈曲して絞られ、かつその先端側が端子部５ｂとしてシール材３と直交する方向に平行に延び、これら端子部５ｂがドライバ搭載部１ｂの上のドレインドライバ７の端子に接続されている。
【００４５】
このような液晶表示素子においては、ゲート配線４およびドレイン配線５が画素ピッチと同じ大きな配列ピッチを保ってシール材３を通り抜けており、つまりシール材３を通り抜ける部分の配線離間幅が大きく、このため一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際に、そのゲート配線４およびドレイン配線５の配線間隙間での毛細管現象が抑えられ、シール材３の一部が毛細管現象で基板１，２のシール領域からその側方に漏れ出るような不都合が防止され、したがってシール切れが生じるようなことがない。
【００４６】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５が大きな離間幅でシール材３を通り抜けているから毛細管現象によるシール材３の漏れ出しを抑え、シール切れを的確に防止することができる。
【００４７】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【００４８】
なお、この第１の実施例においては、ゲート配線４およびドレイン配線５のいずれの配線においても、シール材３を通り抜ける部分の配列ピッチが画素ピッチと同じ大きさとなるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、シール材３を通り抜ける部分の配列ピッチを画素ピッチと同じ大きさにするような場合であってもよい。
【００４９】
図７にはこの発明の第２の実施例による液晶表示素子の平面構造図を示してあり、この実施例においては、表示エリアＡから導出した複数のゲート配線４からなるゲート配線群は、それぞれのゲート配線４の間隔が画素ピッチより狭いピッチに絞られつつ図における上下方向に二股に分岐するように斜めに延出するとともに、その途中がＶ字状に屈曲され、そのすべてのゲート配線４がシール材３の長手方向に対して傾斜するようにシール材３を通り抜け、その通り抜け後の端末がゲートドライバ６の端子に接続されている。
【００５０】
また、表示エリアＡから導出したドレイン配線５からなるドレイン配線群は、それぞれのドレイン配線５の間隔が画素ピッチより狭いピッチに絞られつつ図における左右方向に二股に分岐するように斜めに延出するとともに、その途中がＶ字状に屈曲され、そのすべてのドレイン配線５がシール材３の長手方向に対して傾斜するようにシール材３を通り抜け、その通り抜け後の端末がドレインドライバ７の端子に接続されている。
【００５１】
このような構成においては、ゲート配線４およびドレイン配線５はそれぞれ画素ピッチより狭いピッチで配列しているが、そのゲート配線４およびドレイン配線５のすべてがシール材３の長手方向に対して斜めに傾斜して通り抜けており、このため一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際におけるそのシール材３の毛細管現象によるシール領域からの流出が抑えられる。
【００５２】
すなわち、ゲート配線４およびドレイン配線５がシール材３を斜めに通り抜けることによりその通り抜けの区間の長さが長くなり、これによりシール材３がシール領域の範囲内にとどまり、シール材３のシール領域からの漏れ出しが抑えられ、シール切れが防止される。
【００５３】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５のすべてがシール材３を斜めに通り抜けてその区間の長さが長くなっているから、毛細管現象によるシール材３の漏れ出しを抑え、シール切れを的確に防止することができる。
【００５４】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００５５】
なお、この第２の実施例においては、ゲート配線４のすべておよびドレイン配線５のすべてがシール材３を斜めに通り抜けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、そのドレイン配線５のすべてのみがシール材３を斜めに通り抜けるように構成する場合であってもよい。
【００５６】
図８にはこの発明の第３の実施例による液晶表示素子の平面構造図を示してあり、この実施例においては、ゲートドライバ６が基板１のドライバ搭載部１ａの一端寄りの位置に偏位して設けられ、ドレインドライバ７が基板１のドライバ搭載部１ｂの一端寄りの位置に偏位して設けられている。
【００５７】
そして各ゲート配線４の一端側の端部が前記ゲートドライバ６に向かって斜めに延び出てシール材３を通り抜け、その各端末がゲートドライバ６の端子に接続されている。また、各ドレイン配線５の一端側の端部が前記ドレインドライバ７に向かって斜めに延び出てシール材３を通り抜け、その各端末がドレインドライバ７の端子に接続されている。
【００５８】
このような配線形態により、ゲート配線４のすべておよびドレイン配線５のすべてが前記第２の実施例の場合と同様に、シール材３の長手方向に対して傾斜して横切り、したがってゲート配線４およびドレイン配線５のシール材３を通り抜ける区間の長さが長くなり、シール材３がシール領域の範囲内にとどまり、シール材３の毛細管現象による漏れ出しが抑えられ、シール切れが防止される。
【００５９】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５のすべてがシール材３を斜めに通り抜けてその区間の長さが長くなっているから、毛細管現象によるシール材３の漏れ出しを抑え、シール切れを防止することができる。
【００６０】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００６１】
なお、この第３の実施例においては、ゲート配線４のすべておよびドレイン配線５のすべてがシール材３を斜めに通り抜けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、そのドレイン配線５のすべてのみがシール材３を斜めに通り抜けるように構成する場合であってもよい。
【００６２】
図９にはこの発明の第４の実施例による液晶表示素子の平面構造図を示してあり、図１０には図９中のIX部を拡大した詳細図を、図１１には図９中のX部を拡大した詳細図を示してある。
この実施例における液晶表示素子の各ゲート配線４および各ドレイン配線５の配線形態は図１２に示す従来の配線形態と同じとなっている。そして従来と異なる点は、各ゲート配線４の端部が通り抜ける部分のシール材３の両側および各ドレイン配線５の端部が通り抜ける部分のシール材３の両側にそれぞれ基板１の上に盛り上がるライン状の堰止め部８，９が設けられている点である。
【００６３】
一方の堰止め部８は、基板1の図３および図４に示すゲート絶縁膜１０の上にドレイン配線５と同じ材料からなるダミー配線８ａをシール材３の両側に沿って形成することにより構成されている。そして各ゲート配線４の端部は前記各ダミー配線８ａの下を前記ゲート絶縁膜１０を間に挟んでくぐり抜けるように表示エリアＡからドライバ搭載部１ａに導出され、その端末がゲートドライバ６の端子に接続されている。
【００６４】
また、他方の堰止め部９は、基板１の基板面にゲート配線４と同じ材料からなるダミー配線９ａをシール材３の両側に沿って形成することにより構成されている。そして各ドレイン配線５は前記各ダミー配線９ａの上をゲート絶縁膜１０を間に挟んで乗り越えるように表示エリアＡからドライバ搭載部１ｂに導出され、その端末がドレインドライバ７の端子に接続されている。
【００６５】
前記ダミー配線８ａはゲート配線４を形成する工程と同じ工程で形成され、前記ダミー配線９ａはドレイン配線５を形成する工程と同じ工程で形成される。
【００６６】
このような液晶表示素子においては、各ゲート配線４および各ドレイン配線５が通り抜ける部分のシール材３の両側に上方に盛り上がる堰き止め部８，９が形成されているから、基板１のシール領域にシール材３を塗布して両基板１，２を接合する際に、各ゲート配線４および各ドレイン配線５が通り抜ける部分で毛細管現象によりシール材３が漏れ出ようとしても、それが堰止め部８，９により阻まれ、したがってシール材３の漏れ出しが抑えられ、シール切れが防止される。
【００６７】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５が通り抜けるシール材３の両側の部分の堰止め部９によりシール材３の漏れ出しを抑えてシール切れを防止することができる。
【００６８】
このように、シール材３の漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００６９】
なお、この第４の実施例においては、ゲート配線４およびドレイン配線５が通り抜ける部分のシール材３の両側にそれぞれ堰止め部８，９を設けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５を対象にし、そのドレイン配線５が通り抜ける部分のシール材３の両側にのみ堰止め部を設ける場合であってもよい。
【００７０】
【発明の効果】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、
前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴とし、したがってシール材を通り抜ける部分の配線がシール材に対して斜めに傾斜してその通り抜ける区間の長さが長くなっており、このため両基板をシール材で接合する際の配線間隙間での毛細管現象が抑えられ、シール材の一部が毛細管現象で基板のシール領域からその側方に漏れ出るような不都合が防止され、液晶層厚を小さくして応答速度を高めるべくシール材の厚さを小さく設定しても、シール切れの発生をなくして応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例による液晶表示素子を示す平面構造図。
【図２】その液晶表示素子の一方の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図。
【図３】図２中のV―V線に沿う拡大断面図。
【図４】図２中のVI―VI線に沿う拡大断面図。
【図５】図１中のVII部の拡大詳細図。
【図６】図１中のVIII部の拡大詳細図。
【図７】この発明の第２の実施例による液晶表示素子を示す平面構造図。
【図８】この発明の第３の実施例による液晶表示素子を示す平面構造図。
【図９】この発明の第４の実施例による液晶表示素子を示す平面構造図。
【図１０】図９中のIX部の拡大詳細図。
【図１１】図９中のX部の拡大詳細図。
【図１２】従来の液晶表示素子の平面構造図。
【図１３】図１２中のI部の拡大詳細図。
【図１４】図１２中のII部の拡大詳細図。
【図１５】図１５（Ａ）は図１３中のIII―III線に沿う拡大断面図、図１５（Ｂ）は図１４中のIV―IV線に沿う拡大断面図。
【符号の説明】
Ａ…表示エリア
１，２…基板
３…シール材
４…ゲート配線
５…ドレイン配線
６…ゲートドライバ
７…ドレインドライバ
８，９…堰止め部
８ａ，９ａ…ダミー配線
１３…画素電極
１４…ＴＦＴ
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線が設けられ、他方の基板の内面に、前記複数の画素電極と対向する対向電極が設けられている。
【０００３】
図１２にはこの種の液晶表示素子の構成を示してあり、この液晶表示素子は一対の透明基板１，２を備え、これら透明基板１，２は表示エリアＡを囲む枠状のシール材３を介して互いに接合され、シール材３により囲まれた領域内に設けられた液晶層（図示せず）を挟んで互いに対向している。
【０００４】
そして一対の透明基板１，２のうちの一方の基板１の内面に、前記表示エリアＡ内にマトリックス状に配列形成された複数の画素電極（図示せず）と、その各画素電極にそれぞれ接続された複数のＴＦＴ（図示せず）と、その各ＴＦＴにゲート信号を供給する複数のゲート配線４と、前記各ＴＦＴにデータ信号を供給する複数のドレイン配線５が設けられ、他方の基板２の内面に、前記各画素電極と対向する対向電極（図示せず）が設けられている。
【０００５】
一方の透明基板１は、左右側の一方の縁部と上下側の一方の縁部にそれぞれ他方の透明基板２の外側に張出すドライバ搭載部１ａ，１ｂを有しており、その一方のドライバ搭載部１ａにゲート信号供給用のゲートドライバ６が搭載され、他方のドライバ搭載部１ｂにデータ信号供給用のドレインドライバ７が搭載されている。
【０００６】
そして前記各ゲート配線４の一端側の端部がドライバ搭載部１ａに導出されてゲートドライバ６の各端子に接続され、前記各ドレイン配線５の一端側の端部がドライバ搭載部１ｂに導出されてデータドライバ７の各端子に接続されている。
【０００７】
各ゲート配線４の配列ピッチは、表示エリアＡ内では画素ピッチと同じ大きな幅となっているが、ゲートドライバ６の端子ピッチが画素ピッチより小さいからゲート配線４の端部はその配列ピッチがゲートドライバ６の端子ピッチの幅まで狭まるように斜めに折り曲げられた状態でシール材３の内側から外側に導出されている。
【０００８】
また、各ドレイン配線５の配列ピッチも、表示エリアＡ内では画素ピッチと同じ大きな幅となっているが、ドレインドライバ７の端子ピッチが画素ピッチより小さいから、ドレイン配線５の端部はその配列ピッチがドレインドライバ７の端子ピッチの幅まで狭まるように斜めに折り曲げられた状態でシール材３の内側から外側に導出されている。
【０００９】
ところで、ＴＮ（ツイステッドネマティック）型の液晶表示素子の液晶層厚（画素電極と対向電極とが互いに対向する画素部の液晶層厚）は４〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を高めるために、液晶層厚を例えば１．５μｍ程度に小さくすることが望まれている。
【００１０】
そして液晶層厚を小さくするときには、シール材３の厚さを小さくして基板１，２間のギャップを狭めることになる。一対の透明基板１，２をシール材３で接合するときには、一方の透明基板１のシール領域の上にスクリーン印刷等によりシール材３を枠状に塗布し、このシール材３の上に他方の透明基板２を重ね合わせ、かつ加圧し、この状態でシール材３を硬化させる方法が採られる。
【００１１】
図１３には、図１２中のI部を拡大した詳細図を示してあり、この部分におけるゲート配線４のシール材３を通り抜ける区間は、ゲートドライバ６の端子ピッチに対応する狭いピッチに配列するように絞られているとともに、シール材３の長手方向と直角の方向に延びてシール材３と直交する直交配線部４ａを有する状態となっている。
【００１２】
また、図１４には、図１２中のII部を拡大した詳細図を示してあり、この部分におけるドレイン配線５のシール材３を通り抜ける区間は、ドレインドライバ７の端子ピッチに対応する狭いピッチに配列するように絞られているとともに、シール材３の長手方向と直角の方向に延びてシール材３と直交する直交配線部５ａを有する状態となっている。
【００１３】
図１５（Ａ）には図１３中のIII―III線に沿う部分の断面構造を、図１５（Ｂ）には図１４中のIV―IV線に沿う部分の断面構造をそれぞれ示してある。図１５（Ａ）に示すように、ゲート配線４は基板１の上に形成され、このゲート配線４がゲート絶縁膜１０で覆われて、このゲート絶縁膜１０がオーバーコート絶縁膜１１で覆われている。また、図１５（Ｂ）に示すように、ドレイン配線５は前記ゲート絶縁膜１０の上に形成され、このドレイン配線５が前記オーバーコート絶縁膜１１で覆われている。
【００１４】
そしてドレイン配線５の膜厚ｔ２はゲート配線４の膜厚ｔ１よりも２倍程度厚くなっている。すなわち、ドレイン配線５の膜厚ｔ２はゲート配線４の膜厚ｔ１より厚く、その分、ドレイン配線５の上のシールギャップ幅Ｓ２がゲート配線４の上のシールギャップ幅Ｓ１より小さくなっている。
【００１５】
【発明が解決しようとする課題】
ところで、従来の液晶表示素子においては、一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際に、図１２に示すＩ部およびII部の部分においては、ゲート配線４およびドレイン配線５がシール材３と直交する直交配線部４ａ，５ａを有しているため、その直交配線部４ａ，５ａの配線間隙間を通してシール材３の一部が毛細管現象により基板１，２のシール領域からその側方に漏れ出るという現象が生じている。
【００１６】
シール材３の厚さが大きくその総量が充分である場合には、シール材３の一部が漏れ出しても特に問題はないが、応答速度を高めるためにシール材３の厚さを抑えて液晶層厚を小さくするときには、シール材３の総量が少ないためその漏れ出しによりシール材３の途中の一部が途切れるシール切れが生じ、シール材３の内側の領域に封入される液晶の漏れの原因を招き、製造上の歩留りが低下してしまう。
【００１７】
特に、図１２に示すII部の部分においては、ドレイン配線５の上のシールギャップ幅Ｓ２が小さく、かつそのドレイン配線５の配列離間幅が狭く、このため直交配線部５ａにおいて毛細管現象がより顕著に生じてシール材３の漏れ出しがより増大してより歩留りが低下してしまう。
【００１８】
この発明はこのような点に着目してなされたもので、その目的とするところは、一対の基板をシール材で接合するときのそのシール材の漏れ出しによるシール切れを的確に防止し、これにより液晶層厚を小さくて応答速度を高めることが可能な液晶表示素子を歩留りよく製造することができるようにすることにある。
【００１９】
【課題を解決するための手段】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して同じ傾きで傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴としている。
【００２１】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して同じ傾きで傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴としている。
この液晶表示素子によれば、シール材を通り抜ける部分の配線がシール材に対して斜めに傾斜して通り抜ける区間の長さが長くなっており、このため両基板をシール材で接合する際の配線間隙間での毛細管現象が抑えられ、シール材の一部が毛細管現象で基板のシール領域からその側方に漏れ出るような不都合が防止され、したがって液晶層厚を小さくして応答速度を高めるべくシール材の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【００２２】
この発明による液晶表示素子において、複数のゲート配線とドレイン配線が設けられた一方の基板の内面には、表示エリアを囲む枠状のシール材の外側のドライバ搭載部に、前記複数のゲート配線とドレイン配線のうちの少なくとも一方を接続するドライバが、ドライバ搭載部の一端寄りに偏位して設けられ、前記複数のゲート配線とドレイン配線のうちの少なくとも一方の配線が前記ドライバの端子に接続されていることが好ましい。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態について図１〜図１１を参照して説明する。
【００２５】
図１はこの発明の第１の実施例による液晶表示素子の平面構造図、図２はその液晶表示素子の一方の基板１の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図、図３および図４は図２中のV―V線およびVI―VI線に沿う拡大断面図、図５は図１中のVII部を拡大した詳細図、図６は図１中のVIII部を拡大した詳細図である。
【００２６】
この液晶表示素子は一対の透明基板１，２を備え、これら透明基板１，２は表示エリアＡを囲む枠状のシール材３を介して互いに接合されている。そして一方の基板１の内面には、表示エリアＡ内に図２に示すようにマトリックス状に配列形成された複数の画素電極１３と、前記複数の画素電極１３にそれぞれ接続された複数のＴＦＴ１４と、前記複数のＴＦＴ１４にゲート信号を供給する複数のゲート配線４と、前記複数のＴＦＴ１４にデータ信号を供給する複数のドレイン配線５とが設けられ、他方の基板２の内面には、図３および図４に示すように前記複数の画素電極１３と対向する対向電極１８が設けられている。
【００２７】
基板１の内面に設けられた複数のＴＦＴ１４は、図２および図３に示すように、基板１の基板面に形成されたゲート電極１５と、このゲート電極１５を覆って基板全体に形成されたゲート絶縁膜１０と、前記ゲート絶縁膜１０の上に前記ゲート電極１５と対向させて形成されたｉ型半導体膜１７と、このｉ型半導体膜１７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜１９と、前記ｉ型半導体膜１７の両側部の上にｎ型半導体膜２０を介して形成されたソース電極２１およびドレイン電極２２とからなっている。
【００２８】
なお、図２では前記ソース電極２１とドレイン電極２２を単層膜として示してあるが、このソース電極２１とドレイン電極２２は、前記ｎ型半導体膜２０とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２９】
また、前記複数のゲート配線４は、基板１の基板面に、各画素電極行の一側にそれぞれ沿うように形成されている。そして、これらゲート配線４は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ１４のゲート電極１５は、前記ゲート配線４に一体に形成されている。
【００３０】
なお、この実施例では、図２に示すように、前記ゲート配線４の各画素電極１３に対応する部分を前記ＴＦＴ１４のゲート電極１５とするとともに、前記ｉ型半導体膜１７とｎ型半導体膜２０およびソース，ドレイン電極２１，２２を前記ゲート配線４の長さ方向に沿って横長に形成することにより、チャンネル幅の大きいＴＦＴ１４を形成している。
【００３１】
一方、前記複数のドレイン配線５はそれぞれ前記基板１の内面全体に形成された前記ゲート絶縁膜１０の上に、各画素電極列の一側にそれぞれ沿うように形成されている。
【００３２】
前記ドレイン配線５は、前記ＴＦＴ１４のソース，ドレイン電極２１，２２と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ１４のドレイン電極２２は、前記ドレイン配線５に一体に形成されている。
【００３３】
前記ＴＦＴ１４のソース，ドレイン電極２１，２２と前記ドレイン配線５は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線４の膜厚よりも充分に厚い膜厚に形成されている。
【００３４】
そして、前記複数の画素電極１３は、前記ゲート絶縁膜１０の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極１３の縁部に前記ＴＦＴ１４のソース電極２１が接続されている。
【００３５】
さらに、前記基板１の内面には、前記複数の画素電極１３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜２５が基板全体にわたって設けられており、前記複数のＴＦＴ１４と複数のドレイン配線５は、前記オーバーコート絶縁膜２５により覆われている。
【００３６】
なお、前記複数のドレイン配線５の基板１のドライバ搭載部１ｂに導出された端部は、前記オーバーコート絶縁膜２５に開口を設けることにより露出されており、前記複数のゲート配線４の基板１のドライバ搭載部１ａに導出された端部は、前記オーバーコート絶縁膜２５と前記ゲート絶縁膜１０とに開口を設けることにより露出されている。
【００３７】
そして、前記基板１の内面の前記シール材３により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜２６が設けられている。
【００３８】
一方、基板２の内面には、図３および図４に示すように、前記複数の画素電極１３の間の領域に対応する遮光膜２７が設けられており、この遮光膜２７の上に、前記複数の画素電極１３と対向する対向電極１８が設けられている。
【００３９】
前記遮光膜２７は、前記複数の画素電極１３と対応する領域にそれぞれ開口が設けられた格子状膜であり、図では単層膜として示してあるが、この遮光膜２７は、基板２の基板面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００４０】
前記対向電極１８は、ＩＴＯ膜等の透明導電膜からなる一枚膜状の電極であり、この対向電極１８と前記遮光膜２７は、その周縁部が前記シール材３に対応する外形に形成されている。
【００４１】
そして、前記基板２の内面の前記シール材３により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜３０が設けられている。
【００４２】
この液晶表示素子は、例えば一方の基板１の内面に、スクリーン印刷法によりシール材３を塗布し、一対の基板１，２を重ね合わせ、かつ加圧し、この状態で前記シール材３を硬化させることにより前記一対の基板１，２を前記シール材３を介して接合し、その後、前記一対の基板１，２間の前記シール材３により囲まれた領域に図１に示す液晶注入口３１から真空注入法により液晶を注入して液晶層３２を形成し、前記液晶注入口３１を封止樹脂３３により封止することにより製造される。
【００４３】
前記各ゲート配線４の一端側の端部は、図１および図５に示すように、シール材３の内側の領域では画素ピッチ（ＴＦＴ１４の配列ピッチ）と同じ大きな配列ピッチを保って平行に配列するとともに、その配列ピッチのままシール材３を通り抜け、そのシール材３の外側に通り抜けた導出部分において、配列ピッチがゲートドライバ６の端子ピッチの幅まで狭まるようにシール材３の長手方向に対して傾斜するように屈曲して絞られ、かつその先端側が端子部４ｂとしてシール材３と直交する方向に平行に延び、これら端子部４ｂがドライバ搭載部１ａの上のゲートドライバ６の端子に接続されている。
【００４４】
また、前記各ドレイン配線５の一端側の端部は、図１および図６に示すように、シール材３の内側の領域では画素ピッチ（ＴＦＴ１４の配列ピッチ）と同じ大きな配列ピッチを保って平行に配列するとともに、その配列ピッチのままシール材３を通り抜け、シール材３からその外側に通り抜けた導出部分において、配列ピッチがドレインドライバ７の端子ピッチの幅まで狭まるようにシール材３の長手方向に対して傾斜するように屈曲して絞られ、かつその先端側が端子部５ｂとしてシール材３と直交する方向に平行に延び、これら端子部５ｂがドライバ搭載部１ｂの上のドレインドライバ７の端子に接続されている。
【００４５】
このような液晶表示素子においては、ゲート配線４およびドレイン配線５が画素ピッチと同じ大きな配列ピッチを保ってシール材３を通り抜けており、つまりシール材３を通り抜ける部分の配線離間幅が大きく、このため一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際に、そのゲート配線４およびドレイン配線５の配線間隙間での毛細管現象が抑えられ、シール材３の一部が毛細管現象で基板１，２のシール領域からその側方に漏れ出るような不都合が防止され、したがってシール切れが生じるようなことがない。
【００４６】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５が大きな離間幅でシール材３を通り抜けているから毛細管現象によるシール材３の漏れ出しを抑え、シール切れを的確に防止することができる。
【００４７】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【００４８】
なお、この第１の実施例においては、ゲート配線４およびドレイン配線５のいずれの配線においても、シール材３を通り抜ける部分の配列ピッチが画素ピッチと同じ大きさとなるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、シール材３を通り抜ける部分の配列ピッチを画素ピッチと同じ大きさにするような場合であってもよい。
【００４９】
図７にはこの発明の第２の実施例による液晶表示素子の平面構造図を示してあり、この実施例においては、表示エリアＡから導出した複数のゲート配線４からなるゲート配線群は、それぞれのゲート配線４の間隔が画素ピッチより狭いピッチに絞られつつ図における上下方向に二股に分岐するように斜めに延出するとともに、その途中がＶ字状に屈曲され、そのすべてのゲート配線４がシール材３の長手方向に対して傾斜するようにシール材３を通り抜け、その通り抜け後の端末がゲートドライバ６の端子に接続されている。
【００５０】
また、表示エリアＡから導出したドレイン配線５からなるドレイン配線群は、それぞれのドレイン配線５の間隔が画素ピッチより狭いピッチに絞られつつ図における左右方向に二股に分岐するように斜めに延出するとともに、その途中がＶ字状に屈曲され、そのすべてのドレイン配線５がシール材３の長手方向に対して傾斜するようにシール材３を通り抜け、その通り抜け後の端末がドレインドライバ７の端子に接続されている。
【００５１】
このような構成においては、ゲート配線４およびドレイン配線５はそれぞれ画素ピッチより狭いピッチで配列しているが、そのゲート配線４およびドレイン配線５のすべてがシール材３の長手方向に対して斜めに傾斜して通り抜けており、このため一方の基板１のシール領域にシール材３を塗布し、そのシール材３の上に他方の基板２を重ね合わせ、かつ加圧して両基板１，２を接合する際におけるそのシール材３の毛細管現象によるシール領域からの流出が抑えられる。
【００５２】
すなわち、ゲート配線４およびドレイン配線５がシール材３を斜めに通り抜けることによりその通り抜けの区間の長さが長くなり、これによりシール材３がシール領域の範囲内にとどまり、シール材３のシール領域からの漏れ出しが抑えられ、シール切れが防止される。
【００５３】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５のすべてがシール材３を斜めに通り抜けてその区間の長さが長くなっているから、毛細管現象によるシール材３の漏れ出しを抑え、シール切れを的確に防止することができる。
【００５４】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００５５】
なお、この第２の実施例においては、ゲート配線４のすべておよびドレイン配線５のすべてがシール材３を斜めに通り抜けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、そのドレイン配線５のすべてのみがシール材３を斜めに通り抜けるように構成する場合であってもよい。
【００５６】
図８にはこの発明の第３の実施例による液晶表示素子の平面構造図を示してあり、この実施例においては、ゲートドライバ６が基板１のドライバ搭載部１ａの一端寄りの位置に偏位して設けられ、ドレインドライバ７が基板１のドライバ搭載部１ｂの一端寄りの位置に偏位して設けられている。
【００５７】
そして各ゲート配線４の一端側の端部が前記ゲートドライバ６に向かって斜めに延び出てシール材３を通り抜け、その各端末がゲートドライバ６の端子に接続されている。また、各ドレイン配線５の一端側の端部が前記ドレインドライバ７に向かって斜めに延び出てシール材３を通り抜け、その各端末がドレインドライバ７の端子に接続されている。
【００５８】
このような配線形態により、ゲート配線４のすべておよびドレイン配線５のすべてが前記第２の実施例の場合と同様に、シール材３の長手方向に対して傾斜して横切り、したがってゲート配線４およびドレイン配線５のシール材３を通り抜ける区間の長さが長くなり、シール材３がシール領域の範囲内にとどまり、シール材３の毛細管現象による漏れ出しが抑えられ、シール切れが防止される。
【００５９】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５のすべてがシール材３を斜めに通り抜けてその区間の長さが長くなっているから、毛細管現象によるシール材３の漏れ出しを抑え、シール切れを防止することができる。
【００６０】
このように、シール材３の毛細管現象による漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００６１】
なお、この第３の実施例においては、ゲート配線４のすべておよびドレイン配線５のすべてがシール材３を斜めに通り抜けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５のみを対象にして、そのドレイン配線５のすべてのみがシール材３を斜めに通り抜けるように構成する場合であってもよい。
【００６２】
図９にはこの発明の第４の実施例による液晶表示素子の平面構造図を示してあり、図１０には図９中のIX部を拡大した詳細図を、図１１には図９中のX部を拡大した詳細図を示してある。
この実施例における液晶表示素子の各ゲート配線４および各ドレイン配線５の配線形態は図１２に示す従来の配線形態と同じとなっている。そして従来と異なる点は、各ゲート配線４の端部が通り抜ける部分のシール材３の両側および各ドレイン配線５の端部が通り抜ける部分のシール材３の両側にそれぞれ基板１の上に盛り上がるライン状の堰止め部８，９が設けられている点である。
【００６３】
一方の堰止め部８は、基板1の図３および図４に示すゲート絶縁膜１０の上にドレイン配線５と同じ材料からなるダミー配線８ａをシール材３の両側に沿って形成することにより構成されている。そして各ゲート配線４の端部は前記各ダミー配線８ａの下を前記ゲート絶縁膜１０を間に挟んでくぐり抜けるように表示エリアＡからドライバ搭載部１ａに導出され、その端末がゲートドライバ６の端子に接続されている。
【００６４】
また、他方の堰止め部９は、基板１の基板面にゲート配線４と同じ材料からなるダミー配線９ａをシール材３の両側に沿って形成することにより構成されている。そして各ドレイン配線５は前記各ダミー配線９ａの上をゲート絶縁膜１０を間に挟んで乗り越えるように表示エリアＡからドライバ搭載部１ｂに導出され、その端末がドレインドライバ７の端子に接続されている。
【００６５】
前記ダミー配線８ａはゲート配線４を形成する工程と同じ工程で形成され、前記ダミー配線９ａはドレイン配線５を形成する工程と同じ工程で形成される。
【００６６】
このような液晶表示素子においては、各ゲート配線４および各ドレイン配線５が通り抜ける部分のシール材３の両側に上方に盛り上がる堰き止め部８，９が形成されているから、基板１のシール領域にシール材３を塗布して両基板１，２を接合する際に、各ゲート配線４および各ドレイン配線５が通り抜ける部分で毛細管現象によりシール材３が漏れ出ようとしても、それが堰止め部８，９により阻まれ、したがってシール材３の漏れ出しが抑えられ、シール切れが防止される。
【００６７】
特に、膜厚の厚いドレイン配線５の上ではその厚さの分でシールギャップ幅が小さく、このためシール切れがより生じやすくなるが、ドレイン配線５が通り抜けるシール材３の両側の部分の堰止め部９によりシール材３の漏れ出しを抑えてシール切れを防止することができる。
【００６８】
このように、シール材３の漏れ出しを抑えることができ、したがって液晶層厚を小さくして応答速度を高めるべくシール材３の厚さを小さく設定しても、シール切れの発生を防止して応答速度の速い液晶表示素子を歩留りよく製造することができる。
【００６９】
なお、この第４の実施例においては、ゲート配線４およびドレイン配線５が通り抜ける部分のシール材３の両側にそれぞれ堰止め部８，９を設けるようにしたが、膜厚が厚く、シール切れが特に生じやすい一方のドレイン配線５を対象にし、そのドレイン配線５が通り抜ける部分のシール材３の両側にのみ堰止め部を設ける場合であってもよい。
【００７０】
【発明の効果】
請求項１に記載の発明による液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、
前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴とし、したがってシール材を通り抜ける部分の配線がシール材に対して斜めに傾斜してその通り抜ける区間の長さが長くなっており、このため両基板をシール材で接合する際の配線間隙間での毛細管現象が抑えられ、シール材の一部が毛細管現象で基板のシール領域からその側方に漏れ出るような不都合が防止され、液晶層厚を小さくして応答速度を高めるべくシール材の厚さを小さく設定しても、シール切れの発生をなくして応答速度の速い液晶表示素子を歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例による液晶表示素子を示す平面構造図。
【図２】その液晶表示素子の一方の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図。
【図３】図２中のV―V線に沿う拡大断面図。
【図４】図２中のVI―VI線に沿う拡大断面図。
【図５】図１中のVII部の拡大詳細図。
【図６】図１中のVIII部の拡大詳細図。
【図７】この発明の第２の実施例による液晶表示素子を示す平面構造図。
【図８】この発明の第３の実施例による液晶表示素子を示す平面構造図。
【図９】この発明の第４の実施例による液晶表示素子を示す平面構造図。
【図１０】図９中のIX部の拡大詳細図。
【図１１】図９中のX部の拡大詳細図。
【図１２】従来の液晶表示素子の平面構造図。
【図１３】図１２中のI部の拡大詳細図。
【図１４】図１２中のII部の拡大詳細図。
【図１５】図１５（Ａ）は図１３中のIII―III線に沿う拡大断面図、図１５（Ｂ）は図１４中のIV―IV線に沿う拡大断面図。
【符号の説明】
Ａ…表示エリア
１，２…基板
３…シール材
４…ゲート配線
５…ドレイン配線
６…ゲートドライバ
７…ドレインドライバ
８，９…堰止め部
８ａ，９ａ…ダミー配線
１３…画素電極
１４…ＴＦＴ
Claims (2)
- 表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで互いに対向する一対の基板を備え、その一方の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられ、前記各ゲート配線および前記各ドレイン配線のそれぞれの端部が前記シール材を通り抜けてシール材の内側から外部に導出されている液晶表示素子において、
前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線の端部は、表示エリアの画素ピッチより狭いピッチで配列するとともに、そのすべてがシール材の長手方向に対して同じ傾きで傾斜する状態でシール材を通り抜けてシール材の外側に導出されていることを特徴とする液晶表示素子。 - 複数のゲート配線とドレイン配線が設けられた一方の基板の内面には、表示エリアを囲む枠状のシール材の外側のドライバ搭載部に、前記複数のゲート配線とドレイン配線のうちの少なくとも一方を接続するドライバが、ドライバ搭載部の一端寄りに偏位して設けられ、前記複数のゲート配線とドレイン配線のうちの少なくとも一方の配線が前記ドライバの端子に接続されていることを特徴とする請求項１に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024172A JP4036001B2 (ja) | 2002-01-31 | 2002-01-31 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024172A JP4036001B2 (ja) | 2002-01-31 | 2002-01-31 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003222899A JP2003222899A (ja) | 2003-08-08 |
| JP4036001B2 true JP4036001B2 (ja) | 2008-01-23 |
Family
ID=27746686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024172A Expired - Fee Related JP4036001B2 (ja) | 2002-01-31 | 2002-01-31 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036001B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232707B (en) * | 2004-03-31 | 2005-05-11 | Fujitsu Ltd | Display |
| JP4635519B2 (ja) * | 2004-08-30 | 2011-02-23 | カシオ計算機株式会社 | 液晶表示素子 |
| TWI504969B (zh) * | 2014-10-27 | 2015-10-21 | Au Optronics Corp | 顯示面板以及顯示裝置 |
| KR102581759B1 (ko) | 2016-05-23 | 2023-09-25 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2002
- 2002-01-31 JP JP2002024172A patent/JP4036001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003222899A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573957B1 (en) | Liquid crystal display device | |
| KR100507299B1 (ko) | 액정표시장치 | |
| US7671939B2 (en) | Liquid crystal display element | |
| JP2009223245A (ja) | 液晶表示装置 | |
| US9798206B2 (en) | Liquid crystal display apparatus | |
| KR101039158B1 (ko) | 액정 표시 장치 | |
| KR101153299B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP4738124B2 (ja) | 液晶表示装置 | |
| US8536576B2 (en) | Array substrate and display device | |
| JP4036001B2 (ja) | 液晶表示素子 | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| JP4092898B2 (ja) | 液晶セル集合体 | |
| JPH08234220A (ja) | 液晶表示装置 | |
| JP2004205729A (ja) | 液晶装置及びその製造方法 | |
| JPH08234225A (ja) | 液晶表示装置 | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP4092888B2 (ja) | 液晶セルおよび液晶セル集合体 | |
| JPH0682809A (ja) | 液晶表示装置 | |
| JP4045950B2 (ja) | 液晶素子 | |
| JP2002333634A (ja) | 液晶表示パネル及びその製造方法 | |
| JP4096520B2 (ja) | 液晶表示素子 | |
| JP2003280007A (ja) | 液晶セルおよび液晶セル集合体 | |
| KR100348994B1 (ko) | 인 플레인 스위칭 모드의 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2004271590A (ja) | 液晶表示素子 | |
| JPH0612386B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |