JP4035408B2 - 解像度変換装置及び方法及び情報処理装置 - Google Patents
解像度変換装置及び方法及び情報処理装置 Download PDFInfo
- Publication number
- JP4035408B2 JP4035408B2 JP2002264184A JP2002264184A JP4035408B2 JP 4035408 B2 JP4035408 B2 JP 4035408B2 JP 2002264184 A JP2002264184 A JP 2002264184A JP 2002264184 A JP2002264184 A JP 2002264184A JP 4035408 B2 JP4035408 B2 JP 4035408B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- resolution conversion
- data
- calculation
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 104
- 238000000034 method Methods 0.000 title claims description 32
- 230000010365 information processing Effects 0.000 title claims description 4
- 239000000872 buffer Substances 0.000 claims description 92
- 238000004364 calculation method Methods 0.000 claims description 86
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000009467 reduction Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコンピュータやテレビ等の画像表示における解像度変換に関するものである。
【０００２】
【従来の技術】
一般にコンピュータは表示装置の解像度にあわせて複数種類の解像度を表示させることが可能である。例えば表示装置の最高解像度がＸＧＡであるならば、コンピュータはＸＧＡとそれ以下の解像度（ＶＧＡ，ＳＶＧＡ）の画像を表示させることが必要とされる場合が多い。これはユーザの好みにより、より多くの情報を画面上に表示したり、より見やすくするために大きく表示したりすることを選択可能とするためである。
【０００３】
この場合、コンピュータ本体が表示装置に対して所望の解像度を提供するために解像度変換技術が必要となる。
【０００４】
また、テレビに関しては日本ではＮＴＳＣ方式が採用されてきた。これは走査線が４８３〜４８５本、走査線１本当たりの画素数は７２０〜７６０、総画素数約３５万である。ただし通常はインターレースで表示されるため、実際は１５万画素程度の分解能となっている。
【０００５】
これに対し近年ではハイビジョン方式も多く使われるようになってきた。ハイビジョン方式はＨＤとも呼ばれ、約７５万画素である。これに対応して従来のＮＴＳＣ放送はＳＤと呼ばれる。
【０００６】
さらにはデジタル放送では４８０ｉ、７２０ｐ、１０８０ｉといった画像フォーマットがある。４８０ｉは６４０×４８０のインターレース、７２０ｐは１０２４×７２０のプログレッシブ、１０８０ｉは１２８０×１０８０のインターレースを表している。
【０００７】
他にもパソコンの画像表示やゲーム、デジカメの映像表示といった用途や、複数の画面を表示させるマルチ画面表示といった用途があり、テレビ上に多くの画像フォーマットを表示する機会が増えてきた。
【０００８】
ここで、従来のＮＴＳＣ放送のようなアナログデータならば、サンプリングレートを変えることによって比較的容易に画像のフォーマット変換が可能である。しかし、デジタル放送やデジカメ画像といったデジタルデータのフォーマット変換を行うためには画像データの補間や間引きを行う必要がある。
【０００９】
また、マルチ画面表示のような表示効果をもたせるためには画像のフォーマット変換と共に、画像を拡大縮小するための解像度変換が必要となる。
【００１０】
一般にこのような解像度変換を行うためには大きなフレームメモリが必要とされていた。フレームメモリを持たずに解像度変換を行うためには入力画像の１Ｖ（１垂直期間）内に全ての処理を終わらせる必要がある。処理時間が１Ｖを越えてしまうと次のフレーム処理にも影響を及ぼし、結果として大きなメモリを必要としてしまうためである。
【００１１】
フレームメモリを使わずに解像度変換を行う例は「スキャンコンバータ」（特開平１１−３３８４０８号公報）などにも提示されている。しかしながら、ここで提示されている方式は画像のフォーマット変換に主眼をおいたものであり、ユーザによって自在な解像度変換が行われた場合の高画質化を目指したものではない。
【００１２】
高画質化を目指すためには複数の画素を参照する方法が一般的に用いられている。単独画素のみの参照で補間するとその画素からの予測にすぎない。しかしながら、複数の画素を用いることによって、補間する画素位置の前後の画素変化をみることができるようになり、その予測の確実性を増すことができる。このときの画素変化は参照画素が２点なら直線になり、３点以上なら曲線で表すことができる。
【００１３】
このような複数の画素を参照して補間をする方式としては、線形補間方式、３次元畳み込み方式などが知られている。線形補間は２点（縦横４点）から補間し、３次元畳み込み方式は４点（縦横１６点）から画素補間を行う。一般的には参照画素数が多い方が画質はよくなるが、演算処理は複雑になる
ここで畳み込み演算方式について説明する。畳み込み演算では出力１画素につき元画像中の１６個の画素と、８個の係数が用いられる。
【００１４】
ここで、
変換前座標：x,y
変換後座標：X,Y
変換式：X=A＊x、Y=B＊y（A：ｘ方向倍率、B：ｙ方向倍率）
とすると、実際には変換前座標(x,y)は非連続数であり、変換後座標(X,Y)は連続数となるから、
を用いて変換前座標を求める。
【００１５】
この逆変換の整数部は変換前座標として元画像の画素値を引き出すために使われる。また小数部（余り）は係数作成に用いられる。
【００１６】
(X,Y)各画素につき、元画像座標(x,y)から１６個の元画像画素値Ｇを取得する。
【００１７】
【数１】
【００１８】
また、逆変換により求まった値の小数部をx-[x]、y-[y]と表すと、係数f(t)は以下の計算により求まる。
【００１９】
【数２】
【００２０】
以上の元画像の１６個の画素値（Ｇ11〜Ｇ44）と８個の係数（x1〜x4、y1〜y4）から以下の計算により変換後の画像の画素値Ｐが求まる。
【００２１】
【数３】
【００２２】
ここで、係数の算出のためには３次元の演算が必要になってしまう。この計算量を削減するために、最初のx-[x]値、y-[y]値から条件選択を行い、予め計算しておいた係数テーブルから固定係数を選択することも可能である。
【００２３】
以上のように畳み込み演算方式では出力の各画素に元画像の１６個の画素値が必要となる。この１６個の画素値は、倍率によって読み出し方が変わり、さらには同じ画素に異なる係数を乗算する場合もある。このため入力画素を順次処理してゆくという方法を用いることができない。よって、フレームメモリか複数のラインバッファが必要になる。
【００２４】
フレームメモリを用いずに、このような３次元畳み込み演算を行う方式は「表示制御装置及び方法及び表示装置」（特許文献１参照）にも提示されている。ここでは複数の演算部処理を持つことによって、ラインバッファのみで３次元畳み込み演算方式で解像度変換を行う手法が提示されている。
【００２５】
【特許文献１】
特開平８−２９７４７７号公報
【００２６】
【発明が解決しようとする課題】
しかしながら、畳み込み演算方式は乗算が多く、回路が複雑になるため、複数の演算処理部を備える特許文献１の装置では回路規模が大きくなってしまう。
一方、フレームメモリを用いずに、単独の演算処理部で演算を行う場合は、入力の画素クロックに対して約４倍のクロックで演算処理を行えば縦横２倍までの解像度変換を行うことが可能である。しかし、畳み込み演算の場合には、上述のように１画素につき縦４×横４個の画素を読み込む必要がある。縦方向については必要な本数のラインバッファがあれば同時読み出しが可能であるが、横方向については１クロックにつき１画素（列）の読み出ししかできない。
【００２７】
本発明は、上記の課題に鑑みてなされたものであり、ラインバッファを用い、単一の演算回路で複数種類の解像度変換に対応可能とすることを目的とする。
また、本発明の他の目的は、ラインバッファを用い、単一の演算回路で、３次元畳み込み演算方式を用いた複数種類の解像度変換に対応可能とすることを目的とする。
【００２８】
【課題を解決するための手段】
上記の目的を達成するための本発明による解像度変換装置は、以下の構成を備える。すなわち、
解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換装置であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、順次格納する複数のラインバッファと、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成手段と、
前記生成手段で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換手段と、
前記変換手段で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算手段と、
前記演算手段による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成手段による座標値の生成を停止させる停止手段とを備える。
【００２９】
また、上記の目的を達成する本発明の解像度変換方法は、
解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換方法であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、複数のラインバッファに順次格納する格納工程と、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成工程と、
前記生成工程で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換工程と、
前記変換工程で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算工程と、
前記演算工程による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成工程による座標値の生成を停止させる停止工程とを備える。
【００３０】
また、本発明によれば、上記解像度変換装置を用いて画像表示を行う情報処理装置が提供される。
【００３１】
【発明の実施の形態】
以下、添付の図面を参照して本発明の好適な実施形態を説明する。
【００３２】
本実施形態はメモリの増加を避けつつ、且つ、単独の演算処理部により、畳み込み演算方式を用いた複数種類の解像度変換を行う。構成及び動作の概要について、図１を参照して説明する。
【００３３】
ラインバッファ部１０４には、入力画素クロックとＨsyncにより元画像の画素データが入力され、複数ライン分の画像データが格納される。一方、出力カウンタ１０１は、演算用の画素クロック及びＨsyncに基づいて出力画像データ分のｘ方向ビット数およびｙ方向ライン数をカウントする。次に、そのカウンタ値をデータリクエスト部１０２でリクエストデータに変換する。具体的には、カウンタ値を設定倍率で割ることによって、リクエストデータをQUOT（商）信号とREMD（余り）信号に分ける。そして、これらのうち、QUOT信号はラインバッファ部１０４に対する画像データのリクエストに用い、REMD信号は３次元畳み込み演算のための係数データのリクエストに用いる。
【００３４】
また、データリクエスト部１０２は、生成されたリクエストデータによって指定された画素のデータを用いた３次元畳み込み演算が実行可能かの判定を行う。例えば、この判定は、リクエストデータで要求されるラインがラインバッファ部１０４に格納済みとなっているか否かに基づいて行われる。そして、この判定結果を示すイネーブル信号が出力カウンタ１０１に送られることにより、出力カウンタのカウントタイミングが制御される。
【００３５】
ここで、データリクエスト部１０２から発せられるQUOT信号によってデータを取り出す手順について説明する。QUOT信号はデータリクエスト部１０２により算出されたｘ，ｙ座標アドレスを表しており、ｘ方向はXQUOT,ｙ方向はYQUOTで表される。
【００３６】
ｙ方向については、入力の水平同期信号（Hsync）のカウント値がｙ方向のQUOT（YQUOT）に基づいて要求される最大ライン番号と合致しているかどうかを判定する。もし合致していれば蓄えられている複数のラインバッファの中からYQUOTに対応する４本のラインバッファ（YQUOT-1、YQUOT、YQUOT+1、YQUOT+2）を選択する。合致していなければイネーブル信号を制御して出力カウンタのカウントを止め、YQUOTに対応するラインの画像データが入力されるまで待つ。
【００３７】
ｘ方向については、YQUOTにより選択された４本のラインバッファよりｘ方向のQUOT（XQUOT）で指定されるｘ座標のデータ（XQUOT-1、XQUOT、XQUOT+1、XQUOT+2）が順次読み出される。すなわち、各ｘ座標について４つずつの画素データが読み出され、読み出されたデータは演算部１０５に送られる。
【００３８】
演算部１０５では、送られてきた４つの画素データについて、上記REMDに基づいて得られた係数を用いて畳み込み演算のための演算処理を行い、演算結果をレジスタに保持する。演算部１０５には４つのレジスタ（図４の４０４〜４０７）があり、ＦＩＦＯのように新しいデータが入力されると古いデータから順に消去される仕組みになっている。
【００３９】
演算部１０５において、送られてきた新しいデータを入力するかしないかはデータリクエスト部１０２によって制御される。たとえば、XQUOTによって、同じアドレスが指定されれば演算部１０５に新しいデータは入力されないが、一つ前のクロックの場合と異なるアドレスが指定された時は演算部１０５に新しいデータが入力される。
【００４０】
また、設定された倍率によっては演算部１０５に新しいデータが入力されても、その演算結果の出力を行わないように、データリクエスト部１０２が制御を行う。
【００４１】
例えば、ｘ方向に１／４縮小を行う場合を考える。各画素の演算にはｘ方向に４画素分のデータが用いられる。１／４縮小の場合はＸ方向４画素分で１画素を作り出すことになるので、１画素作成の演算を行ったあと、次の演算には前の演算に用いられたｘ方向４画素分のデータはそっくり入れ替えられることになる。
【００４２】
この時、ラインバッファからｘ座標をXQUOTで指定して読み出すことになるので、４画素分のデータを１クロックで読み出すことは困難である。もし１クロックで読み出そうとするなら同じデータのラインバッファを４本づつ用意しなければならなくなる。そこで、４画素のデータをそっくり入れ替えるためには４クロック必要になることになる。
【００４３】
従って、データの入れ替えの途中である３クロックの間は演算結果の出力を行わないようにする必要がある。これに伴い、出力カウンタに対するイネーブル信号を制御し演算データが揃うまで次のカウントを行わないようにする。
【００４４】
このようにして出力カウンタ１０１とラインバッファ部１０４と演算部１０５のタイミングコントロールをデータリクエスト部１０２によって行うことにより、数本のラインバッファで畳み込み演算による解像度変換を実現する解像度変換回路を提供できる。
【００４５】
以下、本実施形態の解像度変換装置についてより詳細に説明する。
【００４６】
図１において、１０１は出力カウンタ、１０２はデータリクエスト部、１０３はルックアップテーブル（以下、ＬＵＴと記す）、１０４はラインバッファ部、１０５は演算部、１０６は出力バッファを表している。
【００４７】
出力カウンタ１０１には、入力画像の垂直同期信号（以下、Vsync）、水平同期信号（以下、Hsync）、および演算の画素クロックとなるPCLKが入力される。
ここで、PCLKはユーザにより任意の周波数を外部から設定可能であるとする。ただし、縦横ともに２倍までの解像度変換を可能にするためには、入力画像の画素クロック（PICLK）の約４倍の周波数が必要となる。
【００４８】
出力カウンタ１０１はｘ，ｙの各座標値を０からユーザにより設定される出力画像サイズまでカウントアップを行う。このときのカウントアップのタイミングはｘ方向はPCLK、ｙ方向はHsync（厳密にはYFLAG（後述））に同期する。出力カウンタ１０１によってカウントされたカウント値のデータはデータリクエスト部１０２に送られる。また、Ｘ方向のカウントは、Hsync（YFLAG）によってリセットされ、Ｙ方向のカウントは垂直同期信号Vsyncによってリセットされる。
【００４９】
データリクエスト部１０２ではｘ，ｙ各カウント値からリクエストデータを生成する。リクエストデータの生成法は下式、
XCOUNT／XZOOM ＝ XQUOT ・・・XREMD （式１）
YCOUNT／YZOOM ＝ YQUOT ・・・YREMD （式２）
による。ここで、XCOUNTは出力カウンタ１０１によって生成されるｘ方向のカウント値、XZOOMはｘ方向の倍率、XQUOTは上記計算の商、XREMDは余りの値を表している。YCOUNT、YZOOM、YQUOT、YREMDは、ｙ方向に関して上記と同じ内容の値を表している。こうして得られたXQUOT、XREMD、YQUOT、YREMDがリクエストデータとなる。
【００５０】
ここで、座標（XCOUNT、YCOUNT）を解像度変換後の座標データと見立てると、（XQUOT、YQUOT）は変換前の画像における、上記変換後の座標データの近傍座標であると捉えることができる。このときXREMD、YREMDがゼロならば、XQUOT、YQUOTは変換前座標そのものの値である。つまり、XREMD、YREMDは、変換後の座標（XCOUNT、YCOUNT）が、変換前の座標（XQUOT、YQUOT）からどれだけ離れているかを表している。
【００５１】
データリクエスト部１０２は生成したXQUOT、YQUOT信号を監視し、これに基づいて生成したイネーブル信号を出力カウンタ１０１にフィードバックする。このときのイネーブル信号の生成法については後述する。
【００５２】
次に、XREMD,YREMD信号はＬＵＴ１０３に送られる。ＬＵＴ１０３は予め算出しておいた畳み込み演算係数を登録した係数テーブルであり、入力されたXREMD、YREMDに対し、それぞれ一意に決まる４つの係数を出力する。ＬＵＴ１０３から出力された係数データは演算部１０５に送られる。
【００５３】
一方、XQUOT,YQUOT信号はラインバッファ部１０４に送られる。ラインバッファ部１０４は入力画像データを格納しておくラインバッファを４本以上備えている。ラインバッファ部１０４は入力のHsyncごとに１つのラインバッファを割り当てる。このようにして常に４本以上のラインバッファに異なるラインの画素データが格納されているようにする。
【００５４】
格納されるライン毎のデータはVsyncを起点としてラインアドレスが割り振られている。このラインアドレスはYQUOTに対応している。ラインバッファ部１０４は格納しているラインバッファの中から入力されたYQUOTに対して、YQUOT-1、YQUOT、YQUOT+1、YQUOT+2のラインアドレスのラインバッファを選択する。ここで、１ライン中を通して同じラインバッファが選択されつづけることになる。
【００５５】
このとき、ラインバッファ部１０４に格納されているラインバッファのラインアドレスはデータリクエスト部１０２によって監視されている。必要なラインアドレスのデータがまだラインバッファ部１０４に入力されていない場合は、データリクエスト部１０２がイネーブル信号を制御して出力カウンタ１０１のカウントアップを停止させる。なお、必要なラインアドレスとは、本例では、YQUOT-1、YQUOT、YQUOT+1、YQUOT+2のラインアドレスのデータである。ここで、ラインバッファ部１０４にはライン順次に格納されるので、実際にはYQUOT+2のラインのデータがラインバッファ部１０４に格納されているかどうかをチェックすればよい。必要なラインアドレスのデータが格納されると、出力カウンタ１０１のカウントアップを再開させる。
【００５６】
次に、ラインバッファ部１０４は選択されたラインバッファのなかからXQUOTに対応する画素データを読み出す。ここでラインバッファに格納されているデータはHsyncを起点としてビットアドレスが割り振られている。この時のXQUOTとビットアドレスの対応の仕方は倍率によって異なる。この対応の仕方については後述する。
【００５７】
次に、ラインバッファ部１０４から読み出されたデータは演算部１０５に送られる。演算部１０５ではＬＵＴ１０３からの係数データと、ラインバッファ部１０４からの画素データを用い、畳み込み演算により解像度変換後の画素データを算出する。算出された画素データは出力バッファ１０６に送られる。
【００５８】
出力バッファ１０６では演算の画素クロック（PCLK）で生成された画素データを一時的に格納する。格納されたデータは表示装置に出力するためのVsync,Hsync,および画素クロック（POCLK）に従って順次出力される。このようにして解像度変換後のデータを生成する。
【００５９】
なお、図１に示した解像度変換装置を情報処理装置に適用すれば、ＣＰＵの制御下で生成された画像データを表示器上に表示する際に、その生成された画像データをラインバッファ部１０４に入力し、出力バッファ１０６に格納された解像度変換後の画像データを表示する構成が得られる。このようにすれば、ＣＰＵ側で出力先の表示器の解像度に応じて画像データの解像度を変更する必要がなくなる。
【００６０】
次に各ブロックについて説明する。
図２はラインバッファ部１０４の構造を表した図である。図２において、２０１は入力バッファ制御回路、２０２はラインバッファブロック、２０３は並べ替え回路を表している。ラインバッファブロック２０２には複数のラインバッファが設けられており、Hsync、Vsync、入力画素クロックPICLKに同期して各ラインバッファにライン単位で画素データが保持される。
【００６１】
入力バッファ制御回路２０１はｙ方向のデータリクエスト信号YQUOTから対応するラインアドレスのラインバッファをラインバッファブロック２０２の中から選び出し、その選び出されたラインバッファから順次、データを読み出す。この時、読み出したデータのカウントを行い、ｘ方向のデータリクエスト信号XQUOTの要求を満たすとｘ方向の演算が行われるようになっている。
【００６２】
ラインバッファブロック２０２は５ライン以上を格納できる容量を持ち、それぞれラインが選択可能であり、その選択した複数（ここでは４つ）のラインから同時に指定したビットアドレスのデータを引き出すことが可能なメモリを表している。
【００６３】
図３はラインバッファブロック２０２の構成及び動作を説明した図である。ここでは、ラインバッファ２０２がラインバッファを５ライン分持つ構造を示している。
【００６４】
いま、図３ではラインバッファ１に入力データを格納中であり、残りの４本のラインバッファ２〜５から画素データを読み出しているところを表している。
【００６５】
次のHsyncではラインバッファ２に入力データが格納され、残りのラインバッファ１，３，４，５からデータが読み出される。さらに次のHsyncではラインバッファ３に入力データが格納され、残りのラインバッファ１，２，４，５からデータが読み出される。このようにして順次最新の４ライン分のデータがラインバッファに格納されているようにする。
【００６６】
ラインバッファブロック２０２から読み出されるデータは４ライン分のデータ中の同じビットアドレスのデータが読み出される。このとき、どのラインバッファから読み出すかによってデータの並び方が異なってしまう。後段の演算部１０５では、これら各画素データに対応した畳み込み演算係数を掛け合わせるのでデータの並び方をそろえておく必要がある。そこで並び替え回路２０３を設け、各ラインバッファから読み出されたデータを時系列で古い順に並び替えて演算部１０５へ出力するようにしている。
【００６７】
図４は演算部１０５の構造を表した図である。図４において、４０１は乗算器（図中の同一シンボルで示されたものは同じ構成であることを示す）、４０２は和算器、４０３はシフト制御回路、４０４は第１のレジスタ、４０５は第２のレジスタ、４０６は第３のレジスタ、４０７は第４のレジスタを表す。また、図中記載のＧX1、ＧX2、ＧX3、ＧX4はラインバッファ部１０４から読み出された画素データを表し、f(y1)、f(y2)、f(y3)、f(y4)はｙ方向の係数データを表し、f(x1)、f(x2)、f(x3)、f(x4)はｘ方向の係数データを表している。
【００６８】
画素データＧX1、ＧX2、ＧX3、ＧX4が入力されると、まずｙ方向の係数データf(y1)、f(y2)、f(y3)、f(y4)とそれぞれ乗算が行われる。このとき、ＧX1はf(y1)と、ＧX2はf(y2)といったようにそれぞれ対応するデータが決まっている。またこのときのｙ方向の係数は１ライン中一定である。乗算されたデータはすべて足しあわされて、第１のレジスタ４０４に格納される。
【００６９】
次のクロックで新たな画素データＧX1、ＧX2、ＧX3、ＧX4が入力されると、上述と同様に内積演算が行われ、新たな演算データが第１のレジスタ４０４に格納される。このとき、すでに第１のレジスタ４０４に格納されていたデータは第２のレジスタ４０５にシフトして格納される。さらに第２のレジスタ４０５にすでに格納されていたデータは第３のレジスタ４０６へ、第３のレジスタ４０６に格納されていたデータは第４のレジスタ４０７に上書きされ、格納される。
【００７０】
このようにして、第１〜第４レジスタ４０４〜４０７にデータが格納されると、今度はそれぞれのレジスタに対応したｘ方向の係数f(x1)、f(x2)、f(x3)、f(x4)との間で乗算が行われ、その結果を足し合わせたものが演算結果として出力される。
【００７１】
これらの処理はパイプライン処理をされるので、１クロックごとに１画素の演算データを出力することが可能である。
【００７２】
ここで、倍率によっては同じ画素データが数クロック連続して入力される場合がある。その時はデータリクエスト部１０２から送られてくるシフトイネーブル信号（SEN）によりシフト制御回路４０３が新たなデータを受け入れないようにする。
【００７３】
また、他の倍率によっては画素データをひとつづつシフトするのではなく、複数個づつシフトする必要がある場合がある。しかし入力画素データは１クロックに１画素づつしか入力できない。つまり１クロックで１画素入力を行い、レジスタを１個づつシフトさせてゆくと、演算データとして有効な値はクロックに対してとびとびの状態になってしまう。そこでシフト制御回路４０３からアクティブ信号（ＡＣＴ）を発生させてこれを制御する。ＡＣＴ信号は出力画素データが有効な場合はハイ、出力データが非有効な場合はローを出力する。前述のように出力画素データがとびとびに有効データを出力する場合はそれに併せてＡＣＴ信号を制御する。
【００７４】
このＡＣＴ信号と出力画素データをペアで出力バッファ１０６に送り、ＡＣＴ信号がハイの場合は書き込みを行い、ローの場合は書き込みを行わないようにする。
【００７５】
図５は出力カウンタ１０１の構成例を示したブロック図である。図５において、５０１はｘ方向のカウンタ（以下、ｘカウンタ）、５０２はカウント制御回路、５０３はｙ方向のカウンタ（以下、ｙカウンタ）である。
【００７６】
ｘカウンタ５０１は入力のHsyncを起点にHsyncの有効画像領域内を演算用の画素クロック（PCLK）でカウントアップし、その値をXCOUNTとして出力する。このとき、データリクエスト部１０２からフィードバックされてくるｘ方向のイネーブル信号（XEN）に従ってカウントの実行が制御される。すなわち、XENがハイの時はカウントアップを行い、XENがローの時はカウントアップを行わないように制御される。また、Ｘカウンタ５０１のカウント値は、YFLAG（後述）により０にリセットされる。
【００７７】
また、ｘカウンタ５０１には、ひとつ前のHsyncの有効画像領域内においてXENに関係なくPCLKがいくつカウントされたかという値（HSIZE）が記憶される。このHSIZE信号はカウント制御回路５０２に送られる。
【００７８】
カウント制御回路５０２は前述のHSIZE信号と、入力のHsyncと、Ｙ方向の倍率（YZOOM）と、データリクエスト部１０２からフィードバックされてくるｙ方向のイネーブル信号（YEN）、及びXCOUNT値からYFLAG信号を生成する。
【００７９】
ｙカウンタ５０３では入力のVsyncを起点にしてVsincの有効画像領域内で、YFLAG信号の立ち上がり、もしくは立下りをカウントアップする。このカウントアップした値はYCOUNTとして出力される。なお、本実施形態では、YENによってYFLAGを出力するか否かを制御して、結果的にｙカウンタ５０３のカウントアップを制御するものとするが、YFLAGをYENにかかわらず出力し、ｙカウンタ５０３にYENを供給してｙカウンタのカウントアップを制御するようにしてもよい。
【００８０】
次にデータリクエスト部１０２について説明する。図６はデータリクエスト部の一部であり、ｙ方向のカウンタ制御部の構造を示したものである。
図６において、６０１はDivider、６０２はｙ方向のENABLE信号発生回路を表している。Divider６０１には出力カウンタ１０１によって生成されるｙ方向のカウンタ値（YCOUNT）と、ユーザによって任意に指定されるｙ方向の倍率（YZOOM)が入力される。
【００８１】
Divider６０１は前述の（式２）に従い割り算を行い、YQUOTとYREMD信号を生成する。次にENABLE信号発生回路６０２にはラインバッファ部１０４からのラインアドレス情報と、Divider６０１によって生成されたYQUOTとが入力される。ラインアドレス情報は現在書き込み中のラインアドレスを示す情報であり、このラインアドレスから前の４ライン分のデータがラインバッファ部１０４に格納されていることがわかる。
【００８２】
これにより、ENABLE信号発生回路６０２は、ラインアドレス情報とYQUOTとの比較を行い、
ラインアドレス情報＝YQUOT+3 （式３）
であれば、ラインバッファ部に演算可能なデータが蓄積されたことになるので、ｙ方向のイネーブル信号（YEN）をハイにする。
【００８３】
一方、
ラインアドレス情報＜YQUOT+3 （式４）
ならば、未だYQUOT+2のラインの格納が完了していないので、ENABLE信号発生回路６０２は、YENをローに落として、（式３）の条件が満たされるまでYCOUNTのカウントアップを一時停止させる。
【００８４】
図７はデータリクエスト部１０２の一部であり、ｘ方向のカウンタ制御部の構造を示したブロック図である。７０１はDivider、７０２はｘ方向のENABLE信号発生回路を表している。
【００８５】
Divider７０１には出力カウンタ１０１によって生成されるｘ方向のカウンタ値（XCOUNT）と、ユーザによって任意に指定されるｘ方向の倍率（XZOOM)が入力される。Divider７０１は前述の（式１）に従い割り算を行い、XQUOTとXREMD信号を生成する。
【００８６】
次にENABLE信号発生回路７０２には演算部１０５からのレジスタ情報と、Divider７０１によって生成されたXQUOTとが入力される。レジスタ情報は演算部１０５の最も新しいレジスタである第１のレジスタ４０４に格納されているデータが対応する画素アドレスを示すものである。この画素アドレスのデータと、このアドレスから前の３画素分のデータが演算部１０５の４つのレジスタに格納されていることがわかる。
【００８７】
これにより、ENABLE信号発生回路７０２は、レジスタ情報とXQUOTとの比較を行い、
レジスタ情報＝XQUOT+2 （式５）
であれば演算部１０５に演算出力を可能とするデータが蓄積されたことになるので、ｘ方向のイネーブル信号（XEN）をハイにする。
【００８８】
一方、
レジスタ情報＜XQUOT+2 （式６）
ならば、ENABLE信号発生回路７０２は、XENをローに落として（式５）の条件を満たすまでXCOUNTのカウントアップを一時停止させる。
【００８９】
また、ENABLE信号発生回路７０２は、XENが有効になっているときのXQUOTが連続して同じ値をとるかどうかを監視している。もし同じ値になった場合はシフトイネーブル信号（SEN）をローに落として、演算部１０５のシフト制御回路４０３が新しいデータを受け入れないようにする。これにより第１〜第４レジスタ（４０４〜４０７）のシフト動作も発生しない。
【００９０】
以上説明してきた動作を、図８〜図１５に具体的なタイミングチャートで表す。以下、これらのタイミングチャートを参照して、本実施形態の解像度変換装置のより具体的な動作を説明する。
【００９１】
図８はｙ方向を２倍に拡大したときのタイミングチャートである。ここで、YFLAGは前述の図５のカウント制御回路５０２により生成される信号であり、YCOUNTはｙカウンタ５０３により生成される信号であり、YQUOT、YREMDは図６のDivider６０１により生成される信号である。また、YENはENABLE信号発生回路６０２により生成される信号である。
【００９２】
ｙ方向の拡大率YZOOMが１≦YZOOM≦２倍までの間は入力のHsyncの有効画素期間を２等分するような信号がYFLAGとして生成される。これは、例えば、Hsyncに同期してYFLAGをセットするとともに、Ｘカウンタ５０１のカウント値（XCOUNT）を監視して、HSIZEで示される画素数の１／２となったところでYFLAGをセットすることで実現される。また、２＜YZOOM≦３倍までは入力のHsyncを３等分するような信号がYFLAGとして生成される。これは、例えば、Hsyncに同期してYFLAGをセットするとともに、Ｘカウンタ５０１のカウント値（XCOUNT）を監視して、HSIZEで示される画素数の１／３、及び２／３となったところでYFLAGをセットすることで実現される。
【００９３】
以上を基本形としてYEN信号によりデータマスクされたものがYFLAGとして出力される。そして、このYFLAGの立下りもしくは立ち上がりでカウントアップを行ったものがYCOUNTである。
【００９４】
図８で、YCOUNT=2の時、YQUOT=1である。ラインバッファから読み出されるラインアドレスはYQUOT-1、YQUOT、YQUOT+1、YQUOT+2の４ラインであるから、ここでは０，１，２，３のラインアドレスのデータが読み出されることになる。YCOUNT=3の時もYQUOT=1である。この時も０，１，２，３のラインアドレスのデータが読み出されることになる。
【００９５】
これらはいずれも入力ラインアドレス＝４の期間に処理が可能である。すなわち、１Ｈ（１水平期間）の間に２ライン分のデータが出力できることを表している。
【００９６】
よって、ｙ方向に２倍の倍率設定のとき、YEN信号は常にハイであり、YFLAGは図８に示すようなタイミングで出力される。これにより出力ラインは連続して出力される。
【００９７】
図９はy方向を１．５倍に拡大したときのタイミングチャートである。図９で、YCOUNT=2の時、YQUOT=1であるので、ここでは0,1,2,3のラインアドレスのデータが読み出されることになる。YCOUNT=3の時、YQUOT=2である。この時は１，２，３，４のラインアドレスデータの読み出しが必用である。しかし、この時ラインアドレス＝４のデータはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図９のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。
【００９８】
その後、ラインアドレス＝４のデータの書き込みが完了し、読み出し可能となった時点でYENはハイになる。こうして、ｙ方向を１．５倍にする倍率設定の時、YEN信号は図９に示すような形で出力される。これによりYFLAGが変化し、YCOUNTのカウントアップが制御される。
【００９９】
図１０はｙ方向を１／２倍に縮小したときのタイミングチャートである。縮小の場合のYFLAGは入力のHsyncを基本形として生成される。これをYEN信号によりデータマスクされたものがYFLAGとして出力される。図１０で、YCOUNT=1の時、YQUOT=2であるので、ここでは１，２，３，４のラインアドレスのデータが読み出されることになる。
【０１００】
次にYCOUNT=2の時、YQUOT=4である。この時は３，４，５，６のラインアドレスデータの読み出しが必要である。しかし、この時点において、ラインアドレス＝６の入力画像データはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図１０のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。
【０１０１】
その後、ラインアドレス＝６のデータの書き込みが完了し、３，４，５，６のラインアドレスデータの読み出し可能となった時点でYENはハイになる。よって、y方向に１／２倍の時、YEN信号は図１０に示すような形で出力される。これによりYFLAGのオンするタイミングが変化し、YCOUNTのカウントアップが制御される。
【０１０２】
図１１はｙ方向を３／４倍に縮小したときのタイミングチャートである。この倍率設定も縮小であるので、YFLAGは図１０の場合と同様な手法で生成されることになる。
【０１０３】
図１１において、YCOUNT=1の時点でYQUOT=1であるので、ここでは０，１，２，３のラインアドレスのデータが読み出されることになる。次にYCOUNT=2の時点でYQUOT=2である。この時は１，２，３，４のラインアドレスデータが読み出される。
【０１０４】
次にYCOUNT=3の時点ではYQUOT=4である。この時は３，４，５，６のラインアドレスデータの読み出しが必要となる。しかし、この時点でラインアドレス＝６のデータはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図１１のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。その後、ラインアドレス＝６のデータの書き込みが完了し、読み出し可能となった時点でYENはハイになる。
【０１０５】
よって、ｙ方向３／４倍の時、YEN信号は図１１に示すような形で出力される。これによりYFLAGが変化し、YCOUNTのカウントアップが制御される。
【０１０６】
以上のような手法により、どの倍率においてもYCOUNTのカウントアップスタートのタイミングも制御可能である。
【０１０７】
次にx方向の拡大縮小の説明を行う。
【０１０８】
図１２はｘ方向を２倍に拡大したときのタイミングチャートである。ここで、XCOUNTはｘカウンタ５０１により生成される信号であり、XQUOT,XREMDは図７のDivider７０１により生成される信号である。またSEN、XENはENABLE信号発生回路７０２により生成される信号である。
【０１０９】
図１２で、XCOUNT=2の時、XQUOT=1である。選択される画素アドレスはXQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるから、ここでは画素アドレスが０，１，２，３の画素データが選択される。
【０１１０】
この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDによりＬＵＴ１０３から別途引き出される係数データ（f(x1)〜f(x4)）により演算が行われ、演算結果が出力される。なお、係数データf(y1)〜f(y4)は、その時点のYCOUNT値から得られるYREMDによりＬＵＴ１０３から取得される。
【０１１１】
次に、XCOUNT=3の時、XQUOT=1である。ここでも画素アドレス＝０，１，２，３の画素データが選択される。この時、選択画素アドレスが前クロックの選択画素アドレスと同一になるのでSEN=ローとなり、第１〜第４レジスタ（４０４〜４０７）のデータの入れ替えは行われない。しかし、XREMDが変化しているので係数データは入れ替わる。よって、新たな演算が行われて、その演算結果が出力される。
【０１１２】
次に、XCOUNT=4の時、XQUOT=2である。ここで、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイ、XEN＝ハイとなり、新たなデータが読み込まれ、レジスタのシフトが行われる。この新たなレジスタデータと別途XREMDに基づいてＬＵＴ１０３より引き出される係数データにより演算が行われ、演算結果が出力される。
このようにしてx方向2倍の画素データが生成される。
【０１１３】
図１３はｘ方向を１．５倍に拡大したときのタイミングチャートである。
図１３で、XCOUNT=2の時、XQUOT=1である。選択される画素アドレスはXQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるから、ここでは画素アドレス＝０，１，２，３の画素データが選択される。
【０１１４】
この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１５】
次に、XCOUNT=3の時、XQUOT=2である。よって、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイ、XEN＝ハイであり、新たなデータが読み込まれ、レジスタのシフトが行われる。この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１６】
次に、XCOUNT=4の時、XQUOT=2である。ここでも画素アドレス＝１，２，３，４の画素データが選択される。この時、選択画素アドレスが前クロックの選択画素アドレスと同一になるのでSEN=ローとなり、レジスタ（４０４〜４０７）のデータの入れ替えは行われない。しかし、XREMDが変化しているので係数データは入れ替わる。よって、新たな演算が行われて、演算結果が出力される。
このようにしてx方向1.5倍の画素データが生成される。
【０１１７】
図１４はｘ方向を１／２倍に縮小したときのタイミングチャートである。
図１４で、XCOUNT=1の時、XQUOT=2であるので、画素アドレス＝１，２，３，４の画素データが選択される。この時、演算部１０５の第１〜第４レジスタ（４０４〜４０７）に格納されているデータの画素アドレスが１，２，３，４だとすると、SEN=ハイ、XEN＝ハイであり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１８】
次に、XCOUNT=2の時、XQUOT=4である。よって、画素アドレス＝３，４，５，６の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。しかしシフトが行われた後のレジスタの画素アドレスは２，３，４，５であり、XQUOTからの選択画素アドレスと合致しない。そこで、XEN＝ローとなり、XCOUNTのカウントアップを一時停止する。
【０１１９】
次のクロックでもう１画素が読み込まれ、レジスタのシフトが行われる。ここでレジスタのアドレス＝３，４，５，６となり、選択アドレスと合致したのでXEN=ハイとなり、この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。出力画素Ｎｏ．において、ローの部分はメモリへの書込みが行われない異になるが、これはＡＣＴ信号がＬＯＷとなることで制御される。
このようにしてｘ方向に１／２倍の画素データが生成される。
【０１２０】
図１５はｘ方向を３／４倍に縮小したときのタイミングチャートである。
図１５で、XCOUNT=1の時、XQUOT=1である。ここで、画素アドレス＝０，１，２，３の画素データが選択される。この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１２１】
次に、XCOUNT=2の時、XQUOT=2である。ここで、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。この時のレジスタに格納されているデータの画素アドレス＝１，２，３，４となり、選択画素アドレスと合致するので、このデータを用いて演算が行われ、演算結果が出力される。
【０１２２】
次に、XCOUNT=3の時、XQUOT=4である。ここで、画素アドレス＝３，４，５，６の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。しかしシフトが行われた後のレジスタの画素アドレス＝２，３，４，５であり、XQUOTからの選択画素アドレスと合致しない。そこで、XEN＝ローとなり、XCOUNTのカウントアップを一時停止する。
【０１２３】
次のクロックで次の１画素が読み込まれ、レジスタのシフトが行われる。ここでレジスタのアドレス＝３，４，５，６となり、選択アドレスと合致したのでXEN=ハイとなり、この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。
このようにしてx方向3/4倍の画素データが生成される。
【０１２４】
以上の動作について概要を述べると次の通りである。すなわち、XQUOTが要求するデータは、XQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるのに対し、Ｘ方向のデータはひとつのラインバッファから読み出すことになるので、本実施形態では１CLKで１データしか読み出せない。そこで、図４で説明したように、レジスタに読み出したデータを溜めていく手法をとっている。ここではＹ方向の演算を行ったデータをＸ方向のデータとしてレジスタに溜めていく構成を用いている。そして、XQUOTが要求するデータがそろわないうちはXEN＝ローとすることで演算を行わないようにし、且つXCOUNTのカウントアップを止めてXQUOTの値が変わらないようにしている。縮小の場合はレジスタに溜まっているデータよりもXQUOTの方が先行するため、SENが常にハイになることで１CLK毎にデータを読み出すようにしている。逆に拡大の場合はXQUOTの変化よりもラインバッファにデータが溜まる方が先行するため、SENを変化させてタイミング制御を行う。以上のような手法により、どの倍率においてもXCOUNTのカウントアップスタートのタイミングも制御可能となる。
【０１２５】
以上、説明したように本実施形態によれば、単一の演算回路で、３次元畳み込み演算のような複数の画素データを参照する拡大／縮小演算回路を具現化することが可能となる。
【０１２６】
【発明の効果】
以上説明したように、本発明によれば、ラインバッファを用い、単一の演算回路で複数の解像度に対応することが可能となる。
また、本発明によれば、ラインバッファと単一の演算回路を用いた構成で、３次元畳み込み演算方式を用いた複数種類の解像度変換に対応することが可能である。
【図面の簡単な説明】
【図１】実施形態による解像度変換装置の構成を示すブロック図である。
【図２】ラインバッファ部ク１０４の構成例を示したブロック図である。
【図３】ラインバッファブロック２０２の構成とデータの流れを説明する図である。
【図４】演算部１０５の構成例を示したブロック図である。
【図５】出力カウンタ１０１の構成例を示したブロック図である。
【図６】データリクエスト部１０２における、Ｙ方向に関する構成を示したブロック図である。
【図７】データリクエスト部１０２における、Ｘ方向に関する構成を示したブロック図である。
【図８】本実施形態の解像度変換処理における、ｙ方向２倍設定時のタイミングチャートである。
【図９】本実施形態の解像度変換処理における、ｙ方向１．５倍設定時のタイミングチャートである。
【図１０】本実施形態の解像度変換処理における、ｙ方向１／２倍設定時のタイミングチャートである。
【図１１】本実施形態の解像度変換処理における、ｙ方向３／４倍設定時のタイミングチャートである。
【図１２】本実施形態の解像度変換処理における、ｘ方向２倍設定時のタイミングチャートである。
【図１３】本実施形態の解像度変換処理における、ｘ方向１．５倍設定時のタイミングチャートである。
【図１４】本実施形態の解像度変換処理における、ｘ方向１／２倍設定時のタイミングチャートである。
【図１５】本実施形態の解像度変換処理における、ｘ方向３／４倍設定時のタイミングチャートである。
【発明の属する技術分野】
本発明はコンピュータやテレビ等の画像表示における解像度変換に関するものである。
【０００２】
【従来の技術】
一般にコンピュータは表示装置の解像度にあわせて複数種類の解像度を表示させることが可能である。例えば表示装置の最高解像度がＸＧＡであるならば、コンピュータはＸＧＡとそれ以下の解像度（ＶＧＡ，ＳＶＧＡ）の画像を表示させることが必要とされる場合が多い。これはユーザの好みにより、より多くの情報を画面上に表示したり、より見やすくするために大きく表示したりすることを選択可能とするためである。
【０００３】
この場合、コンピュータ本体が表示装置に対して所望の解像度を提供するために解像度変換技術が必要となる。
【０００４】
また、テレビに関しては日本ではＮＴＳＣ方式が採用されてきた。これは走査線が４８３〜４８５本、走査線１本当たりの画素数は７２０〜７６０、総画素数約３５万である。ただし通常はインターレースで表示されるため、実際は１５万画素程度の分解能となっている。
【０００５】
これに対し近年ではハイビジョン方式も多く使われるようになってきた。ハイビジョン方式はＨＤとも呼ばれ、約７５万画素である。これに対応して従来のＮＴＳＣ放送はＳＤと呼ばれる。
【０００６】
さらにはデジタル放送では４８０ｉ、７２０ｐ、１０８０ｉといった画像フォーマットがある。４８０ｉは６４０×４８０のインターレース、７２０ｐは１０２４×７２０のプログレッシブ、１０８０ｉは１２８０×１０８０のインターレースを表している。
【０００７】
他にもパソコンの画像表示やゲーム、デジカメの映像表示といった用途や、複数の画面を表示させるマルチ画面表示といった用途があり、テレビ上に多くの画像フォーマットを表示する機会が増えてきた。
【０００８】
ここで、従来のＮＴＳＣ放送のようなアナログデータならば、サンプリングレートを変えることによって比較的容易に画像のフォーマット変換が可能である。しかし、デジタル放送やデジカメ画像といったデジタルデータのフォーマット変換を行うためには画像データの補間や間引きを行う必要がある。
【０００９】
また、マルチ画面表示のような表示効果をもたせるためには画像のフォーマット変換と共に、画像を拡大縮小するための解像度変換が必要となる。
【００１０】
一般にこのような解像度変換を行うためには大きなフレームメモリが必要とされていた。フレームメモリを持たずに解像度変換を行うためには入力画像の１Ｖ（１垂直期間）内に全ての処理を終わらせる必要がある。処理時間が１Ｖを越えてしまうと次のフレーム処理にも影響を及ぼし、結果として大きなメモリを必要としてしまうためである。
【００１１】
フレームメモリを使わずに解像度変換を行う例は「スキャンコンバータ」（特開平１１−３３８４０８号公報）などにも提示されている。しかしながら、ここで提示されている方式は画像のフォーマット変換に主眼をおいたものであり、ユーザによって自在な解像度変換が行われた場合の高画質化を目指したものではない。
【００１２】
高画質化を目指すためには複数の画素を参照する方法が一般的に用いられている。単独画素のみの参照で補間するとその画素からの予測にすぎない。しかしながら、複数の画素を用いることによって、補間する画素位置の前後の画素変化をみることができるようになり、その予測の確実性を増すことができる。このときの画素変化は参照画素が２点なら直線になり、３点以上なら曲線で表すことができる。
【００１３】
このような複数の画素を参照して補間をする方式としては、線形補間方式、３次元畳み込み方式などが知られている。線形補間は２点（縦横４点）から補間し、３次元畳み込み方式は４点（縦横１６点）から画素補間を行う。一般的には参照画素数が多い方が画質はよくなるが、演算処理は複雑になる
ここで畳み込み演算方式について説明する。畳み込み演算では出力１画素につき元画像中の１６個の画素と、８個の係数が用いられる。
【００１４】
ここで、
変換前座標：x,y
変換後座標：X,Y
変換式：X=A＊x、Y=B＊y（A：ｘ方向倍率、B：ｙ方向倍率）
とすると、実際には変換前座標(x,y)は非連続数であり、変換後座標(X,Y)は連続数となるから、
【００１５】
この逆変換の整数部は変換前座標として元画像の画素値を引き出すために使われる。また小数部（余り）は係数作成に用いられる。
【００１６】
(X,Y)各画素につき、元画像座標(x,y)から１６個の元画像画素値Ｇを取得する。
【００１７】
【数１】
また、逆変換により求まった値の小数部をx-[x]、y-[y]と表すと、係数f(t)は以下の計算により求まる。
【００１９】
【数２】
以上の元画像の１６個の画素値（Ｇ11〜Ｇ44）と８個の係数（x1〜x4、y1〜y4）から以下の計算により変換後の画像の画素値Ｐが求まる。
【００２１】
【数３】
ここで、係数の算出のためには３次元の演算が必要になってしまう。この計算量を削減するために、最初のx-[x]値、y-[y]値から条件選択を行い、予め計算しておいた係数テーブルから固定係数を選択することも可能である。
【００２３】
以上のように畳み込み演算方式では出力の各画素に元画像の１６個の画素値が必要となる。この１６個の画素値は、倍率によって読み出し方が変わり、さらには同じ画素に異なる係数を乗算する場合もある。このため入力画素を順次処理してゆくという方法を用いることができない。よって、フレームメモリか複数のラインバッファが必要になる。
【００２４】
フレームメモリを用いずに、このような３次元畳み込み演算を行う方式は「表示制御装置及び方法及び表示装置」（特許文献１参照）にも提示されている。ここでは複数の演算部処理を持つことによって、ラインバッファのみで３次元畳み込み演算方式で解像度変換を行う手法が提示されている。
【００２５】
【特許文献１】
特開平８−２９７４７７号公報
【００２６】
【発明が解決しようとする課題】
しかしながら、畳み込み演算方式は乗算が多く、回路が複雑になるため、複数の演算処理部を備える特許文献１の装置では回路規模が大きくなってしまう。
一方、フレームメモリを用いずに、単独の演算処理部で演算を行う場合は、入力の画素クロックに対して約４倍のクロックで演算処理を行えば縦横２倍までの解像度変換を行うことが可能である。しかし、畳み込み演算の場合には、上述のように１画素につき縦４×横４個の画素を読み込む必要がある。縦方向については必要な本数のラインバッファがあれば同時読み出しが可能であるが、横方向については１クロックにつき１画素（列）の読み出ししかできない。
【００２７】
本発明は、上記の課題に鑑みてなされたものであり、ラインバッファを用い、単一の演算回路で複数種類の解像度変換に対応可能とすることを目的とする。
また、本発明の他の目的は、ラインバッファを用い、単一の演算回路で、３次元畳み込み演算方式を用いた複数種類の解像度変換に対応可能とすることを目的とする。
【００２８】
【課題を解決するための手段】
上記の目的を達成するための本発明による解像度変換装置は、以下の構成を備える。すなわち、
解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換装置であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、順次格納する複数のラインバッファと、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成手段と、
前記生成手段で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換手段と、
前記変換手段で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算手段と、
前記演算手段による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成手段による座標値の生成を停止させる停止手段とを備える。
【００２９】
また、上記の目的を達成する本発明の解像度変換方法は、
解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換方法であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、複数のラインバッファに順次格納する格納工程と、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成工程と、
前記生成工程で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換工程と、
前記変換工程で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算工程と、
前記演算工程による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成工程による座標値の生成を停止させる停止工程とを備える。
【００３０】
また、本発明によれば、上記解像度変換装置を用いて画像表示を行う情報処理装置が提供される。
【００３１】
【発明の実施の形態】
以下、添付の図面を参照して本発明の好適な実施形態を説明する。
【００３２】
本実施形態はメモリの増加を避けつつ、且つ、単独の演算処理部により、畳み込み演算方式を用いた複数種類の解像度変換を行う。構成及び動作の概要について、図１を参照して説明する。
【００３３】
ラインバッファ部１０４には、入力画素クロックとＨsyncにより元画像の画素データが入力され、複数ライン分の画像データが格納される。一方、出力カウンタ１０１は、演算用の画素クロック及びＨsyncに基づいて出力画像データ分のｘ方向ビット数およびｙ方向ライン数をカウントする。次に、そのカウンタ値をデータリクエスト部１０２でリクエストデータに変換する。具体的には、カウンタ値を設定倍率で割ることによって、リクエストデータをQUOT（商）信号とREMD（余り）信号に分ける。そして、これらのうち、QUOT信号はラインバッファ部１０４に対する画像データのリクエストに用い、REMD信号は３次元畳み込み演算のための係数データのリクエストに用いる。
【００３４】
また、データリクエスト部１０２は、生成されたリクエストデータによって指定された画素のデータを用いた３次元畳み込み演算が実行可能かの判定を行う。例えば、この判定は、リクエストデータで要求されるラインがラインバッファ部１０４に格納済みとなっているか否かに基づいて行われる。そして、この判定結果を示すイネーブル信号が出力カウンタ１０１に送られることにより、出力カウンタのカウントタイミングが制御される。
【００３５】
ここで、データリクエスト部１０２から発せられるQUOT信号によってデータを取り出す手順について説明する。QUOT信号はデータリクエスト部１０２により算出されたｘ，ｙ座標アドレスを表しており、ｘ方向はXQUOT,ｙ方向はYQUOTで表される。
【００３６】
ｙ方向については、入力の水平同期信号（Hsync）のカウント値がｙ方向のQUOT（YQUOT）に基づいて要求される最大ライン番号と合致しているかどうかを判定する。もし合致していれば蓄えられている複数のラインバッファの中からYQUOTに対応する４本のラインバッファ（YQUOT-1、YQUOT、YQUOT+1、YQUOT+2）を選択する。合致していなければイネーブル信号を制御して出力カウンタのカウントを止め、YQUOTに対応するラインの画像データが入力されるまで待つ。
【００３７】
ｘ方向については、YQUOTにより選択された４本のラインバッファよりｘ方向のQUOT（XQUOT）で指定されるｘ座標のデータ（XQUOT-1、XQUOT、XQUOT+1、XQUOT+2）が順次読み出される。すなわち、各ｘ座標について４つずつの画素データが読み出され、読み出されたデータは演算部１０５に送られる。
【００３８】
演算部１０５では、送られてきた４つの画素データについて、上記REMDに基づいて得られた係数を用いて畳み込み演算のための演算処理を行い、演算結果をレジスタに保持する。演算部１０５には４つのレジスタ（図４の４０４〜４０７）があり、ＦＩＦＯのように新しいデータが入力されると古いデータから順に消去される仕組みになっている。
【００３９】
演算部１０５において、送られてきた新しいデータを入力するかしないかはデータリクエスト部１０２によって制御される。たとえば、XQUOTによって、同じアドレスが指定されれば演算部１０５に新しいデータは入力されないが、一つ前のクロックの場合と異なるアドレスが指定された時は演算部１０５に新しいデータが入力される。
【００４０】
また、設定された倍率によっては演算部１０５に新しいデータが入力されても、その演算結果の出力を行わないように、データリクエスト部１０２が制御を行う。
【００４１】
例えば、ｘ方向に１／４縮小を行う場合を考える。各画素の演算にはｘ方向に４画素分のデータが用いられる。１／４縮小の場合はＸ方向４画素分で１画素を作り出すことになるので、１画素作成の演算を行ったあと、次の演算には前の演算に用いられたｘ方向４画素分のデータはそっくり入れ替えられることになる。
【００４２】
この時、ラインバッファからｘ座標をXQUOTで指定して読み出すことになるので、４画素分のデータを１クロックで読み出すことは困難である。もし１クロックで読み出そうとするなら同じデータのラインバッファを４本づつ用意しなければならなくなる。そこで、４画素のデータをそっくり入れ替えるためには４クロック必要になることになる。
【００４３】
従って、データの入れ替えの途中である３クロックの間は演算結果の出力を行わないようにする必要がある。これに伴い、出力カウンタに対するイネーブル信号を制御し演算データが揃うまで次のカウントを行わないようにする。
【００４４】
このようにして出力カウンタ１０１とラインバッファ部１０４と演算部１０５のタイミングコントロールをデータリクエスト部１０２によって行うことにより、数本のラインバッファで畳み込み演算による解像度変換を実現する解像度変換回路を提供できる。
【００４５】
以下、本実施形態の解像度変換装置についてより詳細に説明する。
【００４６】
図１において、１０１は出力カウンタ、１０２はデータリクエスト部、１０３はルックアップテーブル（以下、ＬＵＴと記す）、１０４はラインバッファ部、１０５は演算部、１０６は出力バッファを表している。
【００４７】
出力カウンタ１０１には、入力画像の垂直同期信号（以下、Vsync）、水平同期信号（以下、Hsync）、および演算の画素クロックとなるPCLKが入力される。
ここで、PCLKはユーザにより任意の周波数を外部から設定可能であるとする。ただし、縦横ともに２倍までの解像度変換を可能にするためには、入力画像の画素クロック（PICLK）の約４倍の周波数が必要となる。
【００４８】
出力カウンタ１０１はｘ，ｙの各座標値を０からユーザにより設定される出力画像サイズまでカウントアップを行う。このときのカウントアップのタイミングはｘ方向はPCLK、ｙ方向はHsync（厳密にはYFLAG（後述））に同期する。出力カウンタ１０１によってカウントされたカウント値のデータはデータリクエスト部１０２に送られる。また、Ｘ方向のカウントは、Hsync（YFLAG）によってリセットされ、Ｙ方向のカウントは垂直同期信号Vsyncによってリセットされる。
【００４９】
データリクエスト部１０２ではｘ，ｙ各カウント値からリクエストデータを生成する。リクエストデータの生成法は下式、
XCOUNT／XZOOM ＝ XQUOT ・・・XREMD （式１）
YCOUNT／YZOOM ＝ YQUOT ・・・YREMD （式２）
による。ここで、XCOUNTは出力カウンタ１０１によって生成されるｘ方向のカウント値、XZOOMはｘ方向の倍率、XQUOTは上記計算の商、XREMDは余りの値を表している。YCOUNT、YZOOM、YQUOT、YREMDは、ｙ方向に関して上記と同じ内容の値を表している。こうして得られたXQUOT、XREMD、YQUOT、YREMDがリクエストデータとなる。
【００５０】
ここで、座標（XCOUNT、YCOUNT）を解像度変換後の座標データと見立てると、（XQUOT、YQUOT）は変換前の画像における、上記変換後の座標データの近傍座標であると捉えることができる。このときXREMD、YREMDがゼロならば、XQUOT、YQUOTは変換前座標そのものの値である。つまり、XREMD、YREMDは、変換後の座標（XCOUNT、YCOUNT）が、変換前の座標（XQUOT、YQUOT）からどれだけ離れているかを表している。
【００５１】
データリクエスト部１０２は生成したXQUOT、YQUOT信号を監視し、これに基づいて生成したイネーブル信号を出力カウンタ１０１にフィードバックする。このときのイネーブル信号の生成法については後述する。
【００５２】
次に、XREMD,YREMD信号はＬＵＴ１０３に送られる。ＬＵＴ１０３は予め算出しておいた畳み込み演算係数を登録した係数テーブルであり、入力されたXREMD、YREMDに対し、それぞれ一意に決まる４つの係数を出力する。ＬＵＴ１０３から出力された係数データは演算部１０５に送られる。
【００５３】
一方、XQUOT,YQUOT信号はラインバッファ部１０４に送られる。ラインバッファ部１０４は入力画像データを格納しておくラインバッファを４本以上備えている。ラインバッファ部１０４は入力のHsyncごとに１つのラインバッファを割り当てる。このようにして常に４本以上のラインバッファに異なるラインの画素データが格納されているようにする。
【００５４】
格納されるライン毎のデータはVsyncを起点としてラインアドレスが割り振られている。このラインアドレスはYQUOTに対応している。ラインバッファ部１０４は格納しているラインバッファの中から入力されたYQUOTに対して、YQUOT-1、YQUOT、YQUOT+1、YQUOT+2のラインアドレスのラインバッファを選択する。ここで、１ライン中を通して同じラインバッファが選択されつづけることになる。
【００５５】
このとき、ラインバッファ部１０４に格納されているラインバッファのラインアドレスはデータリクエスト部１０２によって監視されている。必要なラインアドレスのデータがまだラインバッファ部１０４に入力されていない場合は、データリクエスト部１０２がイネーブル信号を制御して出力カウンタ１０１のカウントアップを停止させる。なお、必要なラインアドレスとは、本例では、YQUOT-1、YQUOT、YQUOT+1、YQUOT+2のラインアドレスのデータである。ここで、ラインバッファ部１０４にはライン順次に格納されるので、実際にはYQUOT+2のラインのデータがラインバッファ部１０４に格納されているかどうかをチェックすればよい。必要なラインアドレスのデータが格納されると、出力カウンタ１０１のカウントアップを再開させる。
【００５６】
次に、ラインバッファ部１０４は選択されたラインバッファのなかからXQUOTに対応する画素データを読み出す。ここでラインバッファに格納されているデータはHsyncを起点としてビットアドレスが割り振られている。この時のXQUOTとビットアドレスの対応の仕方は倍率によって異なる。この対応の仕方については後述する。
【００５７】
次に、ラインバッファ部１０４から読み出されたデータは演算部１０５に送られる。演算部１０５ではＬＵＴ１０３からの係数データと、ラインバッファ部１０４からの画素データを用い、畳み込み演算により解像度変換後の画素データを算出する。算出された画素データは出力バッファ１０６に送られる。
【００５８】
出力バッファ１０６では演算の画素クロック（PCLK）で生成された画素データを一時的に格納する。格納されたデータは表示装置に出力するためのVsync,Hsync,および画素クロック（POCLK）に従って順次出力される。このようにして解像度変換後のデータを生成する。
【００５９】
なお、図１に示した解像度変換装置を情報処理装置に適用すれば、ＣＰＵの制御下で生成された画像データを表示器上に表示する際に、その生成された画像データをラインバッファ部１０４に入力し、出力バッファ１０６に格納された解像度変換後の画像データを表示する構成が得られる。このようにすれば、ＣＰＵ側で出力先の表示器の解像度に応じて画像データの解像度を変更する必要がなくなる。
【００６０】
次に各ブロックについて説明する。
図２はラインバッファ部１０４の構造を表した図である。図２において、２０１は入力バッファ制御回路、２０２はラインバッファブロック、２０３は並べ替え回路を表している。ラインバッファブロック２０２には複数のラインバッファが設けられており、Hsync、Vsync、入力画素クロックPICLKに同期して各ラインバッファにライン単位で画素データが保持される。
【００６１】
入力バッファ制御回路２０１はｙ方向のデータリクエスト信号YQUOTから対応するラインアドレスのラインバッファをラインバッファブロック２０２の中から選び出し、その選び出されたラインバッファから順次、データを読み出す。この時、読み出したデータのカウントを行い、ｘ方向のデータリクエスト信号XQUOTの要求を満たすとｘ方向の演算が行われるようになっている。
【００６２】
ラインバッファブロック２０２は５ライン以上を格納できる容量を持ち、それぞれラインが選択可能であり、その選択した複数（ここでは４つ）のラインから同時に指定したビットアドレスのデータを引き出すことが可能なメモリを表している。
【００６３】
図３はラインバッファブロック２０２の構成及び動作を説明した図である。ここでは、ラインバッファ２０２がラインバッファを５ライン分持つ構造を示している。
【００６４】
いま、図３ではラインバッファ１に入力データを格納中であり、残りの４本のラインバッファ２〜５から画素データを読み出しているところを表している。
【００６５】
次のHsyncではラインバッファ２に入力データが格納され、残りのラインバッファ１，３，４，５からデータが読み出される。さらに次のHsyncではラインバッファ３に入力データが格納され、残りのラインバッファ１，２，４，５からデータが読み出される。このようにして順次最新の４ライン分のデータがラインバッファに格納されているようにする。
【００６６】
ラインバッファブロック２０２から読み出されるデータは４ライン分のデータ中の同じビットアドレスのデータが読み出される。このとき、どのラインバッファから読み出すかによってデータの並び方が異なってしまう。後段の演算部１０５では、これら各画素データに対応した畳み込み演算係数を掛け合わせるのでデータの並び方をそろえておく必要がある。そこで並び替え回路２０３を設け、各ラインバッファから読み出されたデータを時系列で古い順に並び替えて演算部１０５へ出力するようにしている。
【００６７】
図４は演算部１０５の構造を表した図である。図４において、４０１は乗算器（図中の同一シンボルで示されたものは同じ構成であることを示す）、４０２は和算器、４０３はシフト制御回路、４０４は第１のレジスタ、４０５は第２のレジスタ、４０６は第３のレジスタ、４０７は第４のレジスタを表す。また、図中記載のＧX1、ＧX2、ＧX3、ＧX4はラインバッファ部１０４から読み出された画素データを表し、f(y1)、f(y2)、f(y3)、f(y4)はｙ方向の係数データを表し、f(x1)、f(x2)、f(x3)、f(x4)はｘ方向の係数データを表している。
【００６８】
画素データＧX1、ＧX2、ＧX3、ＧX4が入力されると、まずｙ方向の係数データf(y1)、f(y2)、f(y3)、f(y4)とそれぞれ乗算が行われる。このとき、ＧX1はf(y1)と、ＧX2はf(y2)といったようにそれぞれ対応するデータが決まっている。またこのときのｙ方向の係数は１ライン中一定である。乗算されたデータはすべて足しあわされて、第１のレジスタ４０４に格納される。
【００６９】
次のクロックで新たな画素データＧX1、ＧX2、ＧX3、ＧX4が入力されると、上述と同様に内積演算が行われ、新たな演算データが第１のレジスタ４０４に格納される。このとき、すでに第１のレジスタ４０４に格納されていたデータは第２のレジスタ４０５にシフトして格納される。さらに第２のレジスタ４０５にすでに格納されていたデータは第３のレジスタ４０６へ、第３のレジスタ４０６に格納されていたデータは第４のレジスタ４０７に上書きされ、格納される。
【００７０】
このようにして、第１〜第４レジスタ４０４〜４０７にデータが格納されると、今度はそれぞれのレジスタに対応したｘ方向の係数f(x1)、f(x2)、f(x3)、f(x4)との間で乗算が行われ、その結果を足し合わせたものが演算結果として出力される。
【００７１】
これらの処理はパイプライン処理をされるので、１クロックごとに１画素の演算データを出力することが可能である。
【００７２】
ここで、倍率によっては同じ画素データが数クロック連続して入力される場合がある。その時はデータリクエスト部１０２から送られてくるシフトイネーブル信号（SEN）によりシフト制御回路４０３が新たなデータを受け入れないようにする。
【００７３】
また、他の倍率によっては画素データをひとつづつシフトするのではなく、複数個づつシフトする必要がある場合がある。しかし入力画素データは１クロックに１画素づつしか入力できない。つまり１クロックで１画素入力を行い、レジスタを１個づつシフトさせてゆくと、演算データとして有効な値はクロックに対してとびとびの状態になってしまう。そこでシフト制御回路４０３からアクティブ信号（ＡＣＴ）を発生させてこれを制御する。ＡＣＴ信号は出力画素データが有効な場合はハイ、出力データが非有効な場合はローを出力する。前述のように出力画素データがとびとびに有効データを出力する場合はそれに併せてＡＣＴ信号を制御する。
【００７４】
このＡＣＴ信号と出力画素データをペアで出力バッファ１０６に送り、ＡＣＴ信号がハイの場合は書き込みを行い、ローの場合は書き込みを行わないようにする。
【００７５】
図５は出力カウンタ１０１の構成例を示したブロック図である。図５において、５０１はｘ方向のカウンタ（以下、ｘカウンタ）、５０２はカウント制御回路、５０３はｙ方向のカウンタ（以下、ｙカウンタ）である。
【００７６】
ｘカウンタ５０１は入力のHsyncを起点にHsyncの有効画像領域内を演算用の画素クロック（PCLK）でカウントアップし、その値をXCOUNTとして出力する。このとき、データリクエスト部１０２からフィードバックされてくるｘ方向のイネーブル信号（XEN）に従ってカウントの実行が制御される。すなわち、XENがハイの時はカウントアップを行い、XENがローの時はカウントアップを行わないように制御される。また、Ｘカウンタ５０１のカウント値は、YFLAG（後述）により０にリセットされる。
【００７７】
また、ｘカウンタ５０１には、ひとつ前のHsyncの有効画像領域内においてXENに関係なくPCLKがいくつカウントされたかという値（HSIZE）が記憶される。このHSIZE信号はカウント制御回路５０２に送られる。
【００７８】
カウント制御回路５０２は前述のHSIZE信号と、入力のHsyncと、Ｙ方向の倍率（YZOOM）と、データリクエスト部１０２からフィードバックされてくるｙ方向のイネーブル信号（YEN）、及びXCOUNT値からYFLAG信号を生成する。
【００７９】
ｙカウンタ５０３では入力のVsyncを起点にしてVsincの有効画像領域内で、YFLAG信号の立ち上がり、もしくは立下りをカウントアップする。このカウントアップした値はYCOUNTとして出力される。なお、本実施形態では、YENによってYFLAGを出力するか否かを制御して、結果的にｙカウンタ５０３のカウントアップを制御するものとするが、YFLAGをYENにかかわらず出力し、ｙカウンタ５０３にYENを供給してｙカウンタのカウントアップを制御するようにしてもよい。
【００８０】
次にデータリクエスト部１０２について説明する。図６はデータリクエスト部の一部であり、ｙ方向のカウンタ制御部の構造を示したものである。
図６において、６０１はDivider、６０２はｙ方向のENABLE信号発生回路を表している。Divider６０１には出力カウンタ１０１によって生成されるｙ方向のカウンタ値（YCOUNT）と、ユーザによって任意に指定されるｙ方向の倍率（YZOOM)が入力される。
【００８１】
Divider６０１は前述の（式２）に従い割り算を行い、YQUOTとYREMD信号を生成する。次にENABLE信号発生回路６０２にはラインバッファ部１０４からのラインアドレス情報と、Divider６０１によって生成されたYQUOTとが入力される。ラインアドレス情報は現在書き込み中のラインアドレスを示す情報であり、このラインアドレスから前の４ライン分のデータがラインバッファ部１０４に格納されていることがわかる。
【００８２】
これにより、ENABLE信号発生回路６０２は、ラインアドレス情報とYQUOTとの比較を行い、
ラインアドレス情報＝YQUOT+3 （式３）
であれば、ラインバッファ部に演算可能なデータが蓄積されたことになるので、ｙ方向のイネーブル信号（YEN）をハイにする。
【００８３】
一方、
ラインアドレス情報＜YQUOT+3 （式４）
ならば、未だYQUOT+2のラインの格納が完了していないので、ENABLE信号発生回路６０２は、YENをローに落として、（式３）の条件が満たされるまでYCOUNTのカウントアップを一時停止させる。
【００８４】
図７はデータリクエスト部１０２の一部であり、ｘ方向のカウンタ制御部の構造を示したブロック図である。７０１はDivider、７０２はｘ方向のENABLE信号発生回路を表している。
【００８５】
Divider７０１には出力カウンタ１０１によって生成されるｘ方向のカウンタ値（XCOUNT）と、ユーザによって任意に指定されるｘ方向の倍率（XZOOM)が入力される。Divider７０１は前述の（式１）に従い割り算を行い、XQUOTとXREMD信号を生成する。
【００８６】
次にENABLE信号発生回路７０２には演算部１０５からのレジスタ情報と、Divider７０１によって生成されたXQUOTとが入力される。レジスタ情報は演算部１０５の最も新しいレジスタである第１のレジスタ４０４に格納されているデータが対応する画素アドレスを示すものである。この画素アドレスのデータと、このアドレスから前の３画素分のデータが演算部１０５の４つのレジスタに格納されていることがわかる。
【００８７】
これにより、ENABLE信号発生回路７０２は、レジスタ情報とXQUOTとの比較を行い、
レジスタ情報＝XQUOT+2 （式５）
であれば演算部１０５に演算出力を可能とするデータが蓄積されたことになるので、ｘ方向のイネーブル信号（XEN）をハイにする。
【００８８】
一方、
レジスタ情報＜XQUOT+2 （式６）
ならば、ENABLE信号発生回路７０２は、XENをローに落として（式５）の条件を満たすまでXCOUNTのカウントアップを一時停止させる。
【００８９】
また、ENABLE信号発生回路７０２は、XENが有効になっているときのXQUOTが連続して同じ値をとるかどうかを監視している。もし同じ値になった場合はシフトイネーブル信号（SEN）をローに落として、演算部１０５のシフト制御回路４０３が新しいデータを受け入れないようにする。これにより第１〜第４レジスタ（４０４〜４０７）のシフト動作も発生しない。
【００９０】
以上説明してきた動作を、図８〜図１５に具体的なタイミングチャートで表す。以下、これらのタイミングチャートを参照して、本実施形態の解像度変換装置のより具体的な動作を説明する。
【００９１】
図８はｙ方向を２倍に拡大したときのタイミングチャートである。ここで、YFLAGは前述の図５のカウント制御回路５０２により生成される信号であり、YCOUNTはｙカウンタ５０３により生成される信号であり、YQUOT、YREMDは図６のDivider６０１により生成される信号である。また、YENはENABLE信号発生回路６０２により生成される信号である。
【００９２】
ｙ方向の拡大率YZOOMが１≦YZOOM≦２倍までの間は入力のHsyncの有効画素期間を２等分するような信号がYFLAGとして生成される。これは、例えば、Hsyncに同期してYFLAGをセットするとともに、Ｘカウンタ５０１のカウント値（XCOUNT）を監視して、HSIZEで示される画素数の１／２となったところでYFLAGをセットすることで実現される。また、２＜YZOOM≦３倍までは入力のHsyncを３等分するような信号がYFLAGとして生成される。これは、例えば、Hsyncに同期してYFLAGをセットするとともに、Ｘカウンタ５０１のカウント値（XCOUNT）を監視して、HSIZEで示される画素数の１／３、及び２／３となったところでYFLAGをセットすることで実現される。
【００９３】
以上を基本形としてYEN信号によりデータマスクされたものがYFLAGとして出力される。そして、このYFLAGの立下りもしくは立ち上がりでカウントアップを行ったものがYCOUNTである。
【００９４】
図８で、YCOUNT=2の時、YQUOT=1である。ラインバッファから読み出されるラインアドレスはYQUOT-1、YQUOT、YQUOT+1、YQUOT+2の４ラインであるから、ここでは０，１，２，３のラインアドレスのデータが読み出されることになる。YCOUNT=3の時もYQUOT=1である。この時も０，１，２，３のラインアドレスのデータが読み出されることになる。
【００９５】
これらはいずれも入力ラインアドレス＝４の期間に処理が可能である。すなわち、１Ｈ（１水平期間）の間に２ライン分のデータが出力できることを表している。
【００９６】
よって、ｙ方向に２倍の倍率設定のとき、YEN信号は常にハイであり、YFLAGは図８に示すようなタイミングで出力される。これにより出力ラインは連続して出力される。
【００９７】
図９はy方向を１．５倍に拡大したときのタイミングチャートである。図９で、YCOUNT=2の時、YQUOT=1であるので、ここでは0,1,2,3のラインアドレスのデータが読み出されることになる。YCOUNT=3の時、YQUOT=2である。この時は１，２，３，４のラインアドレスデータの読み出しが必用である。しかし、この時ラインアドレス＝４のデータはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図９のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。
【００９８】
その後、ラインアドレス＝４のデータの書き込みが完了し、読み出し可能となった時点でYENはハイになる。こうして、ｙ方向を１．５倍にする倍率設定の時、YEN信号は図９に示すような形で出力される。これによりYFLAGが変化し、YCOUNTのカウントアップが制御される。
【００９９】
図１０はｙ方向を１／２倍に縮小したときのタイミングチャートである。縮小の場合のYFLAGは入力のHsyncを基本形として生成される。これをYEN信号によりデータマスクされたものがYFLAGとして出力される。図１０で、YCOUNT=1の時、YQUOT=2であるので、ここでは１，２，３，４のラインアドレスのデータが読み出されることになる。
【０１００】
次にYCOUNT=2の時、YQUOT=4である。この時は３，４，５，６のラインアドレスデータの読み出しが必要である。しかし、この時点において、ラインアドレス＝６の入力画像データはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図１０のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。
【０１０１】
その後、ラインアドレス＝６のデータの書き込みが完了し、３，４，５，６のラインアドレスデータの読み出し可能となった時点でYENはハイになる。よって、y方向に１／２倍の時、YEN信号は図１０に示すような形で出力される。これによりYFLAGのオンするタイミングが変化し、YCOUNTのカウントアップが制御される。
【０１０２】
図１１はｙ方向を３／４倍に縮小したときのタイミングチャートである。この倍率設定も縮小であるので、YFLAGは図１０の場合と同様な手法で生成されることになる。
【０１０３】
図１１において、YCOUNT=1の時点でYQUOT=1であるので、ここでは０，１，２，３のラインアドレスのデータが読み出されることになる。次にYCOUNT=2の時点でYQUOT=2である。この時は１，２，３，４のラインアドレスデータが読み出される。
【０１０４】
次にYCOUNT=3の時点ではYQUOT=4である。この時は３，４，５，６のラインアドレスデータの読み出しが必要となる。しかし、この時点でラインアドレス＝６のデータはラインバッファに書き込み中であり、読み出し不可の状態にある。そこでENABLE信号発生回路６０２がYEN=ローを出力し、YFLAGをマスクすることによって（図１１のYFLAGの破線部）、YCOUNTのカウントアップを一時停止する。その後、ラインアドレス＝６のデータの書き込みが完了し、読み出し可能となった時点でYENはハイになる。
【０１０５】
よって、ｙ方向３／４倍の時、YEN信号は図１１に示すような形で出力される。これによりYFLAGが変化し、YCOUNTのカウントアップが制御される。
【０１０６】
以上のような手法により、どの倍率においてもYCOUNTのカウントアップスタートのタイミングも制御可能である。
【０１０７】
次にx方向の拡大縮小の説明を行う。
【０１０８】
図１２はｘ方向を２倍に拡大したときのタイミングチャートである。ここで、XCOUNTはｘカウンタ５０１により生成される信号であり、XQUOT,XREMDは図７のDivider７０１により生成される信号である。またSEN、XENはENABLE信号発生回路７０２により生成される信号である。
【０１０９】
図１２で、XCOUNT=2の時、XQUOT=1である。選択される画素アドレスはXQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるから、ここでは画素アドレスが０，１，２，３の画素データが選択される。
【０１１０】
この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDによりＬＵＴ１０３から別途引き出される係数データ（f(x1)〜f(x4)）により演算が行われ、演算結果が出力される。なお、係数データf(y1)〜f(y4)は、その時点のYCOUNT値から得られるYREMDによりＬＵＴ１０３から取得される。
【０１１１】
次に、XCOUNT=3の時、XQUOT=1である。ここでも画素アドレス＝０，１，２，３の画素データが選択される。この時、選択画素アドレスが前クロックの選択画素アドレスと同一になるのでSEN=ローとなり、第１〜第４レジスタ（４０４〜４０７）のデータの入れ替えは行われない。しかし、XREMDが変化しているので係数データは入れ替わる。よって、新たな演算が行われて、その演算結果が出力される。
【０１１２】
次に、XCOUNT=4の時、XQUOT=2である。ここで、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイ、XEN＝ハイとなり、新たなデータが読み込まれ、レジスタのシフトが行われる。この新たなレジスタデータと別途XREMDに基づいてＬＵＴ１０３より引き出される係数データにより演算が行われ、演算結果が出力される。
このようにしてx方向2倍の画素データが生成される。
【０１１３】
図１３はｘ方向を１．５倍に拡大したときのタイミングチャートである。
図１３で、XCOUNT=2の時、XQUOT=1である。選択される画素アドレスはXQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるから、ここでは画素アドレス＝０，１，２，３の画素データが選択される。
【０１１４】
この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１５】
次に、XCOUNT=3の時、XQUOT=2である。よって、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイ、XEN＝ハイであり、新たなデータが読み込まれ、レジスタのシフトが行われる。この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１６】
次に、XCOUNT=4の時、XQUOT=2である。ここでも画素アドレス＝１，２，３，４の画素データが選択される。この時、選択画素アドレスが前クロックの選択画素アドレスと同一になるのでSEN=ローとなり、レジスタ（４０４〜４０７）のデータの入れ替えは行われない。しかし、XREMDが変化しているので係数データは入れ替わる。よって、新たな演算が行われて、演算結果が出力される。
このようにしてx方向1.5倍の画素データが生成される。
【０１１７】
図１４はｘ方向を１／２倍に縮小したときのタイミングチャートである。
図１４で、XCOUNT=1の時、XQUOT=2であるので、画素アドレス＝１，２，３，４の画素データが選択される。この時、演算部１０５の第１〜第４レジスタ（４０４〜４０７）に格納されているデータの画素アドレスが１，２，３，４だとすると、SEN=ハイ、XEN＝ハイであり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１１８】
次に、XCOUNT=2の時、XQUOT=4である。よって、画素アドレス＝３，４，５，６の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。しかしシフトが行われた後のレジスタの画素アドレスは２，３，４，５であり、XQUOTからの選択画素アドレスと合致しない。そこで、XEN＝ローとなり、XCOUNTのカウントアップを一時停止する。
【０１１９】
次のクロックでもう１画素が読み込まれ、レジスタのシフトが行われる。ここでレジスタのアドレス＝３，４，５，６となり、選択アドレスと合致したのでXEN=ハイとなり、この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。出力画素Ｎｏ．において、ローの部分はメモリへの書込みが行われない異になるが、これはＡＣＴ信号がＬＯＷとなることで制御される。
このようにしてｘ方向に１／２倍の画素データが生成される。
【０１２０】
図１５はｘ方向を３／４倍に縮小したときのタイミングチャートである。
図１５で、XCOUNT=1の時、XQUOT=1である。ここで、画素アドレス＝０，１，２，３の画素データが選択される。この時、演算部１０５のレジスタ（４０４〜４０７）に格納されているデータの画素アドレスが０，１，２，３だとすると、SEN=ハイ、XEN＝ハイとなり、現在レジスタに格納されているデータと、この時のXREMDにより別途引き出される係数データにより演算が行われ、演算結果が出力される。
【０１２１】
次に、XCOUNT=2の時、XQUOT=2である。ここで、画素アドレス＝１，２，３，４の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。この時のレジスタに格納されているデータの画素アドレス＝１，２，３，４となり、選択画素アドレスと合致するので、このデータを用いて演算が行われ、演算結果が出力される。
【０１２２】
次に、XCOUNT=3の時、XQUOT=4である。ここで、画素アドレス＝３，４，５，６の画素データが選択される。この時、SEN=ハイとなり新たなデータが読み込まれ、レジスタのシフトが行われる。しかしシフトが行われた後のレジスタの画素アドレス＝２，３，４，５であり、XQUOTからの選択画素アドレスと合致しない。そこで、XEN＝ローとなり、XCOUNTのカウントアップを一時停止する。
【０１２３】
次のクロックで次の１画素が読み込まれ、レジスタのシフトが行われる。ここでレジスタのアドレス＝３，４，５，６となり、選択アドレスと合致したのでXEN=ハイとなり、この新たなレジスタデータと、別途引き出される係数データにより演算が行われ、演算結果が出力される。
このようにしてx方向3/4倍の画素データが生成される。
【０１２４】
以上の動作について概要を述べると次の通りである。すなわち、XQUOTが要求するデータは、XQUOT-1、XQUOT、XQUOT+1、XQUOT+2の４画素であるのに対し、Ｘ方向のデータはひとつのラインバッファから読み出すことになるので、本実施形態では１CLKで１データしか読み出せない。そこで、図４で説明したように、レジスタに読み出したデータを溜めていく手法をとっている。ここではＹ方向の演算を行ったデータをＸ方向のデータとしてレジスタに溜めていく構成を用いている。そして、XQUOTが要求するデータがそろわないうちはXEN＝ローとすることで演算を行わないようにし、且つXCOUNTのカウントアップを止めてXQUOTの値が変わらないようにしている。縮小の場合はレジスタに溜まっているデータよりもXQUOTの方が先行するため、SENが常にハイになることで１CLK毎にデータを読み出すようにしている。逆に拡大の場合はXQUOTの変化よりもラインバッファにデータが溜まる方が先行するため、SENを変化させてタイミング制御を行う。以上のような手法により、どの倍率においてもXCOUNTのカウントアップスタートのタイミングも制御可能となる。
【０１２５】
以上、説明したように本実施形態によれば、単一の演算回路で、３次元畳み込み演算のような複数の画素データを参照する拡大／縮小演算回路を具現化することが可能となる。
【０１２６】
【発明の効果】
以上説明したように、本発明によれば、ラインバッファを用い、単一の演算回路で複数の解像度に対応することが可能となる。
また、本発明によれば、ラインバッファと単一の演算回路を用いた構成で、３次元畳み込み演算方式を用いた複数種類の解像度変換に対応することが可能である。
【図面の簡単な説明】
【図１】実施形態による解像度変換装置の構成を示すブロック図である。
【図２】ラインバッファ部ク１０４の構成例を示したブロック図である。
【図３】ラインバッファブロック２０２の構成とデータの流れを説明する図である。
【図４】演算部１０５の構成例を示したブロック図である。
【図５】出力カウンタ１０１の構成例を示したブロック図である。
【図６】データリクエスト部１０２における、Ｙ方向に関する構成を示したブロック図である。
【図７】データリクエスト部１０２における、Ｘ方向に関する構成を示したブロック図である。
【図８】本実施形態の解像度変換処理における、ｙ方向２倍設定時のタイミングチャートである。
【図９】本実施形態の解像度変換処理における、ｙ方向１．５倍設定時のタイミングチャートである。
【図１０】本実施形態の解像度変換処理における、ｙ方向１／２倍設定時のタイミングチャートである。
【図１１】本実施形態の解像度変換処理における、ｙ方向３／４倍設定時のタイミングチャートである。
【図１２】本実施形態の解像度変換処理における、ｘ方向２倍設定時のタイミングチャートである。
【図１３】本実施形態の解像度変換処理における、ｘ方向１．５倍設定時のタイミングチャートである。
【図１４】本実施形態の解像度変換処理における、ｘ方向１／２倍設定時のタイミングチャートである。
【図１５】本実施形態の解像度変換処理における、ｘ方向３／４倍設定時のタイミングチャートである。
Claims (11)
- 解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換装置であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、順次格納する複数のラインバッファと、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成手段と、
前記生成手段で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換手段と、
前記変換手段で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算手段と、
前記演算手段による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成手段による座標値の生成を停止させる停止手段と
を備えることを特徴とする解像度変換装置。 - 前記変換手段は、前記座標値を前記倍率値で除算して得られた商の整数部を用いて前記解像度変換前の画像データ中の画素位置とすることを特徴とする請求項１に記載の解像度変換装置。
- 前記演算手段は、前記変換手段の除算で得られた小数部に基づいて、前記座標値に対応する画素の画素値の算出に用いる係数を変更することを特徴とする請求項２に記載の解像度変換装置。
- 前記生成手段は、
前記水平同期信号、前記所定クロック及び前記倍率に基づいて擬似的な水平同期信号を発生する発生手段と、
前記疑似的な水平同期信号によってクリアされ、前記所定クロックをカウントする第１カウンタと、
前記疑似的な水平同期信号をカウントする第２カウンタとを備え、
前記第１カウンタ及び前記第２カウンタのカウント値を前記座標とすることを特徴とする請求項１に記載の解像度変換装置。 - 前記停止手段は、前記演算手段の演算に必要な画素を含むラインの、前記複数のラインバッファへの入力が完了していない場合に、前記第２カウンタのカウント動作を停止することを特徴とする請求項４に記載の解像度変換装置。
- 解像度変換前の画像データに対して、解像度変換処理を施し、解像度が変換された画像データを生成する解像度変換方法であって、
画素クロックと水平同期信号に同期して解像度変換前の画像データの各画素値をライン単位に、複数のラインバッファに順次格納する格納工程と、
所定クロックのカウント値と前記水平同期信号に基づいて、解像度が変換された場合の画像データ中の画素位置を特定する座標値を順次に生成する生成工程と、
前記生成工程で生成された座標値を解像度変換の倍率値に基づいて前記解像度変換前の画像データ中の画素位置に変換する変換工程と、
前記変換工程で得られた画素位置に基づいて演算に必要な画素の画素値を前記複数のラインバッファより取得し、前記座標値に対応する画素の画素値を算出する演算工程と、
前記演算工程による画素値の演算が遂行できない場合、当該演算の遂行が可能な状態となるまで前記生成工程による座標値の生成を停止させる停止工程と
を備えることを特徴とする解像度変換方法。 - 前記変換工程は、前記座標値を前記倍率値で除算して得られた商の整数部を用いて前記解像度変換前の画像データ中の画素位置とすることを特徴とする請求項６に記載の解像度変換方法。
- 前記演算工程は、前記変換工程の除算で得られた小数部に基づいて、前記座標値に対応する画素の画素値の算出に用いる係数を変更することを特徴とする請求項７に記載の解像度変換方法。
- 前記生成工程は、
前記水平同期信号、前記所定クロック及び前記倍率に基づいて疑似的な水平同期信号を発生する発生工程と、
前記疑似的な水平同期信号によってクリアされ、前記所定クロックをカウントする第１カウンタ工程と、
前記疑似的な水平同期信号をカウントする第２カウンタ工程とを備え、
前記第１カウンタ工程及び前記第２カウンタ工程によるカウント値を前記座標とすることを特徴とする請求項６に記載の解像度変換方法。 - 前記停止工程は、前記演算工程の演算に必要な画素を含むラインの、前記複数のラインバッファへの入力が完了していない場合に、前記第２カウンタ工程のカウント動作を停止することを特徴とする請求項９に記載の解像度変換方法。
- 請求項１乃至５のいずれかに記載の解像度変換装置と、
表示対象画像データを前記解像度変換前の画像データとして前記解像度変換装置に入力する手段と、
前記解像度変換装置より得られた解像度変換後の画像データを保持するバッファと、
前記バッファに格納された前記解像度変換後の画像データを表示する表示手段と
を備えることを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264184A JP4035408B2 (ja) | 2002-09-10 | 2002-09-10 | 解像度変換装置及び方法及び情報処理装置 |
| US10/653,902 US7050077B2 (en) | 2002-09-10 | 2003-09-04 | Resolution conversion device and method, and information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264184A JP4035408B2 (ja) | 2002-09-10 | 2002-09-10 | 解像度変換装置及び方法及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004101910A JP2004101910A (ja) | 2004-04-02 |
| JP4035408B2 true JP4035408B2 (ja) | 2008-01-23 |
Family
ID=31986498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264184A Expired - Fee Related JP4035408B2 (ja) | 2002-09-10 | 2002-09-10 | 解像度変換装置及び方法及び情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7050077B2 (ja) |
| JP (1) | JP4035408B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE506164C2 (sv) * | 1995-10-09 | 1997-11-17 | Medscand Medical Ab | Instrumentarium för behandling av urininkontinens hos kvinnor |
| JP4261970B2 (ja) * | 2003-04-24 | 2009-05-13 | キヤノン株式会社 | 映像情報処理装置及び映像情報処理方法 |
| JP4217543B2 (ja) * | 2003-06-05 | 2009-02-04 | キヤノン株式会社 | 動き情報処理装置及び方法 |
| US7825987B2 (en) * | 2003-10-03 | 2010-11-02 | Canon Kabushiki Kaisha | Information processor, TV system, control method and program |
| JP4641438B2 (ja) * | 2004-03-16 | 2011-03-02 | キヤノン株式会社 | 画素補間装置及び画素補間方法 |
| CN101075425A (zh) * | 2004-05-06 | 2007-11-21 | 佳能株式会社 | 图像信号处理电路和图像显示装置 |
| KR100632297B1 (ko) * | 2004-08-31 | 2006-10-11 | 매그나칩 반도체 유한회사 | 해상도 저감기 |
| WO2006040883A1 (ja) * | 2004-10-14 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 映像信号処理装置 |
| TWI251434B (en) * | 2004-12-08 | 2006-03-11 | Himax Tech Inc | Image processing module with less line buffers |
| US7668366B2 (en) | 2005-08-09 | 2010-02-23 | Seiko Epson Corporation | Mosaic image data processing |
| US8643661B1 (en) | 2006-06-21 | 2014-02-04 | Marvell International Ltd. | Non raster row pixel processing |
| US7839424B1 (en) * | 2006-07-13 | 2010-11-23 | Marvell International Ltd. | Horizontal strip column-first two-dimensional scaling |
| JP5171118B2 (ja) * | 2007-06-13 | 2013-03-27 | キヤノン株式会社 | 演算処理装置及びその制御方法 |
| JP5184824B2 (ja) | 2007-06-15 | 2013-04-17 | キヤノン株式会社 | 演算処理装置及び方法 |
| JP4935964B2 (ja) | 2009-12-24 | 2012-05-23 | 株式会社村田製作所 | 通信端末 |
| US10397540B2 (en) * | 2014-12-09 | 2019-08-27 | Inuitive Ltd. | Method for obtaining and merging multi-resolution data |
| JP6801626B2 (ja) * | 2017-10-24 | 2020-12-16 | 株式会社オートネットワーク技術研究所 | 電線保持部材 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222008A (en) | 1988-03-17 | 1993-06-22 | Canon Kabushiki Kaisha | Audio signal processing apparatus which may display remaining recording or reproducing capacity |
| JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| JPH08297477A (ja) | 1995-04-27 | 1996-11-12 | Canon Inc | 表示制御装置及び方法及び表示装置 |
| US6215467B1 (en) | 1995-04-27 | 2001-04-10 | Canon Kabushiki Kaisha | Display control apparatus and method and display apparatus |
| JPH10341415A (ja) * | 1997-06-06 | 1998-12-22 | Pioneer Electron Corp | 画像処理装置 |
| JP3474104B2 (ja) | 1998-05-28 | 2003-12-08 | 株式会社メガチップス | スキャンコンバータ |
| KR100311480B1 (ko) * | 1999-10-12 | 2001-10-18 | 구자홍 | 영상 포맷 변환 장치 |
| US6937291B1 (en) * | 2000-08-31 | 2005-08-30 | Intel Corporation | Adaptive video scaler |
| JP3701204B2 (ja) | 2001-01-18 | 2005-09-28 | キヤノン株式会社 | 画質調整機能を有する画像表示装置および画像表示方法、並びに記録媒体 |
-
2002
- 2002-09-10 JP JP2002264184A patent/JP4035408B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-04 US US10/653,902 patent/US7050077B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7050077B2 (en) | 2006-05-23 |
| JP2004101910A (ja) | 2004-04-02 |
| US20040046773A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035408B2 (ja) | 解像度変換装置及び方法及び情報処理装置 | |
| EP1959425B1 (en) | Image converting apparatus and image converting method | |
| US7336317B2 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
| US6339434B1 (en) | Image scaling circuit for fixed pixed resolution display | |
| JPH1011009A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
| JP4445122B2 (ja) | ２タップ／３タップフリッカフィルタリングのためのシステム及び方法 | |
| JPH10171440A (ja) | 画像縮小装置およびその制御方法 | |
| US20020021300A1 (en) | Image processing apparatus and method of the same, and display apparatus using the image processing apparatus | |
| US20070018999A1 (en) | Auto-centering of main image | |
| JP3655258B2 (ja) | 映像スケーリングを行う表示デバイス | |
| JP2006215320A (ja) | 映像変換装置、及び映像表示装置 | |
| US20080002065A1 (en) | Image processing circuit, image processing system and method therefor | |
| US7548233B1 (en) | Method and system for image scaling output timing calculation and remapping | |
| JP2004110046A (ja) | 映像スケーリングを行う表示デバイス | |
| JP2006276870A (ja) | 画像処理装置 | |
| JP4640587B2 (ja) | 映像表示装置、映像処理装置並びに映像処理方法 | |
| KR100743520B1 (ko) | 비디오 스케일러 및 스케일링 방법 | |
| JP2003204502A (ja) | 映像信号処理装置 | |
| JPH05292393A (ja) | 動画編集処理方式 | |
| JP2005242675A (ja) | 画像サイズ縮小処理方法及び画像サイズ拡大処理方法 | |
| KR100531322B1 (ko) | 포맷 변환 장치 및 그 방법 | |
| JPH07134576A (ja) | 画像拡大装置 | |
| JP2012068951A (ja) | 画像処理装置及びその制御方法 | |
| JP2001069403A (ja) | 動画像からの静止画像の作成 | |
| JP2004165828A (ja) | グラフィックスデータの処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |