JP4034571B2 - 同期検出回路 - Google Patents
同期検出回路 Download PDFInfo
- Publication number
- JP4034571B2 JP4034571B2 JP2002032877A JP2002032877A JP4034571B2 JP 4034571 B2 JP4034571 B2 JP 4034571B2 JP 2002032877 A JP2002032877 A JP 2002032877A JP 2002032877 A JP2002032877 A JP 2002032877A JP 4034571 B2 JP4034571 B2 JP 4034571B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- correlation value
- sampling
- period
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70757—Synchronisation aspects with code phase acquisition with increased resolution, i.e. higher than half a chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、符号分割多元接続(CDMA)方式を用いたスペクトラム拡散通信に係り、特に、受信信号の同期捕捉を行うための同期検出回路に関する。
【0002】
【従来の技術】
無線通信において、送信情報を変調し搬送波に重畳したときに、その占有帯域幅が元の送信情報の帯域幅に対して数十倍以上になる広帯域変調を総称してスペクトラム拡散通信と呼ぶ。スペクトラム拡散通信では周波数を広帯域に拡散する拡散変調を行うために拡散符号系列を用いる。送信側が拡散変調に使用したものと同一の拡散符号を用いて受信側で逆拡散を行うことにより、受信側が元の送信情報を取り出すことができる。
【0003】
拡散変調により送信データは周波数帯域が広がった電力密度の低い信号になる。これを逆拡散することにより元の送信データは密度の高い信号として復元されるが、通信路で重畳した狭帯域の干渉波は逆拡散により広帯域の電力密度の低い信号になる。このように、スペクトラム拡散通信の利点として、干渉が小さい、マルチパスに強い、秘話性が高いなどが挙げられる。
【0004】
スペクトラム拡散通信における直接拡散方式では、送信側で送信データに対してそれより高い周波数の拡散コードを乗算して拡散変調を施し、受信側で受信信号に対して同じ拡散コードを乗算して逆拡散を行い元の送信データを取り出す。送信側と受信側の拡散コードが異なると逆拡散結果は電力密度の低い雑音信号となるため、送信側がそれぞれ異なる拡散コードを使用することにより、多数のチャネルの信号を同じ周波数を使って同時に送ることができる。このような接続方式を符号分割多元接続(CDMA)という。
【0005】
図4はスペクトラム拡散通信における直接拡散方式の概念を示す図である。送信側では、デジタルデータ401に対して乗算器403において拡散コード402を乗算することで拡散変調が行われる。受信側では、受信信号に対して402と同じ拡散コード412を乗算器413において乗算することにより逆拡散が行われ、元のデジタルデータ401がデジタルデータ411に復元される。
【0006】
図5は図4における拡散変調と逆拡散の原理を概念的に説明する図である。拡散符号系列は1と0がランダムに出現する符号であり、これに対応して拡散コード波形は±1がランダムに出現する波形502を用いる。例えば、図5に示したように、2ビットの送信データ501に対して、それよりも高い周波数の拡散コード502で拡散変調を行うと、拡散コード502と同じ周波数の送信信号503が得られる。これを受信信号513として受信し、送信時と同じ拡散コード波形512を乗算することで、もとのデータと同じ受信データ511が得られる。
【0007】
このように、送信側で、ある拡散コードをある時間タイミングで送信データに掛け合わせて拡散信号を生成したときに、その拡散信号に対して受信側で、送信時と同じ拡散コードを同じタイミングで掛け合わせると元の送信データを取り出すことができる。それには、送信側で使用している拡散コードとそのタイミングを受信側が知る必要がある。そのために、送信側は同期用に特定のチャネルで拡散コードを繰り返し送信している。この拡散コードとそのタイミングを見つけ出すために用いられる回路がマッチドフィルタである。
【0008】
図6はマッチドフィルタの構成を説明する図である。図6(a)は受信信号をサンプリングクロックでサンプリングして受信データ(サンプリング値)を得る様子を示し、図6(b)はマッチドフィルタの構成を示すブロック図である。マッチドフィルタは複数のタップ(フリップフロップ)611〜614が直列に接続されてシフトレジスタを構成するタップ部と、乗算部621〜624と、加算部631〜633からなる。ここでは、マッチドフィルタの4タップの構成を示しているが、例えば、拡散コードが256チップであれば、マッチドフィルタの構成は256タップとなる。ここで、チップとは拡散コードの1単位情報を指し、送受信データのビットと区別するためにチップと呼ばれる。
【0009】
このように構成されたマッチドフィルタにおいて、受信データ601を1サンプルずつシフトさせながらタップ部に入力する。乗算部621〜624で各タップの出力とコード発生器で生成した拡散コードとの乗算を行い、その乗算結果を加算部631〜633で加算して相関値出力602を得る。この相関値出力602が最大になったときが受信データと拡散コードのタイミングが最も合ったときで、同期が捕捉できた状態となる。
【0010】
図7はこの同期獲得の原理を説明する図である。図7(a)は受信データに対して拡散コードとタイミングがともに一致した場合で、相関値が最大になる。図7(b)は受信データに対して拡散コードが異なる場合で、相関値が低くなる。図7(c)は受信データに対して拡散コードが一致していてもタイミングが一致していない場合で、やはり相関値が低くなる。図7(d)は受信データに対して拡散コードとタイミングがともに一致した場合であるが、受信データにノイズが重畳した場合で、相関値は(a)の場合に比べて低くなる。
【0011】
通信路においては何等かのノイズの影響は避けられないため、一般には相関値は(d)のようになる。そのため、図6に示したような構成のマッチドフィルタでは大きな相関結果が得られない可能性がある。その対策として平均化処理がある。これは、拡散変調では送信データに対して一定のサイクルで同じ拡散コードを掛け合わせていることから、数サイクル分の相関値を算出し、それらを加算する(平均化する)ことで、より信頼性の高い相関結果を得るものである。
【0012】
実際の受信信号のデジタル処理において、タイミングが不明なまま拡散コードのチップレートでサンプリングしたのでは、十分な処理精度が期待できない。その対策として、通常はチップレートの数倍高速なサンプリングレートで受信信号をサンプリングし、1チップ区間について複数のサンプリング結果を得て相関値を算出するオーバーサンプリングという手法が用いられる。
【0013】
図8は受信信号のオーバーサンプリングを説明する図である。図8(a)に示すサンプリングレートが拡散コードのチップレートに等しい場合に対して、図8(b)ではサンプリングレートが拡散コードのチップレートの2倍である2倍オーバーサンプリングを行って、受信データとして拡散コードのチップ数の2倍のサンプリング値を得る様子を示している。
【0014】
図9は2倍オーバーサンプリング時のマッチドフィルタの構成を説明する図である。マッチドフィルタは複数のタップ911〜918が直列に接続されてシフトレジスタを構成するタップ部と、乗算部921〜928と、加算部931〜937からなる。ここでは、マッチドフィルタの8タップの構成を示しているが、例えば、2倍オーバーサンプリングにおいて拡散コードが256チップであれば、マッチドフィルタの構成は512タップとなる。
【0015】
このように構成されたマッチドフィルタにおいて、オーバーサンプリングした受信データ901を1サンプルずつシフトさせながらタップ部に入力する。タップ911と912の出力は最後に入力した1チップ区間の2つのサンプリング値であり、タップ913と914の出力はその前に入力した1チップ区間の2つのサンプリング値である。このようにして、タップ部には1チップ区間ごとに2箇所でサンプリングされた2つのサンプリング値が並んでいることになる。
【0016】
乗算部921〜928では、この2位相のサンプリング値とコード発生器で作成した拡散コードとのチップごとの乗算を行う。その乗算結果を加算部931〜937で加算することにより、2倍オーバーサンプリングされた受信データが平均化された相関値出力902が得られる。この相関値出力902が最大になったときが受信データと拡散コードのタイミングが最も合ったときで、同期が捕捉できた状態となる。
【0017】
【発明が解決しようとする課題】
以上説明したように、オーバーサンプリング方式のマッチドフィルタにより、チップレートでサンプリングする場合に比べて相関精度が向上する効果が得られるが、2倍のオーバーサンプリングにすることでマッチドフィルタを構成するタップおよび乗算器の数が2倍に、加算器の数が2倍程度に増えていることがわかる。
【0018】
k倍のオーバーサンプリング方式のマッチドフィルタでは、拡散コードのチップ数をmとすると(積記号を省略し)、タップ数はmk個、乗算器数はmk個、加算器数はmk−1個とになるため、非オーバーサンプリング方式のマッチドフィルタに比べて約k倍の回路規模が必要になる。
【0019】
このようなオーバーサンプリング方式のマッチドフィルタについて、第1の問題点として、サンプリングクロックの周波数が高くなり、単位時間当たりにタップ間をシフトするデータ量が増えるため、消費電力が増加すること、第2の問題点として、タップ、乗算器、加算器の数がオーバーサンプリングの倍数に比例して増えるため、LSIの面積が顕著に増大することが挙げられる。
【0020】
第1の問題点を解決する技術として、特開2000−269855公報に開示されているマッチドフィルタの技術がある。これは、k倍のオーバーサンプリングがされた受信データに対して、図6(b)に示したような非オーバーサンプリング方式のマッチドフィルタをk個並列に設け、オーバーサンプリングを行う代わりに、n番目のマッチドフィルタに与える動作クロックは、基準のクロックに対して位相をクロック周期のn/kだけ遅延させたクロックとするものである。
【0021】
この技術によれば、マッチドフィルタの動作クロックを高速にする必要がないので、それによる消費電力の低減が期待できるが、k倍のオーバーサンプリング方式のマッチドフィルタに比べて回路規模が減少する訳ではないので、非オーバーサンプリング方式のマッチドフィルタに比べると消費電力はk倍となる。
【0022】
また、この技術では第2の問題点は解決されていない。CDMA方式の携帯電話に搭載されるLSIチップにおいて、マッチドフィルタはチップ面積の極めて大きな部分を占めるため、大きなコスト要因となっている。LSIチップ面積を縮小することができれば、それによる消費電力の低減も期待できるため、顕著にコスト低減に寄与することができる。
【0023】
本発明は上記従来の問題点を解決するもので、拡散データが周期的に同じコードを繰り返していることに着目し、拡散コードのチップレートと同じサンプリングレートでサンプリングされた受信データに対して、オーバーサンプリング方式のマッチドフィルタと同等の相関精度を得ながら、マッチドフィルタの回路規模を大幅に削減することが可能な同期検出回路を提供することを目的とする。
【0024】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項1に係る同期検出回路は、符号拡散された信号を1チップ周期のサンプリングクロックでサンプリングしたデータと拡散符号との相関値を出力するマッチドフィルタ(マッチドフィルタ105)と、1チップ周期の基本クロックから所定の位相周期ごとに順次位相を変えて前記サンプリングクロックを生成するサンプリングクロック生成部(サンプリングクロック生成部102)と、前記相関値が最大になるタイミングを判定して同期検出を行う同期判定部(同期判定部107)とを具備する。
【0025】
請求項1記載の同期検出回路によれば、所定の位相周期ごとに順次位相が変化するサンプリングクロックで拡散データをサンプリングすることにより、非オーバーサンプリング方式のマッチドフィルタを使用するだけで各位相ごとの相関値が得られるため、回路規模は非オーバーサンプリング方式の同期検出回路と同程度に抑えながら、位相数倍のオーバーサンプリング方式による相関値と同等の相関精度を得ることができる。
【0026】
本発明の請求項2に係る同期検出回路は、請求項1記載の同期検出回路において、前記サンプリングクロックは、前記所定の位相周期ごとに1チップ周期の整数分の1位相だけ順次位相遅れが増加するものである。
【0027】
請求項2記載の同期検出回路によれば、位相周期ごとに基本クロックから1チップ周期の整数分の1位相だけ順次位相遅れが増加するサンプリングクロックが得られるので、位相周期ごとにサンプリングされたデータは、オーバーサンプリング方式において各位相位置でサンプリングされたデータと等しくなるため、各位相周期の相関値を積算することによりオーバーサンプリング方式の相関値と等しい値が得られる。
【0028】
本発明の請求項3に係る同期検出回路は、請求項1または2記載の同期検出回路において、前記位相周期は、符号拡散された信号の周期に等しくなるように設定されるものである。
【0029】
請求項3記載の同期検出回路によれば、位相周期を符号拡散された信号の周期に等しくすることにより、繰り返し送信される拡散符号の周期ごとにサンプリングクロックの位相を変えた相関値を得ることができる。
【0030】
本発明の請求項4に係る同期検出回路は、請求項1から3のうちいずれか1項記載の同期検出回路において、前記同期判定部は、前記位相周期ごとの相関値を用いて相関値が最大になるタイミングを判定するものである。
【0031】
請求項4記載の同期検出回路によれば、位相周期ごとの個々の相関値を用いて相関値が最大になるタイミングを判定することにより、適切な判定方法を用いれば、より短時間に同期検出を判定することが可能になる。
【0032】
本発明の請求項5に係る同期検出回路は、請求項1から3のうちいずれか1項記載の同期検出回路において、前記同期判定部は、前記位相周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定するものである。
【0033】
請求項5記載の同期検出回路によれば、位相周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定することにより、オーバーサンプリング方式と同等の同期検出の判定を行うことができる。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明の一実施の形態に係る同期検出回路の構成を示すブロック図である。図1において、101は受信信号、102はサンプリングクロック生成部、103は受信信号をサンプリングするサンプリング部、105はマッチドフィルタ、106は相関値出力、107は相関値が最大になるタイミングを判定する同期判定部である。
【0035】
マッチドフィルタ105は、図6(b)に示したような非オーバーサンプリング方式のマッチドフィルタであり、複数のタップ111〜113が直列に接続されてシフトレジスタを構成するタップ部と、タップ部の出力と拡散コードとをチップごとに乗算する乗算部121〜124と、乗算部の出力を積算する加算部131〜133からなる。
【0036】
サンプリングクロック生成部102は、基本クロック141と、基本クロックを分配するスイッチ部142と、1/k位相遅延器143から(k−1)/k位相遅延器144までのk−1個の位相遅延器と、OR回路145からなる。k−1個の位相遅延器は、分配された基本クロックを各位相遅延器で順に1/k位相ずつ遅延時間を増加させて遅延させることにより、1/k位相から(k−1)/k位相までの位相差を持ったクロック、サンプリングクロック2(152)からサンプリングクロックk(153)までを生成し、サンプリングクロック1(151)と併せてサンプリング部103に供給する。ここで、スイッチ部142は拡散データの繰り返し周期で分配先を切り換えるようにする。
【0037】
受信信号101はサンプリング部103でサンプリングされて、受信データとしてマッチドフィルタ105のタップ部に供給される。マッチドフィルタ105では、乗算部121〜124で各タップの出力とコード発生器で生成した拡散コードとの乗算を行い、その乗算結果を加算部131〜133で加算して相関値出力106を得る。得られた相関値は同期判定部107でメモリ等に記憶され、あるいは積算され、相関値が最大になるタイミングが所定の判定方法に従って判定される。
【0038】
図2は、本実施の形態のマッチドフィルタにおいて、オーバーサンプリングを行わないにも拘らず、k倍のオーバーサンプリング方式の各位相のサンプリング値が得られる様子を説明する図である。従来のオーバーサンプリングなしの場合は、各周期で同じ位相のサンプリング値201〜209が得られる。これに対して、本実施の形態のマッチドフィルタでは、受信信号の1周期目、2周期目、k周期目において、それぞれの周期のサンプリングクロックであるサンプリングクロック1、サンプリングクロック2、サンプリングクロックkによりサンプリング値211〜219が得られる。
【0039】
図3は、従来のオーバーサンプリングなし、k倍のオーバーサンプリング方式、本発明によるサンプリング方式を対比させて、サンプリング値を得るタイミングを詳しく示した図である。このように、オーバーサンプリングを実施しないにもかかわらず、拡散データの繰り返し周期ごとに、クロック周期の1/kずつ位相を遅延させた各位相のサンプリング値が基本クロックレートで得られる。
【0040】
このようにして、拡散データの繰り返し周期ごとにサンプリング値と拡散コードとの相関値出力が得られる。この各位相における相関値出力を全位相にわたって積算した値はオーバーサンプリング方式のマッチドフィルタの相関値出力に等しい。本実施の形態では、各位相ごとの相関値出力が個々に得られる点で、オーバーサンプリング方式のマッチドフィルタよりも有利であることが分かる。
【0041】
また、この各位相ごとの相関値出力は、特開2000−269855公報によるマッチドフィルタにおいて、k個並列に設けた各マッチドフィルタの相関値出力と一致する。このように、本実施の形態よれば、オーバーサンプリング方式のマッチドフィルタと同等以上の相関精度を得ながら、マッチドフィルタの回路規模を大幅に削減することができる。
【0042】
【発明の効果】
以上説明したように、本発明によれば、非オーバーサンプリング方式のマッチドフィルタを用いても、順次位相が変化するサンプリングクロックでサンプリングしたデータと拡散コードとの相関値を位相周期ごとに得ることにより、回路規模は非オーバーサンプリング方式の同期検出回路と同程度に抑えながら、位相数倍のオーバーサンプリング方式による相関値と同等の相関精度を得ることができる。
【0043】
その結果、オーバーサンプリング方式の問題点であった、サンプリングクロックの周波数が高くなるために消費電力が増加すること、および、回路規模がオーバーサンプリングの倍数に比例して増えるためにLSIの面積が顕著に増大することが解決され、これを処理するLSIチップのコストを大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る同期検出回路の構成を示すブロック図である。
【図2】本発明の一実施の形態に係る同期検出回路において、オーバーサンプリング方式と同等のサンプリング値が得られる様子を説明する図である。
【図3】各方式を対比させてサンプリング値を得るタイミングを説明する図である。
【図4】スペクトラム拡散通信における直接拡散方式の概念を示す図である。
【図5】拡散変調と逆拡散の原理を概念的に説明する図である。
【図6】マッチドフィルタの構成を説明する図である。
【図7】同期獲得の原理を説明する図である。
【図8】受信信号のオーバーサンプリングを説明する図である。
【図9】オーバーサンプリング方式のマッチドフィルタの構成を説明する図である。
【符号の説明】
101 受信信号
102 サンプリングクロック生成部
103 サンプリング部
105 マッチドフィルタ
106 相関値出力
107 同期判定部
111〜113 タップ
121〜124 乗算部
131〜133 加算部
141 基本クロック
142 スイッチ部
143 1/k位相遅延器
144 (k−1)/k位相遅延器
145 OR回路
151〜153 サンプリングクロック
201〜209 オーバーサンプリングなしのサンプリング値
211〜219 本発明の一実施の形態によるサンプリング値
401、411 デジタルデータ
403、413 乗算器
402、412 拡散コード
501 送信データ
502、512 拡散コード波形
503 送信信号
513 受信信号
511、601、901 受信データ
602、902 相関値出力
611〜614、911〜918 タップ
621〜624、921〜928 乗算部
631〜633、931〜937 加算部
Claims (4)
- 符号拡散された信号の周期ごとに、1チップ周期の基本クロックから、前記1チップ周期の整数分の1位相ずつ位相の異なるサンプリングクロックを順に生成して出力するサンプリングクロック生成部と、
符号拡散された信号を前記サンプリングクロック生成部から出力されたサンプリングクロックでサンプリングしたデータと拡散符号との相関値を出力するマッチドフィルタと、
前記相関値が最大になるタイミングを判定して同期検出を行う同期判定部と、を具備することを特徴とする同期検出回路。 - 前記サンプリングクロック生成部が生成するサンプリングクロックは、前記符号拡散された信号の周期ごとに1チップ周期の整数分の1位相だけ順次位相遅れが増加することを特徴とする請求項1記載の同期検出回路。
- 前記同期判定部は、前記符号拡散された信号の周期ごとの相関値を用いて相関値が最大になるタイミングを判定することを特徴とする請求項1または2記載の同期検出回路。
- 前記同期判定部は、前記符号拡散された信号の周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定することを特徴とする請求項1または2記載の同期検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002032877A JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
US10/335,938 US7342953B2 (en) | 2002-02-08 | 2003-01-03 | Synchronization detection circuit |
CNB031001610A CN1248424C (zh) | 2002-02-08 | 2003-01-03 | 同步检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002032877A JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234677A JP2003234677A (ja) | 2003-08-22 |
JP4034571B2 true JP4034571B2 (ja) | 2008-01-16 |
Family
ID=27654837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002032877A Expired - Fee Related JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7342953B2 (ja) |
JP (1) | JP4034571B2 (ja) |
CN (1) | CN1248424C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100401660C (zh) * | 2005-11-29 | 2008-07-09 | 中兴通讯股份有限公司 | 一种用户终端随机接入的检测方法 |
JP2010040092A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 半導体集積回路 |
US20130028296A1 (en) * | 2011-07-27 | 2013-01-31 | Khandekar Aamod D | Chip x2 correlation hypotheses using chip x1 samples |
KR101620293B1 (ko) * | 2015-01-09 | 2016-05-23 | 주식회사 이노와이어리스 | 대역확산 시스템에서 타이밍옵셋 보상 장치 및 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01319341A (ja) | 1988-06-21 | 1989-12-25 | Mitsubishi Electric Corp | Pn符号捕捉回路 |
JPH05175938A (ja) | 1991-12-20 | 1993-07-13 | Clarion Co Ltd | スペクトラム拡散受信装置 |
KR950704865A (ko) | 1993-09-06 | 1995-11-20 | 고지 오보시 | 슬라이딩 상관기 |
US5508708A (en) * | 1995-05-08 | 1996-04-16 | Motorola, Inc. | Method and apparatus for location finding in a CDMA system |
JP2926651B2 (ja) * | 1995-11-02 | 1999-07-28 | 株式会社鷹山 | マッチドフィルタ回路 |
JP2800796B2 (ja) * | 1996-08-12 | 1998-09-21 | 日本電気株式会社 | Cdma同期捕捉回路 |
JP3884115B2 (ja) | 1996-12-10 | 2007-02-21 | 三菱電機株式会社 | デジタルマッチドフィルタ |
JPH10257018A (ja) | 1997-03-07 | 1998-09-25 | Sharp Corp | 同期回路 |
JP3072833B2 (ja) * | 1997-05-23 | 2000-08-07 | 日本電気株式会社 | ディジタルpll回路 |
JPH11191746A (ja) | 1997-12-25 | 1999-07-13 | Sharp Corp | スペクトル拡散通信装置の同期回路 |
JPH11196431A (ja) * | 1997-12-26 | 1999-07-21 | Fujitsu General Ltd | 2重ループpll回路及びこのpll回路を用いた色復調回路 |
JPH11261442A (ja) | 1998-03-06 | 1999-09-24 | Casio Comput Co Ltd | マッチトフィルタ回路 |
JP2000174661A (ja) | 1998-12-04 | 2000-06-23 | Kokusai Electric Co Ltd | 相関方法及びマッチドフィルタ及び携帯端末 |
JP2000252870A (ja) | 1999-03-01 | 2000-09-14 | Toshiba Corp | スペクトル拡散信号の符号同期捕捉回路 |
JP2000269855A (ja) | 1999-03-15 | 2000-09-29 | Kokusai Electric Co Ltd | マッチドフィルタ |
JP2000307479A (ja) | 1999-04-21 | 2000-11-02 | Kokusai Electric Co Ltd | マッチドフィルタ及びcdma受信機 |
US7209848B2 (en) * | 2004-10-25 | 2007-04-24 | Broadcom Corporation | Pulse stretching architecture for phase alignment for high speed data acquisition |
-
2002
- 2002-02-08 JP JP2002032877A patent/JP4034571B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-03 US US10/335,938 patent/US7342953B2/en active Active
- 2003-01-03 CN CNB031001610A patent/CN1248424C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234677A (ja) | 2003-08-22 |
US20030152138A1 (en) | 2003-08-14 |
CN1248424C (zh) | 2006-03-29 |
US7342953B2 (en) | 2008-03-11 |
CN1437323A (zh) | 2003-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
KR100315197B1 (ko) | 확산스펙트럼수신기 | |
KR100552076B1 (ko) | Cdma통신시스템에있어서의신호수신장치 | |
JP4259843B2 (ja) | 遅延ホッピング連続雑音送信参照方式を用いた超広帯域通信システム及び方法 | |
EP0994573A2 (en) | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator | |
US6882682B1 (en) | Fixed pattern detection apparatus | |
JPH08191260A (ja) | 高速周波数ホッピングスペクトル拡散受信機と相関器 | |
JPH1141141A (ja) | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 | |
KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
US9015220B2 (en) | Correlation device | |
JP3872220B2 (ja) | 拡散帯域通信システムの受信装置 | |
JP4034571B2 (ja) | 同期検出回路 | |
WO2001022608A1 (fr) | Correlateur | |
US6647056B1 (en) | Correlation circuit for spread spectrum communication, demodulation circuit and reception apparatus | |
KR0155522B1 (ko) | 병렬 상관기를 이용한 대역확산 pn코드 트랙킹 장치 | |
US6959035B2 (en) | Post-correlation interpolation for delay locked loops | |
JP2914312B2 (ja) | 同期捕捉回路 | |
JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
US7471719B2 (en) | Correlator | |
KR980013077A (ko) | 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법 | |
JP2001094471A (ja) | 受信機 | |
US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
KR20010054000A (ko) | 고속 피엔 코드 탐색 장치 | |
JP2002141830A (ja) | マッチトフィルタ | |
JP2000101477A (ja) | Cdma受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080227 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |