JP4029138B2 - 周波数シンセサイザ回路 - Google Patents
周波数シンセサイザ回路 Download PDFInfo
- Publication number
- JP4029138B2 JP4029138B2 JP2002145304A JP2002145304A JP4029138B2 JP 4029138 B2 JP4029138 B2 JP 4029138B2 JP 2002145304 A JP2002145304 A JP 2002145304A JP 2002145304 A JP2002145304 A JP 2002145304A JP 4029138 B2 JP4029138 B2 JP 4029138B2
- Authority
- JP
- Japan
- Prior art keywords
- controlled oscillator
- circuit
- voltage
- voltage controlled
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 76
- 238000012360 testing method Methods 0.000 claims description 72
- 238000010586 diagram Methods 0.000 description 13
- 239000000523 sample Substances 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ回路に関し、特に試験手段を備える周波数シンセサイザに関する。
【０００２】
【従来の技術】
携帯電話等に使用される従来の周波数シンセサイザは、図９に示すように、ディジタル回路であるＰＬＬ回路１０１と、アナログ回路である電圧制御発振器１０２および低域フィルタ１０３とからなり、ＰＬＬ回路１０１と電圧制御発振器１０２とは一つの基板１００に実装され、この基板１００に接続端子１０１ａ、１０１ｂ、１０２ａ、１０２ｂが形成され、この接続端子１０１ｂ、１０２ａに前記低域フィルタ１０３を外部接続する構成である。この場合に電圧制御発振器１０２のウエハプロービング試験動作は、基板１００に形成された接続端子１０２ａに試験装置２００のプローブを接続して制御電圧を入力し、この制御電圧に基づいて制御電圧発振器１０２から発振される発振信号を出力端子１０２ｂに接続したプローブで検出するように行われていた。しかし、機器の軽量化の要求により、今では搭載部品の集積化等が行われ、従来の周波数シンセサイザは、ＰＬＬ回路、電圧制御発振器および低域フィルタを１チップ化することが要請されてきた。
【０００３】
【発明が解決しようとする課題】
前記従来の周波数シンセサイザ回路は、以上のように構成され、１チップ化されて機器の軽量化に繋がったものの、電圧制御発振器の端子（１０２ａ）が外部に出力されていないため、ウエハ状態でプローブによって行われるウエハプロービング試験で、電圧制御発振器を対象として発振周波数確認試験を実施することができないという課題を有する。また、電圧制御発振器の端子が外部に出力されることも考えられるが、外部端子にのるノイズ成分がオフスイッチの微小リークによりノイズ特性に悪影響を与えるため、採用できない。さらにまた、閉ループによるロック動作が容易にできるため、組み立て完了後に行う最終試験で電圧制御発振器を対象として発振周波数確認試験を実施することはできるが、組み立て後の最終試験で不良チップが検出されることで生じる損害コストが、組み立て前のウエハプロービング試験で不良チップが検出されることで生じる損害コストに比べ著しく大きいため、組み立て前のウエハプロービング試験で電圧制御発振器を対象として発振周波数確認試験を実施するのがコストの観点から好ましい。
【０００４】
本発明は、前記課題を解決するためになされたもので、電圧制御発振器の端子が外部に出力することなしに、組み立て前のウエハプロービング試験で容易に試験可能な周波数シンセサイザ回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る周波数シンセサイザ回路は、ＰＬＬ回路、電圧制御発振器及び低域フィルタを単一チップに搭載して形成され、当該ＰＬＬ回路にシリアルデータを入力する入力端子及び電圧制御発振器からの発振信号を出力する出力端子を備える周波数シンセサイザ回路において、前記電圧制御発振器に試験しようとする直流電圧の任意の２値を印加する試験手段を備え、前記試験手段から印加される２値の直流電圧に基づいて電圧制御発振器から出力端子を介して出力される発振信号に基づいて回路の適否を判断するものである。このように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップに、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を備え、当該２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができる。
【０００６】
また、本発明に係る周波数シンセサイザ回路は必要に応じて、前記試験手段が、低域フィルタと電圧制御発振器との間に接続され、前記ＰＬＬ回路からの制御信号に基づいて２値の直流電圧を電圧制御発振器へ出力するものである。このように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップ上に、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を低域フィルタと電圧制御発振器との間に接続して備え、ＰＬＬ回路からの制御信号を試験手段に出力し、当該試験手段が制御信号に従って２値の直流電圧を電圧制御発振器に出力しているので、ＰＬＬ回路を介して前記入力端子から制御信号を試験手段に出力でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができる。
【０００７】
また、本発明に係る周波数シンセサイザは必要に応じて、前記試験手段が、ＰＬＬ回路で形成されると共に、前記低域フィルタがパッシブ型フィルタで形成されるものである。このように本発明においては、ＰＬＬ回路に試験手段を備え、低域フィルタをパッシブ型フィルタで形成しているので、直接試験手段が電圧制御発振器と接続することなしに、パッシブ型フィルタで形成される低域フィルタを介して制御電圧を電圧制御発振器に出力することができる。
【０００８】
また、本発明に係る周波数シンセサイザは必要に応じて、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力可能な場合に、前記ＰＬＬ回路からのチャネル指定信号に基づいて試験手段が電圧制御発振器のチャネルを切り替え、前記試験手段から印加される２値の直流電圧に基づいて電圧制御発振器から出力端子を介して出力される発振信号に基づいてチャンネル毎の回路の適否を判断するものである。このように本発明においては、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力することができる場合に、試験手段が電圧制御発振器のチャンネルを切り替えて、２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、チャンネル毎の電圧制御発振器の発振信号の適否を、組み立て前に容易に実施することができる。
【０００９】
また、本発明に係る周波数シンセサイザは必要に応じて、前記ＰＬＬ回路がカウンタ及び出力端子を有し、当該ＰＬＬ回路が入力される前記電圧制御発振器からの発振信号をカウンタで分周させて出力端子から出力するものである。このように本発明においては、前記ＰＬＬ回路がカウンタ及び出力端子を有し、前記電圧制御発振器から出力される発振信号をＰＬＬ回路がカウンタで分周させ、この分周した発振信号を出力端子から出力でき、低い周波数になった発振信号に対してプローブで直接ウエハプロービング試験を著しく容易に実施することができる。
【００１０】
【発明の実施の形態】
（本発明の第１の実施形態）
本発明の第１の実施形態に係る周波数シンセサイザ回路について、図１ないし図５に基づいて説明する。図１は本実施形態に係る周波数シンセサイザ回路の全体概要ブロック図、図２は本実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図、図３は本実施形態に係る周波数シンセサイザ回路における電圧制御発振器の特性グラフ図、図４は本実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図、図５は本実施形態に係るに周波数シンセサイザ回路における制御回路論理図である。
【００１１】
前記各図において、本実施形態に係る周波数シンセサイザ回路１０は、２信号間の位相差を比較して位相差信号を発生する位相比較器１１、カウンタ１２、シフトレジスタ１３、カウンタ１５、チャージポンプ１６からなるＰＬＬ回路１と、このＰＬＬ回路１と接続し、制御電圧を印加することで発振周波数を変化させることができる電圧制御発振器２と、ＰＬＬ回路１と接続してＰＬＬ回路１からの入力信号が入力され、高周波成分を遮断する低域フィルタ３と、本発明の特徴であり、ＰＬＬ回路１と接続して２種の制御ビット（制御ビットＡ、制御ビットＢ）が制御信号として入力され、この制御信号に基づいて電圧制御発振器２に電圧レベルの異なる電圧を印加する制御回路４とからなり、前記ＰＬＬ回路１、電圧制御発振器２、低域フィルタ３及び制御回路４が単一チップに搭載して構成される。
【００１２】
前記ＰＬＬ回路１は、図２に示すように、基準信号とカウンタ１２を介して電圧制御発振器２の発振で生成される発振信号とが位相比較器１１の入力信号として入力され、位相比較器１１がこの基準信号と発振信号との位相差を比較して位相差成分をパルス状の位相差信号として出力する。また、ＰＬＬ回路１は、外部入力であるシリアルデータ中に含まれる試験装置２０からの制御信号に基づいてシフトレジスタ１３が、制御ビットＡ、制御ビットＢを作成して、制御回路４へ出力する。
前記電圧制御発振器２は、ＰＬＬ回路１から出力される位相差信号が低域フィルタ３を介して制御電圧として入力され、例えば図３（Ａ）に示すような特性で、この制御電圧に基づいて発振信号を発生させる。
【００１３】
前記制御回路４は、試験手段であり、ＰＬＬ回路１から入力される２種の２値制御ビットに基づいて、電圧制御発振器２に数種の制御電圧を出力し、通常は前述した通り、低域フィルタ３を介してＰＬＬ回路１から出力される位相差信号をそのまま出力するが、試験モードを有し、この試験モードの場合、制御電圧の上限値、下限値を電圧制御発振器２に対して出力する。ここで、制御回路４は、図４に示すように第１の切替スイッチ４１、第２の切替スイッチ４２から構成され、第１の切替スイッチ４１が電圧制御発振器２、低域フィルタ３および第２の切替スイッチ４２と接続され、電圧制御発振器２と低域フィルタ３もしくは第２の切替スイッチ４２とを切り替えて接続し、第２の切替スイッチ４２が第１の切替スイッチ４１、制御電圧の上限値の電圧レベルを有する電圧源αおよび制御電圧の下限値の電圧レベルを有する電圧源βと接続され、第１の切替スイッチ４１と電圧源αもしくは電圧源βとを切り替えて接続する。この制御回路４は、前記第１の切替スイッチ４１および第２の切替スイッチ４２を切り替え、図５（Ａ）に示すように、制御ビットＡが０で制御ビットＢが０の場合に制御電圧の下限値を電圧制御発振器２に出力し、制御ビットＡが０で制御ビットＢが１の場合に制御電圧の上限値を電圧制御発振器２に出力し、その他の場合にＰＬＬ回路１から出力される位相差信号をそのまま出力する。
なお、制御回路４はこの構成に制限されるものではない。この制御ビットＡ、Ｂは、接続端子１ａで本周波数シンセサイザ回路１０とウエハプロービング試験実施時に接続される試験装置２０からプローブを介して前記ＰＬＬ回路１へ入力される。
【００１４】
本実施形態に係る周波数シンセサイザ回路の動作について、試験装置２０からのシリアルデータ中の制御信号が通常モードである動作と、試験装置２０からの制御信号が試験モードである動作とに分けて説明する。ここで、ＰＬＬ回路１が制御回路４に出力する制御ビットＡ、Ｂの初期値は、それぞれ１，１とする。つまり、プローブからの制御ビットがＰＬＬ回路１に入力されない限り、制御ビットＡ、Ｂはそれぞれ１、１の値を維持する。
【００１５】
通常モードでは、電圧制御発振器２が予め定められた初期状態の発振周波数の発振信号を発生させて外部に出力すると共に、ＰＬＬ回路１に分岐して接続されているため、ＰＬＬ回路１にこの発振信号を出力する。ＰＬＬ回路１が基準信号源（図示せず）から入力される基準信号と電圧制御発振器２から入力される発振信号との位相差を比較し、位相差成分をパルス状の位相差信号として接続する低域フィルタ３に出力する。低域フィルタ３がＰＬＬ回路１から入力されたパルス状の位相差信号の高周波成分を遮断し、高周波成分を取り除いた位相差信号を制御回路４に出力する。制御回路４が、入力される制御ビットＡ、Ｂ共に１であるため、第１の切替スイッチ４１により低域フィルタ３と電圧制御発振器２を接続し、低域フィルタ３を介してＰＬＬ回路１より出力された位相差信号が電圧制御発振器２に入力される。電圧制御発振器２が、制御電圧として入力された位相差信号に基づいて発振信号を発生させる。以下、制御ビットＡ、Ｂが変化しない限り、同一動作を繰り返す。
【００１６】
試験モードではプローブからの制御ビットがＰＬＬ回路１に入力され、この制御ビットＡ、Ｂ共に１の状態から、それぞれ０、０に変化した場合について説明する。この場合、制御回路４が、第１の切替スイッチ４１を切り替えて電圧制御発振器２と第２の切替スイッチ４２が接続され、さらに、第２の切替スイッチ４２も切り替えて第１の切替スイッチ４１と電圧源βが接続される。したがって、制御電圧として制御電圧の下限値の電圧レベルを有する電圧が電圧源βから電圧制御発振器２に供給される。ここで、制御電圧に従って電圧制御発振器２が所定の発振周波数の発振信号を生成するとき正常だと判断することができ、逆に、所定の発振周波数の発振信号を生成することができないとき正常でないと判断することができる。
【００１７】
次に、プローブからの制御ビットがＰＬＬ回路１に入力され、この制御ビットＡ、Ｂがそれぞれ０、０から、０、１に変化した場合について説明する。この場合、制御回路４が、第１の切替スイッチ４１を切り替えず現状を維持して電圧制御発振器２と第２の切替スイッチ４２が接続されたままで、第２の切替スイッチ４２のみ切り替えて第１の切替スイッチ４１と電圧源αが接続される。したがって、制御電圧として制御電圧の上限値の電圧レベルを有する電圧が電圧源αから電圧制御発振器２に供給される。ここで、先程と同様に、制御電圧に従って電圧制御発振器２が所定の発振周波数の発振信号を生成するとき正常だと判断することができ、逆に、所定の発振周波数の発振信号を生成することができないとき正常でないと判断することができる。
【００１８】
このように本実施形態に係る周波数シンセサイザ回路によれば、通常モードでは、制御ビットＡ、Ｂが共に１となって、第１の切替スイッチ４１が低域フィルタ３と電圧制御発振器２とを接続し、ＰＬＬ回路１から出力された位相差信号を低域フィルタ３を介して電圧制御発振器２に入力し、電圧制御発振器２が所定の発振周波数の発振信号を生成し、電圧制御発振器２を対象として発振周波数確認試験を実施する試験モードの場合、制御ビットＡ、Ｂを変更して上限、下限の制御電圧を電圧制御発振器２に出力し、電圧制御発振器２が制御電圧に従って適正な発振周波数の発振信号を生成できるか否かを判断でき、容易に組み立て前に試験を実施することができる。
【００１９】
なお、本実施形態に係る周波数シンセサイザにおいて、図６に示すように、前記ＰＬＬ回路１内で、位相比較器１１と同様に、基準信号とカウンタ１２を介して電圧制御発振器２から出力された発振信号とを入力信号とするセレクタ１４を有し、このセレクタ１４を切り替えることで基準信号もしくは発振信号を外部出力し、ウエハプロービング試験を実施することもでき、通常、電圧制御発振器２が出力する発振信号が数Ｇ［Ｈｚ］以上となった場合、周波数帯域が高いため直接プローブで読み込むことは困難であるが、位相比較器１１で使用するためにカウンタ１２を介しているため、十分許容範囲の周波数帯域となっておりプローブで読み込むこともでき、容易にウエハプロービング試験を実施することができる。
【００２０】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る周波数シンセサイザ回路について、図７に基づいて説明する。図７は本実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図を示す。
本実施形態に係る周波数シンセサイザ回路は、前記第１の実施形態に係る周波数シンセサイザと同様に構成され、この構成に加えて、使用する制御ビットが１種増えて、３種の制御ビットＡ、Ｂ、Ｃを使用する構成である。
【００２１】
前記制御回路４は、使用する制御ビットの増加に伴って図７に示すように、前記第１の実施形態における構成に加えて、Ｎｏｔ論理素子４３を介して第１の切替スイッチ４１から制御ビットＡとＰＬＬ回路１から入力される制御ビットＢとを入力されるＡｎｄ論理素子４４と、このＡｎｄ論理素子４４から出力されるビットが入力されるセレクタ４５とからなる。このセレクタ４５は、Ａｎｄ論理素子４４から出力されるビットに従って電圧制御発振器２にｃｈ選択信号ｓ１、ｓ２を出力する。
【００２２】
前記電圧制御発振器２は、前記第１の実施形態の構成に加えて、図３（Ｂ）に示すように２種の周波数帯域を有し、前記セレクタ４５から出力されるｃｈ選択ビットに従って、ｃｈ１若しくはｃｈ２の周波数帯域の発振信号を生成する。ここで、図５（Ｂ）が示すように制御ビットＢに拘らず、制御ビットＡ、Ｃがそれぞれ０、１である場合に、ｃｈ選択信号ｓ２を電圧制御発振器２に出力し、制御ビットＡ、Ｃがそれぞれ、０、０の場合に、ｃｈ選択信号ｓ１を電圧制御発振器２に出力する。
【００２３】
本実施形態に係る周波数シンセサイザは、前記第１の実施形態と同様に動作し、この動作に加えて、制御回路４が試験装置２０からＰＬＬ回路１介して制御ビットＡ、Ｃを入力され、この制御ビットＡ、Ｃがそれぞれ０、１である場合、ｃｈ選択信号ｓ２を電圧制御発振器２に出力され、電圧制御発振器２がｓ２に従ってｃｈ２の周波数帯域の発振信号を生成し、制御ビットＡ、Ｃがそれぞれ０、０の場合、ｃｈ選択信号ｓ１を電圧制御発振器２に出力され、電圧制御発振器２がｓ１に従ってｃｈ２の周波数帯域より低いｃｈ１の周波数帯域の発振信号を生成する。
【００２４】
このように本実施形態に係る周波数シンセサイザによれば、電圧制御発振器２が２種の周波数帯域を有する場合に、制御ビットＣを設けて既存の制御ビットＡと共に使用することで、２種の周波数帯域を有する電圧制御発振器２を対象として発振周波数確認試験を実施する場合、制御ビットＡ、Ｂ、Ｃを変更して、ｃｈ１の発振周波数に対応する上限、下限の制御電圧及びｃｈ２の発振周波数に対応する上限、下限の制御電圧を電圧制御発振器２に出力し、電圧制御発振器２が制御電圧に従って適正な２種の周波数帯域の発振信号を生成できるか否かを判断でき、容易に組み立て前に試験を実施することができる。
なお、本実施形態に係る周波数シンセサイザにおいては、使用する制御ビットをさらに増加し、２種以上の周波数帯域を制御することもできる。
【００２５】
（その他の実施形態）
なお、その他の実施形態に係る周波数シンセサイザにおいて、前記各実施形態の構成に加えて、図８が示すように、低域フィルタ３をパッシブ型フィルタで構成し、制御回路４を電圧制御発振器２と低域フィルタ３との間に配設することなくＰＬＬ回路１に有することもでき、直接制御手段４が電圧制御発振器２と接続することなしに、パッシブ型フィルタで形成される低域フィルタ３を介して制御電圧を電圧制御発振器２に出力することができる。
【００２６】
【発明の効果】
以上のように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップに、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を備え、当該２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができるという効果を奏する。
【００２７】
また、本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップ上に、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を低域フィルタと電圧制御発振器との間に接続して備え、ＰＬＬ回路からの制御信号を試験手段に出力し、当該試験手段が制御信号に従って２値の直流電圧を電圧制御発振器に出力しているので、ＰＬＬ回路を介して前記入力端子から制御信号を試験手段に出力でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができるという効果を有する。
【００２８】
また、本発明においては、ＰＬＬ回路に試験手段を備え、低域フィルタをパッシブ型フィルタで形成しているので、直接試験手段が電圧制御発振器と接続することなしに、パッシブ型フィルタで形成される低域フィルタを介して制御電圧を電圧制御発振器に出力することができるという効果を有する。
【００２９】
また、本発明においては、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力することができる場合に、試験手段が電圧制御発振器のチャンネルを切り替えて、２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、チャンネル毎の電圧制御発振器の発振信号の適否を、組み立て前に容易に実施することができるという効果を有する。
【００３０】
また、本発明においては、前記ＰＬＬ回路がカウンタ及び出力端子を有し、前記電圧制御発振器から出力される発振信号をＰＬＬ回路がカウンタで分周させ、この分周した発振信号を出力端子から出力でき、低い周波数になった発振信号に対してプローブで直接ウエハプロービング試験を著しく容易に実施することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数シンセサイザ回路の全体概要ブロック図である。
【図２】本発明の第１の実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図である。
【図３】本発明の第１の実施形態に係る周波数シンセサイザ回路における電圧制御発振器の特性グラフ図である。
【図４】本発明の第１の実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図である。
【図５】本発明の第１の実施形態に係るに周波数シンセサイザ回路における制御回路論理図である。
【図６】本発明の第１の実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図である。
【図７】本発明の第２の実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図である。
【図８】本発明のその他の実施形態に係る周波数シンセサイザ回路の全体概要ブロック図である。
【図９】従来の周波数シンセサイザ回路の全体概要ブロック図である。
【符号の説明】
１、１０１ ＰＬＬ回路
２、１０２ 電圧制御発振器
３、１０３ 低域フィルタ
４ 制御回路
１０ 周波数シンセサイザ
１１ 位相比較器
１２、１５ カウンタ
１３ シフトレジスタ
１４ セレクタ
１６ チャージポンプ
２０、２００ 試験装置
４１ 第１の切替スイッチ
４２ 第２の切替スイッチ
４３ Ｎｏｔ論理素子
４４ Ａｎｄ論理素子
４５ セレクタ
１ａ、２ｂ、１０１ａ、１０１ｂ、１０２ａ、１０２ｂ 接続端子
【発明の属する技術分野】
本発明は、ＰＬＬ回路に関し、特に試験手段を備える周波数シンセサイザに関する。
【０００２】
【従来の技術】
携帯電話等に使用される従来の周波数シンセサイザは、図９に示すように、ディジタル回路であるＰＬＬ回路１０１と、アナログ回路である電圧制御発振器１０２および低域フィルタ１０３とからなり、ＰＬＬ回路１０１と電圧制御発振器１０２とは一つの基板１００に実装され、この基板１００に接続端子１０１ａ、１０１ｂ、１０２ａ、１０２ｂが形成され、この接続端子１０１ｂ、１０２ａに前記低域フィルタ１０３を外部接続する構成である。この場合に電圧制御発振器１０２のウエハプロービング試験動作は、基板１００に形成された接続端子１０２ａに試験装置２００のプローブを接続して制御電圧を入力し、この制御電圧に基づいて制御電圧発振器１０２から発振される発振信号を出力端子１０２ｂに接続したプローブで検出するように行われていた。しかし、機器の軽量化の要求により、今では搭載部品の集積化等が行われ、従来の周波数シンセサイザは、ＰＬＬ回路、電圧制御発振器および低域フィルタを１チップ化することが要請されてきた。
【０００３】
【発明が解決しようとする課題】
前記従来の周波数シンセサイザ回路は、以上のように構成され、１チップ化されて機器の軽量化に繋がったものの、電圧制御発振器の端子（１０２ａ）が外部に出力されていないため、ウエハ状態でプローブによって行われるウエハプロービング試験で、電圧制御発振器を対象として発振周波数確認試験を実施することができないという課題を有する。また、電圧制御発振器の端子が外部に出力されることも考えられるが、外部端子にのるノイズ成分がオフスイッチの微小リークによりノイズ特性に悪影響を与えるため、採用できない。さらにまた、閉ループによるロック動作が容易にできるため、組み立て完了後に行う最終試験で電圧制御発振器を対象として発振周波数確認試験を実施することはできるが、組み立て後の最終試験で不良チップが検出されることで生じる損害コストが、組み立て前のウエハプロービング試験で不良チップが検出されることで生じる損害コストに比べ著しく大きいため、組み立て前のウエハプロービング試験で電圧制御発振器を対象として発振周波数確認試験を実施するのがコストの観点から好ましい。
【０００４】
本発明は、前記課題を解決するためになされたもので、電圧制御発振器の端子が外部に出力することなしに、組み立て前のウエハプロービング試験で容易に試験可能な周波数シンセサイザ回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る周波数シンセサイザ回路は、ＰＬＬ回路、電圧制御発振器及び低域フィルタを単一チップに搭載して形成され、当該ＰＬＬ回路にシリアルデータを入力する入力端子及び電圧制御発振器からの発振信号を出力する出力端子を備える周波数シンセサイザ回路において、前記電圧制御発振器に試験しようとする直流電圧の任意の２値を印加する試験手段を備え、前記試験手段から印加される２値の直流電圧に基づいて電圧制御発振器から出力端子を介して出力される発振信号に基づいて回路の適否を判断するものである。このように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップに、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を備え、当該２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができる。
【０００６】
また、本発明に係る周波数シンセサイザ回路は必要に応じて、前記試験手段が、低域フィルタと電圧制御発振器との間に接続され、前記ＰＬＬ回路からの制御信号に基づいて２値の直流電圧を電圧制御発振器へ出力するものである。このように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップ上に、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を低域フィルタと電圧制御発振器との間に接続して備え、ＰＬＬ回路からの制御信号を試験手段に出力し、当該試験手段が制御信号に従って２値の直流電圧を電圧制御発振器に出力しているので、ＰＬＬ回路を介して前記入力端子から制御信号を試験手段に出力でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができる。
【０００７】
また、本発明に係る周波数シンセサイザは必要に応じて、前記試験手段が、ＰＬＬ回路で形成されると共に、前記低域フィルタがパッシブ型フィルタで形成されるものである。このように本発明においては、ＰＬＬ回路に試験手段を備え、低域フィルタをパッシブ型フィルタで形成しているので、直接試験手段が電圧制御発振器と接続することなしに、パッシブ型フィルタで形成される低域フィルタを介して制御電圧を電圧制御発振器に出力することができる。
【０００８】
また、本発明に係る周波数シンセサイザは必要に応じて、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力可能な場合に、前記ＰＬＬ回路からのチャネル指定信号に基づいて試験手段が電圧制御発振器のチャネルを切り替え、前記試験手段から印加される２値の直流電圧に基づいて電圧制御発振器から出力端子を介して出力される発振信号に基づいてチャンネル毎の回路の適否を判断するものである。このように本発明においては、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力することができる場合に、試験手段が電圧制御発振器のチャンネルを切り替えて、２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、チャンネル毎の電圧制御発振器の発振信号の適否を、組み立て前に容易に実施することができる。
【０００９】
また、本発明に係る周波数シンセサイザは必要に応じて、前記ＰＬＬ回路がカウンタ及び出力端子を有し、当該ＰＬＬ回路が入力される前記電圧制御発振器からの発振信号をカウンタで分周させて出力端子から出力するものである。このように本発明においては、前記ＰＬＬ回路がカウンタ及び出力端子を有し、前記電圧制御発振器から出力される発振信号をＰＬＬ回路がカウンタで分周させ、この分周した発振信号を出力端子から出力でき、低い周波数になった発振信号に対してプローブで直接ウエハプロービング試験を著しく容易に実施することができる。
【００１０】
【発明の実施の形態】
（本発明の第１の実施形態）
本発明の第１の実施形態に係る周波数シンセサイザ回路について、図１ないし図５に基づいて説明する。図１は本実施形態に係る周波数シンセサイザ回路の全体概要ブロック図、図２は本実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図、図３は本実施形態に係る周波数シンセサイザ回路における電圧制御発振器の特性グラフ図、図４は本実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図、図５は本実施形態に係るに周波数シンセサイザ回路における制御回路論理図である。
【００１１】
前記各図において、本実施形態に係る周波数シンセサイザ回路１０は、２信号間の位相差を比較して位相差信号を発生する位相比較器１１、カウンタ１２、シフトレジスタ１３、カウンタ１５、チャージポンプ１６からなるＰＬＬ回路１と、このＰＬＬ回路１と接続し、制御電圧を印加することで発振周波数を変化させることができる電圧制御発振器２と、ＰＬＬ回路１と接続してＰＬＬ回路１からの入力信号が入力され、高周波成分を遮断する低域フィルタ３と、本発明の特徴であり、ＰＬＬ回路１と接続して２種の制御ビット（制御ビットＡ、制御ビットＢ）が制御信号として入力され、この制御信号に基づいて電圧制御発振器２に電圧レベルの異なる電圧を印加する制御回路４とからなり、前記ＰＬＬ回路１、電圧制御発振器２、低域フィルタ３及び制御回路４が単一チップに搭載して構成される。
【００１２】
前記ＰＬＬ回路１は、図２に示すように、基準信号とカウンタ１２を介して電圧制御発振器２の発振で生成される発振信号とが位相比較器１１の入力信号として入力され、位相比較器１１がこの基準信号と発振信号との位相差を比較して位相差成分をパルス状の位相差信号として出力する。また、ＰＬＬ回路１は、外部入力であるシリアルデータ中に含まれる試験装置２０からの制御信号に基づいてシフトレジスタ１３が、制御ビットＡ、制御ビットＢを作成して、制御回路４へ出力する。
前記電圧制御発振器２は、ＰＬＬ回路１から出力される位相差信号が低域フィルタ３を介して制御電圧として入力され、例えば図３（Ａ）に示すような特性で、この制御電圧に基づいて発振信号を発生させる。
【００１３】
前記制御回路４は、試験手段であり、ＰＬＬ回路１から入力される２種の２値制御ビットに基づいて、電圧制御発振器２に数種の制御電圧を出力し、通常は前述した通り、低域フィルタ３を介してＰＬＬ回路１から出力される位相差信号をそのまま出力するが、試験モードを有し、この試験モードの場合、制御電圧の上限値、下限値を電圧制御発振器２に対して出力する。ここで、制御回路４は、図４に示すように第１の切替スイッチ４１、第２の切替スイッチ４２から構成され、第１の切替スイッチ４１が電圧制御発振器２、低域フィルタ３および第２の切替スイッチ４２と接続され、電圧制御発振器２と低域フィルタ３もしくは第２の切替スイッチ４２とを切り替えて接続し、第２の切替スイッチ４２が第１の切替スイッチ４１、制御電圧の上限値の電圧レベルを有する電圧源αおよび制御電圧の下限値の電圧レベルを有する電圧源βと接続され、第１の切替スイッチ４１と電圧源αもしくは電圧源βとを切り替えて接続する。この制御回路４は、前記第１の切替スイッチ４１および第２の切替スイッチ４２を切り替え、図５（Ａ）に示すように、制御ビットＡが０で制御ビットＢが０の場合に制御電圧の下限値を電圧制御発振器２に出力し、制御ビットＡが０で制御ビットＢが１の場合に制御電圧の上限値を電圧制御発振器２に出力し、その他の場合にＰＬＬ回路１から出力される位相差信号をそのまま出力する。
なお、制御回路４はこの構成に制限されるものではない。この制御ビットＡ、Ｂは、接続端子１ａで本周波数シンセサイザ回路１０とウエハプロービング試験実施時に接続される試験装置２０からプローブを介して前記ＰＬＬ回路１へ入力される。
【００１４】
本実施形態に係る周波数シンセサイザ回路の動作について、試験装置２０からのシリアルデータ中の制御信号が通常モードである動作と、試験装置２０からの制御信号が試験モードである動作とに分けて説明する。ここで、ＰＬＬ回路１が制御回路４に出力する制御ビットＡ、Ｂの初期値は、それぞれ１，１とする。つまり、プローブからの制御ビットがＰＬＬ回路１に入力されない限り、制御ビットＡ、Ｂはそれぞれ１、１の値を維持する。
【００１５】
通常モードでは、電圧制御発振器２が予め定められた初期状態の発振周波数の発振信号を発生させて外部に出力すると共に、ＰＬＬ回路１に分岐して接続されているため、ＰＬＬ回路１にこの発振信号を出力する。ＰＬＬ回路１が基準信号源（図示せず）から入力される基準信号と電圧制御発振器２から入力される発振信号との位相差を比較し、位相差成分をパルス状の位相差信号として接続する低域フィルタ３に出力する。低域フィルタ３がＰＬＬ回路１から入力されたパルス状の位相差信号の高周波成分を遮断し、高周波成分を取り除いた位相差信号を制御回路４に出力する。制御回路４が、入力される制御ビットＡ、Ｂ共に１であるため、第１の切替スイッチ４１により低域フィルタ３と電圧制御発振器２を接続し、低域フィルタ３を介してＰＬＬ回路１より出力された位相差信号が電圧制御発振器２に入力される。電圧制御発振器２が、制御電圧として入力された位相差信号に基づいて発振信号を発生させる。以下、制御ビットＡ、Ｂが変化しない限り、同一動作を繰り返す。
【００１６】
試験モードではプローブからの制御ビットがＰＬＬ回路１に入力され、この制御ビットＡ、Ｂ共に１の状態から、それぞれ０、０に変化した場合について説明する。この場合、制御回路４が、第１の切替スイッチ４１を切り替えて電圧制御発振器２と第２の切替スイッチ４２が接続され、さらに、第２の切替スイッチ４２も切り替えて第１の切替スイッチ４１と電圧源βが接続される。したがって、制御電圧として制御電圧の下限値の電圧レベルを有する電圧が電圧源βから電圧制御発振器２に供給される。ここで、制御電圧に従って電圧制御発振器２が所定の発振周波数の発振信号を生成するとき正常だと判断することができ、逆に、所定の発振周波数の発振信号を生成することができないとき正常でないと判断することができる。
【００１７】
次に、プローブからの制御ビットがＰＬＬ回路１に入力され、この制御ビットＡ、Ｂがそれぞれ０、０から、０、１に変化した場合について説明する。この場合、制御回路４が、第１の切替スイッチ４１を切り替えず現状を維持して電圧制御発振器２と第２の切替スイッチ４２が接続されたままで、第２の切替スイッチ４２のみ切り替えて第１の切替スイッチ４１と電圧源αが接続される。したがって、制御電圧として制御電圧の上限値の電圧レベルを有する電圧が電圧源αから電圧制御発振器２に供給される。ここで、先程と同様に、制御電圧に従って電圧制御発振器２が所定の発振周波数の発振信号を生成するとき正常だと判断することができ、逆に、所定の発振周波数の発振信号を生成することができないとき正常でないと判断することができる。
【００１８】
このように本実施形態に係る周波数シンセサイザ回路によれば、通常モードでは、制御ビットＡ、Ｂが共に１となって、第１の切替スイッチ４１が低域フィルタ３と電圧制御発振器２とを接続し、ＰＬＬ回路１から出力された位相差信号を低域フィルタ３を介して電圧制御発振器２に入力し、電圧制御発振器２が所定の発振周波数の発振信号を生成し、電圧制御発振器２を対象として発振周波数確認試験を実施する試験モードの場合、制御ビットＡ、Ｂを変更して上限、下限の制御電圧を電圧制御発振器２に出力し、電圧制御発振器２が制御電圧に従って適正な発振周波数の発振信号を生成できるか否かを判断でき、容易に組み立て前に試験を実施することができる。
【００１９】
なお、本実施形態に係る周波数シンセサイザにおいて、図６に示すように、前記ＰＬＬ回路１内で、位相比較器１１と同様に、基準信号とカウンタ１２を介して電圧制御発振器２から出力された発振信号とを入力信号とするセレクタ１４を有し、このセレクタ１４を切り替えることで基準信号もしくは発振信号を外部出力し、ウエハプロービング試験を実施することもでき、通常、電圧制御発振器２が出力する発振信号が数Ｇ［Ｈｚ］以上となった場合、周波数帯域が高いため直接プローブで読み込むことは困難であるが、位相比較器１１で使用するためにカウンタ１２を介しているため、十分許容範囲の周波数帯域となっておりプローブで読み込むこともでき、容易にウエハプロービング試験を実施することができる。
【００２０】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る周波数シンセサイザ回路について、図７に基づいて説明する。図７は本実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図を示す。
本実施形態に係る周波数シンセサイザ回路は、前記第１の実施形態に係る周波数シンセサイザと同様に構成され、この構成に加えて、使用する制御ビットが１種増えて、３種の制御ビットＡ、Ｂ、Ｃを使用する構成である。
【００２１】
前記制御回路４は、使用する制御ビットの増加に伴って図７に示すように、前記第１の実施形態における構成に加えて、Ｎｏｔ論理素子４３を介して第１の切替スイッチ４１から制御ビットＡとＰＬＬ回路１から入力される制御ビットＢとを入力されるＡｎｄ論理素子４４と、このＡｎｄ論理素子４４から出力されるビットが入力されるセレクタ４５とからなる。このセレクタ４５は、Ａｎｄ論理素子４４から出力されるビットに従って電圧制御発振器２にｃｈ選択信号ｓ１、ｓ２を出力する。
【００２２】
前記電圧制御発振器２は、前記第１の実施形態の構成に加えて、図３（Ｂ）に示すように２種の周波数帯域を有し、前記セレクタ４５から出力されるｃｈ選択ビットに従って、ｃｈ１若しくはｃｈ２の周波数帯域の発振信号を生成する。ここで、図５（Ｂ）が示すように制御ビットＢに拘らず、制御ビットＡ、Ｃがそれぞれ０、１である場合に、ｃｈ選択信号ｓ２を電圧制御発振器２に出力し、制御ビットＡ、Ｃがそれぞれ、０、０の場合に、ｃｈ選択信号ｓ１を電圧制御発振器２に出力する。
【００２３】
本実施形態に係る周波数シンセサイザは、前記第１の実施形態と同様に動作し、この動作に加えて、制御回路４が試験装置２０からＰＬＬ回路１介して制御ビットＡ、Ｃを入力され、この制御ビットＡ、Ｃがそれぞれ０、１である場合、ｃｈ選択信号ｓ２を電圧制御発振器２に出力され、電圧制御発振器２がｓ２に従ってｃｈ２の周波数帯域の発振信号を生成し、制御ビットＡ、Ｃがそれぞれ０、０の場合、ｃｈ選択信号ｓ１を電圧制御発振器２に出力され、電圧制御発振器２がｓ１に従ってｃｈ２の周波数帯域より低いｃｈ１の周波数帯域の発振信号を生成する。
【００２４】
このように本実施形態に係る周波数シンセサイザによれば、電圧制御発振器２が２種の周波数帯域を有する場合に、制御ビットＣを設けて既存の制御ビットＡと共に使用することで、２種の周波数帯域を有する電圧制御発振器２を対象として発振周波数確認試験を実施する場合、制御ビットＡ、Ｂ、Ｃを変更して、ｃｈ１の発振周波数に対応する上限、下限の制御電圧及びｃｈ２の発振周波数に対応する上限、下限の制御電圧を電圧制御発振器２に出力し、電圧制御発振器２が制御電圧に従って適正な２種の周波数帯域の発振信号を生成できるか否かを判断でき、容易に組み立て前に試験を実施することができる。
なお、本実施形態に係る周波数シンセサイザにおいては、使用する制御ビットをさらに増加し、２種以上の周波数帯域を制御することもできる。
【００２５】
（その他の実施形態）
なお、その他の実施形態に係る周波数シンセサイザにおいて、前記各実施形態の構成に加えて、図８が示すように、低域フィルタ３をパッシブ型フィルタで構成し、制御回路４を電圧制御発振器２と低域フィルタ３との間に配設することなくＰＬＬ回路１に有することもでき、直接制御手段４が電圧制御発振器２と接続することなしに、パッシブ型フィルタで形成される低域フィルタ３を介して制御電圧を電圧制御発振器２に出力することができる。
【００２６】
【発明の効果】
以上のように本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップに、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を備え、当該２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができるという効果を奏する。
【００２７】
また、本発明においては、ＰＬＬ回路、電圧制御発振器及び低域フィルタを搭載して形成した単一チップ上に、前記電圧制御発振器に試験するための２値の直流電圧を印加する試験手段を低域フィルタと電圧制御発振器との間に接続して備え、ＰＬＬ回路からの制御信号を試験手段に出力し、当該試験手段が制御信号に従って２値の直流電圧を電圧制御発振器に出力しているので、ＰＬＬ回路を介して前記入力端子から制御信号を試験手段に出力でき、電圧制御発振器に外部端子を配設することなしに、試験手段を介することで本周波数シンセサイザ回路を対象とした試験、特に、電圧制御発振器を対象とした発振周波数確認試験を組み立て前に容易に実施することができるという効果を有する。
【００２８】
また、本発明においては、ＰＬＬ回路に試験手段を備え、低域フィルタをパッシブ型フィルタで形成しているので、直接試験手段が電圧制御発振器と接続することなしに、パッシブ型フィルタで形成される低域フィルタを介して制御電圧を電圧制御発振器に出力することができるという効果を有する。
【００２９】
また、本発明においては、前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力することができる場合に、試験手段が電圧制御発振器のチャンネルを切り替えて、２値の直流電圧の印加により電圧制御発振器から出力される発振信号に基づいて回路の適否を判断でき、チャンネル毎の電圧制御発振器の発振信号の適否を、組み立て前に容易に実施することができるという効果を有する。
【００３０】
また、本発明においては、前記ＰＬＬ回路がカウンタ及び出力端子を有し、前記電圧制御発振器から出力される発振信号をＰＬＬ回路がカウンタで分周させ、この分周した発振信号を出力端子から出力でき、低い周波数になった発振信号に対してプローブで直接ウエハプロービング試験を著しく容易に実施することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数シンセサイザ回路の全体概要ブロック図である。
【図２】本発明の第１の実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図である。
【図３】本発明の第１の実施形態に係る周波数シンセサイザ回路における電圧制御発振器の特性グラフ図である。
【図４】本発明の第１の実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図である。
【図５】本発明の第１の実施形態に係るに周波数シンセサイザ回路における制御回路論理図である。
【図６】本発明の第１の実施形態に係る周波数シンセサイザ回路におけるＰＬＬ回路の詳細ブロック図である。
【図７】本発明の第２の実施形態に係るに周波数シンセサイザ回路における制御回路の詳細ブロック図である。
【図８】本発明のその他の実施形態に係る周波数シンセサイザ回路の全体概要ブロック図である。
【図９】従来の周波数シンセサイザ回路の全体概要ブロック図である。
【符号の説明】
１、１０１ ＰＬＬ回路
２、１０２ 電圧制御発振器
３、１０３ 低域フィルタ
４ 制御回路
１０ 周波数シンセサイザ
１１ 位相比較器
１２、１５ カウンタ
１３ シフトレジスタ
１４ セレクタ
１６ チャージポンプ
２０、２００ 試験装置
４１ 第１の切替スイッチ
４２ 第２の切替スイッチ
４３ Ｎｏｔ論理素子
４４ Ａｎｄ論理素子
４５ セレクタ
１ａ、２ｂ、１０１ａ、１０１ｂ、１０２ａ、１０２ｂ 接続端子
Claims (9)
- ＰＬＬ回路、電圧制御発振器及び低域フィルタを単一チップに搭載して形成され、当該ＰＬＬ回路にシリアルデータを入力する入力端子及び電圧制御発振器からの発振信号を出力する出力端子を備える周波数シンセサイザ回路において、
前記電圧制御発振器に試験しようとする直流電圧の任意の２値を印加する制御回路を備え、
前記ＰＬＬ回路は、前記入力端子から与えられる前記シリアルデータ中に含まれる制御信号に基づいて制御ビットを前記制御回路に出力し、
当該制御回路は、前記低域フィルタと電圧制御発振器との間に接続され、前記制御ビットに基づいて２値の直流電圧を前記電圧制御発振器へ出力し、
前記制御回路から印加される前記２値の直流電圧に基づいて、前記電圧制御発振器の発振信号が前記出力端子から出力されることを
特徴とする周波数シンセサイザ回路。 - ＰＬＬ回路、電圧制御発振器及び低域フィルタを単一チップに搭載して形成され、当該ＰＬＬ回路にシリアルデータを入力する入力端子及び電圧制御発振器からの発振信号を出力する出力端子を備える周波数シンセサイザ回路において、
前記低域フィルタと前記電圧制御発振器との間に備えられた制御回路を備え、
前記ＰＬＬ回路は、前記入力端子から与えられる前記シリアルデータ中に含まれる制御信号に基づいて制御ビットを前記制御回路に出力し、
前記制御回路は、複数の直流電圧から、前記電圧制御発振器へ出力する直流電圧を、前記ＰＬＬ回路からの前記制御ビットに応じて選択し、
選択された前記直流電圧に応じた前記電圧制御発振器の発振信号が前記出力端子から出力されることを
特徴とする周波数シンセサイザ回路。 - 前記複数の直流電圧は、前記電圧制御発振器を、前記電圧制御発振器の発振信号における上限値及び下限値の発振信号が出力するよう制御する直流電圧を含むことを特徴とする
前記請求項２に記載の周波数シンセサイザ回路。 - 前記上限値及び下限値の発振信号が出力するよう制御する前記直流電圧に応じた前記電圧制御発振器の発振信号に基づいて、回路の適否を判定することを特徴とする
前記請求項３に記載の周波数シンセサイザ回路。 - 前記シリアルデータに応じて、前記周波数シンセサイザの通常動作モードと試験モードとが選択されることを特徴とする
前記請求項２ないし４のいずれか１項に記載の周波数シンセサイザ回路。 - 前記低域フィルタは、パッシブ型フィルタであることを特徴とする
前記請求項１ないし５のいずれか１項に記載の周波数シンセサイザ回路。 - 前記電圧制御発振器が多チャンネルの発振帯域の発振信号を出力可能であり、
前記ＰＬＬ回路は、前記シリアルデータ中に含まれる制御信号に基づいてチャンネル選択ビットを前記制御回路に出力し、
前記制御回路は、前記ＰＬＬ回路からのチャンネル選択ビットに基づいて前記電圧制御発振器の前記チャンネルを切り換え、
前記制御回路から印加される前記直流電圧に応じて、前記電圧制御発振器から前記チャンネル毎の発振信号が前記出力端子から出力されることを特徴とする
前記請求項１ないし６のいずれか１項に記載の周波数シンセサイザ回路。 - 前記ＰＬＬ回路は、カウンタを有し、
前記発振信号を前記カウンタで分周させて前記出力端子から出力させることを特徴とする
前記請求項１ないし７のいずれか１項に記載の周波数シンセサイザ回路。 - 前記入力端子と前記出力端子との間に試験回路が接続され、前記シリアルデータは前記試験回路から前記入力端子に与えられ、前記出力端子から出力される前記発振信号の発信周波数の適否が、前記試験回路により判定されることを特徴とする
前記請求項１ないし８のいずれか１項に記載のシンセサイザ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145304A JP4029138B2 (ja) | 2002-05-20 | 2002-05-20 | 周波数シンセサイザ回路 |
| US10/419,206 US6806782B2 (en) | 2002-05-20 | 2003-04-21 | Frequency synthesizer circuit |
| KR1020030030791A KR100891475B1 (ko) | 2002-05-20 | 2003-05-15 | 주파수 신디사이저 회로 |
| CNB031368352A CN1225840C (zh) | 2002-05-20 | 2003-05-20 | 频率合成器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145304A JP4029138B2 (ja) | 2002-05-20 | 2002-05-20 | 周波数シンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338752A JP2003338752A (ja) | 2003-11-28 |
| JP4029138B2 true JP4029138B2 (ja) | 2008-01-09 |
Family
ID=29417110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002145304A Expired - Fee Related JP4029138B2 (ja) | 2002-05-20 | 2002-05-20 | 周波数シンセサイザ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6806782B2 (ja) |
| JP (1) | JP4029138B2 (ja) |
| KR (1) | KR100891475B1 (ja) |
| CN (1) | CN1225840C (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7265633B1 (en) * | 2004-06-14 | 2007-09-04 | Cypress Semiconductor Corporation | Open loop bandwidth test architecture and method for phase locked loop (PLL) |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| WO2006088721A1 (en) * | 2005-02-16 | 2006-08-24 | 3M Innovative Properties Company | Method of making topographically patterned coatings |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US8132039B1 (en) * | 2007-10-31 | 2012-03-06 | Altera Corporation | Techniques for generating clock signals using counters |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8143958B2 (en) * | 2009-05-20 | 2012-03-27 | Qualcomm, Incorporated | Systems and methods for self testing a voltage controlled oscillator in an open loop configuration |
| US9335261B2 (en) * | 2012-03-30 | 2016-05-10 | Hitachi, Ltd. | Time-domain spectroscopy and time-domain spectroscopic analysis system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581398B2 (ja) | 1993-07-12 | 1997-02-12 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| JPH0795069A (ja) | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 高速ロックアップ制御付きｐｌｌシンセサイザ |
| JP2875472B2 (ja) | 1994-01-19 | 1999-03-31 | 日本無線株式会社 | Ｐｌｌシンセサイザ及びその制御方法 |
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| KR20000007762A (ko) * | 1998-07-07 | 2000-02-07 | 이형도 | 오픈루프형 위상동기루프 신디사이저 |
| JP2000252819A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Ｐｌｌ回路 |
-
2002
- 2002-05-20 JP JP2002145304A patent/JP4029138B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-21 US US10/419,206 patent/US6806782B2/en not_active Expired - Lifetime
- 2003-05-15 KR KR1020030030791A patent/KR100891475B1/ko not_active IP Right Cessation
- 2003-05-20 CN CNB031368352A patent/CN1225840C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1461111A (zh) | 2003-12-10 |
| CN1225840C (zh) | 2005-11-02 |
| US20030214360A1 (en) | 2003-11-20 |
| KR20030090510A (ko) | 2003-11-28 |
| US6806782B2 (en) | 2004-10-19 |
| KR100891475B1 (ko) | 2009-04-02 |
| JP2003338752A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4029138B2 (ja) | 周波数シンセサイザ回路 | |
| US7287200B2 (en) | Jitter applying circuit and test apparatus | |
| US20090079441A1 (en) | Electronic circuit comprising a device to measure phase noise of an oscillating and/or resonant device | |
| JP2002296329A (ja) | 集積回路の試験装置 | |
| WO2001063827A1 (en) | Method and device for a built-in self-test on an integrated circuit modulator | |
| US20090295489A1 (en) | Pll circuit | |
| KR20090069649A (ko) | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 | |
| CN1204408C (zh) | 采用可控制和可测试振荡器的集成电路 | |
| Ozev et al. | Wafer-level RF test and DfT for VCO modulating transceiver architectures | |
| JPH06237149A (ja) | 狭帯域フィルタ | |
| CN100590978C (zh) | Pll频率合成器 | |
| KR20010091008A (ko) | Ｐｌｌ 반도체 디바이스 및 그 테스트 방법과 장치 | |
| US7427899B2 (en) | Apparatus and method for operating a variable segment oscillator | |
| WO2023192732A1 (en) | Integrated functional and design for testability (dft) clock delivery architecture | |
| CN101995542A (zh) | 半导体集成电路测试装置 | |
| US6075396A (en) | Using power-on mode to control test mode | |
| JP4325976B2 (ja) | 受信機 | |
| EP1584935A1 (en) | Configuration of unused external pins during the test mode in a semiconductor integrated circuit | |
| CN110011661B (zh) | 半导体装置和测试方法 | |
| JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
| US6834187B1 (en) | Method of devising a frequency plan for a signal analysis circuit | |
| JP2005140770A (ja) | 半導体試験回路 | |
| US6777921B2 (en) | Analog filter with built-in self test | |
| JP2006023102A (ja) | 発振器検査用集積回路 | |
| JP3535503B1 (ja) | 周波数変調装置およびその変調周波数測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4029138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |