JP4027446B2 - 不揮発性メモリ製造方法 - Google Patents
不揮発性メモリ製造方法 Download PDFInfo
- Publication number
- JP4027446B2 JP4027446B2 JP06606196A JP6606196A JP4027446B2 JP 4027446 B2 JP4027446 B2 JP 4027446B2 JP 06606196 A JP06606196 A JP 06606196A JP 6606196 A JP6606196 A JP 6606196A JP 4027446 B2 JP4027446 B2 JP 4027446B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- film
- field oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 27
- 239000002356 single layer Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 32
- 238000007796 conventional method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に横縦比及び工程段階を省く不揮発性メモリ製造方法に関する。
【０００２】
【従来の技術】
不揮発性メモリはデータの貯蔵手段となるフローティングゲートとコントロールゲートを具備するメモリセルでこうせいされるスタックゲートセルアレー領域とメモリセルを駆動させるのに必要な周辺回路領域（Periphery circuit Area：以下PAと称する）で構成される。前記PAは一般的に単層ゲート電極構造のトランジスターで構成されている。
【０００３】
従来の技術を利用しスタックゲートセルと単層ゲート電極構造のトランジスターを製造する方法（参照：US PAT NO ．5 ，223 ，451 “Semiconductor device wherein n-channel MOSFET ，p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it ”）によればスタックゲート形のメモリセルを構成するフローティングゲートとコントロールゲートはミスアラインメントなくパタニングされる。そして各セルは独立のフローティングゲートを形成する。このために半導体基板上にトンネルオキサイド（tunneling oxide ）フローティングゲート用ポリシリコン膜を蒸着してビットラインの方向と平行にビットライン別に前記ポリシリコン膜パターンを形成する。そしてフローティングゲートとコントロールゲート間の絶縁のためのゲート間絶縁膜とコントロールゲート用ポリシリコン膜を順次的に蒸着した後、その全面にフォトレジストを塗布する。次いでフォトレジストをビットラインと垂直のワードラインの方向にパタニングする。このようなフォトレジストパターンをマスクとしてコントロールゲート用ポリシリコンとゲート間絶縁膜、フローティングゲート用ポリシリコン膜を順次に蝕刻するために自己整合工程を使用する。そして周辺回路の単層ゲートの形成のためには他のマスクを使用しセル領域（Cell Region ：以下CRと称する）をマスキングした後PAのゲートパタニングを実施する。
【０００４】
このような従来の技術によれば、スタックゲートのパタニング時フォトレジストの厚さとスタックゲートの蝕刻時蝕刻されるスタックゲートの厚さが増加するので蝕刻されるパターンの横縦比が増加することになる。従って単層ゲートに比べて最小パターンの形成が難しい。このような問題点を解決するために使用される技術は既存のフォトレジストの厚さが１．０μm 以上なのでフォトレジストの代りに薄くしうる絶縁膜をコントロールゲート上に４０００Åほど形成する。この絶縁膜をフォトレジストでパタニングしてマスクを形成する。パタニングされた絶縁膜をマスクとしてコントロールゲートとフローティングゲート用ポリシリコン膜を蝕刻する絶縁膜マスキング方法を使用し０．４μm 以下のデザインルールを具現している。
【０００５】
実際にフローティングゲートの厚さが１５００Å、ゲート間絶縁膜が３００Å、コントロールゲートの厚さが２０００Åの場合、厚さ１．４μm のフォトレジストと、厚さ４０００Åの絶縁膜マスクを使用し最小間隔０．４μm のパターンを形成する時、横縦比は前者のフォトレジストを使用する場合１．７８μm ／０．４μm ＝４．４５である反面、後者の絶縁膜マスクを使用する場合０．７８μm ／０．４μm ＝１．９５である。従って蝕刻用ガスが蝕刻される面積に均一に到達されるので最小パターン間の間隔をさらに狭く形成しうる。
【０００６】
このような絶縁膜または蝕刻される層との選択比の優秀な材料をフォトレジストの代りに使用しセルアレーと周辺回路のゲートをパタニングする従来の技術による不揮発性メモリ製造方法を説明する。
図１はCRにゲート間絶縁膜９を形成する段階を示す。具体的に、半導体基板１上に通常のロコス（LOCOS ）方法によりフィールド酸化膜３を形成する。次いで前記フィールド酸化膜３の間の活性領域上にトンネルオキサイド５を成長させる。引き続き前記半導体基板１の全面にポリシリコン膜７（以下、下部ゲートと称する）を蒸着した後、導電性不純物でドーピングする。次いでCRのフィールド酸化膜３の一部領域を限定して露出されたポリシリコン膜を蝕刻する。引き続き前記結果物の全面に下部ゲート７と上部ゲート（図２の１３）との絶縁のために絶縁膜９（以下、ゲート間絶縁膜と称する）を形成する。PAにトランジスターのゲート酸化膜を形成するためにCRをフォトレジストパターンP １で限定した後、PAのゲート間絶縁膜９と下部ゲート７及びトンネル酸化膜５を順次的に除去する。そしてCRのフォトレジストパターンP １を除去する。
【０００７】
前記トンネル酸化膜５は１００Åほどに成長させる。そして前記下部ゲート７はフローティングゲートの役割をし、１５００Åで形成する。また抵抗減少のためにドーピング物質としてはPOCL3 を使用して燐ドーピングさせる。そして前記ゲート間絶縁膜９はONO （Oxide-Nitride-Oxide ）膜を使用して形成する。
図２は上部ゲート１３及び上部絶縁膜マスク１５を形成する段階を示す。具体的に、PAのフィールド酸化膜３の間の活性領域上にゲート絶縁膜１１を成長させる。次いで、前記結果物を有する半導体基板１の全面にポリシリコン膜１３を形成する。引き続きこのポリシリコン膜１３（以下、上部ゲートと称する）上にCVD 方法で絶縁膜１５（以下、上部絶縁膜と称する）を形成した後、その上に上部絶縁膜１５をCR内のワードラインの方向に限定するフォトレジストパターンP ２を形成する。本図面で点線に示された部分１５’が上部絶縁膜１５の除去された部分を示す。引き続き前記フォトレジストパターンP ２を除去する。
【０００８】
上部ゲート１３は不揮発性メモリのコントロールゲートの役割をする。また上部ゲート１３はドーピングされたポリシリコン膜またはポリサイドで形成することも出来る。
図３はCRにスタックゲートを形成する段階を示す。具体的に、前記パタニングされた上部絶縁膜１５をマスクとして前記結果物の全面を蝕刻すれば、CRのビットライン方向Ｂの活性領域上に上部ゲート１３とゲート間絶縁膜９及び前記下部ゲート７よりなるスタックゲートが形成される。また、フィールド酸化膜３は上部ゲート１３が除去された後活性領域のゲート間絶縁膜９と下部ゲート７が蝕刻される間に蝕刻される。従ってフィールド酸化膜１３には過度蝕刻された領域Ｃ１、Ｃ２が形成される。
【０００９】
図４はPAに単層ゲート電極を形成する段階を示す。具体的に、前記結果物上にCR全体と前記CRとPAの共通部分にあるフィールド酸化膜の過度蝕刻された領域Ｃ１の一部と共にPAでゲート電極を形成される部分を限定するフォトレジストパターンP ３を形成する。このようなフォトレジストパターンP ３を利用して前記結果物の全面を蝕刻する。その結果PAには露出された上部絶縁膜１５と上部ゲート１３が順次的に蝕刻され単層ゲート電極が形成される。またフィールド酸化膜の蝕刻された部分（図３のＣ１）の一部ａはさらに深く蝕刻される。引き続きフォトレジストパターンP ３を除去する。
【００１０】
図５は最終工程を示す。具体的に、結果物の全面に導電性不純物をイオン注入しCRとPAにドレイン及びソース領域１７、１９を形成する。引き続き結果物の全面に層間絶縁膜２１を蒸着した後、リフローして平坦化する。平坦化された層間絶縁膜２１上に金属コネクタ２３を形成する。
従来の技術による不揮発性メモリ製造方法は上部絶縁膜をマスクとして使用し横縦比は小さくなったが、過度にフィールド酸化膜が蝕刻される問題点が発生する。図４でCRとPAの境界領域にあるフィールド酸化膜は図２の下部ゲート７の側壁のONO 膜“ｂ”を除去するための過度蝕刻工程と下部ゲート７を除去する蝕刻工程に露出され１次蝕刻される。またPAで上部絶縁膜と下部ゲートを蝕刻する間にも蝕刻に露出され２次蝕刻される。この結果CRとPAの境界部分にあるフィールド酸化膜には図４に示されたように幅“ａ”の深い溝が形成される。従ってCRとPAの境界領域に形成されたフィールド酸化膜が過度に蝕刻される場合、バルクシリコンが損傷されたり、以降イオン注入工程で不純物が、露出されたフィールド酸化膜内の活性領域に注入されたり、素子絶縁特性またはフィールドトランジスターが形成される場合スレショルド電圧が低くなる等の問題点がある。また高集積メモリの場合はCRがチップで占める面積比が増加するのでPAは相対的に減少する。相対的に減少されたPAでゲートパターン形成時使用するドライエッチング工程で下部ゲートが完全に蝕刻される場合、すぐ下のゲート絶縁膜が蝕刻されたほどで認知されるエンドポイント検出機能が低下される。従って所定の時間の間に蝕刻をし続けるしかなく、この際形成された下部ゲートの厚さや工程条件の変更時過度蝕刻や過小蝕刻が発生されうる。
【００１１】
【発明が解決しょうとする課題】
本発明の目的は前述した従来の問題点を解決するために絶縁膜マスクを使用することにより横縦比を小さくして微細パターンの形成が可能で工程上の蝕刻回数を減らすことにより工程が簡単化され、フィールド酸化膜の損失に因した素子分離特性の減少と基板の損傷を防止しうる不揮発性メモリ製造方法を提供することである。
【００１２】
【発明を解決するための手段】
前記目的を達成するために、本発明の第１実施例による不揮発性メモリ製造方法は、半導体基板上のCRとPAにフィールド酸化膜を形成して活性領域を限定する段階と、前記活性領域上にトンネル酸化膜を形成する段階と、前記半導体基板上に下部ゲートを形成する段階と、前記CRにある下部ゲートの一部を限定して除去し、前記 CR の第１のフィールド酸化膜の一部を露出する段階と、前記半導体基板の全面にゲート間絶縁膜を形成する段階と、前記PAで前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記 CR と前記 PA の境界領域の第２のフィールド酸化膜の一部を露出する段階と、前記PAにゲート酸化膜を形成する段階と、前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、前記CR及びPAで上部絶縁膜及び上部ゲートを順次的に蝕刻して各々ゲートマスクと単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、前記 PA を限定するレジストパターン及び前記ゲートマスクを利用して前記CRにあるゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、前記フィールド酸化膜、前記スタックゲートパターン及び前記単層ゲートパターンをマスクとして前記半導体基板に導電性不純物を注入してソース及びドレイン領域を形成する段階と、前記半導体基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜上に金属配線を形成する段階を含む。
【００１３】
前記目的を達成するための本発明の第２実施例による不揮発性メモリ製造方法は、半導体基板上のCRとPAにフィールド酸化膜を形成して活性領域を限定する段階と、前記活性領域上にトンネル酸化膜を形成する段階と、前記半導体基板上に下部ゲートを形成する段階と、前記CRにある下部ゲートの一部を限定して除去し、前記 CR の第１のフィールド酸化膜の一部を露出する段階と、前記半導体基板の全面にゲート間絶縁膜を形成する段階と、前記PAで前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記 CR と前記 PA の境界領域の第２のフィールド酸化膜の一部を露出する段階と、前記PAにゲート酸化膜を形成する段階と、前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、前記CR及びPAで上部絶縁膜をパタニングしてマスクを形成する段階と、前記パタニングされた上部絶縁膜をマスクとして前記上部ゲートを蝕刻する工程結果CRにはゲートマスクパターンが形成されPAには単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、前記 PA を限定するレジストパターン及び前記ゲートマスクパターンを利用してCRのゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、前記半導体基板にソース及びドレイン領域を形成する段階と、前記半導体基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜上に金属配線を形成する段階を含む。
【００１４】
前記第１及び第２実施例共に前記フィールド酸化膜は充分な絶縁特性のために５０００Åの厚さで形成することが望ましい。そして前記トンネル酸化膜は１００Åに成長させることが望ましい。前記下部ゲートは１５００Åの厚さで形成して抵抗の減少のためにPOCL3 を使用しドーピングさせることが望ましい。
前記CRの下部ゲートを限定することは前記下部ゲートを各セルに分離させるためであり、ビットラインと平行な方向へフィールド酸化膜の一部の領域を含む。
【００１５】
前記ゲート間絶縁膜はONO 膜を使用して各々８０／１２０／３０Åの厚さで形成することが望ましい。
前記ゲート酸化膜は１２０Åで形成する。
前記上部ゲートは前記ドーピングされた下部ゲートの上に抵抗をさらに減少させるためにその上にタングステンシリサイド（WSi2）を１５００Åほど形成したポリサイド膜で形成する。
【００１６】
前記上部絶縁膜としては酸化膜または窒化膜をCVD やプラズマ工程で４０００Åほどで形成する。また前記上部絶縁膜をパタニングするにおいて横縦比の減少のためにフォトレジストを通常の１．４μm で０．７μm に塗布し進行しても良い。
【００１７】
【発明の実施の形態】
以下、本発明による実施例を添付の図面に基づきさらに詳しく説明する。
図６は下部ゲート８を形成する段階を示す。具体的に、半導体基板２の上にフィールド酸化膜４を形成しCR及びPAの活性領域とフィールド領域を限定する。次いで犠牲酸化工程と湿式エッチング工程を通して活性領域のフィールド酸化時ストレスに因した欠陥やフィールド及び活性領域の縁部でのホワイトリボン等を除去する。以降前記活性領域上にトンネル酸化膜６を形成する。引き続き半導体基板の全面に下部ゲート８を形成した後、CRのフィールド酸化膜４の上でビットライン方向に一定部分を限定し除去する。前記トンネル酸化膜６はその厚さを１００Åほどで形成する。そして前記フィールド酸化膜４は５０００Åほどの厚さで形成する。また前記下部ゲート８はフローティングゲートの役割をするのにポリシリコン膜を使用して１５００Åほどの厚さで形成する。前記下部ゲート８には抵抗の減少のためにPOCL3 を利用して燐をドーピングする。
【００１８】
図７はCRを限定する段階を示す。具体的に、前記結果物の全面にゲート間絶縁膜１０を形成する。引き続き前記半導体基板２の上にCRの全面を限定するフォトレジストパターンP １を形成する。前記フォトレジストパターンP １をマスクとして半導体基板の全面を蝕刻すればPAにあるゲート間絶縁膜１０及び下部ゲート８とトンネル酸化膜６が除去される。以降前記フォトレジストパターンP １を除去する。前記ゲート間絶縁膜１０は前記下部ゲート８と上部ゲート（図８の１４）との絶縁のために８０／１２０／３０Åの厚さでONO 膜を形成する。
【００１９】
図８はCR及びPAで各々ゲートマスクパターン及び単層ゲートパターンを形成する段階を示す。具体的に、前記PAの活性領域上にゲート酸化膜１２を形成する。引き続き前記結果物の全面に上部ゲート１４及び上部絶縁膜１６を順次的に形成する。前記上部絶縁膜１６の上にCRで下部ゲート８のワードラインＷの方向の全部とビットラインＢの方向の一部及びPAで活性領域内の一部を限定するフォトレジストパターンP ２を形成する。前記フォトレジストパターンP ２を利用し前記上部絶縁膜１６と上部ゲート１４を順次的に蝕刻する。この結果前記PAでは単層ゲートパターンが形成され、CRではゲート間絶縁膜１０及び下部ゲート８を蝕刻するためのゲートマスクパターンが形成される。このようなスタックゲートは自己整合的に形成される。次いで前記フォトレジストパターンP ２を除去する。
【００２０】
前記ゲート酸化膜１２は１２０Åで形成する。そして前記上部ゲート１４はコントロールゲートの役割をするがポリシリコン膜を使用して１５００Åで形成する。追加的に抵抗減少のために燐をイオン注入する。そして抵抗をさらに低めるためにタングステンシリサイドを１５００Åほどで形成しポリサイドで形成しうる。そして酸化膜や窒化膜で形成された前記上部絶縁膜１６はCVD やプラズマ方式を利用し４０００Åほどの厚さで形成する。
【００２１】
図９は下部ゲート８を蝕刻する段階を示す。具体的に、前記結果物上にPAを限定するフォトレジストパターンP ３を形成する。前記結果物の全面を蝕刻すれば、CRでは前記上部絶縁膜１６をマスクとして前記ゲート間絶縁膜１０及び下部ゲート８が順次的に除去され自己整合的に下部ゲート８ａが形成される。上部絶縁膜１６、上部ゲート１４、ゲート間絶縁膜１０及び下部ゲート８で積層されるスタックゲートパターンが形成される。以降前記PAのフォトレジストパターンP ３を除去する。
【００２２】
本工程でCR及びPAの境界領域のフィールド酸化膜４と前記セル内部の限定された部分を有するフィールド酸化膜は蝕刻工程で露出され前記ゲート間絶縁膜１０及び下部ゲート８が蝕刻される間に蝕刻されることになる。その結果フィールド酸化膜には溝が形成される。
しかしこの溝は従来の１、２次蝕刻により形成された溝（図４の“ａ”）に比べて安定的で小さい溝である。
【００２３】
図１０は工程を完成する段階を示す。具体的に、前記結果物上に導電性不純物をイオン注入しドレイン及びソース領域１８、２０を形成する。前記半導体基板２の全面に層間絶縁膜２２を蒸着した後、リフローして平坦化する。平坦化された層間絶縁膜２２上に金属コネクタ２４を形成する。
前記層間絶縁膜２２は高温熱酸化膜（High Temperature Oxide：以下HTO と称する）またはBPSG膜で形成する。そして９００℃で１０分間平坦化させる。電気的連結のためにコンタクトホール（図示せず）を形成する。
【００２４】
図１１及び図１２は前記第１実施例と形成工程が同一であり、図１２のP ４は図７のP １と同じ役割をする。
図１３は上部絶縁膜マスク４４を限定する段階を示す。具体的に図１２（または図７）の結果物のPAの活性領域上にゲート酸化膜４０を形成する。その後、前記結果物の全面に上部ゲート４２及び上部絶縁膜４４を順次的に形成する。引き続き前記上部絶縁膜４４の上にCRのワードラインＷの方向の全部とビットラインＢの方向の一部及びPAの活性領域内の一部を限定するフォトレジストパターンP ５を形成する。このフォトレジストパターンP ５を利用し前記結果物の全面を異方性蝕刻して前記フォトレジストパターンP ５により限定されない部分の前記上部絶縁膜４４を除去する。前記PAのゲート酸化膜４０と上部ゲート４２の形成条件と前記上部絶縁膜４４の形成条件は第１実施例と同じなので省略する。
【００２５】
図１４はスタックゲートパターン及び単層ゲートパターンを形成する段階を示す。具体的に、前記上部絶縁膜４４をマスクとして前記上部ゲート４２を自己整合的にパタニングする。このようにしてPAでは単層ゲートパターンが形成され、CRにはスタックゲートパターンが形成される。引き続きフォトレジストパターンP ６を形成して前記PAを限定する。 図１５は工程を完成する段階である。具体的に、前記CRの前記スタックゲートパターンをマスクとして前記ゲート間絶縁膜３８と下部ゲート３６を順次的に蝕刻して除去する。次いで前記フォトレジストパターンP ６を除去する。前記工程でCRに単層ゲートパターンが要る場合、図示していないが、前記ゲート間絶縁膜３８を部分的に限定するフォトレジストパターンを形成することにより単層ゲートパターンを形成しうる。以降の工程は第１実施例の図１０と同一である。
【００２６】
【発明の効果】
以上の本発明は従来の技術とは異なってCRのスタックゲートとPAの単層ゲートを形成する際、上部絶縁膜をマスクとして使用することによりCRとPAで上部ゲート物質を同時に蝕刻でき、CRでのゲート間絶縁膜及び下部ゲートを蝕刻する時横縦比を減少させ微細パターンを形成しうる。従って高集積回路でPAのパターン面積減少によるエンドポイント検出問題を解決しうる。また全体工程にわたって蝕刻工程の回数を減らし工程を単純化する。そして従来の技術によるCRとPAのゲートパターンの形成時重複蝕刻に因したフィールド酸化膜の損失問題を解決しうる。従ってフィールド酸化膜の部分的蝕刻による素子分離特性の減少や基板の損傷を防止しうる。
【００２７】
本発明は前記実施例に限定されなく、多くの変形が本発明の技術的思想内で当分野の通常の知識を有する者により実施可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図２】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図３】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図４】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図５】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図６】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図７】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図８】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図９】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１０】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１１】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１２】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１３】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１４】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１５】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【符号の説明】
３６ 下部ゲート
３８ ゲート間絶縁膜
４０ ゲート酸化膜
４２ 上部ゲート
４４ 上部絶縁膜
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に横縦比及び工程段階を省く不揮発性メモリ製造方法に関する。
【０００２】
【従来の技術】
不揮発性メモリはデータの貯蔵手段となるフローティングゲートとコントロールゲートを具備するメモリセルでこうせいされるスタックゲートセルアレー領域とメモリセルを駆動させるのに必要な周辺回路領域（Periphery circuit Area：以下PAと称する）で構成される。前記PAは一般的に単層ゲート電極構造のトランジスターで構成されている。
【０００３】
従来の技術を利用しスタックゲートセルと単層ゲート電極構造のトランジスターを製造する方法（参照：US PAT NO ．5 ，223 ，451 “Semiconductor device wherein n-channel MOSFET ，p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it ”）によればスタックゲート形のメモリセルを構成するフローティングゲートとコントロールゲートはミスアラインメントなくパタニングされる。そして各セルは独立のフローティングゲートを形成する。このために半導体基板上にトンネルオキサイド（tunneling oxide ）フローティングゲート用ポリシリコン膜を蒸着してビットラインの方向と平行にビットライン別に前記ポリシリコン膜パターンを形成する。そしてフローティングゲートとコントロールゲート間の絶縁のためのゲート間絶縁膜とコントロールゲート用ポリシリコン膜を順次的に蒸着した後、その全面にフォトレジストを塗布する。次いでフォトレジストをビットラインと垂直のワードラインの方向にパタニングする。このようなフォトレジストパターンをマスクとしてコントロールゲート用ポリシリコンとゲート間絶縁膜、フローティングゲート用ポリシリコン膜を順次に蝕刻するために自己整合工程を使用する。そして周辺回路の単層ゲートの形成のためには他のマスクを使用しセル領域（Cell Region ：以下CRと称する）をマスキングした後PAのゲートパタニングを実施する。
【０００４】
このような従来の技術によれば、スタックゲートのパタニング時フォトレジストの厚さとスタックゲートの蝕刻時蝕刻されるスタックゲートの厚さが増加するので蝕刻されるパターンの横縦比が増加することになる。従って単層ゲートに比べて最小パターンの形成が難しい。このような問題点を解決するために使用される技術は既存のフォトレジストの厚さが１．０μm 以上なのでフォトレジストの代りに薄くしうる絶縁膜をコントロールゲート上に４０００Åほど形成する。この絶縁膜をフォトレジストでパタニングしてマスクを形成する。パタニングされた絶縁膜をマスクとしてコントロールゲートとフローティングゲート用ポリシリコン膜を蝕刻する絶縁膜マスキング方法を使用し０．４μm 以下のデザインルールを具現している。
【０００５】
実際にフローティングゲートの厚さが１５００Å、ゲート間絶縁膜が３００Å、コントロールゲートの厚さが２０００Åの場合、厚さ１．４μm のフォトレジストと、厚さ４０００Åの絶縁膜マスクを使用し最小間隔０．４μm のパターンを形成する時、横縦比は前者のフォトレジストを使用する場合１．７８μm ／０．４μm ＝４．４５である反面、後者の絶縁膜マスクを使用する場合０．７８μm ／０．４μm ＝１．９５である。従って蝕刻用ガスが蝕刻される面積に均一に到達されるので最小パターン間の間隔をさらに狭く形成しうる。
【０００６】
このような絶縁膜または蝕刻される層との選択比の優秀な材料をフォトレジストの代りに使用しセルアレーと周辺回路のゲートをパタニングする従来の技術による不揮発性メモリ製造方法を説明する。
図１はCRにゲート間絶縁膜９を形成する段階を示す。具体的に、半導体基板１上に通常のロコス（LOCOS ）方法によりフィールド酸化膜３を形成する。次いで前記フィールド酸化膜３の間の活性領域上にトンネルオキサイド５を成長させる。引き続き前記半導体基板１の全面にポリシリコン膜７（以下、下部ゲートと称する）を蒸着した後、導電性不純物でドーピングする。次いでCRのフィールド酸化膜３の一部領域を限定して露出されたポリシリコン膜を蝕刻する。引き続き前記結果物の全面に下部ゲート７と上部ゲート（図２の１３）との絶縁のために絶縁膜９（以下、ゲート間絶縁膜と称する）を形成する。PAにトランジスターのゲート酸化膜を形成するためにCRをフォトレジストパターンP １で限定した後、PAのゲート間絶縁膜９と下部ゲート７及びトンネル酸化膜５を順次的に除去する。そしてCRのフォトレジストパターンP １を除去する。
【０００７】
前記トンネル酸化膜５は１００Åほどに成長させる。そして前記下部ゲート７はフローティングゲートの役割をし、１５００Åで形成する。また抵抗減少のためにドーピング物質としてはPOCL3 を使用して燐ドーピングさせる。そして前記ゲート間絶縁膜９はONO （Oxide-Nitride-Oxide ）膜を使用して形成する。
図２は上部ゲート１３及び上部絶縁膜マスク１５を形成する段階を示す。具体的に、PAのフィールド酸化膜３の間の活性領域上にゲート絶縁膜１１を成長させる。次いで、前記結果物を有する半導体基板１の全面にポリシリコン膜１３を形成する。引き続きこのポリシリコン膜１３（以下、上部ゲートと称する）上にCVD 方法で絶縁膜１５（以下、上部絶縁膜と称する）を形成した後、その上に上部絶縁膜１５をCR内のワードラインの方向に限定するフォトレジストパターンP ２を形成する。本図面で点線に示された部分１５’が上部絶縁膜１５の除去された部分を示す。引き続き前記フォトレジストパターンP ２を除去する。
【０００８】
上部ゲート１３は不揮発性メモリのコントロールゲートの役割をする。また上部ゲート１３はドーピングされたポリシリコン膜またはポリサイドで形成することも出来る。
図３はCRにスタックゲートを形成する段階を示す。具体的に、前記パタニングされた上部絶縁膜１５をマスクとして前記結果物の全面を蝕刻すれば、CRのビットライン方向Ｂの活性領域上に上部ゲート１３とゲート間絶縁膜９及び前記下部ゲート７よりなるスタックゲートが形成される。また、フィールド酸化膜３は上部ゲート１３が除去された後活性領域のゲート間絶縁膜９と下部ゲート７が蝕刻される間に蝕刻される。従ってフィールド酸化膜１３には過度蝕刻された領域Ｃ１、Ｃ２が形成される。
【０００９】
図４はPAに単層ゲート電極を形成する段階を示す。具体的に、前記結果物上にCR全体と前記CRとPAの共通部分にあるフィールド酸化膜の過度蝕刻された領域Ｃ１の一部と共にPAでゲート電極を形成される部分を限定するフォトレジストパターンP ３を形成する。このようなフォトレジストパターンP ３を利用して前記結果物の全面を蝕刻する。その結果PAには露出された上部絶縁膜１５と上部ゲート１３が順次的に蝕刻され単層ゲート電極が形成される。またフィールド酸化膜の蝕刻された部分（図３のＣ１）の一部ａはさらに深く蝕刻される。引き続きフォトレジストパターンP ３を除去する。
【００１０】
図５は最終工程を示す。具体的に、結果物の全面に導電性不純物をイオン注入しCRとPAにドレイン及びソース領域１７、１９を形成する。引き続き結果物の全面に層間絶縁膜２１を蒸着した後、リフローして平坦化する。平坦化された層間絶縁膜２１上に金属コネクタ２３を形成する。
従来の技術による不揮発性メモリ製造方法は上部絶縁膜をマスクとして使用し横縦比は小さくなったが、過度にフィールド酸化膜が蝕刻される問題点が発生する。図４でCRとPAの境界領域にあるフィールド酸化膜は図２の下部ゲート７の側壁のONO 膜“ｂ”を除去するための過度蝕刻工程と下部ゲート７を除去する蝕刻工程に露出され１次蝕刻される。またPAで上部絶縁膜と下部ゲートを蝕刻する間にも蝕刻に露出され２次蝕刻される。この結果CRとPAの境界部分にあるフィールド酸化膜には図４に示されたように幅“ａ”の深い溝が形成される。従ってCRとPAの境界領域に形成されたフィールド酸化膜が過度に蝕刻される場合、バルクシリコンが損傷されたり、以降イオン注入工程で不純物が、露出されたフィールド酸化膜内の活性領域に注入されたり、素子絶縁特性またはフィールドトランジスターが形成される場合スレショルド電圧が低くなる等の問題点がある。また高集積メモリの場合はCRがチップで占める面積比が増加するのでPAは相対的に減少する。相対的に減少されたPAでゲートパターン形成時使用するドライエッチング工程で下部ゲートが完全に蝕刻される場合、すぐ下のゲート絶縁膜が蝕刻されたほどで認知されるエンドポイント検出機能が低下される。従って所定の時間の間に蝕刻をし続けるしかなく、この際形成された下部ゲートの厚さや工程条件の変更時過度蝕刻や過小蝕刻が発生されうる。
【００１１】
【発明が解決しょうとする課題】
本発明の目的は前述した従来の問題点を解決するために絶縁膜マスクを使用することにより横縦比を小さくして微細パターンの形成が可能で工程上の蝕刻回数を減らすことにより工程が簡単化され、フィールド酸化膜の損失に因した素子分離特性の減少と基板の損傷を防止しうる不揮発性メモリ製造方法を提供することである。
【００１２】
【発明を解決するための手段】
前記目的を達成するために、本発明の第１実施例による不揮発性メモリ製造方法は、半導体基板上のCRとPAにフィールド酸化膜を形成して活性領域を限定する段階と、前記活性領域上にトンネル酸化膜を形成する段階と、前記半導体基板上に下部ゲートを形成する段階と、前記CRにある下部ゲートの一部を限定して除去し、前記 CR の第１のフィールド酸化膜の一部を露出する段階と、前記半導体基板の全面にゲート間絶縁膜を形成する段階と、前記PAで前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記 CR と前記 PA の境界領域の第２のフィールド酸化膜の一部を露出する段階と、前記PAにゲート酸化膜を形成する段階と、前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、前記CR及びPAで上部絶縁膜及び上部ゲートを順次的に蝕刻して各々ゲートマスクと単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、前記 PA を限定するレジストパターン及び前記ゲートマスクを利用して前記CRにあるゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、前記フィールド酸化膜、前記スタックゲートパターン及び前記単層ゲートパターンをマスクとして前記半導体基板に導電性不純物を注入してソース及びドレイン領域を形成する段階と、前記半導体基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜上に金属配線を形成する段階を含む。
【００１３】
前記目的を達成するための本発明の第２実施例による不揮発性メモリ製造方法は、半導体基板上のCRとPAにフィールド酸化膜を形成して活性領域を限定する段階と、前記活性領域上にトンネル酸化膜を形成する段階と、前記半導体基板上に下部ゲートを形成する段階と、前記CRにある下部ゲートの一部を限定して除去し、前記 CR の第１のフィールド酸化膜の一部を露出する段階と、前記半導体基板の全面にゲート間絶縁膜を形成する段階と、前記PAで前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記 CR と前記 PA の境界領域の第２のフィールド酸化膜の一部を露出する段階と、前記PAにゲート酸化膜を形成する段階と、前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、前記CR及びPAで上部絶縁膜をパタニングしてマスクを形成する段階と、前記パタニングされた上部絶縁膜をマスクとして前記上部ゲートを蝕刻する工程結果CRにはゲートマスクパターンが形成されPAには単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、前記 PA を限定するレジストパターン及び前記ゲートマスクパターンを利用してCRのゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、前記半導体基板にソース及びドレイン領域を形成する段階と、前記半導体基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜上に金属配線を形成する段階を含む。
【００１４】
前記第１及び第２実施例共に前記フィールド酸化膜は充分な絶縁特性のために５０００Åの厚さで形成することが望ましい。そして前記トンネル酸化膜は１００Åに成長させることが望ましい。前記下部ゲートは１５００Åの厚さで形成して抵抗の減少のためにPOCL3 を使用しドーピングさせることが望ましい。
前記CRの下部ゲートを限定することは前記下部ゲートを各セルに分離させるためであり、ビットラインと平行な方向へフィールド酸化膜の一部の領域を含む。
【００１５】
前記ゲート間絶縁膜はONO 膜を使用して各々８０／１２０／３０Åの厚さで形成することが望ましい。
前記ゲート酸化膜は１２０Åで形成する。
前記上部ゲートは前記ドーピングされた下部ゲートの上に抵抗をさらに減少させるためにその上にタングステンシリサイド（WSi2）を１５００Åほど形成したポリサイド膜で形成する。
【００１６】
前記上部絶縁膜としては酸化膜または窒化膜をCVD やプラズマ工程で４０００Åほどで形成する。また前記上部絶縁膜をパタニングするにおいて横縦比の減少のためにフォトレジストを通常の１．４μm で０．７μm に塗布し進行しても良い。
【００１７】
【発明の実施の形態】
以下、本発明による実施例を添付の図面に基づきさらに詳しく説明する。
図６は下部ゲート８を形成する段階を示す。具体的に、半導体基板２の上にフィールド酸化膜４を形成しCR及びPAの活性領域とフィールド領域を限定する。次いで犠牲酸化工程と湿式エッチング工程を通して活性領域のフィールド酸化時ストレスに因した欠陥やフィールド及び活性領域の縁部でのホワイトリボン等を除去する。以降前記活性領域上にトンネル酸化膜６を形成する。引き続き半導体基板の全面に下部ゲート８を形成した後、CRのフィールド酸化膜４の上でビットライン方向に一定部分を限定し除去する。前記トンネル酸化膜６はその厚さを１００Åほどで形成する。そして前記フィールド酸化膜４は５０００Åほどの厚さで形成する。また前記下部ゲート８はフローティングゲートの役割をするのにポリシリコン膜を使用して１５００Åほどの厚さで形成する。前記下部ゲート８には抵抗の減少のためにPOCL3 を利用して燐をドーピングする。
【００１８】
図７はCRを限定する段階を示す。具体的に、前記結果物の全面にゲート間絶縁膜１０を形成する。引き続き前記半導体基板２の上にCRの全面を限定するフォトレジストパターンP １を形成する。前記フォトレジストパターンP １をマスクとして半導体基板の全面を蝕刻すればPAにあるゲート間絶縁膜１０及び下部ゲート８とトンネル酸化膜６が除去される。以降前記フォトレジストパターンP １を除去する。前記ゲート間絶縁膜１０は前記下部ゲート８と上部ゲート（図８の１４）との絶縁のために８０／１２０／３０Åの厚さでONO 膜を形成する。
【００１９】
図８はCR及びPAで各々ゲートマスクパターン及び単層ゲートパターンを形成する段階を示す。具体的に、前記PAの活性領域上にゲート酸化膜１２を形成する。引き続き前記結果物の全面に上部ゲート１４及び上部絶縁膜１６を順次的に形成する。前記上部絶縁膜１６の上にCRで下部ゲート８のワードラインＷの方向の全部とビットラインＢの方向の一部及びPAで活性領域内の一部を限定するフォトレジストパターンP ２を形成する。前記フォトレジストパターンP ２を利用し前記上部絶縁膜１６と上部ゲート１４を順次的に蝕刻する。この結果前記PAでは単層ゲートパターンが形成され、CRではゲート間絶縁膜１０及び下部ゲート８を蝕刻するためのゲートマスクパターンが形成される。このようなスタックゲートは自己整合的に形成される。次いで前記フォトレジストパターンP ２を除去する。
【００２０】
前記ゲート酸化膜１２は１２０Åで形成する。そして前記上部ゲート１４はコントロールゲートの役割をするがポリシリコン膜を使用して１５００Åで形成する。追加的に抵抗減少のために燐をイオン注入する。そして抵抗をさらに低めるためにタングステンシリサイドを１５００Åほどで形成しポリサイドで形成しうる。そして酸化膜や窒化膜で形成された前記上部絶縁膜１６はCVD やプラズマ方式を利用し４０００Åほどの厚さで形成する。
【００２１】
図９は下部ゲート８を蝕刻する段階を示す。具体的に、前記結果物上にPAを限定するフォトレジストパターンP ３を形成する。前記結果物の全面を蝕刻すれば、CRでは前記上部絶縁膜１６をマスクとして前記ゲート間絶縁膜１０及び下部ゲート８が順次的に除去され自己整合的に下部ゲート８ａが形成される。上部絶縁膜１６、上部ゲート１４、ゲート間絶縁膜１０及び下部ゲート８で積層されるスタックゲートパターンが形成される。以降前記PAのフォトレジストパターンP ３を除去する。
【００２２】
本工程でCR及びPAの境界領域のフィールド酸化膜４と前記セル内部の限定された部分を有するフィールド酸化膜は蝕刻工程で露出され前記ゲート間絶縁膜１０及び下部ゲート８が蝕刻される間に蝕刻されることになる。その結果フィールド酸化膜には溝が形成される。
しかしこの溝は従来の１、２次蝕刻により形成された溝（図４の“ａ”）に比べて安定的で小さい溝である。
【００２３】
図１０は工程を完成する段階を示す。具体的に、前記結果物上に導電性不純物をイオン注入しドレイン及びソース領域１８、２０を形成する。前記半導体基板２の全面に層間絶縁膜２２を蒸着した後、リフローして平坦化する。平坦化された層間絶縁膜２２上に金属コネクタ２４を形成する。
前記層間絶縁膜２２は高温熱酸化膜（High Temperature Oxide：以下HTO と称する）またはBPSG膜で形成する。そして９００℃で１０分間平坦化させる。電気的連結のためにコンタクトホール（図示せず）を形成する。
【００２４】
図１１及び図１２は前記第１実施例と形成工程が同一であり、図１２のP ４は図７のP １と同じ役割をする。
図１３は上部絶縁膜マスク４４を限定する段階を示す。具体的に図１２（または図７）の結果物のPAの活性領域上にゲート酸化膜４０を形成する。その後、前記結果物の全面に上部ゲート４２及び上部絶縁膜４４を順次的に形成する。引き続き前記上部絶縁膜４４の上にCRのワードラインＷの方向の全部とビットラインＢの方向の一部及びPAの活性領域内の一部を限定するフォトレジストパターンP ５を形成する。このフォトレジストパターンP ５を利用し前記結果物の全面を異方性蝕刻して前記フォトレジストパターンP ５により限定されない部分の前記上部絶縁膜４４を除去する。前記PAのゲート酸化膜４０と上部ゲート４２の形成条件と前記上部絶縁膜４４の形成条件は第１実施例と同じなので省略する。
【００２５】
図１４はスタックゲートパターン及び単層ゲートパターンを形成する段階を示す。具体的に、前記上部絶縁膜４４をマスクとして前記上部ゲート４２を自己整合的にパタニングする。このようにしてPAでは単層ゲートパターンが形成され、CRにはスタックゲートパターンが形成される。引き続きフォトレジストパターンP ６を形成して前記PAを限定する。 図１５は工程を完成する段階である。具体的に、前記CRの前記スタックゲートパターンをマスクとして前記ゲート間絶縁膜３８と下部ゲート３６を順次的に蝕刻して除去する。次いで前記フォトレジストパターンP ６を除去する。前記工程でCRに単層ゲートパターンが要る場合、図示していないが、前記ゲート間絶縁膜３８を部分的に限定するフォトレジストパターンを形成することにより単層ゲートパターンを形成しうる。以降の工程は第１実施例の図１０と同一である。
【００２６】
【発明の効果】
以上の本発明は従来の技術とは異なってCRのスタックゲートとPAの単層ゲートを形成する際、上部絶縁膜をマスクとして使用することによりCRとPAで上部ゲート物質を同時に蝕刻でき、CRでのゲート間絶縁膜及び下部ゲートを蝕刻する時横縦比を減少させ微細パターンを形成しうる。従って高集積回路でPAのパターン面積減少によるエンドポイント検出問題を解決しうる。また全体工程にわたって蝕刻工程の回数を減らし工程を単純化する。そして従来の技術によるCRとPAのゲートパターンの形成時重複蝕刻に因したフィールド酸化膜の損失問題を解決しうる。従ってフィールド酸化膜の部分的蝕刻による素子分離特性の減少や基板の損傷を防止しうる。
【００２７】
本発明は前記実施例に限定されなく、多くの変形が本発明の技術的思想内で当分野の通常の知識を有する者により実施可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図２】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図３】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図４】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図５】従来の技術による不揮発性メモリ製造方法を段階別に示した図面である。
【図６】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図７】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図８】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図９】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１０】本発明の第１実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１１】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１２】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１３】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１４】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【図１５】本発明の第２実施例による不揮発性メモリ製造方法を段階別に示した図面である。
【符号の説明】
３６ 下部ゲート
３８ ゲート間絶縁膜
４０ ゲート酸化膜
４２ 上部ゲート
４４ 上部絶縁膜
Claims (6)
- 半導体基板上のセル領域と周辺回路領域にフィールド酸化膜を形成して活性領域を限定する段階と、
前記活性領域上にトンネル酸化膜を形成する段階と、
前記半導体基板上に下部ゲートを形成する段階と、
前記セル領域上にある下部ゲートの一部を限定して除去し、前記セル領域の第１のフィールド酸化膜の一部を露出する段階と、
前記半導体基板の全面にゲート間絶縁膜を形成する段階と、
前記周辺回路領域で前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記セル領域と前記周辺回路領域の境界領域の第２のフィールド酸化膜の一部を露出する段階と、
前記周辺回路領域にゲート酸化膜を形成する段階と、
前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、
前記セル領域及び周辺回路領域で上部絶縁膜及び上部ゲートを順次的に蝕刻して各々ゲートマスクと単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、
前記周辺回路領域を限定するレジストパターン及び前記ゲートマスクを利用して前記セル領域にあるゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、
前記フィールド酸化膜、前記スタックゲートパターン及び前記単層ゲートパターンをマスクとして前記半導体基板に導電性不純物を注入してソース及びドレイン領域を形成する段階と、
前記半導体基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に金属配線を形成する段階を含むことを特徴とする不揮発性メモリ製造方法。 - 前記下部ゲートはフローティングゲートとしてドーピングされたポリシリコン膜で形成し、前記上部ゲートはコントロールゲートとしてポリサイド膜で形成することを特徴とする請求項１に記載の不揮発性メモリ製造方法。
- 前記層間絶縁膜はHTO膜またはBPSG膜で形成することを特徴とする請求項１に記載の不揮発性メモリ製造方法。
- 半導体基板上のセル領域と周辺回路領域にフィールド酸化膜を形成して活性領域を限定する段階と、
前記活性領域上にトンネル酸化膜を形成する段階と、
前記半導体基板上に下部ゲートを形成する段階と、
前記セル領域にある下部ゲートの一部を限定して除去し、前記セル領域の第１のフィールド酸化膜の一部を露出する段階と、
前記半導体基板の全面にゲート間絶縁膜を形成する段階と、
前記周辺回路領域で前記ゲート間絶縁膜、下部ゲート及びトンネル酸化膜を順次的に除去すると共に、前記セル領域と前記周辺回路領域の境界領域の第２のフィールド酸化膜の一部を露出する段階と、
前記周辺回路領域にゲート酸化膜を形成する段階と、
前記半導体基板の全面に上部ゲート及び上部絶縁膜を順次的に形成する段階と、
前記セル領域及び周辺回路領域で上部絶縁膜をパタニングしてマスクを形成する段階と、
前記パタニングされた上部絶縁膜をマスクとして前記上部ゲートを蝕刻することによりセル領域にはゲートマスクパターンが形成され周辺回路領域には単層ゲートパターンを形成すると共に、前記第２のフィールド酸化膜の一部を再び露出する段階と、
前記周辺回路領域を限定するレジストパターン及び前記ゲートマスクパターンを利用してセル領域のゲート間絶縁膜及び下部ゲートを順次的に蝕刻してスタックゲートパターンを形成すると共に、前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の一部を蝕刻して前記第１のフィールド酸化膜及び前記第２のフィールド酸化膜の上層部に溝を形成する段階と、
前記フィールド酸化膜、前記スタックゲートパターン及び前記単層ゲートパターンをマスクとして前記半導体基板に導電性不純物を注入してソース及びドレイン領域を形成する段階と、
前記半導体基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に金属配線を形成する段階を含むことを特徴とする不揮発性メモリ製造方法。 - 前記層間絶縁膜はHTO膜またはBPSG膜で形成することを特徴とする請求項４に記載の不揮発性メモリ製造方法。
- 前記下部ゲートはフローティングゲートとしてドーピングされたポリシリコン膜で形成し、前記上部ゲートはコントロールゲートとしてポリサイド膜で形成することを特徴とする請求項４に記載の不揮発性メモリ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006110A KR0161402B1 (ko) | 1995-03-22 | 1995-03-22 | 불휘발성 메모리 제조방법 |
| KR1995P6110 | 1995-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264738A JPH08264738A (ja) | 1996-10-11 |
| JP4027446B2 true JP4027446B2 (ja) | 2007-12-26 |
Family
ID=19410366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06606196A Expired - Fee Related JP4027446B2 (ja) | 1995-03-22 | 1996-03-22 | 不揮発性メモリ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5789294A (ja) |
| JP (1) | JP4027446B2 (ja) |
| KR (1) | KR0161402B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3483229B2 (ja) * | 1995-09-21 | 2004-01-06 | ローム株式会社 | 半導体装置の製造方法 |
| EP0785570B1 (en) * | 1996-01-22 | 2002-12-04 | STMicroelectronics S.r.l. | Fabrication of natural transistors in a nonvolatile memory process |
| JP3666973B2 (ja) * | 1996-03-07 | 2005-06-29 | ローム株式会社 | 半導体素子および半導体素子の製造方法 |
| JP3107199B2 (ja) * | 1996-08-29 | 2000-11-06 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| EP0889520B1 (en) * | 1997-07-03 | 2005-09-28 | STMicroelectronics S.r.l. | Method of fabrication a non-volatile semiconductor memory device with shielded single polysilicon gate memory part |
| KR100470990B1 (ko) * | 1997-10-07 | 2005-07-04 | 삼성전자주식회사 | 메모리셀영역과주변로직영역트랜지스터의게이트적층형태가상이한반도체장치의제조방법 |
| JPH11265987A (ja) * | 1998-01-16 | 1999-09-28 | Oki Electric Ind Co Ltd | 不揮発性メモリ及びその製造方法 |
| US5863820A (en) * | 1998-02-02 | 1999-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration of sac and salicide processes on a chip having embedded memory |
| US6015730A (en) * | 1998-03-05 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Integration of SAC and salicide processes by combining hard mask and poly definition |
| US6248629B1 (en) * | 1998-03-18 | 2001-06-19 | Advanced Micro Devices, Inc. | Process for fabricating a flash memory device |
| TW409428B (en) * | 1998-03-20 | 2000-10-21 | Seiko Epson Corp | Non-volatile semiconductor memory apparatus and the manufacture method thereof |
| KR100295149B1 (ko) * | 1998-03-26 | 2001-07-12 | 윤종용 | 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법 |
| TW375813B (en) * | 1998-04-14 | 1999-12-01 | United Microelectronics Corp | Process for fabricating one time programmable ROM |
| US6074915A (en) * | 1998-08-17 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Method of making embedded flash memory with salicide and sac structure |
| EP0993036A1 (en) | 1998-10-09 | 2000-04-12 | STMicroelectronics S.r.l. | Method of manufacturing an integrated semiconductor device comprising a floating gate field-effect transistor and a logic-field effect transistor, and corresponding device |
| US6110782A (en) * | 1998-11-19 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method to combine high voltage device and salicide process |
| US6194301B1 (en) | 1999-07-12 | 2001-02-27 | International Business Machines Corporation | Method of fabricating an integrated circuit of logic and memory using damascene gate structure |
| US6346467B1 (en) | 1999-09-02 | 2002-02-12 | Advanced Micro Devices, Inc. | Method of making tungsten gate MOS transistor and memory cell by encapsulating |
| US6235587B1 (en) | 1999-10-13 | 2001-05-22 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region |
| US6277716B1 (en) | 1999-10-25 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of reduce gate oxide damage by using a multi-step etch process with a predictable premature endpoint system |
| KR100389039B1 (ko) * | 2001-03-05 | 2003-06-25 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| CN100429790C (zh) * | 2003-03-19 | 2008-10-29 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20080076242A1 (en) * | 2006-09-22 | 2008-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating nonvolatile memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
| DE69322928T2 (de) * | 1992-10-27 | 1999-07-29 | Nec Corp., Tokio/Tokyo | Verfahren zur Herstellung eines nicht-flüchtigen Halbleiter-Speicherbauteils |
| JP3363502B2 (ja) * | 1993-02-01 | 2003-01-08 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| US5550072A (en) * | 1994-08-30 | 1996-08-27 | National Semiconductor Corporation | Method of fabrication of integrated circuit chip containing EEPROM and capacitor |
-
1995
- 1995-03-22 KR KR1019950006110A patent/KR0161402B1/ko not_active IP Right Cessation
-
1996
- 1996-03-13 US US08/613,941 patent/US5789294A/en not_active Expired - Fee Related
- 1996-03-22 JP JP06606196A patent/JP4027446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036092A (ko) | 1996-10-28 |
| JPH08264738A (ja) | 1996-10-11 |
| KR0161402B1 (ko) | 1998-12-01 |
| US5789294A (en) | 1998-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| JP3164026B2 (ja) | 半導体装置及びその製造方法 | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| JP5013050B2 (ja) | 半導体装置の製造方法 | |
| US6962851B2 (en) | Nonvolatile memories and methods of fabrication | |
| JP2002064157A (ja) | 半導体メモリ集積回路及びその製造方法 | |
| US7298003B2 (en) | Nonvolatile memory device having STI structure | |
| KR100454135B1 (ko) | 비휘발성 기억소자의 형성방법 | |
| KR0146401B1 (ko) | 스택 게이트 구조를 갖고 있는 반도체 집적 회로 장치의 제조 방법 | |
| JP3442596B2 (ja) | 半導体装置の製造方法 | |
| KR100275746B1 (ko) | 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법 | |
| US7015087B2 (en) | Gate-contact structure and method for forming the same | |
| US6380584B1 (en) | Semiconductor memory device with single and double sidewall spacers | |
| JPH09321255A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20040185616A1 (en) | Nonvolatile memories and methods of fabrication | |
| KR20020032783A (ko) | 플레쉬 메모리 소자의 셀 제조 방법 | |
| JP3651760B2 (ja) | 半導体装置の製造方法 | |
| KR20000076914A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| KR100330948B1 (ko) | 비휘발성 반도체 메모리 장치 및 그 제조방법 | |
| KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100339420B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| JPH1022404A (ja) | スプリットゲートタイプの半導体装置の製造方法 | |
| KR0142602B1 (ko) | 플래쉬 이이피롬 소자의 제조방법 | |
| KR0168158B1 (ko) | 비휘발성 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061011 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070111 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |