JP4024711B2

JP4024711B2 - Modulation apparatus and modulation method

Info

Publication number: JP4024711B2
Application number: JP2003119123A
Authority: JP
Inventors: 善彦堀; 将徳潮田; 啓介藤田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-04-23
Filing date: 2003-04-23
Publication date: 2007-12-19
Anticipated expiration: 2023-04-23
Also published as: JP2004326903A

Description

【０００１】
【発明の属する技術分野】
本発明は、変調装置および変調方法に関し、特にデータ転送や記録媒体への記録に適するようにＤＳＶ（デジタルサム値、Digital Sum Value）制御を効率良く行いながらデータを変調する変調装置および変調方法に関するものである。
【０００２】
【従来の技術】
シリアルデータとしたデジタルデータ列を所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録したりする際、伝送や記録に適するようにデジタルデータ列の変調が行われる。
【０００３】
このような変調方法の１つとして、ブロック符号化が知られている。このブロック符号化は、デジタルデータ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従ってｎ×ｉビットからなる符号データ列に変換するものである。
【０００４】
このブロック符号化は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち１ないしｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このように可変長化され、ブロック符号化された符号は可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）と表される。
【０００５】
ここで、ｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、連続する”１”の間に入る、”０”の最小連続個数、例えば０の最小ランを示し、ｋは連続する”１”の間に入る、”０”の最大連続個数、例えば０の最大ランを示している。
【０００６】
ところで、上述のようにして得られる可変長符号を、例えば光ディスクや光磁気ディスク等に記録する場合、コンパクトディスクやミニディスク等では可変長符号に対して、”１”が入力されたときに反転し、”０”が入力されたときは無反転とする、ＮＲＺＩ(Non Return to Zero Inverted)変調を伝送用変調として行い、ＮＲＺＩ変調化された可変長符号（以下記録波形列という）に基づき記録を行っている。また他にも、ＩＳＯ規格の光磁気ディスクのように、記録変調したビット列を、ＮＲＺＩ変調を行なわずにそのまま記録波形列として記録を行なうシステムも知られている。
【０００７】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行なうためには、最小反転間隔Ｔminは長い方が、すなわち最小ランｄは大きい方が良く、また、記録波形列からのクロックの再生の面からは、最大反転間隔Ｔmaxは短いほうが、すなわち最大ランｋは小さい方が望ましく、種々の変調方法が提案されている。
【０００８】
具体的には、例えば光ディスク、磁気ディスク、又は光磁気ディスク等において提案されている変調方式として、可変長ＲＬＬ（１−７）、固定長ＲＬＬ（１−７）、そして可変長であるＲＬＬ（２−７）などがある。
【０００９】
図９に可変長ＲＬＬ（１−７）の１例として、最小ランｄ＝１、最大ランｋ＝７、基本データ長がｍ＝２、基本符号長がｎ＝３、最大拘束長ｒ＝４である１７ＰＰ（Parity Preserve）変調コードの変換テーブルの一部を示す。
【００１０】
上記変調では、各変換テーブルに従い、デジタルデータ列を符号化データ列へ変換するが、入力されたデジタルデータが複数の変換テーブルに当てはまる時は符号化長の大きな変換テーブルが選択され変換が行なわれる。
【００１１】
さらに、各変換テーブルに含まれる規則としては、パリティ保存性（Parity Preserve）があり、これはデジタルデータ列の要素内の‘１’の個数と、変換される符号化データ列の要素内の‘１’の個数とを、それぞれ２で割った時の余りが、どちらも１あるいは０で互いに同一となるような変換規則である。
【００１２】
一方、前記のように記録媒体への記録、または、デジタルデータ列の伝送の際には、各媒体（伝送）に適した符号化変調が行われるが、これら変調された符号化データ列に直流成分が含まれていると、例えばディスク装置のサーボの制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッタが発生し易くなったりする。従って、上記変調された符号化データ列には、直流成分をなるべく含まない方が良い。
【００１３】
そこで、特開平１１−１７７４３１号公報には、直流成分を低減するため、デジタルデータ列に対して、変調前にＤＳＶ値制御ビットを挿入して、可変長符合(d,k;m,n;r)に変調する変調技術が記載されている。
【００１４】
上記ＤＳＶとは、記録、または伝送されるデータ列の各ビットの‘１’を＋１、‘０’を−１として符号を加算していったときの総和である。ＤＳＶはデータ列の直流成分の目安となる。ＤＳＶの絶対値を小さくなる、つまりゼロに近づけるように制御することは、データ列の直流成分を抑制して、上記データ列の記録や伝送を安定化できることを意味する。
【００１５】
また、上記ＤＳＶ制御では、前記のパリティ保存性の規則を適用すると、変調前に挿入するＤＳＶ制御ビットの‘０’、‘１’によって、変換される符号化データ列の要素内の‘１’の個数が偶数か奇数かを制御でき、従ってＤＳＶ制御ビットを変調前に挿入しても、変換後のＤＳＶ値の符号を制御可能となる。
【００１６】
【特許文献１】
特開平１１−１７７４３１号公報（公開日：１９９９年７月２日）
【００１７】
【発明が解決しようとする課題】
上記従来公報に記載のＤＳＶ制御では、入力のデジタルデータ列の各部分によって変換を行なう変換テーブルの符合長が異なるため、ＤＳＶ制御ビットを含むデジタルデータ列の変調では、挿入したＤＳＶ制御ビットが‘０’の場合と‘１’の場合とで、変換に用いる変換テーブルが異なり、変換符合長が異なることがある。
【００１８】
ＤＳＶ制御ビットを含むデジタルデータ列の各部分の変換符合長が互いに異なった場合、次の変調のために入力されるデジタルデータ列の先頭位置もＤＳＶ制御ビット＝‘０’の場合と‘１’の場合とで異なり、それぞれ異なる変換テーブルにて変換が行なわれる。
【００１９】
互いに異なる各ＤＳＶ制御ビットをそれぞれ含む各デジタルデータ列の変換符合長が異なる場合の変調例を図１４および図１５に示す。まず、１３ビットの入力されたデジタルデータ列に対して、ＤＳＶ制御ビットとして‘０’と‘１’とをそれぞれ先頭に挿入し、それぞれ図９に示す１７ＰＰ変調コードの変換テーブルに従い１７ＰＰ変調を行なう。
【００２０】
ＤＳＶ制御ビットに‘０’を挿入した第１のデジタルデータ列の変調では、第１のデジタルデータ列の変調は変換テーブル１１の変調となり出力の符号長は１２である。次の変調では変換テーブル５の変調となり出力の符号長は６である。
【００２１】
一方、ＤＳＶ制御ビットに‘１’を挿入した第２のデジタルデータ列の変調では、第２のデジタルデータ列の変調は変換テーブル２の変調となり変調時の出力符号長は３である。次の変調では変換テーブル５の変調となり出力の符号長は６である。
【００２２】
図１４（ａ）および図１４（ｂ）に示す例のような、入力データ列によっては、ＤＳＶ制御ビット＝‘０’の場合と‘１’の場合とでＤＳＶ制御ビットを含むデジタルデータ列の変換符合長が異なり、その後の変換の区切り（変換テーブルの変わり目）が、▲１▼および▲２▼のように連続して異なり、次のＤＳＶ制御ビットを含む変換においても変換の区切りが異なる場合がある。
【００２３】
このように変換の区切りが、第１のデジタルデータ列と第２のデジタルデータ列とで合っていない場合、ＤＳＶ制御を行なうためにＤＳＶ制御ビットを含むデジタルデータ列の切り替えを行なうと変調テーブルにない符号６０（図１５（ｃ）参照）となったり、最小ランや最大ランを守らない符合となったりするため、復調時に元のデジタルデータ列に復調できなくなってしまうという問題を有している。
【００２４】
本発明の目的は、そのような状況に鑑みてなされたもので、ＤＳＶ制御データの選択および切り替えを行ってはいけないＤＳＶ制御単位区間の境界を検出し、この境界ではＤＳＶ制御ビットを含むデジタルデータ列の切り替えを行なわないことを実現して、復調を安定化できる変調装置および変調方法を提供することである。
【００２５】
【課題を解決するための手段】
本発明の変調装置は、上記課題を解決するために、デジタルデータ列に第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列を作成するＤＳＶ制御ビット‘０’挿入手段と、デジタルデータ列に第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列を作成するＤＳＶ制御ビット‘１’挿入手段と、上記の第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調して、第１および第２の各ＤＳＶ制御データ列としてそれぞれ出力する符号化変調手段と、第１および第２の各ＤＳＶ制御データ列それぞれの変調において、ＤＳＶ制御ビットを含む変換位置を検出するＤＳＶ制御ビット変換位置検出手段と、上記第１および第２の各ＤＳＶ制御データ列の各変換位置が互いに同じか否かを判定する変換位置判定手段と、上記第１および第２の各ＤＳＶ制御データ列を切り替え選択して出力するＤＳＶ制御データ列選択手段とを具備し、前記ＤＳＶ制御データ列選択手段は、ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合のみＤＳＶ制御データ列の選択切り替えを行い、ＤＳＶ制御ビット含む各変換位置が互いに異なる場合はＤＳＶ制御データ列の切り替えを停止するようになっていることを特徴としている。
【００２６】
上記構成によれば、切り替えを行なうと、記録や伝送されたデータ列から元のデータ列への復調ができなくなる（変調規則を守らない）という不都合を生じるＤＳＶ制御ビットを含む変換位置を、ＤＳＶ制御ビット変換位置検出手段と変換位置判定手段とによって検出できる。
【００２７】
よって、上記構成においては、上記の変換位置でのＤＳＶ制御データ列の切り替えを停止して、上記不都合を回避できるから、復調を安定化できる。
【００２８】
上記変調装置では、第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調するための各変換テーブルを備え、上記各変換テーブルは、デジタルデータ列の要素内の‘１’の個数と変換された符号語列の要素内の‘１’の個数とを、２で割ったときの余りがどちらも１あるいは０で互いに一致するものであり、前記ＤＳＶ制御データ列選択手段は、ＤＳＶ制御ビットを２の倍数個含むデータ単位毎に、ＤＳＶ制御データ列の一方を選択し切り替えて出力するようになっていてもよい。
【００２９】
上記構成によれば、デジタルデータ列の要素内の‘１’の個数と変換された符号語列の要素内の‘１’の個数とを、２で割ったときの余りがどちらも１あるいは０で互いに一致する各交換テーブルが有するパリティ保存性の規則を利用し、ＤＳＶ制御ビットを２の倍数個含むＤＳＶ制御データ列単位区間で、ＤＳＶ制御を行なうことで、ＤＳＶ制御データ列切り替え時にＮＲＺＩ等の伝送用変調の変調規則を考慮せずに、上記切り替えを実行できる。
【００３０】
上記変調装置においては、前記制御ビット含む変換位置が同じ場合、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビットを含む変換位置の前までをＤＳＶを制御する単位区間とし、第１、第２の変調後データをＮＲＺＩ変調するＮＲＺＩ化手段と、第１、第２それぞれの単位区間ＤＳＶを計算する区間ＤＳＶ計算手段と、それら単位区間ＤＳＶとそれまでの累積ＤＳＶとを加算した値の絶対値を比較し、その小さい方に対応する変調データを選択し出力するＤＳＶ制御データ列の選択手段とを備えていてもよい。
【００３１】
上記構成によれば、ＮＲＺＩ化手段と区間ＤＳＶ計算手段と選択手段とを設けたことにより、ＮＲＺＩ変調した後においても、ＤＳＶ制御することができて、さらに復調を安定化できる。
【００３２】
本発明の他の変調装置は、前記課題を解決するために、デジタルデータ列に第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列を作成するＤＳＶ制御ビット‘０’挿入手段と、デジタルデータ列に第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列を作成するＤＳＶ制御ビット‘１’挿入手段と、上記の第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調してＤＳＶ制御データ列として出力する符号化変調手段と、前記ＤＳＶ制御ビット含む変換位置が同じ場合、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビットを含む変換位置の前までをＤＳＶを制御する単位区間とし、第１、第２の変調後データを伝送用に変調して各伝送用データ列としてそれぞれ出力する伝送用変調手段と、第１、第２の各伝送用データ列におけるそれぞれの単位区間ＤＳＶを計算する区間ＤＳＶ計算手段と、それら単位区間ＤＳＶとそれまでの累積ＤＳＶとを加算した加算値の絶対値を比較し、その小さい方に対応する伝送用データ列を選択し出力する伝送用データ列選択手段と、第１および第２の各ＤＳＶ制御データ列それぞれの変調においてＤＳＶ制御ビットを含む変換位置を検出するＤＳＶ制御ビット変換位置検出手段と、上記第１および第２の各ＤＳＶ制御データ列の各変換位置が互いに同じか否かを判定する変換位置判定手段と、前記伝送用データ列選択手段は、ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合のみ伝送用データ列の選択切り替えを行い、ＤＳＶ制御ビット含む各変換位置が互いに異なる場合は伝送用データ列の切り替えを停止するようになっていることを特徴としている。
【００３３】
上記構成によれば、切り替えを行なうと、記録や伝送されたデータ列から元のデータ列への復調ができなくなる（変調規則を守らない）という不都合を生じるＤＳＶ制御ビットを含む変換位置を、ＤＳＶ制御ビット変換位置検出手段と変換位置判定手段とによって検出できる。
【００３４】
よって、上記構成においては、上記の変換位置での伝送用データ列の切り替えを停止して、上記不都合を回避できるから、復調を安定化できる。
【００３５】
また、上述した構成では、ＤＳＶ制御データ列の決定および切り替えを行なえる区間において効率良くＤＳＶ制御が可能となる。
【００３６】
上記変調装置においては、前記の可変長符号への変調は、基本データ長がｍビットのデジタルデータ列を、各変換テーブルを用いて基本符号長がｎビットの可変長符合に変換するものであり、変調後から伝送用データ列を選択しデータ出力するまでの間、ＤＳＶ制御データ列を保存するためのデータ保持手段を、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビット含む変換位置の前までの符号数が取りうる（（ＤＳＶ制御ビットの挿入間隔＋ＤＳＶ制御ビット数）×ｎ÷ｍ＋(最大拘束長ｒ−１)×ｎ）ビット以上保存できるように備えていてもよい。
【００３７】
上記構成によれば、上述したような構成としているので、区間ＤＳＶを計算する間のデータ保存領域を最小のサイズで構成することが可能となる。
【００３８】
上記変調装置では、伝送用データ列の選択切り替え時に、伝送用データ列における、単位区間の最後のデータと現在選択され出力しているデータの‘０’，‘１’とを比較する比較手段と、前記比較結果が異なる場合は、現在選択され出力している区間ＤＳＶの符号を反転する区間ＤＳＶ符号反転手段、および、現在選択され出力している伝送用データ列の‘０’，‘１’を反転する伝送用データ列反転手段とを具備することが望ましい。
【００３９】
上記構成によれば、ＮＲＺＩ変調規則を守りながら、ＤＳＶ制御ビットを含む伝送用データ列の切り替えることが実現可能となり、記録・伝送を安定化でき、復調も安定化できる。
【００４０】
上記変調装置においては、ＤＳＶ制御ビット変換位置検出手段は、可変長符号に変調するときの符号長を加算し、上記加算値が所定値を超えると、上記加算値から上記所定値を減算する加減算器と、上記加減算器の加算値が所定値を超えたか否かを比較により出力する比較器とを有し、上記加算値が所定値を超えた符号長が入力されたときを変換位置として検出するようになっていてもよい。
【００４１】
上記構成によれば、ＤＳＶ制御データを含む変換位置を検出することを、加減算器と比較器とから可能となるので、構成を簡素化できる。
【００４２】
本発明のさらに他の変調装置は、前記の課題を解決するために、デジタルデータ列に第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列を作成するＤＳＶ制御ビット‘０’挿入手段と、デジタルデータ列に第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列を作成するＤＳＶ制御ビット‘１’挿入手段と、第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調するための、デジタルデータ列の要素内の‘１’の個数と変換された符号語列の要素内の‘１’の個数とを、２で割ったときの余りがどちらも１あるいは０で互いに一致する各変換テーブルと、前記ＤＳＶ制御ビット挿入後の第１のデータ列、第２のデータ列のそれぞれを上記各変換テーブルによって可変長符号に変調する２つの符号化変調手段と、ＤＳＶ制御ビットを２の倍数個含むデータ単位毎に、ＤＳＶ制御データ列の一方を選択し切り替えて出力するＤＳＶ制御データ列選択手段とを備えていることを特徴としている。
【００４３】
上記構成によれば、デジタルデータ列の要素内の‘１’の個数と変換された符号語列の要素内の‘１’の個数とを、２で割ったときの余りがどちらも１あるいは０で互いに一致する各交換テーブルが有するパリティ保存性の規則を利用し、ＤＳＶ制御ビットを２の倍数個含むＤＳＶ制御データ列単位区間で、ＤＳＶ制御を行なうことで、ＤＳＶ制御データ列切り替え時にＮＲＺＩ等の伝送用変調の変調規則を考慮せずに、かつ、ＤＳＶ制御データ列の切り替わりにて生じる不連続の修正のための手段が必要なく、上記切り替えを実行できる。
【００４４】
本発明の変調方法は、前記の課題を解決するために、デジタルデータ列に互いに異なる各ＤＳＶ制御ビットをそれぞれ挿入した各ＤＳＶ制御データ列を生成し、上記ＤＳＶ制御データ列から、各変換テーブルに基づいて各符号化データ列にそれぞれ変調し、上記各符号化データ列のＤＳＶをそれぞれ算出し、ＤＳＶが低減されるように上記各符号化データ列を切り替えて選択し出力する変調方法において、上記各符号化データ列における、ＤＳＶ制御ビットを含む変換位置をそれぞれ検出し、上記各符号化データ列における、一方の符号化データ列に変換位置が検出されたとき、他方の符号化データ列の同じ位置に変換位置が検出されたか否かを判定し、上記の各符号化データ列における各変換位置が互いに異なるときは各符号化データ列の切り替え選択を停止することを特徴としている。
【００４５】
上記方法によれば、切り替えを行なうと前述の不都合を生じる、ＤＳＶ制御ビットを含む各符号化データ列の変換位置を検出し、上記変換位置ではＤＳＶ制御データ列の切り替えを停止して、上記不都合を回避できるから、復調を安定化できる。
【００４６】
【発明の実施の形態】
本発明に係る変調装置および変調方法における実施の各形態の例を図１ないし図１３に基づいて以下にそれぞれ説明する。
【００４７】
（実施の第一形態）
本発明による変調装置の実施の第一形態例は、図１に示すように、ＤＳＶ制御ビット‘０’挿入部１１、ＤＳＶ制御ビット‘１’挿入部１２、各変調部１３、各ＤＳＶ制御ビット変換位置検出部１４、ＤＳＶ変換位置を判定するための変換位置判定部１５、および、ＤＳＶ制御データ列選択部１６を有している。
【００４８】
ＤＳＶ制御ビット‘０’挿入部１１では、入力データ列（デジタルデータ列）に第１のＤＳＶ制御ビットとして‘０’を所定の間隔で挿入し第１のデータ列を作成する。ＤＳＶ制御ビット‘１’挿入部１２では、データ列に第２のＤＳＶ制御ビットとして‘１’を所定の間隔で挿入し第２のデータ列を作成する。
【００４９】
２つの各変調部１３では、前記ＤＳＶ制御ビット挿入後の第１のデータ列、第２のデータ列それぞれを可変長符号であるＤＳＶ制御データ列（符号化データ列）にそれぞれ変調して出力すると共に、データ列での変換位置を示す変換クロックおよび変換した符号の変換符号長をそれぞれ出力する。
【００５０】
各ＤＳＶ制御ビット変換位置検出部１４では、第１、第２それぞれの変調において、ＤＳＶ制御ビットを含む変換の先頭の符号位置が、ＤＳＶ制御ビットを含む変換位置としてそれぞれ検出される。
【００５１】
変換位置判定部１５では、それぞれ検出された、前記第１、第２のＤＳＶ制御ビットを含む各変換位置が互いに同じ位置か否かを判定し、同じ場合にのみＤＳＶ制御データ列選択部１６に対し選択切り替えタイミングが指示される。
【００５２】
ＤＳＶ制御データ列選択部１６では、変換位置判定部１５からの選択切り替えタイミングの指示を受けた時のみ、前記の各変調部１３からの各ＤＳＶ制御データ列の一方を決定（選択）し切り替えを行い、次の切り替えタイミングまで選択したＤＳＶ制御データ列が出力される。
【００５３】
図２にＤＳＶ制御ビットを含む変換位置を検出する動作の一例を示す。上記動作例では、まず、１−１、１−２、‥、１−７、２−１、２−２、‥、２−７の１４ビットの入力データ列が入力される。
【００５４】
続いて、ＤＳＶ制御ビット‘０’挿入部１１にて、入力データ列の、任意のビット数に設定された例えば７ビットに対し１ビットの割合で、第１のＤＳＶ制御ビットとしての‘０’を挿入し第１のデータ列が作成される。同様に、ＤＳＶ制御ビット‘１’挿入部１２にて、第２のＤＳＶ制御ビットとしての‘１’を挿入し第２のデータ列が作成される。
【００５５】
第１のデータ列が入力された変調部１３では、例えば図９に示す１７ＰＰ変調コードの各変換テーブルに従って変調が行なわれ、例えば図２に示すように、第１のデータ列は先頭から各符号長３、３、６、６の各変換テーブルで変調がそれぞれ行なわれ、上記変調に対応したＤＳＶ制御データ列が出力される。
【００５６】
その後、第１のＤＳＶ制御ビットを含むＤＳＶ制御データ列が入力された変換位置検出部１４では、第１のＤＳＶ制御ビットを含む変換位置を後述の方法にて検出し、例えば３−１と３−１３の位置が各変換位置として検出される。
【００５７】
一方、第２のデータ列についても、同様に、先頭から各符号長６、３、６、６の各変換テーブルで変調がそれぞれ行なわれた場合を示す。第２のＤＳＶ制御ビットを含むＤＳＶ制御データ列が入力された変換位置検出部１４では、第２のＤＳＶ制御ビットを含む変換位置を検出し、例えば４−１と４−１０の位置が各変換位置として検出される。
【００５８】
第１、および第２のＤＳＶ制御ビットを含む各変換位置が互いに同じか否かを判定する、変換位置判定部１５においては、１番目の第１、および第２のＤＳＶ制御ビットを含む各変更位置は、変調後の符号の１ビット目で同じであり各変換位置が同じと判定される一方、２番目の第１、および第２のＤＳＶ制御ビットを含む各変更位置は、第１のＤＳＶ制御ビットを含む変換位置が１３ビット目で第２のＤＳＶ制御ビットを含む変換位置が１０ビット目であるため、各変換位置が互いに異なると判定される。
【００５９】
上記変調装置および変調方法を用いることにより、切り替えを行なえない、つまり切り替えを行なうと前述した不都合が生じる、ＤＳＶ制御単位区間の境界に隣接した変換位置を検出し、上記変換位置ではＤＳＶ制御データ列の切り替えを行なわない（停止した）ことを実現して、復調を安定化できる。
【００６０】
以下に、ＤＳＶ制御ビットを含む変換位置を検出するためのＤＳＶ制御ビット変換位置検出部１４について説明する。ＤＳＶ制御ビット変換位置検出部１４は、図３に示すように、実施の第一形態における構成の一例として、加減算器２１と比較器２２とを有している。
【００６１】
加減算器２１は、可変長符号に変調するときの符号長を加算し、上記加算値が所定値を超えると、上記加算値から上記所定値を減算するものである。比較器２２は、上記加減算器２１の加算値が所定値を超えたか否かの結果を比較により出力するものである。
【００６２】
よって、ＤＳＶ制御ビット変換位置検出部１４は、上記加算値が所定値を超えた符号長が入力されたときを変換位置として検出するようになっている。
【００６３】
次に、図４を用いて、図２の第２のデータ列に対する変調を行なう時に、変換位置を検出する動作例を説明する。比較器２２では、上記加算値が、ＤＳＶ制御ビットの挿入間隔（例えば７ビット）に対応する、可変長符号への変換後の平均符号長である、例えば１２ビットより大きいか否かの比較を行い、‘１２’より大きくなった箇所がＤＳＶ制御ビットを含む変換位置として検出される。
【００６４】
加減算器２１は変調部１３より変換タイミングを示す変換クロックと変換符号長を入力とし、変換クロックに合わせて変換符号長を加算して加算値を上記変換クロックに合わせて比較器２２に出力し、また、比較器２２から、入力された加算値が‘１２’より大きいという結果を受けて、上記加算値から‘１２’の減算を行なう。
【００６５】
例として、まず、加減算器２１の初期値として、本実施の第一形態では‘１２’を与えておき、１つ目の変換符号長‘６’を加え加算値は‘１８’となる。比較器２２では、加算値の‘１８’は‘１２’より大きいので、１つ目の位置がＤＳＶ制御ビットを含む変換位置として検出される。加減算器２１では、次のサイクルで‘１２’を上記加算値‘１８’から減算し、加算値は‘６’となる。
【００６６】
２つ目以降の変換においても同様の処理を行なうことで、ＤＳＶ制御ビットを含む変換位置の検出を各ＤＳＶ制御ビット変換位置検出部１４において行なうことが可能となる。
【００６７】
なお、上記１２ビットは、（挿入間隔７ビット＋ＤＳＶ制御ビット１ビット）＝８ビットに対し、基本データ長がｍビットのデータを基本符号長がｎビットに変換するため（本実施の形態の場合ｍ＝２、ｎ＝３）、（ＤＳＶ制御の挿入間隔ビット数＋ＤＳＶ制御ビット数）＊ｎ／ｍ、つまり８＊３／２＝１２ビットの計算により設定される。
【００６８】
（実施の第二形態）
本発明の変調装置な係る実施の第二形態における構成の一例は、図５に示すように、ＤＳＶ制御ビット‘０’挿入部１１、ＤＳＶ制御ビット‘１’挿入部１２、各変調部１３、各ＤＳＶ制御ビット変換位置検出部１４、変換位置判定部１５、各ＮＲＺＩ化部（伝送用変調手段）３１、各区間ＤＳＶ計算部３２、チャネルデータ列選択部３３を備えている。
【００６９】
なお、本実施の第二形態においては、上記実施の第一形態と同様な機能を有する各部材については、同一の部材番号を付与してそれらの説明を省いた。上記では、伝送用変調手段としてＮＲＺＩを用いた例を挙げたが、低周波数成分が抑制された記録や伝送に好適な変調方法であればよく、例えばＮＲＺ（No Return to Zero）などが挙げられる。
【００７０】
次に、図６ないし図８を用いて、本実施の第二形態におけるＤＳＶ制御の動作例を説明する。入力データ列に対し、ＤＳＶ制御ビット‘０’挿入部１１にて、入力データ列の例えば７ビットに対し１ビットの割合でＤＳＶ制御ビットを挿入し、第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列が作成される。同様に、ＤＳＶ制御ビット‘１’挿入部１２にて、第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列が作成される。
【００７１】
各変調部１３では、前記実施の第一形態と同様に、図９に示す、例えば１７ＰＰ変調コードの各変換テーブルに従って変調が行なわれ、第１、第２それぞれの変調後の符号である各ＤＳＶ制御データ列がそれぞれ得られる。各変換位置検出部１４では第１、第２それぞれのＤＳＶ制御ビットを含む各変換位置がそれぞれ検出される。
【００７２】
各ＮＲＺＩ化部３１では、各変調部１３からの各ＤＳＶ制御データ列に対して、第１、第２それぞれのＮＲＺＩ変調を行い、ＮＲＺＩ化後の各チャネルデータ列がそれぞれ得られ、出力される。各区間ＤＳＶ計算部３２では、上記各チャネルデータ列から、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビットを含む変換位置の前までを単位区間として、この単位区間内のＤＳＶを計算し、第１のデータ列、第２のデータ列に対応した各区間ＤＳＶがそれぞれ算出される。
【００７３】
第１のデータ列に対応した、第１の区間ＤＳＶは１つ目の区間で‘５’、２つ目の区間で‘−１’となる。第２のデータ列に対応した、第２の区間ＤＳＶは１つ目の区間で‘−１’、２つ目の区間で‘−３’が得られる。チャネルデータ列選択部３３では、それ以前の累積ＤＳＶと区間ＤＳＶを加算し、その絶対値が小さい方に対応するチャネルデータ列を選択し、出力を行なう。
【００７４】
ただし、区間ＤＳＶを加算する際とチャネルデータ列を選択し出力する際には、ＮＲＺＩ化された各チャネルデータ列に対し、‘０’、‘１’の修正が必要な場合がある。つまり、１つ前の単位区間で選択され出力されたチャネルデータ列の最後のビットと今回の単位区間におけるチャネルデータ列の先頭の１ビットとの関係において、このつなぎ目に不必要な反転が入っている場合は、正しくＮＲＺＩ復調されないことがあり、上記場合においては、今回の単位区間における全てのチャネルデータ列の‘０’、‘１’を反転すると共に、今回の単位区間の区間ＤＳＶの符号を反転する修正が必要である。
【００７５】
チャネルデータ列選択部３３においては、１つ目の区間以前の累積ＤＳＶを初期値としての‘２’とした場合、累積ＤＳＶと、符号修正無の区間ＤＳＶおよび符号修正後の区間ＤＳＶをそれぞれ加算しそれらの絶対値を取ると第１のチャネルデータ列は‘７’、第２のチャネルデータは‘１’となり、絶対値が小さい方に対応する第２のチャネルデータ列が選択され出力される。累積ＤＳＶは次の単位区間のために今回選択された第２のチャネルデータ列に対応し‘１’に更新される。２つ目以降の区間においても同様の処理を行なうことで、ＤＳＶの絶対値を小さくする制御が可能となる。
【００７６】
（実施の第三形態）
本発明に係る変調装置の実施の第三形態における構成の一例は、ＮＲＺＩ化された各チャネルデータ列に対し、‘０’、‘１’の修正が必要な場合の構成であり、各区間ＤＳＶ計算部３２、各シフトレジスタ（データ保持手段）４１、各区間ＤＳＶ符号反転部４２、ＤＳＶ比較部４３、各ＮＲＺＩ反転部４４、各比較部４５、セレクタ４６を有している。
【００７７】
それぞれＮＲＺＩ変調された第１のチャネルデータ列と第２のチャネルデータ列は、それぞれ区間ＤＳＶ計算部３２で区間ＤＳＶを計算されながら、各シフトレジスタ４１にそれぞれ入力される。
【００７８】
シフトレジスタ４１は、区間ＤＳＶを計算する間、チャネルデータ列を保持するためのもので、シフトレジスタ４１のビット数は単位区間より大きい必要がある。図１１にＤＳＶを制御する単位区間が最大になる例を示す。最大となるのは、先頭のＤＳＶ制御ビットを含む変換が最大拘束長にて変換され、次のＤＳＶ制御ビットを含む変換が基本符号長で変換された時であることが分かる。
【００７９】
従って、シフトレジスタ４１の保存のためのビット数は、（（ＤＳＶ制御ビットの挿入間隔＋ＤＳＶ制御ビット数）×ｎ÷ｍ＋(最大拘束長ｒ−１)×ｎ）ビット以上に設定されればよい。シフトレジスタのビット数を、上記のように設定することにより、必要最小限のビット数でシフトレジスタ４１が構成できる。
【００８０】
上記実施に各形態では、ＤＳＶ制御単位区間でＤＳＶ制御データ列の選択と切り替えを行なうが、本発明に係る変調装置における実施の第三形態は、上記の切り替え時にＮＲＺＩ変調規則を維持できるものである。
【００８１】
本実施の第三形態においては、単位区間の最後のビットがシフトレジスタ４１の出力となった時をＮＲＺＩ比較区間とし、この比較区間でセレクタ４６を通って実際に出力されている記録波形列とシフトレジスタ４１の出力の‘０’,‘１’を比較部４５で比較する。
【００８２】
比較結果が異なる時は、次の単位区間内にある全てのチャネルデータ列の‘０’、‘１’をＮＲＺＩ反転部４４で反転し、次の区間ＤＳＶの符号も区間ＤＳＶ符号反転部４２で反転する。比較結果が一致する時は、ＮＲＺＩ反転部４４では‘０’、‘１’の反転を行わず、区間ＤＳＶ符号反転部４２でも区間ＤＳＶの符号反転は行わない。
【００８３】
ＤＳＶ比較部４３では必要に応じて符号を反転した区間ＤＳＶと累積ＤＳＶを加算しその絶対値を取り、絶対値が小さくなるチャネルデータ列が選択されるようセレクタ４６へ選択信号を送る。セレクタ４６では絶対値が小さくなるチャネルデータ列が選択され出力される。
【００８４】
図１２を用いて、上記の動作を説明する。第１のＤＳＶ制御単位区間では第２のチャネルデータ列が選択されて記録波形データ列として出力されており、比較区間では‘１’が出力されている。比較部４５では、上記チャネルデータ列の‘１’と第１のシフトレジスタ出力‘０’と第２のシフトレジスタ出力は‘１’との比較を行い、第１の比較結果は不一致、第２の比較結果は一致と判定する。
【００８５】
第２のＤＳＶ制御単位区間では、比較結果で不一致となった第１のチャネルデータ列のみＮＲＺＩ反転と区間ＤＳＶ符号判定が行われる。同様の処理を行なうことにより、ＮＲＺＩ変調規則を守りながらＤＳＶ制御データ列の切り替えが実現可能となる。
【００８６】
（実施の第四形態）
本発明に係る変調装置の実施の第四形態における構成の一例は、図１に示すように、ＤＳＶ制御ビット‘０’挿入部１１、ＤＳＶ制御ビット‘１’挿入部１２、各変調部１３、ＤＳＶ制御データ列選択部１６を備えている。
【００８７】
前記の実施の第一形態に記載の変調装置の動作と異なる点として、ＤＳＶ制御データ列選択部１６は、ＤＳＶ制御ビットを含む変換位置２回毎に１回動作を行なうようになっている。
【００８８】
このような動作を実行することにより、ＤＳＶ制御データ列選択部１６はＤＳＶ制御ビットを２の倍数個含むＤＳＶ制御単位区間で、ＤＳＶ制御を行なうこととなり、パリティ保存性の規則の特徴から、ＤＳＶ制御データ列の切り替え時にＮＲＺＩの不連続が発生しないため、修正のための手段を省きながら、ＤＳＶ制御データ列を簡素な構成および方法にて切り替えることが可能となる。
【００８９】
この場合、前記の実施の第二および第三形態に記載の区間ＤＳＶを計算する単位区間もこの制御単位区間が必要であり、実施の第三形態に記載のシフトレジスタ４１についてもこの制御単位区間分必要となる。
【００９０】
（実施の第五形態）
本発明に係る変調装置の実施の第五形態における構成の一例は、図１３に示すように、ＤＳＶ制御ビット‘０’挿入部１１、ＤＳＶ制御ビット‘１’挿入部１２、各変調部１３、ＤＳＶ制御データ列選択部５１を備えている。なお、ＤＳＶ制御ビット‘０’挿入部１１、ＤＳＶ制御ビット‘１’挿入部１２、変調部１３については、前記の実施の第一形態に記載の変調装置と全く同じ動作を行なう。
【００９１】
ＤＳＶ制御データ列選択部５１が、ＤＳＶ制御ビットを含む変換位置２回毎に１回動作を行なうことによって、ＤＳＶ制御データ列選択部５１はＤＳＶ制御ビットを２の倍数個含むＤＳＶ制御単位区間で、ＤＳＶ制御を行なうこととなり、パリティ保存性の規則の特徴から、ＤＳＶ制御データ列切り替え時にＮＲＺＩの不連続が発生しないため、前述したような修正のための手段が必要なくＤＳＶ制御データ列を切り替えることが可能となる。
【００９２】
本発明の変調方法は、コンピュータにより読み取り、実行可能に記述されたプログラムとすることができる。また、上記プログラムを備えた、ＲＯＭ(Read Only Memory)、メモリカード、メモリースティック、ハードディスク、ＣＤ、ＤＶＤといった記録媒体を上市することも可能である。また、上記プログラムを読み取り、実行可能なコンピュータを有する電子装置に上記記録媒体を組み込んで、上記変調方法を上市することも可能である。上記電子装置としては、無線・優先の通信装置や、ハードディスク装置やＤＶＤ装置等の記録再生装置が挙げられる。
【００９３】
【発明の効果】
上記にて説明された本発明により以下の効果がもたらされる。
【００９４】
本発明に係る変調装置は、上述したように、第１および第２の各ＤＳＶ制御データ列それぞれの変調において、ＤＳＶ制御ビットを含む変換位置を検出するＤＳＶ制御ビット変換位置検出手段と、上記第１および第２の各ＤＳＶ制御データ列の各変換位置が互いに同じか否かを判定する変換位置判定手段と、上記第１および第２の各ＤＳＶ制御データ列を切り替え選択して出力するＤＳＶ制御データ列選択手段とを具備し、前記ＤＳＶ制御データ列選択手段は、ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合のみＤＳＶ制御データ列の選択切り替えを行い、ＤＳＶ制御ビット含む各変換位置が互いに異なる場合はＤＳＶ制御データ列の切り替えを停止するようになっている構成である。
【００９５】
それゆえ、上記構成は、切り替えを行なうと、記録や伝送されたデータ列から元のデータ列への復調ができなくなる（変調規則を守らない）という不都合を生じるＤＳＶ制御ビットを含む変換位置を、ＤＳＶ制御ビット変換位置検出手段と変換位置判定手段とによって検出できる。
【００９６】
よって、上記構成においては、上記の変換位置でのＤＳＶ制御データ列の切り替えを停止して、上記不都合を回避できるから、ＤＳＶ制御により記録や伝送を安定化しながら、復調を安定化できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の変調装置に係る実施の第一および第四の各形態を示す機能ブロック図である。
【図２】（ａ）〜（ｇ）は、上記実施の第一形態の動作例を示す各タイミングチャートである。
【図３】上記実施の第一形態のＤＳＶ制御ビット変換位置検出部を示す機能ブロック図である。
【図４】（ａ）〜（ｅ）は、上記実施の第一形態のＤＳＶ制御ビット変換位置検出部における、動作例を示す各タイミングチャートである。
【図５】本発明の変調装置に係る実施の第二形態を示す機能ブロック図である。
【図６】（ａ）〜（ｉ）は、上記実施の第二形態の動作例の一部を示す各タイミングチャートである。
【図７】（ａ）〜（ｉ）は、上記実施の第二形態の動作例の他の一部を示す各タイミングチャートである。
【図８】（ａ）〜（ｋ）は、上記実施の第二形態の動作例の残部を示す各タイミングチャートである。
【図９】上記変調装置に用いられる、一般的な可変長符号の各変換テーブルを示す表である。
【図１０】本発明の変調装置に係る実施の第三形態を示す機能ブロック図である。
【図１１】（ａ）〜（ｄ）は、上記実施の第三形態のシフトレジスタにおける、保存に必要な最小ビット数を示すための各タイミングチャートである。
【図１２】（ａ）〜（ｍ）は、上記実施の第三形態の動作例を示すための各タイミングチャートである。
【図１３】本発明の変調装置に係る実施の第五形態を示す機能ブロック図である。
【図１４】（ａ）〜（ｅ）は、従来の変調方法を示す各タイミングチャートである。
【図１５】（ａ）〜（ｃ）は、従来技術の課題を説明するための各変換例、復調例を示す各タイミングチャートである。
【符号の説明】
１１ＤＳＶ制御ビット‘０’挿入部、１２ＤＳＶ制御ビット‘１’挿入部、
１３変調部、１４ＤＳＶ制御ビット変換位置検出部、１５ＤＳＶ位置判定部、１６ＤＳＶ制御データ列選択部、
２１加減算器、２２比較器、
３１ＮＲＺＩ化部、３２区間ＤＳＶ計算部、３３ＤＳＶデータ列選択部、
４１シフトレジスタ、４２区間ＤＳＶ符号反転部、４３ＤＳＶ比較部、４４ＮＲＺＩ反転部、４５比較部、４６セレクタ、
５１ＤＳＶ制御データ列選択部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a modulation apparatus and a modulation method, and more particularly to a modulation apparatus and a modulation method for modulating data while efficiently performing DSV (Digital Sum Value) control so as to be suitable for data transfer and recording on a recording medium. Is.
[0002]
[Prior art]
Modulate the digital data sequence so that it is suitable for transmission and recording when transmitting a digital data sequence as serial data to a predetermined transmission path or recording it on a recording medium such as a magnetic disk, optical disk, or magneto-optical disk. Is done.
[0003]
As one of such modulation methods, block coding is known. In this block encoding, a digital data string is blocked into units of m × i bits (hereinafter referred to as data words), and the data words are converted into code data strings of n × i bits according to an appropriate coding rule. is there.
[0004]
This block coding is a fixed-length code when i = 1, and when a plurality of i can be selected, that is, when a predetermined i in the range of 1 to imax (maximum i) is selected and converted, a variable-length code is obtained. Become. The code thus variable-length and block-coded is represented as a variable-length code (d, k; m, n; r).
[0005]
Here, i is referred to as a constraint length, and imax is r (maximum constraint length). Further, d indicates a minimum continuous number of “0” that falls between consecutive “1” s, for example, a minimum run of 0, k indicates a maximum continuous number of “0” that falls between consecutive “1” s, For example, the maximum run of 0 is shown.
[0006]
By the way, when the variable length code obtained as described above is recorded on, for example, an optical disk or a magneto-optical disk, it is inverted when “1” is input with respect to the variable length code in a compact disk or mini disk. NRZI (Non Return to Zero Inverted) modulation is performed as a transmission modulation, and no recording is performed based on a variable length code (hereinafter referred to as a recording waveform sequence) that is NRZI modulated. It is carried out. In addition, there is also known a system for recording a recording-modulated bit string as it is as a recording waveform string without performing NRZI modulation, such as an ISO standard magneto-optical disk.
[0007]
When the minimum inversion interval of the recording waveform train is Tmin and the maximum inversion interval is Tmax, in order to perform high density recording in the linear velocity direction, the longer the minimum inversion interval Tmin, that is, the larger the minimum run d. In addition, from the aspect of clock reproduction from the recording waveform train, it is desirable that the maximum inversion interval Tmax is shorter, that is, the maximum run k is smaller, and various modulation methods have been proposed.
[0008]
Specifically, for example, as a modulation method proposed in an optical disc, a magnetic disc, a magneto-optical disc, or the like, a variable length RLL (1-7), a fixed length RLL (1-7), and a variable length RLL ( 2-7).
[0009]
As an example of the variable length RLL (1-7) in FIG. 9, the minimum run d = 1, the maximum run k = 7, the basic data length m = 2, the basic code length n = 3, and the maximum constraint length r = 4. A part of a 17PP (Parity Preserve) modulation code conversion table is shown.
[0010]
In the above modulation, a digital data string is converted into an encoded data string in accordance with each conversion table. When input digital data applies to a plurality of conversion tables, a conversion table having a large encoding length is selected and converted. .
[0011]
Furthermore, as a rule included in each conversion table, there is a parity preservation (Parity Preserve), which is the number of “1” in the element of the digital data string and the “in the element of the encoded data string to be converted”. The conversion rules are such that the remainder of dividing the number of 1's by 2 is 1 or 0, and both are the same.
[0012]
On the other hand, when recording on a recording medium or transmitting a digital data string as described above, encoding modulation suitable for each medium (transmission) is performed. If the component is included, for example, various error signals such as tracking errors in the servo control of the disk device are likely to fluctuate or jitter is likely to occur. Therefore, it is preferable that the modulated encoded data string does not contain a direct current component as much as possible.
[0013]
Therefore, Japanese Patent Laid-Open No. 11-177431 discloses a variable length code (d, k; m, n;) by inserting a DSV value control bit into a digital data string before modulation in order to reduce a direct current component. A modulation technique for modulation is described in r).
[0014]
The DSV is the total sum when a sign is added with '1' of each bit of a data string to be recorded or transmitted being +1 and '0' is -1. DSV is a measure of the DC component of the data string. Controlling the absolute value of the DSV to be small, that is, to be close to zero, means that the recording and transmission of the data string can be stabilized by suppressing the DC component of the data string.
[0015]
In the DSV control, when the parity conservation rule is applied, the DSV control bits “0” and “1” to be inserted before modulation are changed to “1” in the element of the encoded data string to be converted. Therefore, even if a DSV control bit is inserted before modulation, the sign of the DSV value after conversion can be controlled.
[0016]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-177431 (Publication date: July 2, 1999)
[0017]
[Problems to be solved by the invention]
In the DSV control described in the above-mentioned conventional publication, since the code length of the conversion table for conversion differs depending on each part of the input digital data string, in the modulation of the digital data string including the DSV control bit, the inserted DSV control bit is' The conversion table used for conversion differs between 0 and 1, and the conversion code length may be different.
[0018]
When the conversion code lengths of the portions of the digital data string including the DSV control bit are different from each other, the head position of the digital data string input for the next modulation is also “1” when the DSV control bit = “0”. Unlike in the case of, conversion is performed using different conversion tables.
[0019]
FIG. 14 and FIG. 15 show examples of modulation in the case where the conversion code lengths of the respective digital data strings each including different DSV control bits are different. First, “0” and “1” are inserted as DSV control bits at the head of a 13-bit input digital data string, and 17PP modulation is performed according to the conversion table of the 17PP modulation code shown in FIG. .
[0020]
In the modulation of the first digital data sequence in which “0” is inserted into the DSV control bit, the modulation of the first digital data sequence is the modulation of the conversion table 11 and the code length of the output is 12. In the next modulation, the conversion table 5 is modulated, and the output code length is 6.
[0021]
On the other hand, in the modulation of the second digital data sequence in which “1” is inserted into the DSV control bit, the modulation of the second digital data sequence is the modulation of the conversion table 2 and the output code length at the time of modulation is 3. In the next modulation, the conversion table 5 is modulated, and the output code length is 6.
[0022]
Depending on the input data string as in the example shown in FIGS. 14A and 14B, the digital data string including the DSV control bit is different depending on whether the DSV control bit is “0” or “1”. When the conversion code length is different, and the subsequent conversion delimiters (changes in the conversion table) are continuously different as in (1) and (2), and the conversion delimiters are different even in the conversion including the next DSV control bit. There is.
[0023]
In this way, when the conversion delimiter does not match between the first digital data string and the second digital data string, when the digital data string including the DSV control bit is switched in order to perform the DSV control, the modulation table is displayed. No code 60 (see FIG. 15C), or a code that does not comply with the minimum run and the maximum run, and therefore, there is a problem that the original digital data string cannot be demodulated at the time of demodulation. .
[0024]
An object of the present invention has been made in view of such a situation, and detects a boundary of a DSV control unit section in which selection and switching of DSV control data should not be performed. At this boundary, digital data including a DSV control bit is detected. It is an object of the present invention to provide a modulation device and a modulation method capable of stabilizing demodulation by realizing that column switching is not performed.
[0025]
[Means for Solving the Problems]
In order to solve the above-described problem, the modulation apparatus of the present invention inserts DSV control bit '0' inserting means for inserting a '0' as a first DSV control bit into a digital data string and creating a first data string; DSV control bit '1' insertion means for creating a second data string by inserting '1' as a second DSV control bit in the digital data string, and the first data string and the second data string, respectively, Coded modulation means for modulating to a variable-length code and outputting each as first and second DSV control data sequences, and each of the first and second DSV control data sequences including DSV control bits DSV control bit conversion position detection means for detecting a conversion position; conversion position determination means for determining whether or not the conversion positions of the first and second DSV control data strings are the same; DSV control data string selection means for switching and selecting each DSV control data string of 2 and outputting the DSV control data string only when the conversion positions including the DSV control bits are the same. It is characterized in that the column is switched and the switching of the DSV control data string is stopped when the conversion positions including the DSV control bits are different from each other.
[0026]
According to the above configuration, when switching is performed, the conversion position including the DSV control bit that causes a disadvantage that demodulation from the recorded or transmitted data sequence to the original data sequence cannot be performed (the modulation rule is not observed) is determined. It can be detected by the control bit conversion position detection means and the conversion position determination means.
[0027]
Therefore, in the above configuration, switching of the DSV control data string at the conversion position can be stopped to avoid the above inconvenience, so that demodulation can be stabilized.
[0028]
The modulation apparatus includes conversion tables for modulating the first data string and the second data string into variable-length codes, respectively, and each conversion table includes the number of '1's in the elements of the digital data string. And the number of '1's in the converted codeword string elements divided by 2 are both 1 or 0, and the DSV control data string selection means For each data unit including multiples of 2 control bits, one of the DSV control data strings may be selected, switched, and output.
[0029]
According to the above configuration, the remainder when dividing the number of “1” in the element of the digital data sequence and the number of “1” in the element of the converted codeword sequence by 2 is either 1 or 0. By using DSV control in a DSV control data string unit section that includes multiples of DSV control bits by using the parity conservation rule of each exchange table that matches each other in NRZI, etc. The above switching can be executed without considering the modulation rule of the transmission modulation.
[0030]
In the modulation device, when the conversion positions including the control bits are the same, the first to second unit sections for controlling the DSV are defined as a unit section for controlling the DSV from the conversion position including the DSV control bit to the conversion position including the next DSV control bit. NRZI-modulating means for NRZI-modulating the data after modulation, section DSV calculating means for calculating the first and second unit sections DSV, and the absolute value of a value obtained by adding the unit sections DSV and the accumulated DSVs so far And a DSV control data string selecting means for selecting and outputting the modulation data corresponding to the smaller one.
[0031]
According to the above configuration, by providing the NRZI conversion means, the section DSV calculation means, and the selection means, DSV control can be performed even after NRZI modulation, and demodulation can be further stabilized.
[0032]
In order to solve the above-mentioned problem, another modulation apparatus of the present invention inserts DSV control bit '0' into the digital data string to insert '0' as the first DSV control bit and create the first data string. A DSV control bit '1' inserting means for inserting a '1' as a second DSV control bit into the digital data string to create a second data string, and the first data string and the second data string described above When the conversion position including the DSV control bit is the same as the encoding modulation means for modulating the signal into a variable length code and outputting it as a DSV control data string, the conversion position including the next DSV control bit from the conversion position including the DSV control bit And a modulation section for transmission for modulating the first and second modulated data for transmission and outputting each as a data string for transmission, respectively. Data for transmission The section DSV calculation means for calculating each unit section DSV in the sequence is compared with the absolute value of the added value obtained by adding the unit sections DSV and the accumulated DSV so far, and the transmission data sequence corresponding to the smaller one is obtained. A transmission data string selection means for selecting and outputting; a DSV control bit conversion position detection means for detecting a conversion position including a DSV control bit in the modulation of each of the first and second DSV control data strings; The conversion position determination means for determining whether or not the conversion positions of the second DSV control data strings are the same as each other, and the transmission data string selection means transmit only when the conversion positions including the DSV control bits are the same. If the conversion positions including the DSV control bits are different from each other, the switching of the transmission data string is stopped. It is characterized by that.
[0033]
According to the above configuration, when switching is performed, the conversion position including the DSV control bit that causes a disadvantage that demodulation from the recorded or transmitted data sequence to the original data sequence cannot be performed (the modulation rule is not observed) is determined. It can be detected by the control bit conversion position detection means and the conversion position determination means.
[0034]
Therefore, in the above configuration, switching of the transmission data string at the conversion position can be stopped to avoid the inconvenience, so that demodulation can be stabilized.
[0035]
In the above-described configuration, DSV control can be efficiently performed in a section in which the DSV control data string can be determined and switched.
[0036]
In the modulation apparatus, the modulation to the variable length code is to convert a digital data string having a basic data length of m bits into a variable length code having a basic code length of n bits using each conversion table. From the conversion position including the DSV control bit to the conversion position including the next DSV control bit, the data holding means for storing the DSV control data string is selected after the modulation until the transmission data string is selected and data is output. The number of codes up to (DSV control bit insertion interval + DSV control bit number) × n ÷ m + (maximum constraint length r−1) × n) may be stored.
[0037]
According to the above configuration, since the configuration is as described above, the data storage area during the calculation of the section DSV can be configured with a minimum size.
[0038]
In the above modulation apparatus, the comparison means for comparing the last data of the unit section in the transmission data string with '0' and '1' of the currently selected data when the transmission data string is selected and switched. If the comparison results are different, the section DSV code inverting means for inverting the sign of the currently selected and output section DSV, and the transmission data string “0” and “1” currently selected and output. It is desirable to provide a transmission data string inverting means for inverting.
[0039]
According to the above configuration, it is possible to switch the transmission data string including the DSV control bits while observing the NRZI modulation rule, so that recording / transmission can be stabilized and demodulation can also be stabilized.
[0040]
In the modulation device, the DSV control bit conversion position detecting means adds the code length when modulating the variable length code, and when the added value exceeds a predetermined value, the subtracting the predetermined value from the added value And a comparator that outputs by comparison whether the addition value of the adder / subtracter has exceeded a predetermined value, and detects when a code length with the added value exceeding the predetermined value is input as a conversion position You may come to do.
[0041]
According to the above configuration, since the conversion position including the DSV control data can be detected from the adder / subtractor and the comparator, the configuration can be simplified.
[0042]
In order to solve the above-described problem, another modulation apparatus of the present invention inserts “0” as a first DSV control bit into a digital data sequence to create a first data sequence DSV control bit “0”. Insertion means, DSV control bit '1' insertion means for creating a second data string by inserting '1' as a second DSV control bit in the digital data string, a first data string, a second data string Is the remainder when dividing the number of '1's in the elements of the digital data sequence and the number of'1's in the elements of the converted codeword sequence by 2 Two encodings for modulating each of the conversion tables that are both 1 or 0 and the first data sequence and the second data sequence after insertion of the DSV control bits into variable length codes by the respective conversion tables Modulation means and DSV control bit The multiples contain data units each of which is characterized by comprising a DSV control data sequence selecting means for switching and outputting selected one of the DSV control data sequence.
[0043]
According to the above configuration, the remainder when dividing the number of “1” in the element of the digital data sequence and the number of “1” in the element of the converted codeword sequence by 2 is either 1 or 0. By using DSV control in a DSV control data string unit section that includes multiples of DSV control bits by using the parity conservation rule of each exchange table that matches each other in NRZI, etc. The above switching can be executed without considering the modulation rule of the transmission modulation and without needing means for correcting discontinuity caused by switching of the DSV control data string.
[0044]
In order to solve the above-described problem, the modulation method of the present invention generates each DSV control data sequence in which each DSV control bit is inserted into a digital data sequence, and converts the DSV control data sequence into each conversion table. In the modulation method in which each of the encoded data sequences is modulated based on the DSV, the DSV of each of the encoded data sequences is calculated, and each encoded data sequence is switched and selected so that the DSV is reduced. When a conversion position including a DSV control bit is detected in each encoded data string, and the conversion position is detected in one encoded data string in each encoded data string, the same in the other encoded data string It is determined whether or not a conversion position is detected at the position, and when each conversion position in each encoded data string is different from each other, It is characterized by stopping the Toggles selection.
[0045]
According to the above method, the conversion position of each encoded data string including the DSV control bits, which causes the above-described inconvenience when switching, is detected, and switching of the DSV control data string is stopped at the conversion position, thereby Therefore, demodulation can be stabilized.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
Examples of embodiments of the modulation apparatus and modulation method according to the present invention will be described below with reference to FIGS.
[0047]
(First embodiment)
As shown in FIG. 1, the first embodiment of the modulation apparatus according to the present invention includes a DSV control bit '0' insertion unit 11, a DSV control bit '1' insertion unit 12, each modulation unit 13, and each DSV control bit. A conversion position detection unit 14, a conversion position determination unit 15 for determining a DSV conversion position, and a DSV control data string selection unit 16 are included.
[0048]
The DSV control bit “0” inserting unit 11 inserts “0” as a first DSV control bit into the input data string (digital data string) at a predetermined interval to create a first data string. The DSV control bit “1” insertion unit 12 inserts “1” as a second DSV control bit into the data string at a predetermined interval to create a second data string.
[0049]
Each of the two modulation units 13 modulates and outputs each of the first data sequence and the second data sequence after insertion of the DSV control bits into a DSV control data sequence (encoded data sequence) that is a variable length code. In addition, a conversion clock indicating a conversion position in the data string and a conversion code length of the converted code are output.
[0050]
In each DSV control bit conversion position detection unit 14, the first code position of conversion including the DSV control bit is detected as the conversion position including the DSV control bit in each of the first and second modulations.
[0051]
The conversion position determination unit 15 determines whether or not the detected conversion positions including the first and second DSV control bits are the same as each other, and only when they are the same, the conversion position determination unit 15 The selection switching timing is instructed.
[0052]
The DSV control data string selection unit 16 determines (selects) one of the DSV control data strings from each of the modulation units 13 and performs switching only when receiving an instruction of the selection switching timing from the conversion position determination unit 15. The selected DSV control data string is output until the next switching timing.
[0053]
FIG. 2 shows an example of the operation for detecting the conversion position including the DSV control bit. In the above operation example, first, a 14-bit input data string of 1-1, 1-2,..., 1-7, 2-1, 2-2,.
[0054]
Subsequently, the DSV control bit “0” insertion unit 11 sets “0” as the first DSV control bit at a ratio of 1 bit to, for example, 7 bits set to an arbitrary number of bits of the input data string. To insert the first data string. Similarly, the DSV control bit “1” insertion unit 12 inserts “1” as the second DSV control bit to create a second data string.
[0055]
In the modulation unit 13 to which the first data string is input, for example, modulation is performed according to each conversion table of the 17PP modulation code shown in FIG. 9, and for example, as shown in FIG. Modulation is performed in each of the conversion tables of lengths 3, 3, 6, and 6, and a DSV control data string corresponding to the modulation is output.
[0056]
Thereafter, the conversion position detection unit 14 to which the DSV control data string including the first DSV control bit is input detects the conversion position including the first DSV control bit by a method described later, for example, 3-1 and 3 The position of −13 is detected as each conversion position.
[0057]
On the other hand, for the second data string, similarly, the case where the modulation is performed in the conversion tables of the code lengths 6, 3, 6, and 6 from the beginning is shown. The conversion position detection unit 14 to which the DSV control data string including the second DSV control bit is input detects the conversion position including the second DSV control bit. For example, the positions of 4-1 and 4-10 are converted into the respective conversion positions. It is detected as a position.
[0058]
In the conversion position determination unit 15 for determining whether or not the conversion positions including the first and second DSV control bits are the same as each other, each change including the first first and second DSV control bits The position is the same in the first bit of the modulated code and each conversion position is determined to be the same, while each changed position including the second first and second DSV control bits is the first DSV Since the conversion position including the control bit is the 13th bit and the conversion position including the second DSV control bit is the 10th bit, it is determined that the conversion positions are different from each other.
[0059]
By using the modulation device and the modulation method, switching cannot be performed, that is, the conversion position adjacent to the boundary of the DSV control unit section where the above-described disadvantage occurs when switching is performed, and the DSV control data string is detected at the conversion position. The switching can be realized (stopped), and the demodulation can be stabilized.
[0060]
Below, the DSV control bit conversion position detection part 14 for detecting the conversion position containing a DSV control bit is demonstrated. As shown in FIG. 3, the DSV control bit conversion position detection unit 14 includes an adder / subtractor 21 and a comparator 22 as an example of the configuration in the first embodiment.
[0061]
The adder / subtracter 21 adds the code length when modulating to the variable length code, and subtracts the predetermined value from the added value when the added value exceeds a predetermined value. The comparator 22 outputs a result indicating whether or not the addition value of the adder / subtractor 21 has exceeded a predetermined value.
[0062]
Therefore, the DSV control bit conversion position detection unit 14 detects the time when the code length with the added value exceeding the predetermined value is input as the conversion position.
[0063]
Next, an example of operation for detecting a conversion position when performing modulation on the second data string in FIG. 2 will be described with reference to FIG. The comparator 22 compares whether or not the added value is larger than, for example, 12 bits, which is an average code length after conversion to a variable length code corresponding to the insertion interval (for example, 7 bits) of the DSV control bits. As a result, a location larger than “12” is detected as a conversion position including the DSV control bit.
[0064]
The adder / subtractor 21 receives the conversion clock indicating the conversion timing and the conversion code length from the modulation unit 13, adds the conversion code length according to the conversion clock, and outputs the added value to the comparator 22 according to the conversion clock, Further, in response to the result that the input added value is larger than “12” from the comparator 22, “12” is subtracted from the added value.
[0065]
As an example, first, “12” is given as the initial value of the adder / subtractor 21, and the first conversion code length “6” is added, and the addition value becomes “18”. In the comparator 22, “18” of the added value is larger than “12”, so that the first position is detected as a conversion position including the DSV control bit. The adder / subtracter 21 subtracts “12” from the added value “18” in the next cycle, and the added value becomes “6”.
[0066]
By performing the same process in the second and subsequent conversions, it is possible to detect the conversion position including the DSV control bit in each DSV control bit conversion position detection unit 14.
[0067]
Note that the above 12 bits are (insertion interval 7 bits + DSV control bit 1 bit) = 8 bits to convert data having a basic data length of m bits into a basic code length of n bits (in this embodiment) m = 2, n = 3), (DSV control insertion interval bit number + DSV control bit number) * n / m, that is, 8 * 3/2 = 12 bits.
[0068]
(Second embodiment)
An example of the configuration of the second embodiment of the modulation device according to the present invention is as shown in FIG. 5, in which a DSV control bit '0' insertion unit 11, a DSV control bit '1' insertion unit 12, each modulation unit 13, Each DSV control bit conversion position detection unit 14, conversion position determination unit 15, each NRZI conversion unit (transmission modulation means) 31, each section DSV calculation unit 32, and a channel data string selection unit 33 are provided.
[0069]
In the second embodiment, the members having the same functions as those in the first embodiment are given the same member numbers and the description thereof is omitted. In the above example, NRZI is used as the modulation means for transmission. However, any modulation method suitable for recording and transmission in which low frequency components are suppressed may be used. For example, NRZ (No Return to Zero) may be used. .
[0070]
Next, an operation example of DSV control in the second embodiment will be described with reference to FIGS. The DSV control bit “0” insertion unit 11 inserts a DSV control bit into the input data string at a rate of 1 bit, for example, 7 bits of the input data string, and sets “0” as the first DSV control bit. A first data string is created by insertion. Similarly, the DSV control bit “1” insertion unit 12 inserts “1” as the second DSV control bit to create a second data string.
[0071]
As in the first embodiment, each modulation unit 13 performs modulation according to each conversion table of, for example, a 17PP modulation code shown in FIG. 9, and each DSV that is a code after the first and second modulations. Each control data string is obtained. Each conversion position detector 14 detects each conversion position including the first and second DSV control bits.
[0072]
Each NRZI conversion unit 31 performs first and second NRZI modulation on each DSV control data sequence from each modulation unit 13 to obtain and output each channel data sequence after NRZI conversion. . Each section DSV calculation unit 32 calculates a DSV in the unit section from each channel data string as a unit section from the conversion position including the DSV control bit to the conversion position including the next DSV control bit. Each section DSV corresponding to the first data string and the second data string is calculated.
[0073]
The first section DSV corresponding to the first data string is “5” in the first section and “−1” in the second section. In the second section DSV corresponding to the second data string, “−1” is obtained in the first section and “−3” is obtained in the second section. The channel data string selection unit 33 adds the previous accumulated DSV and the section DSV, selects the channel data string corresponding to the smaller absolute value, and performs output.
[0074]
However, when adding the section DSV and selecting and outputting the channel data string, it may be necessary to correct “0” and “1” for each channel data string converted to NRZI. In other words, in the relation between the last bit of the channel data sequence selected and output in the previous unit interval and the first bit of the channel data sequence in the current unit interval, an unnecessary inversion is entered at this joint. NRZI demodulation may not be performed correctly in the above case. In the above case, “0” and “1” of all channel data strings in the current unit section are inverted and the sign of the section DSV of the current unit section is changed. A reversal correction is required.
[0075]
In the channel data string selection unit 33, when the accumulated DSV before the first section is set to “2” as an initial value, the accumulated DSV, the section DSV without code correction, and the section DSV after code correction are added. If these absolute values are taken, the first channel data string becomes “7” and the second channel data becomes “1”, and the second channel data string corresponding to the smaller absolute value is selected and output. . The accumulated DSV is updated to “1” corresponding to the second channel data string selected this time for the next unit interval. By performing the same process in the second and subsequent sections, it is possible to control to reduce the absolute value of the DSV.
[0076]
(Third embodiment)
An example of the configuration in the third embodiment of the modulation apparatus according to the present invention is a configuration in the case where correction of “0” and “1” is necessary for each NRZI channel data string, and each section DSV. The calculation unit 32, each shift register (data holding unit) 41, each section DSV code inversion unit 42, DSV comparison unit 43, each NRZI inversion unit 44, each comparison unit 45, and a selector 46.
[0077]
The first channel data string and the second channel data string that have been NRZI-modulated are respectively input to the shift registers 41 while the section DSV calculation unit 32 calculates the section DSV.
[0078]
The shift register 41 is for holding the channel data string while calculating the section DSV, and the number of bits of the shift register 41 needs to be larger than the unit section. FIG. 11 shows an example in which the unit interval for controlling the DSV is maximized. It can be seen that the maximum is when the conversion including the first DSV control bit is converted with the maximum constraint length and the conversion including the next DSV control bit is converted with the basic code length.
[0079]
Therefore, the number of bits for storing the shift register 41 may be set to ((DSV control bit insertion interval + DSV control bit number) × n ÷ m + (maximum constraint length r−1) × n) bits or more. . By setting the number of bits of the shift register as described above, the shift register 41 can be configured with the minimum necessary number of bits.
[0080]
In each of the above embodiments, the DSV control data string is selected and switched in the DSV control unit section. In the third embodiment of the modulation apparatus according to the present invention, the NRZI modulation rule can be maintained during the switching. is there.
[0081]
In the third embodiment, the time when the last bit of the unit interval becomes the output of the shift register 41 is defined as the NRZI comparison interval, and the recording waveform sequence actually output through the selector 46 in this comparison interval The comparator 45 compares “0” and “1” of the output of the shift register 41.
[0082]
When the comparison results are different, “0” and “1” of all channel data strings in the next unit interval are inverted by the NRZI inversion unit 44, and the code of the next interval DSV is also in the interval DSV code inversion unit 42. Invert. When the comparison results match, the NRZI inversion section 44 does not invert “0” and “1”, and the section DSV code inversion section 42 does not invert the sign of the section DSV.
[0083]
The DSV comparison unit 43 adds the section DSV whose sign is inverted as necessary and the accumulated DSV to take the absolute value, and sends a selection signal to the selector 46 so that a channel data string having a smaller absolute value is selected. The selector 46 selects and outputs a channel data string having a smaller absolute value.
[0084]
The above operation will be described with reference to FIG. In the first DSV control unit section, the second channel data string is selected and output as a recording waveform data string, and '1' is output in the comparison section. In the comparison unit 45, the channel data string '1', the first shift register output '0', and the second shift register output are compared with '1', and the first comparison result is inconsistent. The comparison result is determined to be coincident.
[0085]
In the second DSV control unit section, the NRZI inversion and the section DSV code determination are performed only for the first channel data string that does not match in the comparison result. By performing the same processing, it is possible to switch the DSV control data string while observing the NRZI modulation rule.
[0086]
(Fourth embodiment)
As shown in FIG. 1, an example of the configuration of the fourth embodiment of the modulation device according to the present invention includes a DSV control bit '0' insertion unit 11, a DSV control bit '1' insertion unit 12, each modulation unit 13, A DSV control data string selection unit 16 is provided.
[0087]
As a difference from the operation of the modulation apparatus described in the first embodiment, the DSV control data string selection unit 16 performs an operation once every two conversion positions including the DSV control bit.
[0088]
By executing such an operation, the DSV control data string selection unit 16 performs DSV control in a DSV control unit section including a multiple of 2 DSV control bits. From the characteristics of the parity conservation rule, the DSV control data string selection unit 16 performs DSV control. Since the NRZI discontinuity does not occur when the control data sequence is switched, it is possible to switch the DSV control data sequence with a simple configuration and method while omitting means for correction.
[0089]
In this case, the control unit section is also required for the unit section for calculating the section DSV described in the second and third embodiments, and the control unit section is also used for the shift register 41 described in the third embodiment. Minutes are required.
[0090]
(Fifth embodiment)
An example of the configuration in the fifth embodiment of the modulation apparatus according to the present invention is as shown in FIG. 13, in which a DSV control bit '0' insertion unit 11, a DSV control bit '1' insertion unit 12, each modulation unit 13, A DSV control data string selection unit 51 is provided. The DSV control bit “0” insertion unit 11, the DSV control bit “1” insertion unit 12, and the modulation unit 13 perform exactly the same operations as those of the modulation device described in the first embodiment.
[0091]
The DSV control data sequence selection unit 51 performs an operation once every two conversion positions including the DSV control bit, so that the DSV control data sequence selection unit 51 is in a DSV control unit section including a multiple of 2 DSV control bits. DSV control is performed, and due to the feature of the parity conservation rule, since the NRZI discontinuity does not occur when the DSV control data sequence is switched, the DSV control data sequence is switched without the need for the correction as described above. It becomes possible.
[0092]
The modulation method of the present invention can be a program that is read and executed by a computer. It is also possible to market a recording medium such as a ROM (Read Only Memory), a memory card, a memory stick, a hard disk, a CD, or a DVD provided with the above program. It is also possible to market the modulation method by incorporating the recording medium into an electronic device having a computer that can read and execute the program. Examples of the electronic device include a wireless / priority communication device, and a recording / reproducing device such as a hard disk device or a DVD device.
[0093]
【The invention's effect】
The following effects are brought about by the present invention described above.
[0094]
As described above, the modulation device according to the present invention includes a DSV control bit conversion position detection unit that detects a conversion position including a DSV control bit in each of the first and second DSV control data strings, and the first Conversion position determination means for determining whether or not the conversion positions of the first and second DSV control data strings are the same, and DSV control for selecting and outputting the first and second DSV control data strings. And a DSV control data string selection unit that switches DSV control data strings only when the conversion positions including the DSV control bits are the same as each other, and the conversion positions including the DSV control bits are If they are different, the DSV control data string switching is stopped.
[0095]
Therefore, in the above configuration, when the switching is performed, the conversion position including the DSV control bit which causes the disadvantage that it is impossible to demodulate the recorded or transmitted data sequence to the original data sequence (does not observe the modulation rule), It can be detected by the DSV control bit conversion position detection means and the conversion position determination means.
[0096]
Therefore, in the above configuration, the switching of the DSV control data string at the conversion position can be stopped to avoid the above inconvenience. Therefore, it is possible to stabilize the demodulation while stabilizing the recording and transmission by the DSV control. Play.
[Brief description of the drawings]
FIG. 1 is a functional block diagram showing first and fourth embodiments of a modulation device according to the present invention.
FIGS. 2A to 2G are timing charts showing an operation example of the first embodiment. FIG.
FIG. 3 is a functional block diagram illustrating a DSV control bit conversion position detection unit according to the first embodiment.
FIGS. 4A to 4E are timing charts showing an operation example in the DSV control bit conversion position detection unit of the first embodiment.
FIG. 5 is a functional block diagram showing a second embodiment according to the modulation device of the present invention.
FIGS. 6A to 6I are timing charts showing a part of the operation example of the second embodiment.
FIGS. 7A to 7I are timing charts showing another part of the operation example of the second embodiment.
FIGS. 8A to 8K are timing charts showing the remaining part of the operation example of the second embodiment.
FIG. 9 is a table showing each conversion table of general variable length codes used in the modulation device.
FIG. 10 is a functional block diagram showing a third embodiment according to the modulation device of the present invention.
FIGS. 11A to 11D are timing charts for showing the minimum number of bits necessary for storage in the shift register of the third embodiment.
FIGS. 12A to 12M are timing charts for illustrating an operation example of the third embodiment.
FIG. 13 is a functional block diagram showing a fifth embodiment according to the modulation device of the invention.
14A to 14E are timing charts showing a conventional modulation method.
FIGS. 15A to 15C are timing charts showing conversion examples and demodulation examples for explaining the problems of the prior art. FIGS.
[Explanation of symbols]
11 DSV control bit '0' insertion part, 12 DSV control bit '1' insertion part,
13 modulation unit, 14 DSV control bit conversion position detection unit, 15 DSV position determination unit, 16 DSV control data string selection unit,
21 adder / subtractor, 22 comparator,
31 NRZI conversion unit, 32 section DSV calculation unit, 33 DSV data string selection unit,
41 shift register, 42 section DSV sign inversion unit, 43 DSV comparison unit, 44 NRZI inversion unit, 45 comparison unit, 46 selector,
51 DSV control data string selector

Claims

デジタルデータ列に第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列を作成するＤＳＶ制御ビット‘０’挿入手段と、
デジタルデータ列に第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列を作成するＤＳＶ制御ビット‘１’挿入手段と、
上記の第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調して、第１および第２の各ＤＳＶ制御データ列としてそれぞれ出力する符号化変調手段と、
第１および第２の各ＤＳＶ制御データ列それぞれの変調において、ＤＳＶ制御ビットを含む変換位置を検出するＤＳＶ制御ビット変換位置検出手段と、
上記第１および第２の各ＤＳＶ制御データ列の各変換位置が互いに同じか否かを判定する変換位置判定手段と、
上記第１および第２の各ＤＳＶ制御データ列を切り替え選択して出力するＤＳＶ制御データ列選択手段とを具備し、
前記ＤＳＶ制御データ列選択手段は、ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合のみＤＳＶ制御データ列の選択切り替えを行い、ＤＳＶ制御ビット含む各変換位置が互いに異なる場合はＤＳＶ制御データ列の切り替えを停止するようになっていることを特徴とする変調装置。A DSV control bit '0' inserting means for inserting a '0' as a first DSV control bit into a digital data sequence to create a first data sequence;
A DSV control bit '1' inserting means for inserting a '1' as a second DSV control bit into the digital data sequence to create a second data sequence;
Coded modulation means for modulating the first data string and the second data string to variable length codes, respectively, and outputting the modulated data as first and second DSV control data strings, respectively;
DSV control bit conversion position detecting means for detecting a conversion position including a DSV control bit in modulation of each of the first and second DSV control data strings;
Conversion position determination means for determining whether or not the conversion positions of the first and second DSV control data sequences are the same;
DSV control data string selection means for switching and outputting each of the first and second DSV control data strings;
The DSV control data string selection means switches DSV control data strings only when the conversion positions including the DSV control bits are the same, and switches DSV control data strings when the conversion positions including the DSV control bits are different from each other. A modulation device characterized by stopping the signal.

請求項１記載の変調装置において、
第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調するための各変換テーブルを備え、
上記各変換テーブルは、デジタルデータ列の要素内の‘１’の個数と変換された符号語列の要素内の‘１’の個数とを、２で割ったときの余りがどちらも１あるいは０で互いに一致するものであり、
前記ＤＳＶ制御データ列選択手段は、ＤＳＶ制御ビットを２の倍数個含むデータ単位毎に、ＤＳＶ制御データ列の一方を選択し切り替えて出力するようになっていることを特徴とする変調装置。The modulation device according to claim 1.
Each conversion table for modulating the first data string and the second data string to variable length codes, respectively,
In each of the above conversion tables, the remainder when dividing the number of “1” in the element of the digital data string and the number of “1” in the element of the converted codeword string by 2 is either 1 or 0. Are consistent with each other,
The modulation device, wherein the DSV control data string selection means selects, switches and outputs one of the DSV control data strings for each data unit including a multiple of 2 DSV control bits.

請求項１または２に記載の変調装置において、
前記制御ビット含む変換位置が同じ場合、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビットを含む変換位置の前までをＤＳＶを制御する単位区間とし、第１、第２の変調後データをＮＲＺＩ変調するＮＲＺＩ化手段と、
第１、第２それぞれの単位区間ＤＳＶを計算する区間ＤＳＶ計算手段と、
それら単位区間ＤＳＶとそれまでの累積ＤＳＶとを加算した値の絶対値を比較し、その小さい方に対応する変調データを選択し出力するＤＳＶ制御データ列の選択手段とを備えていることを特徴とする変調装置。The modulation device according to claim 1 or 2,
When the conversion positions including the control bits are the same, the conversion interval including the DSV control bits to the conversion position including the next DSV control bits are set as a unit interval for controlling the DSV, and the first and second modulated data are defined as NRZI. NRZI conversion means for modulating;
Section DSV calculation means for calculating the first and second unit sections DSV;
A means for selecting a DSV control data string for comparing the absolute value of the value obtained by adding the unit sections DSV and the accumulated DSV so far, and selecting and outputting the modulation data corresponding to the smaller one; A modulation device.

デジタルデータ列に第１のＤＳＶ制御ビットとして‘０’を挿入し第１のデータ列を作成するＤＳＶ制御ビット‘０’挿入手段と、
デジタルデータ列に第２のＤＳＶ制御ビットとして‘１’を挿入し第２のデータ列を作成するＤＳＶ制御ビット‘１’挿入手段と、
上記の第１のデータ列、第２のデータ列をそれぞれ可変長符号に変調してＤＳＶ制御データ列としてそれぞれ出力する符号化変調手段と、
前記ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビットを含む変換位置の前までをＤＳＶを制御する単位区間とし、
第１、第２の変調後データを伝送用に変調して各伝送用データ列としてそれぞれ出力する伝送用変調手段と、
第１、第２の各伝送用データ列におけるそれぞれの単位区間ＤＳＶを計算する区間ＤＳＶ計算手段と、
それら単位区間ＤＳＶとそれまでの累積ＤＳＶとを加算した各加算値の絶対値を比較し、その小さい方に対応する伝送用データ列を選択し出力する伝送用データ列選択手段と、
第１および第２の各ＤＳＶ制御データ列それぞれの変調において、ＤＳＶ制御ビットを含む変換位置を検出するＤＳＶ制御ビット変換位置検出手段と、
上記第１および第２の各ＤＳＶ制御データ列の各変換位置が互いに同じか否かを判定する変換位置判定手段とを備え、
前記伝送用データ列選択手段は、ＤＳＶ制御ビットを含む各変換位置が互いに同じ場合のみ伝送用データ列の選択切り替えを行い、ＤＳＶ制御ビット含む各変換位置が互いに異なる場合は伝送用データ列の切り替えを停止するようになっていることを特徴とする変調装置。A DSV control bit '0' inserting means for inserting a '0' as a first DSV control bit into a digital data sequence to create a first data sequence;
A DSV control bit '1' inserting means for inserting a '1' as a second DSV control bit into the digital data sequence to create a second data sequence;
Coded modulation means for modulating the first data string and the second data string into variable-length codes and outputting them as DSV control data strings, respectively.
When the conversion positions including the DSV control bits are the same as each other, a unit section for controlling the DSV is from a conversion position including the DSV control bit to a conversion position including the next DSV control bit.
Modulation means for transmission for modulating the first and second modulated data for transmission and outputting each as a data string for transmission;
Section DSV calculation means for calculating each unit section DSV in each of the first and second transmission data strings;
A transmission data string selection means for comparing the absolute value of each addition value obtained by adding the unit sections DSV and the accumulated DSV so far, and selecting and outputting a transmission data string corresponding to the smaller one;
DSV control bit conversion position detecting means for detecting a conversion position including a DSV control bit in modulation of each of the first and second DSV control data strings;
Conversion position determination means for determining whether the conversion positions of the first and second DSV control data strings are the same as each other;
The transmission data string selection means switches the transmission data string only when the conversion positions including the DSV control bits are the same, and switches the transmission data string when the conversion positions including the DSV control bits are different from each other. A modulation device characterized by stopping the signal.

請求項３または４に記載の変調装置において、
前記の可変長符号への変調は、基本データ長がｍビットのデジタルデータ列を、各変換テーブルを用いて基本符号長がｎビットの可変長符合に変換するものであり、
変調後から伝送用データ列を選択しデータ出力するまでの間、ＤＳＶ制御データ列を保存するためのデータ保持手段を、ＤＳＶ制御ビットを含む変換位置から次のＤＳＶ制御ビット含む変換位置の前までの符号数が取りうる（（ＤＳＶ制御ビットの挿入間隔＋ＤＳＶ制御ビット数）×ｎ÷ｍ＋(最大拘束長ｒ−１)×ｎ）ビット以上保存できるように備えていることを特徴とする変調装置。The modulation device according to claim 3 or 4,
The modulation to the variable length code is to convert a digital data sequence having a basic data length of m bits into a variable length code having a basic code length of n bits using each conversion table.
The data holding means for storing the DSV control data sequence is changed from the conversion position including the DSV control bit to the conversion position including the next DSV control bit until the transmission data sequence is selected and data is output after the modulation. Is provided so that the number of codes can be stored ((DSV control bit insertion interval + DSV control bit number) × n ÷ m + (maximum constraint length r−1) × n) bits or more. .

請求項３ないし５の何れか１項に記載の変調装置において、
伝送用データ列の選択切り替え時に、伝送用データ列における、単位区間の最後のデータと現在選択され出力しているデータの‘０’，‘１’とを比較する比較手段と、
前記比較結果が異なる場合は、現在選択され出力している区間ＤＳＶの符号を反転する区間ＤＳＶ符号反転手段、および、現在選択され出力している伝送用データ列の‘０’，‘１’を反転する伝送化データ反転手段とを具備することを特徴とする変調装置。The modulation device according to any one of claims 3 to 5,
A comparison means for comparing the last data of the unit section in the transmission data sequence with the currently selected and output data '0', '1' when the transmission data sequence is switched;
If the comparison results are different, the section DSV code inverting means for inverting the sign of the currently selected and output section DSV, and the currently selected and output data string for transmission “0” and “1” A modulation apparatus comprising transmission data reversing means for reversing.

請求項１ないし６の何れか１項に記載の変調装置において、
ＤＳＶ制御ビット変換位置検出手段は、可変長符号に変調するときの符号長を加算し、上記加算値が所定値を超えると、上記加算値から上記所定値を減算する加減算器と、上記加減算器の加算値が所定値を超えたか否かを比較により出力する比較器とを有し、上記加算値が所定値を超えた符号長が入力されたときを変換位置として検出するようになっていることを特徴とする変調装置。The modulation device according to any one of claims 1 to 6,
A DSV control bit conversion position detecting means adds a code length when modulating to a variable length code, and when the added value exceeds a predetermined value, an adder / subtracter for subtracting the predetermined value from the added value; and the adder / subtractor And a comparator that outputs by comparison whether or not the added value exceeds a predetermined value, and detects when a code length with the added value exceeding the predetermined value is input as a conversion position. A modulation device.