JP4018595B2 - 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 - Google Patents
半導体装置、半導体装置に用いるリードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP4018595B2 JP4018595B2 JP2003157275A JP2003157275A JP4018595B2 JP 4018595 B2 JP4018595 B2 JP 4018595B2 JP 2003157275 A JP2003157275 A JP 2003157275A JP 2003157275 A JP2003157275 A JP 2003157275A JP 4018595 B2 JP4018595 B2 JP 4018595B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- flat
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置に用いるリードフレーム及びその製造方法に係り、詳しくはリードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置に対する小型化・高密度化の要求が大きい。そこで、小型・薄型のパッケージで、アウターリードをパッケージ外部に延在させないでパッケージの底面にリードの一部を外部端子として露出させるノンリードタイプの半導体装置であるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージが用いられている（本発明の図１参照）。これには、例えばＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）や、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）のようなものがある。このような薄型の半導体装置では、リードを正確な位置に安定して固定する必要がある。そのため、樹脂との密着性といった問題からモールド樹脂に埋め込むリードフレームのインナーリードを折り曲げたり段差を設けたりしていた。薄型パッケージとするには折り曲げるより段差を設けた方が有利であるため、例えば特許文献１に記載されたリードフレームの製造方法のようなものが提案された。すなわち、特許文献１に示すように材料下面(21)と共通の下面を有し、かつ材料上面(20)と材料下面２１との間に上面が存在するように設けられたボンディングパッド(13A)が、インナーリード(14)の幅方向及び先端方向に拡げられて形成されている。これによりＩＣパッケージを薄型にできるとともに、ボンディングパッド(13A)を平面的にみた場合の面積、つまり樹脂封止後における封止樹脂とボンディングパッド(13A)との接触面積が大きくなる。そのため薄型のパッケージでありながら、ボンディングパッド(13A)と封止樹脂との間の密着強度が大きい半導体装置が実現される。
【０００３】
また、特許文献２に示す従来の半導体装置では、封止樹脂底面からリードを露出させた構造の樹脂封止型半導体装置において、リード部(10)の連結部(12)が外部端子部(13)と接続する第１の端部の外部端子部の下面(13b)側の面に連結部(12)の幅全体を横断する凹部が形成されている。そのため、リード(10)の外部端子部１３と封止樹脂２０との境界部Ｐ部での外部端子部の下面１３ｂ上への薄バリの発生を抑制することができた。
【０００４】
ここで、図９は、従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す。図９において右がアウター側、左がインナー側で、下側が底面側である。潰し加工は底面側から行われ、外部端子ｄが形成される。従来の半導体装置の製造方法では、リードフレームＬ０のインナーリードａの先端側を潰して段差ｃを設ける場合に、図１０に示すように、パンチＰ１により１度のプレス加工で潰し部ｅを潰していた。なお、図１０においては上側が底面側である。
【０００５】
【特許文献１】
特開平１１−２６０９８３号公報（図２（ａ），（ｃ））
【特許文献２】
特開２０００−１９６００５号公報（図２）
【０００６】
【発明が解決しようとする課題】
しかしながら、この場合、潰し部ｅが加工前のインナーリードａの厚みの１５％を超えることが多く、インナーリードａに、外部端子ｄの面と落差の大きな段差ｃが形成され、インナーリードａの基端部の歪みが大きくなる。そのため、図１１に示すリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる等の不具合が発生するという問題があった。特にリードを横断する凹部や溝部を設けたものではリードが変形し易いという問題があった。
【０００７】
また、潰し部ｅが大きく、段差ｃとボンディング部ｂとの距離が小さくなるとインナーリードａが薄くなることから、図１２に示すようなキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工時に変形しやすくなる等、組立て時の強度が不足するという問題があった。
【０００８】
また、このタイプのＩＣパッケージでは、パッケージ底面の外部端子の平坦性や、位置精度が重要であるが、図９に示すように、潰し部ｅが大きいと潰し加工による素材の引き込み量が多く、外部端子ｄのインナー側のエッジ部のダレＲにより平坦性が損なわれるという問題があった。また、正常な外部端子ｄの露出長さがＳ１となるべきところが、ダレＲにより潰し境界がずれて露出長さがＳ２となって位置精度が低下するという問題があった。
【０００９】
上記課題を解決するため、本発明は、リードフレーム加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム、及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、プレス加工によりアウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように加工され、底面から離間するように形成された前記底面と平行な２以上の平面部を備えた階段状の段差部を有するとともに、前記半導体チップとのボンディングが前記２以上の平面部のうち、インナー側先端よりアウター側にある平面部の裏面において行われていることを要旨とする。
【００１１】
この構成に係る半導体装置では、段差部を設けることでボンディング時等の組立て時の強度を高めた。特にプレス加工により成形する場合は、加工時の歪みを分散させ、変形を低減し、外部端子の平坦性、位置精度を向上させることができるという効果がある。また、外部端子を底面と略同一平面上に形成することで、半導体装置外側に延設されるアウターリードをなくし小型化を達成することができる。
【００１２】
請求項２に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備え、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１３】
この構成に係る半導体装置では、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。
【００１４】
請求項３に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備えるとともに、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、階段状の段差部がプレス加工により順次加工されて形成されるとともに、さらにインナー側に前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１５】
この構成に係る半導体装置では、請求項２に記載の半導体装置の効果と同様に、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。特に外部端子の引き込み量を減らし、エッジ部分のダレを防止して、外部端子の平坦性、位置精度をより向上させることができるという効果がある。
【００１８】
請求項４に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームであることを要旨とする。
【００１９】
この構成に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造に用いることができる。
請求項５に係る半導体装置に用いるリードフレームの製造方法では、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームの製造方法であって、前記段差部は、アウター側から、平面部若しくは斜面部毎に順次プレス成形により形成されることを要旨とする。
【００２０】
この構成に係る半導体装置に用いるリードフレームの製造方法では、段差部を分割して成形するため、加工時の歪みをインナーリード基部に収集させないで分散し、インナーリード基部における変形を減少させるとともに、外部端子の平坦性、位置精度を向上させることができるという効果がある。
【００２３】
請求項６に係る半導体装置に用いるリードフレームの製造方法では、請求項５に記載の半導体装置に用いるリードフレームの製造方法において、前記いずれかの段差部の平面部若しくは斜面部をプレス成形により形成すると同時に、そのインナー側のインナーリードも当該プレス成形による潰し量と同じ潰し量のプレス成形をすることを要旨とする。
【００２４】
この構成に係る半導体装置に用いるリードフレームの製造方法では、インナー側のインナーリードも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の半導体装置、半導体装置に用いるリードフレーム及びその製造方法を具体化した一実施形態である半導体装置１及びこの半導体装置１に用いるリードフレーム２及びその製造方法を図１〜図５に従って説明する。図１は、図２のＩ−Ｉ部分における本発明の半導体装置１の断面図である。図１において下方を半導体装置１の底面とする。本実施形態では、半導体装置１は、ＱＦＮタイプのＩＣパッケージを例に説明する。
【００２６】
半導体装置１は、半導体チップ１１とリードフレーム２と封止樹脂３を備えて構成される。半導体チップ１１はＩＣ回路が形成されているシリコンチップである。リードフレーム２は、半導体チップ１１と金属細線１２，１３…により電気的に接続されている多数のリードを備えたリード部２０と、半導体チップ１１を載置するダイパッド２３とを含む。封止樹脂３は、これらを樹脂封止している。
【００２７】
図２は、半導体装置１の組立て前の本発明のリードフレーム２の平面図である。リードフレーム２のダイパッド２３に半導体チップ１１が載置・固定される。ここで、図６はボンディングの方法を示す図である。リード２１の上面に設けられたボンディング部２１ｂに、半導体チップ１１に形成された端子（図示を省略）に他端が接続された金線からなる金属細線１２がキャピラリーＣＰによりボンディングされる。同様に金属細線１３がリード２２にボンディングされる。このようにして、リード部２０の所定のリードと半導体チップの所定の端子とがボンディングにより金属細線で接合される（図示を省略）。この場合、例えばリード２１のボンディング部２１ｂは、底面側に平面部２１１、２１２があり、従来のインナーリードａよりも厚みがある。そのため、従来のようにキャピラリーＣＰによりインナーリード２１ａの変形を生じるようなことがない（図１２参照）。この半導体チップ１１を載置したリードフレーム２は、インナーリードの部分（図２切断線ＣＬ内側）がキャビティに覆われてエポキシ樹脂などの封止樹脂３が充填される。封止樹脂３が固化したら、周囲の樹脂が除去され、リード部２０は切断線ＣＬで切断され、半導体装置１が完成する。
【００２８】
図３は、図１のリード２１の部分拡大図である。リード部２０のリードを、リード２１を一例として詳細に説明する。リード２１は、上面が水平になるように封止樹脂３により封止されており、図において右側端部と右端部の底面側を外部に露出させている。露出された右端部の底面側は接続可能な外部端子２１ｄとして構成されている。この外部端子２１ｄは、半導体装置１の底面１４と略同一平面になるように構成されている。リード２１の上部に設けられたボンディング部２１ｂにおいて金属細線１２がボンディングされて半導体チップ１１（図１）の所定の端子と電気的に接続されている。また、プリント配線板（図示を省略）には、外部端子２１ｄ等において直接はんだ接合が行われることで実装される。従って、外部端子２１ｄの位置精度は重要である。
【００２９】
リード２１のインナーリード２１ａは、封止樹脂３に埋没されている。埋没されたインナーリード２１ａの底面側の部分は底面と平行な平面部２１１，２１２，２１３の３つの平面部を備えた階段状の段差部２１ｃが構成されている。
【００３０】
ここで、半導体装置１に用いるリードフレーム２の製造方法について説明する。リードフレーム２は、例えば、１次メッキ、１次スタンピング、２次メッキ、２次スタンピングの各工程により製造される。１次メッキは、薄い銅合金の銅条をメッキする。その後１次スタンピングの複数の工程で銅条を順次プレスしてリードフレームの形状に打ち抜く。このとき、リード部２０の先端部分の潰し加工も行われる。そして２次メッキが施され、２次スタンピングで最終的な調整が行われて製品が完成する。
【００３１】
次に、１次スタンピングにおける、リード部２０先端の潰し加工について詳細に説明する。ここで、図４（ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が精密プレスに順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図４（ａ）に示すようにパンチＰ２によってリード２１の一番アウター側の平面部２１１が潰し加工により形成される。この場合、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００３２】
続いて、図４（ｂ）に示すように、銅条が順送りされて次のパンチＰ３により平面部２１２が形成される。最後に、図４（ｃ）に示すように、パンチＰ４により平面部２１３が形成される。
【００３３】
上記実施形態の半導体装置１、半導体装置１に用いられるリードフレーム２、その製造方法によれば、以下のような特徴を得ることができる。
（１）上記半導体装置１では、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、ボンディング部２１ｂの部分のインナーリード２１ａの厚みを確保し、キャピラリーＣＰでのボンディング時の強度を高めた。そのため、インナーリード２１ａの変形を防止することができる。
【００３４】
（２）特にプレス加工により成形する場合は、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、図１１に示すような加工時の歪みをインナーリード２１ａの基端部に集中させることを防止する。そして、変形を低減し、外部端子２１ｄの平坦性、周縁の位置精度を向上させることができるという効果がある。
【００３５】
（３）高い平坦性、正確な位置精度を備えた外部端子２１ｄを底面１４と略同一平面上に形成することで、半導体装置１の外側に延設されるアウターリードをなくし小型化を達成することができるという効果がある。
【００３６】
なお、上記実施形態は以下のように変更してもよい。
○ 図５（ａ）〜（ｃ）に沿って、１次スタンピングにおける、リード部２０先端の潰し加工の別例について詳細に説明する。ここでは、まず、図５（ａ）に示すように、パンチＰ５により平面部２１１を形成する。このとき、パンチＰ５は、最もアウター側の平面部２１１のみならず、そのインナー側の平面部２１２、平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そのインナー側のインナーリード２１ａは、平面部２１１のプレス成形のよる潰し量と同じ潰し量だけプレス成形がされる。つまり、図５（ａ）に示すように、平面部２１１，２１２，２１３は同一平面になるようにプレス加工により潰される。
【００３７】
次に、図５（ｂ）に示すようにパンチＰ６により平面部２１２が形成される。このときもパンチＰ６により、平面部２１２のみならず、そのインナー側の平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そして、最後にパンチＰ７により最もインナー側の平面部２１３が所定の潰し量までプレス加工される。
【００３８】
この構成に係る半導体装置１に用いるリードフレーム２の製造方法では、インナー側のインナーリード２１ａも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
（第２の実施形態）
次に、図７、図８（ａ）〜（ｂ）に沿って、第２の実施形態を説明する。図７は、半導体装置１０１のリード１２０を示す図である。なお、第２の実施形態は、第１の実施形態の半導体装置１のリードフレーム２の形状及び生産方法を変更したのみの構成であるため異なる部分のみ説明し、同様若しくは均等の部分については、共通の符合を付してその詳細な説明を省略する。第２の実施形態では、第１の実施形態と同様な半導体チップ１１（不図示）とリードフレーム２と封止樹脂３とを備えた半導体装置１０１である。樹脂封止されたインナーリード１２１ａの底面１４側が、底面１４と平行な面からなる平面部１２１２と、平面部１２１２と連続し、底面１４となす角が０度を超え９０度より小さな角度、例えば４５°の斜面部１２１１とを備えた段差部１２１ｃを有することを特徴とする。特に、第２の実施形態では、外部端子２１ｄから１段目が斜面部１２１１になっている。そして、この斜面部１２１１が、平面部１２１２と、外部端子２１ｄとの間に連続して形成されたことを特徴とする。
【００３９】
なお、平面部及び斜面部の組合せは、この実施形態に限定されるものではなく、例えば、図８（ｂ）に示すように、外部端子２１ｄのインナー側に隣接する面は平面部１２１３であり、さらにインナー側に斜面部１２１４、平面部１２１５が連続している。他にも複数の斜面部を備え、アウター側から斜面部−平面部−斜面部の順に段差部を形成したものや、さらに、斜面部−平面部−斜面部−平面部と連続して形成したものでもよい。
【００４０】
次に、このように斜面部１２１４が形成された段差部１２１ｃを備えたリード１２０の１次スタンピングにおけるリード部２０の先端の潰し加工について詳細に説明する。ここで、図８（ａ）〜（ｂ）は、インナーリード１２１ａの先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図８（ａ）に示すようにパンチＰ８によってリード１２０の一番アウター側の平面部１２１３が潰し加工により形成される。この場合も、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００４１】
続いて、図８（ｂ）に示すように、銅条が順送りされて次のパンチＰ９により斜面部１２１４と平面部１２１５が同時に形成される。このように、第２の実施形態では、段差部１２１ｃがアウター側から、平面部若しくは斜面部が順次プレス成形により形成される。また、特に２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含む。
【００４２】
この構成に係る半導体装置に用いるリードフレームの製造方法では、２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含むことで加工時の歪みを分散させ、変形をさらに低減させるとともに効率の良い生産をおこなうことができるという効果がある。
【００４３】
○ 金属板は銅条を例に挙げているが、これに限定されるものではなくステンレス材等をもちいてもよい。
○ 実施形態では、全てがプレス加工で製造されているが、請求項１乃至５の半導体装置及びリードフレームは、これらの一部又は全部をエッチングによる工程に代替することも可能である。
【００４４】
○ 実施形態では、半導体装置をＱＦＮを例に説明しているが、アウターリードが外方に延在されたＱＦＰや、或いはＬＦ−ＢＧＡのようなボールゲートアレイタイプの半導体装置にも広く適用できるものである。
【００４５】
○ 実施形態では、ダイパッド（ダイステージ、アイランド）は、非露出型を例に説明しているが、リード部２０に対して平坦な露出型としてもよい。
○ なお、実施例のプレスによる加工は、リードの底面側が上になるようにセットされ、下方のダイに対して上方からパンチで加工していたが、セットされる向きやパンチ・ダイの方向はこれに限定されるものではない。
【００４６】
【発明の効果】
以上、詳述したように、本発明の半導体装置及び半導体装置に用いるリードフレーム、及びその製造方法では、リードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めることができるという効果がある。
【図面の簡単な説明】
【図１】 図２のＩ−Ｉ部分における本発明の半導体装置１の断面図。
【図２】 半導体装置１の組立て前の本発明のリードフレーム２の平面図。
【図３】 図１のリード２１の部分拡大図。
【図４】 （ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図。
【図５】 （ａ）〜（ｃ）は、第１の実施形態の別例についてのリード部２０先端の潰し加工を示す工程図。
【図６】 ボンディングの方法を示す図。
【図７】 第２の実施形態の半導体装置１０１のリード１２０を示す断面図。
【図８】 （ａ）〜（ｂ）は、第２の実施形態のインナーリード１２１ａの先端の潰し加工を示す工程図。
【図９】 従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す図。
【図１０】 （ａ）〜（ｃ）は、従来のインナーリードａの先端の潰し加工を示す工程図。
【図１１】 従来のリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる不具合を示す図。
【図１２】 従来のキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工での変形を示す図。
【符号の説明】
１，１０１…半導体装置、２…リードフレーム、３…封止樹脂、１２，１３…金属細線（金線）、１１…半導体チップ、１４…底面、２０…リード部、２１，２２，１２０…リード、２１ａ，１２１ａ…インナーリード、２１ｂ，１２１ｂ…ボンディング部、２１ｃ，１２１ｃ…段差部、２１ｄ…外部端子、２１１，２１２，２１３，１２１３，１２１２，１２１５…平面部、１２１１，１２１４…斜面部、２３…ダイパッド、ＣＰ…キャピラリー、Ｐ１〜Ｐ９…パンチ
【発明の属する技術分野】
本発明は、半導体装置、半導体装置に用いるリードフレーム及びその製造方法に係り、詳しくはリードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置に対する小型化・高密度化の要求が大きい。そこで、小型・薄型のパッケージで、アウターリードをパッケージ外部に延在させないでパッケージの底面にリードの一部を外部端子として露出させるノンリードタイプの半導体装置であるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージが用いられている（本発明の図１参照）。これには、例えばＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）や、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）のようなものがある。このような薄型の半導体装置では、リードを正確な位置に安定して固定する必要がある。そのため、樹脂との密着性といった問題からモールド樹脂に埋め込むリードフレームのインナーリードを折り曲げたり段差を設けたりしていた。薄型パッケージとするには折り曲げるより段差を設けた方が有利であるため、例えば特許文献１に記載されたリードフレームの製造方法のようなものが提案された。すなわち、特許文献１に示すように材料下面(21)と共通の下面を有し、かつ材料上面(20)と材料下面２１との間に上面が存在するように設けられたボンディングパッド(13A)が、インナーリード(14)の幅方向及び先端方向に拡げられて形成されている。これによりＩＣパッケージを薄型にできるとともに、ボンディングパッド(13A)を平面的にみた場合の面積、つまり樹脂封止後における封止樹脂とボンディングパッド(13A)との接触面積が大きくなる。そのため薄型のパッケージでありながら、ボンディングパッド(13A)と封止樹脂との間の密着強度が大きい半導体装置が実現される。
【０００３】
また、特許文献２に示す従来の半導体装置では、封止樹脂底面からリードを露出させた構造の樹脂封止型半導体装置において、リード部(10)の連結部(12)が外部端子部(13)と接続する第１の端部の外部端子部の下面(13b)側の面に連結部(12)の幅全体を横断する凹部が形成されている。そのため、リード(10)の外部端子部１３と封止樹脂２０との境界部Ｐ部での外部端子部の下面１３ｂ上への薄バリの発生を抑制することができた。
【０００４】
ここで、図９は、従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す。図９において右がアウター側、左がインナー側で、下側が底面側である。潰し加工は底面側から行われ、外部端子ｄが形成される。従来の半導体装置の製造方法では、リードフレームＬ０のインナーリードａの先端側を潰して段差ｃを設ける場合に、図１０に示すように、パンチＰ１により１度のプレス加工で潰し部ｅを潰していた。なお、図１０においては上側が底面側である。
【０００５】
【特許文献１】
特開平１１−２６０９８３号公報（図２（ａ），（ｃ））
【特許文献２】
特開２０００−１９６００５号公報（図２）
【０００６】
【発明が解決しようとする課題】
しかしながら、この場合、潰し部ｅが加工前のインナーリードａの厚みの１５％を超えることが多く、インナーリードａに、外部端子ｄの面と落差の大きな段差ｃが形成され、インナーリードａの基端部の歪みが大きくなる。そのため、図１１に示すリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる等の不具合が発生するという問題があった。特にリードを横断する凹部や溝部を設けたものではリードが変形し易いという問題があった。
【０００７】
また、潰し部ｅが大きく、段差ｃとボンディング部ｂとの距離が小さくなるとインナーリードａが薄くなることから、図１２に示すようなキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工時に変形しやすくなる等、組立て時の強度が不足するという問題があった。
【０００８】
また、このタイプのＩＣパッケージでは、パッケージ底面の外部端子の平坦性や、位置精度が重要であるが、図９に示すように、潰し部ｅが大きいと潰し加工による素材の引き込み量が多く、外部端子ｄのインナー側のエッジ部のダレＲにより平坦性が損なわれるという問題があった。また、正常な外部端子ｄの露出長さがＳ１となるべきところが、ダレＲにより潰し境界がずれて露出長さがＳ２となって位置精度が低下するという問題があった。
【０００９】
上記課題を解決するため、本発明は、リードフレーム加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム、及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、プレス加工によりアウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように加工され、底面から離間するように形成された前記底面と平行な２以上の平面部を備えた階段状の段差部を有するとともに、前記半導体チップとのボンディングが前記２以上の平面部のうち、インナー側先端よりアウター側にある平面部の裏面において行われていることを要旨とする。
【００１１】
この構成に係る半導体装置では、段差部を設けることでボンディング時等の組立て時の強度を高めた。特にプレス加工により成形する場合は、加工時の歪みを分散させ、変形を低減し、外部端子の平坦性、位置精度を向上させることができるという効果がある。また、外部端子を底面と略同一平面上に形成することで、半導体装置外側に延設されるアウターリードをなくし小型化を達成することができる。
【００１２】
請求項２に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備え、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１３】
この構成に係る半導体装置では、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。
【００１４】
請求項３に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備えるとともに、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、階段状の段差部がプレス加工により順次加工されて形成されるとともに、さらにインナー側に前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１５】
この構成に係る半導体装置では、請求項２に記載の半導体装置の効果と同様に、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。特に外部端子の引き込み量を減らし、エッジ部分のダレを防止して、外部端子の平坦性、位置精度をより向上させることができるという効果がある。
【００１８】
請求項４に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームであることを要旨とする。
【００１９】
この構成に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造に用いることができる。
請求項５に係る半導体装置に用いるリードフレームの製造方法では、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームの製造方法であって、前記段差部は、アウター側から、平面部若しくは斜面部毎に順次プレス成形により形成されることを要旨とする。
【００２０】
この構成に係る半導体装置に用いるリードフレームの製造方法では、段差部を分割して成形するため、加工時の歪みをインナーリード基部に収集させないで分散し、インナーリード基部における変形を減少させるとともに、外部端子の平坦性、位置精度を向上させることができるという効果がある。
【００２３】
請求項６に係る半導体装置に用いるリードフレームの製造方法では、請求項５に記載の半導体装置に用いるリードフレームの製造方法において、前記いずれかの段差部の平面部若しくは斜面部をプレス成形により形成すると同時に、そのインナー側のインナーリードも当該プレス成形による潰し量と同じ潰し量のプレス成形をすることを要旨とする。
【００２４】
この構成に係る半導体装置に用いるリードフレームの製造方法では、インナー側のインナーリードも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の半導体装置、半導体装置に用いるリードフレーム及びその製造方法を具体化した一実施形態である半導体装置１及びこの半導体装置１に用いるリードフレーム２及びその製造方法を図１〜図５に従って説明する。図１は、図２のＩ−Ｉ部分における本発明の半導体装置１の断面図である。図１において下方を半導体装置１の底面とする。本実施形態では、半導体装置１は、ＱＦＮタイプのＩＣパッケージを例に説明する。
【００２６】
半導体装置１は、半導体チップ１１とリードフレーム２と封止樹脂３を備えて構成される。半導体チップ１１はＩＣ回路が形成されているシリコンチップである。リードフレーム２は、半導体チップ１１と金属細線１２，１３…により電気的に接続されている多数のリードを備えたリード部２０と、半導体チップ１１を載置するダイパッド２３とを含む。封止樹脂３は、これらを樹脂封止している。
【００２７】
図２は、半導体装置１の組立て前の本発明のリードフレーム２の平面図である。リードフレーム２のダイパッド２３に半導体チップ１１が載置・固定される。ここで、図６はボンディングの方法を示す図である。リード２１の上面に設けられたボンディング部２１ｂに、半導体チップ１１に形成された端子（図示を省略）に他端が接続された金線からなる金属細線１２がキャピラリーＣＰによりボンディングされる。同様に金属細線１３がリード２２にボンディングされる。このようにして、リード部２０の所定のリードと半導体チップの所定の端子とがボンディングにより金属細線で接合される（図示を省略）。この場合、例えばリード２１のボンディング部２１ｂは、底面側に平面部２１１、２１２があり、従来のインナーリードａよりも厚みがある。そのため、従来のようにキャピラリーＣＰによりインナーリード２１ａの変形を生じるようなことがない（図１２参照）。この半導体チップ１１を載置したリードフレーム２は、インナーリードの部分（図２切断線ＣＬ内側）がキャビティに覆われてエポキシ樹脂などの封止樹脂３が充填される。封止樹脂３が固化したら、周囲の樹脂が除去され、リード部２０は切断線ＣＬで切断され、半導体装置１が完成する。
【００２８】
図３は、図１のリード２１の部分拡大図である。リード部２０のリードを、リード２１を一例として詳細に説明する。リード２１は、上面が水平になるように封止樹脂３により封止されており、図において右側端部と右端部の底面側を外部に露出させている。露出された右端部の底面側は接続可能な外部端子２１ｄとして構成されている。この外部端子２１ｄは、半導体装置１の底面１４と略同一平面になるように構成されている。リード２１の上部に設けられたボンディング部２１ｂにおいて金属細線１２がボンディングされて半導体チップ１１（図１）の所定の端子と電気的に接続されている。また、プリント配線板（図示を省略）には、外部端子２１ｄ等において直接はんだ接合が行われることで実装される。従って、外部端子２１ｄの位置精度は重要である。
【００２９】
リード２１のインナーリード２１ａは、封止樹脂３に埋没されている。埋没されたインナーリード２１ａの底面側の部分は底面と平行な平面部２１１，２１２，２１３の３つの平面部を備えた階段状の段差部２１ｃが構成されている。
【００３０】
ここで、半導体装置１に用いるリードフレーム２の製造方法について説明する。リードフレーム２は、例えば、１次メッキ、１次スタンピング、２次メッキ、２次スタンピングの各工程により製造される。１次メッキは、薄い銅合金の銅条をメッキする。その後１次スタンピングの複数の工程で銅条を順次プレスしてリードフレームの形状に打ち抜く。このとき、リード部２０の先端部分の潰し加工も行われる。そして２次メッキが施され、２次スタンピングで最終的な調整が行われて製品が完成する。
【００３１】
次に、１次スタンピングにおける、リード部２０先端の潰し加工について詳細に説明する。ここで、図４（ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が精密プレスに順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図４（ａ）に示すようにパンチＰ２によってリード２１の一番アウター側の平面部２１１が潰し加工により形成される。この場合、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００３２】
続いて、図４（ｂ）に示すように、銅条が順送りされて次のパンチＰ３により平面部２１２が形成される。最後に、図４（ｃ）に示すように、パンチＰ４により平面部２１３が形成される。
【００３３】
上記実施形態の半導体装置１、半導体装置１に用いられるリードフレーム２、その製造方法によれば、以下のような特徴を得ることができる。
（１）上記半導体装置１では、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、ボンディング部２１ｂの部分のインナーリード２１ａの厚みを確保し、キャピラリーＣＰでのボンディング時の強度を高めた。そのため、インナーリード２１ａの変形を防止することができる。
【００３４】
（２）特にプレス加工により成形する場合は、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、図１１に示すような加工時の歪みをインナーリード２１ａの基端部に集中させることを防止する。そして、変形を低減し、外部端子２１ｄの平坦性、周縁の位置精度を向上させることができるという効果がある。
【００３５】
（３）高い平坦性、正確な位置精度を備えた外部端子２１ｄを底面１４と略同一平面上に形成することで、半導体装置１の外側に延設されるアウターリードをなくし小型化を達成することができるという効果がある。
【００３６】
なお、上記実施形態は以下のように変更してもよい。
○ 図５（ａ）〜（ｃ）に沿って、１次スタンピングにおける、リード部２０先端の潰し加工の別例について詳細に説明する。ここでは、まず、図５（ａ）に示すように、パンチＰ５により平面部２１１を形成する。このとき、パンチＰ５は、最もアウター側の平面部２１１のみならず、そのインナー側の平面部２１２、平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そのインナー側のインナーリード２１ａは、平面部２１１のプレス成形のよる潰し量と同じ潰し量だけプレス成形がされる。つまり、図５（ａ）に示すように、平面部２１１，２１２，２１３は同一平面になるようにプレス加工により潰される。
【００３７】
次に、図５（ｂ）に示すようにパンチＰ６により平面部２１２が形成される。このときもパンチＰ６により、平面部２１２のみならず、そのインナー側の平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そして、最後にパンチＰ７により最もインナー側の平面部２１３が所定の潰し量までプレス加工される。
【００３８】
この構成に係る半導体装置１に用いるリードフレーム２の製造方法では、インナー側のインナーリード２１ａも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
（第２の実施形態）
次に、図７、図８（ａ）〜（ｂ）に沿って、第２の実施形態を説明する。図７は、半導体装置１０１のリード１２０を示す図である。なお、第２の実施形態は、第１の実施形態の半導体装置１のリードフレーム２の形状及び生産方法を変更したのみの構成であるため異なる部分のみ説明し、同様若しくは均等の部分については、共通の符合を付してその詳細な説明を省略する。第２の実施形態では、第１の実施形態と同様な半導体チップ１１（不図示）とリードフレーム２と封止樹脂３とを備えた半導体装置１０１である。樹脂封止されたインナーリード１２１ａの底面１４側が、底面１４と平行な面からなる平面部１２１２と、平面部１２１２と連続し、底面１４となす角が０度を超え９０度より小さな角度、例えば４５°の斜面部１２１１とを備えた段差部１２１ｃを有することを特徴とする。特に、第２の実施形態では、外部端子２１ｄから１段目が斜面部１２１１になっている。そして、この斜面部１２１１が、平面部１２１２と、外部端子２１ｄとの間に連続して形成されたことを特徴とする。
【００３９】
なお、平面部及び斜面部の組合せは、この実施形態に限定されるものではなく、例えば、図８（ｂ）に示すように、外部端子２１ｄのインナー側に隣接する面は平面部１２１３であり、さらにインナー側に斜面部１２１４、平面部１２１５が連続している。他にも複数の斜面部を備え、アウター側から斜面部−平面部−斜面部の順に段差部を形成したものや、さらに、斜面部−平面部−斜面部−平面部と連続して形成したものでもよい。
【００４０】
次に、このように斜面部１２１４が形成された段差部１２１ｃを備えたリード１２０の１次スタンピングにおけるリード部２０の先端の潰し加工について詳細に説明する。ここで、図８（ａ）〜（ｂ）は、インナーリード１２１ａの先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図８（ａ）に示すようにパンチＰ８によってリード１２０の一番アウター側の平面部１２１３が潰し加工により形成される。この場合も、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００４１】
続いて、図８（ｂ）に示すように、銅条が順送りされて次のパンチＰ９により斜面部１２１４と平面部１２１５が同時に形成される。このように、第２の実施形態では、段差部１２１ｃがアウター側から、平面部若しくは斜面部が順次プレス成形により形成される。また、特に２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含む。
【００４２】
この構成に係る半導体装置に用いるリードフレームの製造方法では、２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含むことで加工時の歪みを分散させ、変形をさらに低減させるとともに効率の良い生産をおこなうことができるという効果がある。
【００４３】
○ 金属板は銅条を例に挙げているが、これに限定されるものではなくステンレス材等をもちいてもよい。
○ 実施形態では、全てがプレス加工で製造されているが、請求項１乃至５の半導体装置及びリードフレームは、これらの一部又は全部をエッチングによる工程に代替することも可能である。
【００４４】
○ 実施形態では、半導体装置をＱＦＮを例に説明しているが、アウターリードが外方に延在されたＱＦＰや、或いはＬＦ−ＢＧＡのようなボールゲートアレイタイプの半導体装置にも広く適用できるものである。
【００４５】
○ 実施形態では、ダイパッド（ダイステージ、アイランド）は、非露出型を例に説明しているが、リード部２０に対して平坦な露出型としてもよい。
○ なお、実施例のプレスによる加工は、リードの底面側が上になるようにセットされ、下方のダイに対して上方からパンチで加工していたが、セットされる向きやパンチ・ダイの方向はこれに限定されるものではない。
【００４６】
【発明の効果】
以上、詳述したように、本発明の半導体装置及び半導体装置に用いるリードフレーム、及びその製造方法では、リードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めることができるという効果がある。
【図面の簡単な説明】
【図１】 図２のＩ−Ｉ部分における本発明の半導体装置１の断面図。
【図２】 半導体装置１の組立て前の本発明のリードフレーム２の平面図。
【図３】 図１のリード２１の部分拡大図。
【図４】 （ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図。
【図５】 （ａ）〜（ｃ）は、第１の実施形態の別例についてのリード部２０先端の潰し加工を示す工程図。
【図６】 ボンディングの方法を示す図。
【図７】 第２の実施形態の半導体装置１０１のリード１２０を示す断面図。
【図８】 （ａ）〜（ｂ）は、第２の実施形態のインナーリード１２１ａの先端の潰し加工を示す工程図。
【図９】 従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す図。
【図１０】 （ａ）〜（ｃ）は、従来のインナーリードａの先端の潰し加工を示す工程図。
【図１１】 従来のリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる不具合を示す図。
【図１２】 従来のキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工での変形を示す図。
【符号の説明】
１，１０１…半導体装置、２…リードフレーム、３…封止樹脂、１２，１３…金属細線（金線）、１１…半導体チップ、１４…底面、２０…リード部、２１，２２，１２０…リード、２１ａ，１２１ａ…インナーリード、２１ｂ，１２１ｂ…ボンディング部、２１ｃ，１２１ｃ…段差部、２１ｄ…外部端子、２１１，２１２，２１３，１２１３，１２１２，１２１５…平面部、１２１１，１２１４…斜面部、２３…ダイパッド、ＣＰ…キャピラリー、Ｐ１〜Ｐ９…パンチ
Claims (6)
- 半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、プレス加工によりアウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように加工され、底面から離間するように形成された前記底面と平行な２以上の平面部を備えた階段状の段差部を有するとともに、
前記半導体チップとのボンディングが前記２以上の平面部のうち、インナー側先端よりアウター側にある平面部の裏面において行われていることを特徴とする半導体装置。 - 半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、
インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備え、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、
前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを特徴とする半導体装置。 - 半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、
インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備えるとともに、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、階段状の段差部がプレス加工により順次加工されて形成されるとともに、さらにインナー側に前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、
前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを特徴とする半導体装置。 - 請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレーム。
- 請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームの製造方法であって、
前記段差部は、アウター側から、平面部若しくは斜面部毎に順次プレス成形により形成されることを特徴とする半導体装置に用いるリードフレームの製造方法。 - 請求項５に記載の半導体装置に用いるリードフレームの製造方法において、
前記いずれかの段差部の平面部若しくは斜面部をプレス成形により形成すると同時に、そのインナー側のインナーリードも当該プレス成形による潰し量と同じ潰し量のプレス成形をすることを特徴とする半導体装置に用いるリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157275A JP4018595B2 (ja) | 2003-06-02 | 2003-06-02 | 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157275A JP4018595B2 (ja) | 2003-06-02 | 2003-06-02 | 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363194A JP2004363194A (ja) | 2004-12-24 |
| JP4018595B2 true JP4018595B2 (ja) | 2007-12-05 |
Family
ID=34051083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157275A Expired - Fee Related JP4018595B2 (ja) | 2003-06-02 | 2003-06-02 | 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4018595B2 (ja) |
-
2003
- 2003-06-02 JP JP2003157275A patent/JP4018595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363194A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174096B2 (en) | Stamped leadframe and method of manufacture thereof | |
| JP3444410B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| US7456494B2 (en) | Surface mount electronic component and process for manufacturing same | |
| US20010042904A1 (en) | Frame for semiconductor package | |
| US20060088956A1 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| US20080054420A1 (en) | Semiconductor package structure and method of manufacture | |
| US20020149090A1 (en) | Lead frame and semiconductor package | |
| US20040155361A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| CN109087903B (zh) | 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 | |
| JP2957335B2 (ja) | リードフレームの製造方法 | |
| JP4018595B2 (ja) | 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 | |
| JP4767115B2 (ja) | 半導体装置及びその製造方法 | |
| JP4455166B2 (ja) | リードフレーム | |
| JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
| JP2646694B2 (ja) | リードフレーム | |
| JP2006049372A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2001007266A (ja) | Ｑｏｎ用リードフレーム及びその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2700902B2 (ja) | リードフレームの製造方法 | |
| JPH03175661A (ja) | リードフレームの製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2006073904A (ja) | 半導体装置、リードフレーム、及びその製造方法 | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4018595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |