JP4014861B2 - 化合物半導体デバイス及びその作製方法 - Google Patents
化合物半導体デバイス及びその作製方法 Download PDFInfo
- Publication number
- JP4014861B2 JP4014861B2 JP2001374282A JP2001374282A JP4014861B2 JP 4014861 B2 JP4014861 B2 JP 4014861B2 JP 2001374282 A JP2001374282 A JP 2001374282A JP 2001374282 A JP2001374282 A JP 2001374282A JP 4014861 B2 JP4014861 B2 JP 4014861B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor optical
- optical device
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）と、電界吸収による変調方式を利用した光変調器（以下、ＥＡ光変調器と言う）とを突き合わせ（以下、バットジョイントと言う）結合方式により結合、集積化した化合物半導体デバイスに関し、更に詳細には、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイス、及びその作製方法に関するものである。
【０００２】
【従来の技術】
光変調器と、光変調器の光源として単一縦モードの半導体レーザ素子とをモノリシックに集積した、光変調器−半導体レーザ素子集積の半導体光素子が開発され、実用化されつつある。
このような集積半導体光素子の一つとして、光変調器には電界による吸収係数の変化を利用する電界吸収型光変調器（以下、ＥＡ光変調器と言う）を、ＥＡ光変調器の光源には分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた半導体光素子が注目されている。
【０００３】
ここで、図５、及び図６（ａ）から（ｃ）を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積半導体光素子（以下、ＥＡ−ＤＦＢレーザと言う）８０の構成を説明する。図５は従来のＥＡ−ＤＦＢレーザの平面図で、図６（ａ）は図５の線II−IIに沿った断面図であり、図６（ｂ）は図５の線III−IIIに沿った断面図であり、図６（ｃ）は線IV−IVに沿った断面図である。
従来のＥＡ−ＤＦＢレーザ８０は、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ（Semi-Insulating Buried Heterostructure）型のＤＦＢレーザ８０Ａ及びＥＡ光変調器８０Ｂから構成された半導体光素子であって、図６（ａ）に示すように、ＤＦＢレーザ８０ＡとＥＡ光変調器８０Ｂとを一つのｎ−ＩｎＰ基板上１２に導波方向に同軸状でモノリシックに集積させたものである。
【０００４】
ＤＦＢレーザ８０Ａは、図６（ａ）に示すように、ＥＡ光変調器８０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッチングして形成された回折格子２０ａと、ｐ−ＩｎＰキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器８０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３８との積層構造を有する。
【０００５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４は、図６（ｂ）に示すように、メサ構造４６として形成されている。更に、メサ構造４６の両側は、ＥＡ光変調器８０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５０を除いてメサ構造４６の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓５０を介してｐ側電極３８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２が形成されている。
【０００６】
ＥＡ光変調器８０Ｂは、図６（ａ）に示すように、ＤＦＢレーザ８０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層２６、バンドギャップ波長λｇが１．５０μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、並びにそれぞれＤＦＢレーザ８０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【０００７】
上述の積層構造のｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４は、導波方向に沿ってメサ構造４８として形成されている。更に、メサ構造４８の両側はＤＦＢレーザ８０Ａと共通の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５２を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓を介してｐ側電極４０が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成されている。
【０００８】
各層のキャリア濃度は、それぞれ、下部クラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部クラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で１×１０19ｃｍ-3である。
【０００９】
上述の従来のＥＡ−ＤＦＢレーザ８０の作製方法を説明する。図７（ａ）から（ｄ）は、それぞれ、ＥＡ−ＤＦＢレーザを作製する際の各工程を示す断面図であり、図８（ａ）、（ｂ）は、それぞれ、ＥＡ−ＤＦＢレーザを作製する際のマスクパターンを示す平面図である。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢレーザ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図７（ａ）に示すように、キャップ層２２及び回折格子形成層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【００１０】
次いで、図７（ｂ）に示すように、ＤＦＢレーザ領域の積層構造体を覆う、図８（ａ）に示すＳｉＮのバットジョイントマスク６０を形成し、マスクから露出しているＥＡ光変調器領域に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、図７（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ光変調器構造を露出させたＥＡ光変調器領域のｎ−ＩｎＰ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシャル成長させて、積層構造体を形成する。
【００１１】
次に、ＤＦＢレーザ領域のバットジョイントマスク６０を除去した後、図７（ｄ）に示すように、基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓコンタクト層３４をエピタキシャル成長させる。
次いで、図８（ｂ）に示す幅２μｍのストライプ状の、ＳｉＮのストライプマスク６４をそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４６を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４８を形成する。
【００１２】
次いで、ストライプマスク６４を、ＤＦＢレーザ領域及びＥＡ光変調器領域のそれぞれで、選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層３６を埋め込み成長させ、形成したメサ構造４６、４８の両側を埋め込む。
更に、パッシベーション膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形成することにより、ＥＡ−ＤＦＢレーザ８０を作製することができる。
従来例
上述の従来の作製方法で、本従来例の試料を作製したところ、ＥＡ−ＤＦＢレーザのデバイス特性として、しきい値電流１２ｍＡ、３Ｖバイアス時における消光比１５ｄＢ、またＦＦＰ（ファーフィールドパターン）のノイズが有る、という結果であった。
【００１３】
【発明が解決しようとする課題】
しかし、上述した作製方法に従って作製された従来のＥＡ−ＤＦＢレーザには、以下のような問題があった。
第一の問題として、ＤＦＢレーザからＥＡ光変調器に入射した光は、図６（ａ）中に模式的に示すように、結合面でのモードフィールド７２ａと７２ｂとの相違により、結合損失が大きくなるという問題があった。
ここで、モードフィールドとは、素子の内部を伝播する光の分布形状を言う。結合損失とは、異なるエリア間での光の結合時の損失を言い、モードフィールドの違いに大きく起因する。
更に、本作製方法ではバットジョイント法を用いているため、マスクによる側面成長により、実際は、図９（ａ）に模式的に示すように、ＥＡ光変調器では、結合部附近の膜厚が大きくなる。これにより、結合面でのモードフィールド７４ａと７４ｂとの相違が更に大きくなるため、結合損失は予想以上に大きくなっていた。
図９（ａ）に従来のＥＡ−ＤＦＢレーザ８０で、側面成長を考慮に入れた実際の層構造、及びモードフィールドを示す。
【００１４】
結合面での結合損失を抑制するために、従来、モードフィールドが一致するように、ＤＦＢレーザ及びＥＡ光変調器のそれぞれの層構造を構成することが試みられている。しかし、この手法では、ＥＡ−ＤＦＢレーザとしてのデバイスの特性を最適化した構造とは異なる場合が多く、例えば、発振しきい値の増大や消光比の低下のようなデバイス特性を悪化させるという問題があった。
【００１５】
第二の問題として、図９（ｂ）に示すように、ＥＡ光変調器中でのバンドギャップ波長は、結合面に近づくにつれ、側面成長の無い領域（平坦領域）に比べて長くなるため、光吸収が生じるという問題があった。
即ち、ＥＡ光変調器中でのバンドギャップ波長は、側面成長の無い領域（平坦領域）では１５００ｎｍであるが、結合面に近づくにつれ少しづつ長くなり、結合面では１５５０ｎｍ程度までになっている。
図９（ｂ）に従来のＥＡ−ＤＦＢレーザ８０のリッジストライプに沿ったバンドギャップ波長のグラフ示す。
【００１６】
更には、これらの結合損失や光吸収は、レーザ光出力が低減したり、消光比が劣化したり、出射光にノイズ多くなるなどの、デバイス特性が悪化する問題を引き起こしていた。
そこで、本発明の目的は、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイス、及びその作製方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明者は、結合部付近での結合損失を抑制するために、バットジョイント成長時のマスクの形状を変えることにより、ＥＡ光変調器の結合部付近の膜厚を変化させることを着想し、実験により確認し、本発明を発明するに到った。
即ち、ＥＡ光変調器の結合部付近の膜厚を、従来より小さくし、かつＤＦＢレーザの膜厚に近づける構造を形成すれば、結合面でのモードフィールドの相違は小さくなる。
そのためには、バットジョイント成長時に、従来の図８（ａ）のマスクに代えて、図４（ａ）に示すようなマスクを用いる。図４（ａ）に示すマスクは、ＤＦＢレーザ領域上のバットジョイントマスク６０と、ＥＡ光変調器領域上の選択領域成長マスク６２からなり、バットジョイントマスク６０と選択領域成長マスク６２とは、所定の間隔だけ離して配置する。
図４（ａ）に示すようなマスクを用いることにより、図１に示すように、結合部付近での側面成長による膜厚の増大を狭い領域にとどめ、また、結合面から離れるに従い、膜厚は一旦薄くなり、その後徐々に増大する形状となる。
上記形状をとることにより、図１中に模式的に示すように、結合面でのモードフィールド７０と７０ｂとの相違が小さくなり、結合損失は低減する。
【００１８】
また、上記の構造は以下の理由で、光吸収を少なくさせる効果がある。
即ち、ＥＡ光変調器中のバンドギャップ波長は、前述のようにバットジョイントマスク６０のみの場合は、図２（ｂ）の（i）に示すように、接合面に近づくにつれて、波長が長くなる効果がある。また、選択領域成長マスクの場合、図２（ｂ）の（ii）に示すように、選択成長領域マスクの領域から離れるにつれて、波長が短くなる効果がある。
上記のパターンマスクを用いてＥＡ−ＤＦＢを形成することにより、この（i）及び（ii）の両方の効果を組み合わせ、図２（ｂ）の（iii）に示すように、結合面に近づくにつれてバンドギャップ波長が少しづつ短くなるような構成をとることができる。
【００１９】
そこで、上記目的を達成するために、上記の知見に基づいて、本発明に係る化合物半導体デバイス（以下、第１の発明と言う）は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層の膜厚が、結合面から離れるに従い減少し一旦最小になり、次いで結合面から離隔するにつれて逓増し所定の膜厚に達していることを特徴としている。
【００２０】
本発明に係る別の化合物半導体デバイス（以下、第２の発明と言う）は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層のバンドギャップ波長は、結合面で最小になり、結合面から離隔するにつれて漸増し所定のバンドギャップに達していることを特徴としている。
【００２１】
また、本発明に係る化合物半導体デバイスの作製方法は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクを形成する工程と、
第１のマスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成し、第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成する。
【００２２】
上記の工程の順序は必須ではなく、本発明に係る化合物半導体デバイスの別の作製方法は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクと、第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成する工程と、
第１のマスクと選択領域成長マスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成する。
【００２３】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る化合物半導体デバイスの実施形態例であり、本実施形態例で説明する化合物半導体デバイスはＥＡ−ＤＦＢレーザである。図１は本実施形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモードフィールドを示す断面図で、図２（ａ）は本実施形態例に係るＥＡ−ＤＦＢレーザの平面図である。図１の断面図は、図２（ａ）のI−Iに沿った断面を示す。
本実施形態例のＥＡ−ＤＦＢレーザは、ＥＡ光変調器の構成が従来技術で説明したＥＡ−ＤＦＢレーザと異なることを除いて、従来技術のＥＡ−ＤＦＢレーザ８０と同じ構成をしている。
本実施形態例のＥＡ−ＤＦＢレーザ１０は、図１に示すように、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ型のＤＦＢレーザ１０Ａ及びＥＡ光変調器１０Ｂから構成された半導体光素子であって、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−ＩｎＰ基板上１２に導波方向に同軸状でモノリシックに集積させたものである。
【００２４】
ＤＦＢレーザ１０Ａは、図１に示すように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッチングして形成された回折格子２０ａと、ｐ−ＩｎＰキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器１０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【００２５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４は、図６（ｂ）に示すように、メサ構造４６として形成されている。更に、メサ構造４６の両側は、ＥＡ光変調器１０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５０を除いてメサ構造４６の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓５０を介してｐ側電極３８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２が形成されている。
【００２６】
ＥＡ光変調器１０Ｂは、図１に示すように、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層２６、バンドギャップ波長λｇが１．５２μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、並びにそれぞれＤＦＢレーザ１０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【００２７】
上述の積層構造のｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４は、導波方向に沿ってメサ構造４８として形成されている。更に、メサ構造４８の両側は、ＤＦＢレーザ１０Ａと共通の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５２を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓を介してｐ側電極４０が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成されている。
【００２８】
各層のキャリア濃度は、それぞれ、下部クラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部クラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で１×１０19ｃｍ-3である。
【００２９】
上述の実施形態例のＥＡ−ＤＦＢレーザ１０の作製方法を説明する。本実施形態例のＥＡ−ＤＦＢレーザ１０は、バットジョイント成長時のマスクパターンが、従来のＥＡ−ＤＦＢレーザ８０のバットジョイント成長時のマスクパターンと異なることを除いて、同じ作製方法で作製することができる。
図３（ａ）から（ｄ）に、実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図を、図４に、本実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパットジョイント作製時のマスクパターンの平面図を示す。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢレーザ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図３（ａ）に示すように、キャップ層２２及び回折格子形成層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【００３０】
次いで、図３（ｂ）に示すように、ＤＦＢレーザ領域の積層構造体を覆う、図４に示すＳｉＮのバットジョイントマスク６０を形成し、マスクから露出しているＥＡ光変調器領域６６に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、露出させたｎ−ＩｎＰ基板１２上に、図４に示すＳｉＮの選択領域成長マスク６２を形成する。
そして、バットジョイントマスク６０及び選択領域成長マスク６２を選択成長マスクとして、ＧａＩｎＡｓＰ系ＥＡ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領域に選択成長させる。
つまり、図３（ｃ）に示すように、ｎ−ＩｎＰ基板１２上の露出させた領域に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシャル成長させて、積層構造体を形成する。
【００３１】
次に、図３（ｄ）に示すように、バットジョイントマスク６０を除去した後、選択領域成長マスク６２の領域を除く基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓコンタクト層３４をエピタキシャル成長させる。
次いで、図８（ｂ）に示す幅２μｍのストライプ状の、ＳｉＮのストライプマスク６４を、上記の選択領域成長マスク６２を構成する２つのマスクの中央付近に、かつそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４６を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４８を形成する。
【００３２】
次いで、選択領域成長マスク６２を除去した後、ＳｉＮのストライプマスク６４を、ＤＦＢレーザ領域及びＥＡ光変調器領域のそれぞれで、選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層３６を埋め込み成長させ、形成したメサ構造４６、４８の両側を埋め込む。
更に、パッシベーション膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形成することにより、結合損失が低減され、かつ光吸収が少ない構成を備えたＥＡ−ＤＦＢレーザ１０を作製することができる。
【００３３】
尚、本実施形態例では本発明に係る化合物半導体デバイスの例として、ＥＡ−ＤＦＢレーザを挙げたが、本発明は本実施形態例に限られるものではない。
例えば、レーザダイオード、フォトダイオード、導波路、半導体光アンプ等を集積した他の集積デバイスでも、本発明を用いることにより、結合損失が低減された構成を形成することができる。
また、デバイス構造についても、本実施形態例ではＳＩ−ＢＨの例を示したが、ＳＩ−ＰＢＨ（Semi-Insulating Planar Buried Heterostructure）、ｐ／ｎ埋込、リッジ構造等、また、それらを組み合せたデバイスでも、本発明の考え方により、結合部の特性を向上させることができる。
更に、材料についても、本実施形態例ではＧａＩｎＡｓＰを用いたが、例えばＡｌＧａＡｓ系、ＡｌＧａＩｎＡｓ系等や、それらを組み合せた場合にも、本発明を適用することができる。
【００３４】
具体例
上述の本実施形態例の具体例として、バットジョイントマスク６０及び選択領域成長マスク６２の寸法、及び各マスク間の間隔として、図４（ａ）で、ＬDFBを３００μｍ、ＬEA1を３０μｍ、ＬEA2を３００μｍ、ＷEA1を１０μｍ、ＷDFBを３０μｍ、ＷEA2を１０μｍとした。
【００３５】
上述の寸法で、本具体例の試料を作製したところ、ＥＡ−ＤＦＢレーザのデバイス特性として、しきい値電流１０ｍＡ、３Ｖバイアス時における消光比２１ｄＢが得られ、またＦＦＰ（ファーフィールドパターン）のノイズは無かった。
上記結果から、本実施形態例のＥＡ−ＤＦＢレーザは、従来例のＥＡ−ＤＦＢレーザと比べてのデバイス特性が向上したと評価できる。
【００３６】
尚、上記バットジョイントマスク６０を形成する工程で、選択領域成長マスク６２をバットジョイントマスク６０と同時に形成し、以下同様の工程を経ることにより、同様の効果を奏する構造が得られる。
即ち、図３（ａ）に示す積層構造体に、図４に示すバットジョイントマスク６０と選択領域成長マスク６２を形成し、マスクから露出しているＥＡ光変調器領域６６のみをエッチングして、図３（ｂ）に示すように、ｎ−ＩｎＰ基板１２を露出させる。
続いて、バットジョイントマスク６０及び選択領域成長マスク６２を選択成長マスクとして、図３（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領域６６に選択成長させる。
【００３７】
【発明の効果】
本発明によれば、バットジョイント成長時に、バットジョイントマスクとは別に、選択領域成長マスクを組み合せて使用することにより、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイスを実現している。
【図面の簡単な説明】
【図１】実施形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモードフィールドを示す断面図である。
【図２】図２（ａ）は、実施形態例に係るＥＡ−ＤＦＢレーザの平面図であり、図２（ｂ）は、実施形態例のＥＡ−ＤＦＢレーザの各位置でのバンドギャップ波長を示すグラフである。
【図３】図３（ａ）から（ｄ）は実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図である。
【図４】図４は実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパットジョイント作製時のマスクパターンを示す平面図である。
【図５】従来のＥＡ−ＤＦＢレーザの平面図である。
【図６】図６（ａ）は、図５で線II−IIに沿った断面図であり、図６（ｂ）は、図５で線III−IIIに沿った断面図であり、図６（ｃ）は、図５で線IV−IVに沿った断面図である。
【図７】図７（ａ）から（ｄ）は従来の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図である。
【図８】図８（ａ）及び（ｂ）は従来の作製方法でＥＡ−ＤＦＢレーザを作製する際のマスクパターンを示す平面図である。
【図９】図９（ａ）は従来のＥＡ−ＤＦＢレーザで、側面成長を考慮に入れた実際の、層構造、及びモードフィールドを示す断面図であり、図９（ｂ）は従来のＥＡ−ＤＦＢレーザの各位置でのバンドギャップ波長を示すグラフである。
【符号の説明】
１０ 実施形態例のＥＡ−ＤＦＢレーザ
１０Ａ ＤＦＢレーザ
１０Ｂ ＥＡ光変調器
１２ ｎ−ＩｎＰ基板
１４ ｎ−ＩｎＰ下部クラッド層
１６ λgが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１８ ｐ−ＩｎＰ上部クラッド層
２０ 回折格子形成層
２０ａ 回折格子
２２ ｐ−ＩｎＰキャップ層
２４ ｐ−ＩｎＰ上部クラッド層
２６ ｎ−ＩｎＰ下部クラッド層
２８ λgが１．５０μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
３０ ｐ−ＩｎＰ上部クラッド層
３２ ｐ−ＩｎＰ上部クラッド層
３４ ｐ−ＧａＩｎＡｓコンタクト層
３６ Ｆｅ−ＩｎＰ電流ブロッキング層
３８ ＤＦＢレーザ領域のｐ側電極
４０ ＥＡ光変調器領域のｐ側電極
４２ ｎ側電極
４４ ＳｉＮパッシベーション膜
４６ ＤＦＢレーザ領域のメサ構造
４８ ＥＡ光変調器領域のメサ構造
５０ ＤＦＢレーザ領域の窓
５２ ＥＡ光変調器領域の窓
６０ バットジョイントマスク
６２ 選択領域成長マスク
６４ ストライプマスク
６６ マスクから露出しているＥＡ光変調器領域
７０ａ、７０ｂ、７０ｃ、７２ａ、７２ｂ、７４ａ、７４ｂ、７４ｃ モードフィールド
８０ 従来のＥＡ−ＤＦＢレーザ
８０Ａ ＤＦＢレーザ領域
８０Ｂ ＥＡ光変調器領域
【発明の属する技術分野】
本発明は、分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）と、電界吸収による変調方式を利用した光変調器（以下、ＥＡ光変調器と言う）とを突き合わせ（以下、バットジョイントと言う）結合方式により結合、集積化した化合物半導体デバイスに関し、更に詳細には、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイス、及びその作製方法に関するものである。
【０００２】
【従来の技術】
光変調器と、光変調器の光源として単一縦モードの半導体レーザ素子とをモノリシックに集積した、光変調器−半導体レーザ素子集積の半導体光素子が開発され、実用化されつつある。
このような集積半導体光素子の一つとして、光変調器には電界による吸収係数の変化を利用する電界吸収型光変調器（以下、ＥＡ光変調器と言う）を、ＥＡ光変調器の光源には分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた半導体光素子が注目されている。
【０００３】
ここで、図５、及び図６（ａ）から（ｃ）を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積半導体光素子（以下、ＥＡ−ＤＦＢレーザと言う）８０の構成を説明する。図５は従来のＥＡ−ＤＦＢレーザの平面図で、図６（ａ）は図５の線II−IIに沿った断面図であり、図６（ｂ）は図５の線III−IIIに沿った断面図であり、図６（ｃ）は線IV−IVに沿った断面図である。
従来のＥＡ−ＤＦＢレーザ８０は、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ（Semi-Insulating Buried Heterostructure）型のＤＦＢレーザ８０Ａ及びＥＡ光変調器８０Ｂから構成された半導体光素子であって、図６（ａ）に示すように、ＤＦＢレーザ８０ＡとＥＡ光変調器８０Ｂとを一つのｎ−ＩｎＰ基板上１２に導波方向に同軸状でモノリシックに集積させたものである。
【０００４】
ＤＦＢレーザ８０Ａは、図６（ａ）に示すように、ＥＡ光変調器８０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッチングして形成された回折格子２０ａと、ｐ−ＩｎＰキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器８０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３８との積層構造を有する。
【０００５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４は、図６（ｂ）に示すように、メサ構造４６として形成されている。更に、メサ構造４６の両側は、ＥＡ光変調器８０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５０を除いてメサ構造４６の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓５０を介してｐ側電極３８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２が形成されている。
【０００６】
ＥＡ光変調器８０Ｂは、図６（ａ）に示すように、ＤＦＢレーザ８０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層２６、バンドギャップ波長λｇが１．５０μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、並びにそれぞれＤＦＢレーザ８０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【０００７】
上述の積層構造のｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４は、導波方向に沿ってメサ構造４８として形成されている。更に、メサ構造４８の両側はＤＦＢレーザ８０Ａと共通の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５２を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓を介してｐ側電極４０が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成されている。
【０００８】
各層のキャリア濃度は、それぞれ、下部クラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部クラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で１×１０19ｃｍ-3である。
【０００９】
上述の従来のＥＡ−ＤＦＢレーザ８０の作製方法を説明する。図７（ａ）から（ｄ）は、それぞれ、ＥＡ−ＤＦＢレーザを作製する際の各工程を示す断面図であり、図８（ａ）、（ｂ）は、それぞれ、ＥＡ−ＤＦＢレーザを作製する際のマスクパターンを示す平面図である。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢレーザ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図７（ａ）に示すように、キャップ層２２及び回折格子形成層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【００１０】
次いで、図７（ｂ）に示すように、ＤＦＢレーザ領域の積層構造体を覆う、図８（ａ）に示すＳｉＮのバットジョイントマスク６０を形成し、マスクから露出しているＥＡ光変調器領域に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、図７（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ光変調器構造を露出させたＥＡ光変調器領域のｎ−ＩｎＰ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシャル成長させて、積層構造体を形成する。
【００１１】
次に、ＤＦＢレーザ領域のバットジョイントマスク６０を除去した後、図７（ｄ）に示すように、基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓコンタクト層３４をエピタキシャル成長させる。
次いで、図８（ｂ）に示す幅２μｍのストライプ状の、ＳｉＮのストライプマスク６４をそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４６を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４８を形成する。
【００１２】
次いで、ストライプマスク６４を、ＤＦＢレーザ領域及びＥＡ光変調器領域のそれぞれで、選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層３６を埋め込み成長させ、形成したメサ構造４６、４８の両側を埋め込む。
更に、パッシベーション膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形成することにより、ＥＡ−ＤＦＢレーザ８０を作製することができる。
従来例
上述の従来の作製方法で、本従来例の試料を作製したところ、ＥＡ−ＤＦＢレーザのデバイス特性として、しきい値電流１２ｍＡ、３Ｖバイアス時における消光比１５ｄＢ、またＦＦＰ（ファーフィールドパターン）のノイズが有る、という結果であった。
【００１３】
【発明が解決しようとする課題】
しかし、上述した作製方法に従って作製された従来のＥＡ−ＤＦＢレーザには、以下のような問題があった。
第一の問題として、ＤＦＢレーザからＥＡ光変調器に入射した光は、図６（ａ）中に模式的に示すように、結合面でのモードフィールド７２ａと７２ｂとの相違により、結合損失が大きくなるという問題があった。
ここで、モードフィールドとは、素子の内部を伝播する光の分布形状を言う。結合損失とは、異なるエリア間での光の結合時の損失を言い、モードフィールドの違いに大きく起因する。
更に、本作製方法ではバットジョイント法を用いているため、マスクによる側面成長により、実際は、図９（ａ）に模式的に示すように、ＥＡ光変調器では、結合部附近の膜厚が大きくなる。これにより、結合面でのモードフィールド７４ａと７４ｂとの相違が更に大きくなるため、結合損失は予想以上に大きくなっていた。
図９（ａ）に従来のＥＡ−ＤＦＢレーザ８０で、側面成長を考慮に入れた実際の層構造、及びモードフィールドを示す。
【００１４】
結合面での結合損失を抑制するために、従来、モードフィールドが一致するように、ＤＦＢレーザ及びＥＡ光変調器のそれぞれの層構造を構成することが試みられている。しかし、この手法では、ＥＡ−ＤＦＢレーザとしてのデバイスの特性を最適化した構造とは異なる場合が多く、例えば、発振しきい値の増大や消光比の低下のようなデバイス特性を悪化させるという問題があった。
【００１５】
第二の問題として、図９（ｂ）に示すように、ＥＡ光変調器中でのバンドギャップ波長は、結合面に近づくにつれ、側面成長の無い領域（平坦領域）に比べて長くなるため、光吸収が生じるという問題があった。
即ち、ＥＡ光変調器中でのバンドギャップ波長は、側面成長の無い領域（平坦領域）では１５００ｎｍであるが、結合面に近づくにつれ少しづつ長くなり、結合面では１５５０ｎｍ程度までになっている。
図９（ｂ）に従来のＥＡ−ＤＦＢレーザ８０のリッジストライプに沿ったバンドギャップ波長のグラフ示す。
【００１６】
更には、これらの結合損失や光吸収は、レーザ光出力が低減したり、消光比が劣化したり、出射光にノイズ多くなるなどの、デバイス特性が悪化する問題を引き起こしていた。
そこで、本発明の目的は、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイス、及びその作製方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明者は、結合部付近での結合損失を抑制するために、バットジョイント成長時のマスクの形状を変えることにより、ＥＡ光変調器の結合部付近の膜厚を変化させることを着想し、実験により確認し、本発明を発明するに到った。
即ち、ＥＡ光変調器の結合部付近の膜厚を、従来より小さくし、かつＤＦＢレーザの膜厚に近づける構造を形成すれば、結合面でのモードフィールドの相違は小さくなる。
そのためには、バットジョイント成長時に、従来の図８（ａ）のマスクに代えて、図４（ａ）に示すようなマスクを用いる。図４（ａ）に示すマスクは、ＤＦＢレーザ領域上のバットジョイントマスク６０と、ＥＡ光変調器領域上の選択領域成長マスク６２からなり、バットジョイントマスク６０と選択領域成長マスク６２とは、所定の間隔だけ離して配置する。
図４（ａ）に示すようなマスクを用いることにより、図１に示すように、結合部付近での側面成長による膜厚の増大を狭い領域にとどめ、また、結合面から離れるに従い、膜厚は一旦薄くなり、その後徐々に増大する形状となる。
上記形状をとることにより、図１中に模式的に示すように、結合面でのモードフィールド７０と７０ｂとの相違が小さくなり、結合損失は低減する。
【００１８】
また、上記の構造は以下の理由で、光吸収を少なくさせる効果がある。
即ち、ＥＡ光変調器中のバンドギャップ波長は、前述のようにバットジョイントマスク６０のみの場合は、図２（ｂ）の（i）に示すように、接合面に近づくにつれて、波長が長くなる効果がある。また、選択領域成長マスクの場合、図２（ｂ）の（ii）に示すように、選択成長領域マスクの領域から離れるにつれて、波長が短くなる効果がある。
上記のパターンマスクを用いてＥＡ−ＤＦＢを形成することにより、この（i）及び（ii）の両方の効果を組み合わせ、図２（ｂ）の（iii）に示すように、結合面に近づくにつれてバンドギャップ波長が少しづつ短くなるような構成をとることができる。
【００１９】
そこで、上記目的を達成するために、上記の知見に基づいて、本発明に係る化合物半導体デバイス（以下、第１の発明と言う）は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層の膜厚が、結合面から離れるに従い減少し一旦最小になり、次いで結合面から離隔するにつれて逓増し所定の膜厚に達していることを特徴としている。
【００２０】
本発明に係る別の化合物半導体デバイス（以下、第２の発明と言う）は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層のバンドギャップ波長は、結合面で最小になり、結合面から離隔するにつれて漸増し所定のバンドギャップに達していることを特徴としている。
【００２１】
また、本発明に係る化合物半導体デバイスの作製方法は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクを形成する工程と、
第１のマスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成し、第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成する。
【００２２】
上記の工程の順序は必須ではなく、本発明に係る化合物半導体デバイスの別の作製方法は、共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクと、第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成する工程と、
第１のマスクと選択領域成長マスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成する。
【００２３】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る化合物半導体デバイスの実施形態例であり、本実施形態例で説明する化合物半導体デバイスはＥＡ−ＤＦＢレーザである。図１は本実施形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモードフィールドを示す断面図で、図２（ａ）は本実施形態例に係るＥＡ−ＤＦＢレーザの平面図である。図１の断面図は、図２（ａ）のI−Iに沿った断面を示す。
本実施形態例のＥＡ−ＤＦＢレーザは、ＥＡ光変調器の構成が従来技術で説明したＥＡ−ＤＦＢレーザと異なることを除いて、従来技術のＥＡ−ＤＦＢレーザ８０と同じ構成をしている。
本実施形態例のＥＡ−ＤＦＢレーザ１０は、図１に示すように、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ型のＤＦＢレーザ１０Ａ及びＥＡ光変調器１０Ｂから構成された半導体光素子であって、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−ＩｎＰ基板上１２に導波方向に同軸状でモノリシックに集積させたものである。
【００２４】
ＤＦＢレーザ１０Ａは、図１に示すように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッチングして形成された回折格子２０ａと、ｐ−ＩｎＰキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器１０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【００２５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４は、図６（ｂ）に示すように、メサ構造４６として形成されている。更に、メサ構造４６の両側は、ＥＡ光変調器１０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５０を除いてメサ構造４６の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓５０を介してｐ側電極３８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２が形成されている。
【００２６】
ＥＡ光変調器１０Ｂは、図１に示すように、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層２６、バンドギャップ波長λｇが１．５２μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、並びにそれぞれＤＦＢレーザ１０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構造を有する。
【００２７】
上述の積層構造のｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４は、導波方向に沿ってメサ構造４８として形成されている。更に、メサ構造４８の両側は、ＤＦＢレーザ１０Ａと共通の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コンタクト層３４上の窓５２を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層３６上に成膜されている。
コンタクト層３４上には窓を介してｐ側電極４０が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成されている。
【００２８】
各層のキャリア濃度は、それぞれ、下部クラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部クラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で１×１０19ｃｍ-3である。
【００２９】
上述の実施形態例のＥＡ−ＤＦＢレーザ１０の作製方法を説明する。本実施形態例のＥＡ−ＤＦＢレーザ１０は、バットジョイント成長時のマスクパターンが、従来のＥＡ−ＤＦＢレーザ８０のバットジョイント成長時のマスクパターンと異なることを除いて、同じ作製方法で作製することができる。
図３（ａ）から（ｄ）に、実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図を、図４に、本実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパットジョイント作製時のマスクパターンの平面図を示す。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢレーザ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図３（ａ）に示すように、キャップ層２２及び回折格子形成層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【００３０】
次いで、図３（ｂ）に示すように、ＤＦＢレーザ領域の積層構造体を覆う、図４に示すＳｉＮのバットジョイントマスク６０を形成し、マスクから露出しているＥＡ光変調器領域６６に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、露出させたｎ−ＩｎＰ基板１２上に、図４に示すＳｉＮの選択領域成長マスク６２を形成する。
そして、バットジョイントマスク６０及び選択領域成長マスク６２を選択成長マスクとして、ＧａＩｎＡｓＰ系ＥＡ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領域に選択成長させる。
つまり、図３（ｃ）に示すように、ｎ−ＩｎＰ基板１２上の露出させた領域に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシャル成長させて、積層構造体を形成する。
【００３１】
次に、図３（ｄ）に示すように、バットジョイントマスク６０を除去した後、選択領域成長マスク６２の領域を除く基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓコンタクト層３４をエピタキシャル成長させる。
次いで、図８（ｂ）に示す幅２μｍのストライプ状の、ＳｉＮのストライプマスク６４を、上記の選択領域成長マスク６２を構成する２つのマスクの中央付近に、かつそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４６を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３２、及びコンタクト層３４からなるメサ構造４８を形成する。
【００３２】
次いで、選択領域成長マスク６２を除去した後、ＳｉＮのストライプマスク６４を、ＤＦＢレーザ領域及びＥＡ光変調器領域のそれぞれで、選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層３６を埋め込み成長させ、形成したメサ構造４６、４８の両側を埋め込む。
更に、パッシベーション膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形成することにより、結合損失が低減され、かつ光吸収が少ない構成を備えたＥＡ−ＤＦＢレーザ１０を作製することができる。
【００３３】
尚、本実施形態例では本発明に係る化合物半導体デバイスの例として、ＥＡ−ＤＦＢレーザを挙げたが、本発明は本実施形態例に限られるものではない。
例えば、レーザダイオード、フォトダイオード、導波路、半導体光アンプ等を集積した他の集積デバイスでも、本発明を用いることにより、結合損失が低減された構成を形成することができる。
また、デバイス構造についても、本実施形態例ではＳＩ−ＢＨの例を示したが、ＳＩ−ＰＢＨ（Semi-Insulating Planar Buried Heterostructure）、ｐ／ｎ埋込、リッジ構造等、また、それらを組み合せたデバイスでも、本発明の考え方により、結合部の特性を向上させることができる。
更に、材料についても、本実施形態例ではＧａＩｎＡｓＰを用いたが、例えばＡｌＧａＡｓ系、ＡｌＧａＩｎＡｓ系等や、それらを組み合せた場合にも、本発明を適用することができる。
【００３４】
具体例
上述の本実施形態例の具体例として、バットジョイントマスク６０及び選択領域成長マスク６２の寸法、及び各マスク間の間隔として、図４（ａ）で、ＬDFBを３００μｍ、ＬEA1を３０μｍ、ＬEA2を３００μｍ、ＷEA1を１０μｍ、ＷDFBを３０μｍ、ＷEA2を１０μｍとした。
【００３５】
上述の寸法で、本具体例の試料を作製したところ、ＥＡ−ＤＦＢレーザのデバイス特性として、しきい値電流１０ｍＡ、３Ｖバイアス時における消光比２１ｄＢが得られ、またＦＦＰ（ファーフィールドパターン）のノイズは無かった。
上記結果から、本実施形態例のＥＡ−ＤＦＢレーザは、従来例のＥＡ−ＤＦＢレーザと比べてのデバイス特性が向上したと評価できる。
【００３６】
尚、上記バットジョイントマスク６０を形成する工程で、選択領域成長マスク６２をバットジョイントマスク６０と同時に形成し、以下同様の工程を経ることにより、同様の効果を奏する構造が得られる。
即ち、図３（ａ）に示す積層構造体に、図４に示すバットジョイントマスク６０と選択領域成長マスク６２を形成し、マスクから露出しているＥＡ光変調器領域６６のみをエッチングして、図３（ｂ）に示すように、ｎ−ＩｎＰ基板１２を露出させる。
続いて、バットジョイントマスク６０及び選択領域成長マスク６２を選択成長マスクとして、図３（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領域６６に選択成長させる。
【００３７】
【発明の効果】
本発明によれば、バットジョイント成長時に、バットジョイントマスクとは別に、選択領域成長マスクを組み合せて使用することにより、結合損失が低減され、光吸収が少ない層構造を備え、かつ良好なデバイス特性を示す化合物半導体デバイスを実現している。
【図面の簡単な説明】
【図１】実施形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモードフィールドを示す断面図である。
【図２】図２（ａ）は、実施形態例に係るＥＡ−ＤＦＢレーザの平面図であり、図２（ｂ）は、実施形態例のＥＡ−ＤＦＢレーザの各位置でのバンドギャップ波長を示すグラフである。
【図３】図３（ａ）から（ｄ）は実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図である。
【図４】図４は実施形態例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパットジョイント作製時のマスクパターンを示す平面図である。
【図５】従来のＥＡ−ＤＦＢレーザの平面図である。
【図６】図６（ａ）は、図５で線II−IIに沿った断面図であり、図６（ｂ）は、図５で線III−IIIに沿った断面図であり、図６（ｃ）は、図５で線IV−IVに沿った断面図である。
【図７】図７（ａ）から（ｄ）は従来の作製方法でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図である。
【図８】図８（ａ）及び（ｂ）は従来の作製方法でＥＡ−ＤＦＢレーザを作製する際のマスクパターンを示す平面図である。
【図９】図９（ａ）は従来のＥＡ−ＤＦＢレーザで、側面成長を考慮に入れた実際の、層構造、及びモードフィールドを示す断面図であり、図９（ｂ）は従来のＥＡ−ＤＦＢレーザの各位置でのバンドギャップ波長を示すグラフである。
【符号の説明】
１０ 実施形態例のＥＡ−ＤＦＢレーザ
１０Ａ ＤＦＢレーザ
１０Ｂ ＥＡ光変調器
１２ ｎ−ＩｎＰ基板
１４ ｎ−ＩｎＰ下部クラッド層
１６ λgが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１８ ｐ−ＩｎＰ上部クラッド層
２０ 回折格子形成層
２０ａ 回折格子
２２ ｐ−ＩｎＰキャップ層
２４ ｐ−ＩｎＰ上部クラッド層
２６ ｎ−ＩｎＰ下部クラッド層
２８ λgが１．５０μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
３０ ｐ−ＩｎＰ上部クラッド層
３２ ｐ−ＩｎＰ上部クラッド層
３４ ｐ−ＧａＩｎＡｓコンタクト層
３６ Ｆｅ−ＩｎＰ電流ブロッキング層
３８ ＤＦＢレーザ領域のｐ側電極
４０ ＥＡ光変調器領域のｐ側電極
４２ ｎ側電極
４４ ＳｉＮパッシベーション膜
４６ ＤＦＢレーザ領域のメサ構造
４８ ＥＡ光変調器領域のメサ構造
５０ ＤＦＢレーザ領域の窓
５２ ＥＡ光変調器領域の窓
６０ バットジョイントマスク
６２ 選択領域成長マスク
６４ ストライプマスク
６６ マスクから露出しているＥＡ光変調器領域
７０ａ、７０ｂ、７０ｃ、７２ａ、７２ｂ、７４ａ、７４ｂ、７４ｃ モードフィールド
８０ 従来のＥＡ−ＤＦＢレーザ
８０Ａ ＤＦＢレーザ領域
８０Ｂ ＥＡ光変調器領域
Claims (4)
- 共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層の膜厚が、結合面から離れるに従い減少し一旦最小になり、次いで結合面から離隔するにつれて漸増し所定の膜厚に達していることを特徴とする化合物半導体デバイス。 - 共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスにおいて、
基板上に形成されている第１の化合物半導体光素子の結合面に突き合わせ結合させた第２の化合物半導体光素子の活性層のバンドギャップ波長は、結合面で最小になり、結合面から離隔するにつれて逓増し所定のバンドギャップ波長に達していることを特徴とする化合物半導体デバイス。 - 共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクを形成する工程と、
第１のマスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成し、第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成することを特徴とする化合物半導体デバイスの作製方法。 - 共通の基板上に、相互に構成の異なる少なくとも２個の化合物半導体光素子を突き合わせ結合方式により結合、集積してなる化合物半導体デバイスの作製方法において、
基板上に形成されている第１の化合物半導体光素子の結合面に第２の化合物半導体光素子の層構造を突き合わせ結合させる際、
第１の化合物半導体光素子の積層構造を覆う第１のマスクと、第１のマスクから所定寸法離隔して、選択領域成長マスクを第２の化合物半導体光素子形成領域上に形成する工程と、
第１のマスクと選択領域成長マスクを使って第２の化合物半導体光素子形成領域上の第１の化合物半導体光素子の積層構造をエッチングする工程と、
第２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔して前記結合面に直交する方向に延在する２個のマスクを形成することを特徴とする化合物半導体デバイスの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374282A JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374282A JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174224A JP2003174224A (ja) | 2003-06-20 |
| JP4014861B2 true JP4014861B2 (ja) | 2007-11-28 |
Family
ID=19182865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374282A Expired - Lifetime JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014861B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5553075B2 (ja) * | 2006-08-10 | 2014-07-16 | 三菱電機株式会社 | 半導体光集積素子 |
| JP4998238B2 (ja) * | 2007-12-07 | 2012-08-15 | 三菱電機株式会社 | 集積型半導体光素子 |
| JP5204690B2 (ja) * | 2009-02-24 | 2013-06-05 | 浜松ホトニクス株式会社 | 分布帰還型半導体レーザ及びその製造方法 |
| JP5691216B2 (ja) | 2010-03-29 | 2015-04-01 | 富士通株式会社 | 光半導体集積素子及びその製造方法 |
| JP6927091B2 (ja) * | 2018-03-07 | 2021-08-25 | 日本電信電話株式会社 | 半導体光集積素子の製造方法 |
| JP2020174140A (ja) * | 2019-04-11 | 2020-10-22 | 住友電気工業株式会社 | 半導体集積光デバイス、半導体集積光デバイスを作製する方法 |
| JP2021068820A (ja) * | 2019-10-24 | 2021-04-30 | 住友電気工業株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
-
2001
- 2001-12-07 JP JP2001374282A patent/JP4014861B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174224A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000277869A (ja) | 変調器集積型半導体レーザ装置及びその製造方法 | |
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JPH0927658A (ja) | 半導体光集積回路およびその製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| JPWO2005074047A1 (ja) | 光半導体素子およびその製造方法 | |
| WO2020250291A1 (ja) | 半導体光集積素子および半導体光集積素子の製造方法 | |
| US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP6839035B2 (ja) | 半導体装置の製造方法 | |
| JP4842983B2 (ja) | 半導体光集積素子及びその作製方法 | |
| JP4151043B2 (ja) | 光半導体装置の製造方法 | |
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP2011077329A (ja) | 半導体光集積素子、及びその製造方法 | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| US20220206226A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| US10969543B2 (en) | Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| JPH10163568A (ja) | 変調器集積半導体レーザ | |
| JP4453937B2 (ja) | 光集積素子及びその製造方法 | |
| WO2024100788A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4014861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |