JP4004232B2 - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP4004232B2 JP4004232B2 JP2001004600A JP2001004600A JP4004232B2 JP 4004232 B2 JP4004232 B2 JP 4004232B2 JP 2001004600 A JP2001004600 A JP 2001004600A JP 2001004600 A JP2001004600 A JP 2001004600A JP 4004232 B2 JP4004232 B2 JP 4004232B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- luminance signal
- digital luminance
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機等において、ディジタル化された映像信号に含まれる輝度信号のレベルを補正し、鮮明な画像を表示することを可能にする映像信号処理装置に関する。
【０００２】
【従来の技術】
テレビジョン受像機においては、黒い部分の少ない画像では、画面中の黒部分が周囲部から浮き、めりはりのない画像となる。これを防止するため黒レベル補正が行われる。黒レベル補正は、入力輝度信号の最黒部分が基準レベルに近づくように黒方向に伸張する補正であり、その入出力特性は後述の図４に示すようなものである。従来、黒レベル補正は、トランジスタ、抵抗等から構成されるアナログ回路で行われてきた。
【０００３】
【発明が解決しようとする課題】
近年、テレビジョン信号処理回路を高集積化するため、映像信号をディジタル化し、ディジタル処理することが求められている。従って、上記の黒レベル補正も、アナログ回路ではなく、入出力特性を表すディジタルデータを格納するＲＯＭ等のメモリを備えたディジタル回路で行うことが必要になってきている。
【０００４】
しかしながら、図４のような非線形の入出力特性をディジタル回路で実現するためには、大容量のメモリが必要であり、製造コストが上昇するという問題がある。本発明は、ディジタル輝度信号の黒レベル補正を行うディジタル回路に必要なメモリの容量を低減することを課題とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段とを備え、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給され、前記複数の異なる入出力特性データは、前記切り替え手段が前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値を選択して出力する黒レベル補正範囲と、前記切り替え手段が前記第２の固定値を選択して出力する黒レベル固定範囲との境界点である黒レベル補正開始点を変更するデータであることを特徴とする。
【０００６】
請求項２に記載の発明は、前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段を更に備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力することを特徴とする。
【０００７】
請求項３に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段と、前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段とを備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力することを特徴とする。
また、請求項４に記載の発明は、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給されることを特徴とする。
【０００８】
請求項５に記載の発明は、前記第２の制御信号及び前記比較手段の出力はそれぞれ１ビットの信号であることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１は本発明の実施の形態１である映像信号処理装置の構成を示す概略ブロック図である。同図において、１はＲＯＭ、２は比較器、３は切り替え手段、４は乗算器である。
【００１０】
図１において、ＲＯＭ１には、８ビットの入力ディジタル輝度信号Y-INの下位７ビットと、後述の黒レベル補正開始点を設定する２ビットの制御信号BLK-S-Pointの全２ビットの計９ビットの信号が入力される。該ＲＯＭ１は、この９ビットの信号の値に対応した値を有する８ビットの信号を出力する。
【００１１】
また、この８ビットのディジタル輝度信号Y-INは、比較器２にも入力され、比較器２は、該ディジタル輝度信号の値と固定値、例えば‘７ＦＨ’とを比較する。比較器２は、該ディジタル輝度信号の値が‘７ＦＨ’より大きいとき‘１’の信号を出力し、それ以外の場合は‘０’の信号を切り替え手段３に切り替え信号として送る。
【００１２】
切り替え手段３は、その一方の入力端子にＲＯＭ１から出力される上記８ビットの信号が入力され、他方の入力端子には固定値、例えば８ビット信号の最大値である‘ＦＦＨ’が入力される。切り替え手段３は、比較器２からの切り替え信号が‘０’のとき、ＲＯＭ１の出力信号を選択し、比較器２からの切り替え信号が‘１’のとき、該固定値‘ＦＦＨ’を選択する。
【００１３】
乗算器４は、入力ディジタル輝度信号Y-INの全８ビットと、切り替え手段３の出力の８ビットとを乗算し、乗算結果として全１６ビットの信号を出力する。該乗算器４の１６ビット出力のうち上位８ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【００１４】
図３に、ＲＯＭ１の入出力特性を示す。図３に示すように、ＲＯＭ１に入力される９ビットの入力信号が‘００Ｈ’から‘７ＦＨ’の間にあるときは、その８ビットの出力信号の値は、該入力信号の値の増加に伴い‘ＦＦＨ’から始まり一度‘００Ｈ’に下がった後、また‘ＦＦＨ’に戻る。９ビット入力信号が‘８０Ｈ’から‘ＦＦＨ’の間、‘１００Ｈ’から‘１７ＦＨ’の間、あるいは‘１８０Ｈ’から‘１ＦＦＨ’の間にある場合においても８ビットの出力信号の値は同様に変化するが、‘ＦＦＨ’に戻るポイントがそれぞれ異なっている。これらの４種類の入出力特性の‘ＦＦＨ’に戻るそれぞれのポイント（ａ）、（ｂ）、（ｃ）、（ｄ）が、黒レベル補正が開始される点となる。
【００１５】
図３において破線で区切られている上記４つの入出力特性のいずれを使用するかは、２ビットの制御信号BLK-S-Pointにより決定される。例えば、この信号が‘００’のとき、‘００Ｈ’から‘７ＦＨ’の範囲の入出力特性が使用され、この場合、上記（ａ）点は‘７ＦＨ’であり、黒レベル補正の開始点は入力輝度レベルで５０ＩＲＥとなる。また、（ｂ）、（ｃ）、（ｄ）点がそれぞれ‘Ｅ６Ｈ’、‘１４ＤＨ’、‘１Ｂ４Ｈ’であるとき、制御信号BLK-S-Pointを‘０１’、‘１０’、あるいは‘１１’とすれば、黒レベル補正開始点を４０ＩＲＥ、３０ＩＲＥ、あるいは２０ＩＲＥに設定することができる。
【００１６】
図４は、制御信号BLK-S-Pointが‘００’のときの本実施形態１の装置の輝度信号の入出力特性を示している。上述したように、出力輝度信号（切り替え手段３の８ビットの出力と入力ディジタル輝度信号の８ビットとを乗算して得られる１６ビットの信号の上位８ビット）は、図４に示すように５０ＩＲＥ以下の入力レベルでは黒方向に伸長される。
【００１７】
上記実施の形態１では、レベル補正を必要としない入出力特性の線形の部分（例えば、５０ＩＲＥを超える部分）では、切り替え手段３によりＲＯＭ１の出力に代えて固定値を選択するので、ＲＯＭ１にこの線形部分に対応するデータを格納する必要がなく、従ってその分、容量を小さくすることができる。
【００１８】
実施の形態２．
図２は本発明の実施の形態２である映像処理装置の構成を示す概略ブロック図である。同図において、図１と同一の符号は、実施の形態１のものと同一あるいは相当のものを表している。実施の形態２は、ＯＲゲート５を有する点で実施の形態１と異なる。
【００１９】
図２に示すＲＯＭ１、比較器２、切り替え手段３、乗算器４の動作は実施の形態１と同様である。即ち、切り替え手段３は、ＲＯＭ１の８ビットの出力がその一方の入力端子に入力され、他方の入力端子に固定値（‘ＦＦＨ’）が入力され、ＯＲゲート５の出力が‘０’のとき、ＲＯＭ１の出力信号を選択し、ＯＲゲート５の出力が‘１’のとき、該固定値を選択する。また、乗算器４は、ディジタル輝度信号Y-INの全８ビットと、切り替え手段３の出力８ビットとを乗算し、全１６ビットの信号を出力する。該乗算器４の１６ビット出力のうち上位８ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【００２０】
一方、ＯＲゲート５は、その一方の入力端子に比較器２の出力が入力され、他方の入力端子に、黒レベル補正を行うか否かを指示する１ビットの制御信号BLK-S-on/offが供給される。これにより該制御信号が‘１’のときには、比較器２の出力の如何に関わらず、ＯＲゲート５から切り替え手段３に供給される切り替え信号は常に‘１’となり、切り替え手段３は上記固定値（‘ＦＦＨ’）を選択する。従ってこの場合、入力輝度信号にはこの固定値が掛け合わされるので、入出力特性は、図４の破線で示すように低輝度部分でも線形性を示すものとなる。
【００２１】
上記第２の実施形態では、黒レベル補正を行った８ビットの入力輝度信号と黒レベル補正を行なわない８ビットの輝度信号とを切り替えて出力する回路は不要であり、制御信号BLK-S-on/offの１ビットと比較器出力の１ビットとのＯＲを出力するゲートだけで構成できるため、回路構成が簡単になる。
【００２２】
以上説明した実施の形態１及び２においては、入出力されるディジタル輝度信号を共に８ビット、ＲＯＭ１への入力を９ビット、該ＲＯＭ１からの出力を８ビットとしたが、ビット数はこれらに限られるものではなく、例えば入出力ディジタル輝度信号を共に１０ビットとし、ＲＯＭへの入力を１１ビットとし、該ＲＯＭからの出力を１０ビットとすることも可能である。
【００２３】
また、実施の形態１及び２においては、ＲＯＭ１における入出力の諧調数を等しくしているが、例えばＲＯＭ１からの出力を７ビットとし、黒レベル補正の際の諧調を粗くすることによりＲＯＭ１の容量を更に低減することも可能である。
【００２４】
【発明の効果】
請求項１及び３に記載の発明によれば、レベル補正を必要としない入出力特性の線形部分では、切り替え手段によりメモリ手段の出力に代えて固定値を選択するので、メモリ手段に線形部分に対応するデータを格納する必要がなく、従ってその分、メモリ手段の容量を小さくすることができる。
【００２５】
請求項１及び４に記載の発明によれば、黒レベル補正の開始点を調整することが可能となる。
【００２６】
請求項２及び３に記載の発明によれば、黒レベルの補正を行わない輝度信号及び黒レベルを補正した輝度信号を簡単な回路で切り替えて出力することができる。
【００２７】
請求項５に記載の発明によれば、黒レベルの補正を行わない輝度信号と黒レベルを補正した輝度信号とを切り替える回路を、２つの１ビット信号の論理和を出力するＯＲゲートで構成することができる。
【図面の簡単な説明】
【図１】 本発明の映像信号処理装置の実施の形態１の構成を示す概略ブロック図である。
【図２】 本発明の映像信号処理装置の実施の形態２の構成を示す概略ブロック図である。
【図３】 実施の形態１及び２の装置のＲＯＭに格納される入出力特性データの説明図である。
【図４】 実施の形態１及び２の装置の輝度信号の入出力特性を示す図である。
【符号の説明】
１ ＲＯＭ、 ２ 比較器、 ３ 切り替え手段、 ４ 乗算器、 ５ ＯＲゲート。
【発明の属する技術分野】
本発明は、テレビジョン受像機等において、ディジタル化された映像信号に含まれる輝度信号のレベルを補正し、鮮明な画像を表示することを可能にする映像信号処理装置に関する。
【０００２】
【従来の技術】
テレビジョン受像機においては、黒い部分の少ない画像では、画面中の黒部分が周囲部から浮き、めりはりのない画像となる。これを防止するため黒レベル補正が行われる。黒レベル補正は、入力輝度信号の最黒部分が基準レベルに近づくように黒方向に伸張する補正であり、その入出力特性は後述の図４に示すようなものである。従来、黒レベル補正は、トランジスタ、抵抗等から構成されるアナログ回路で行われてきた。
【０００３】
【発明が解決しようとする課題】
近年、テレビジョン信号処理回路を高集積化するため、映像信号をディジタル化し、ディジタル処理することが求められている。従って、上記の黒レベル補正も、アナログ回路ではなく、入出力特性を表すディジタルデータを格納するＲＯＭ等のメモリを備えたディジタル回路で行うことが必要になってきている。
【０００４】
しかしながら、図４のような非線形の入出力特性をディジタル回路で実現するためには、大容量のメモリが必要であり、製造コストが上昇するという問題がある。本発明は、ディジタル輝度信号の黒レベル補正を行うディジタル回路に必要なメモリの容量を低減することを課題とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段とを備え、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給され、前記複数の異なる入出力特性データは、前記切り替え手段が前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値を選択して出力する黒レベル補正範囲と、前記切り替え手段が前記第２の固定値を選択して出力する黒レベル固定範囲との境界点である黒レベル補正開始点を変更するデータであることを特徴とする。
【０００６】
請求項２に記載の発明は、前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段を更に備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力することを特徴とする。
【０００７】
請求項３に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段と、前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段とを備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力することを特徴とする。
また、請求項４に記載の発明は、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給されることを特徴とする。
【０００８】
請求項５に記載の発明は、前記第２の制御信号及び前記比較手段の出力はそれぞれ１ビットの信号であることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１は本発明の実施の形態１である映像信号処理装置の構成を示す概略ブロック図である。同図において、１はＲＯＭ、２は比較器、３は切り替え手段、４は乗算器である。
【００１０】
図１において、ＲＯＭ１には、８ビットの入力ディジタル輝度信号Y-INの下位７ビットと、後述の黒レベル補正開始点を設定する２ビットの制御信号BLK-S-Pointの全２ビットの計９ビットの信号が入力される。該ＲＯＭ１は、この９ビットの信号の値に対応した値を有する８ビットの信号を出力する。
【００１１】
また、この８ビットのディジタル輝度信号Y-INは、比較器２にも入力され、比較器２は、該ディジタル輝度信号の値と固定値、例えば‘７ＦＨ’とを比較する。比較器２は、該ディジタル輝度信号の値が‘７ＦＨ’より大きいとき‘１’の信号を出力し、それ以外の場合は‘０’の信号を切り替え手段３に切り替え信号として送る。
【００１２】
切り替え手段３は、その一方の入力端子にＲＯＭ１から出力される上記８ビットの信号が入力され、他方の入力端子には固定値、例えば８ビット信号の最大値である‘ＦＦＨ’が入力される。切り替え手段３は、比較器２からの切り替え信号が‘０’のとき、ＲＯＭ１の出力信号を選択し、比較器２からの切り替え信号が‘１’のとき、該固定値‘ＦＦＨ’を選択する。
【００１３】
乗算器４は、入力ディジタル輝度信号Y-INの全８ビットと、切り替え手段３の出力の８ビットとを乗算し、乗算結果として全１６ビットの信号を出力する。該乗算器４の１６ビット出力のうち上位８ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【００１４】
図３に、ＲＯＭ１の入出力特性を示す。図３に示すように、ＲＯＭ１に入力される９ビットの入力信号が‘００Ｈ’から‘７ＦＨ’の間にあるときは、その８ビットの出力信号の値は、該入力信号の値の増加に伴い‘ＦＦＨ’から始まり一度‘００Ｈ’に下がった後、また‘ＦＦＨ’に戻る。９ビット入力信号が‘８０Ｈ’から‘ＦＦＨ’の間、‘１００Ｈ’から‘１７ＦＨ’の間、あるいは‘１８０Ｈ’から‘１ＦＦＨ’の間にある場合においても８ビットの出力信号の値は同様に変化するが、‘ＦＦＨ’に戻るポイントがそれぞれ異なっている。これらの４種類の入出力特性の‘ＦＦＨ’に戻るそれぞれのポイント（ａ）、（ｂ）、（ｃ）、（ｄ）が、黒レベル補正が開始される点となる。
【００１５】
図３において破線で区切られている上記４つの入出力特性のいずれを使用するかは、２ビットの制御信号BLK-S-Pointにより決定される。例えば、この信号が‘００’のとき、‘００Ｈ’から‘７ＦＨ’の範囲の入出力特性が使用され、この場合、上記（ａ）点は‘７ＦＨ’であり、黒レベル補正の開始点は入力輝度レベルで５０ＩＲＥとなる。また、（ｂ）、（ｃ）、（ｄ）点がそれぞれ‘Ｅ６Ｈ’、‘１４ＤＨ’、‘１Ｂ４Ｈ’であるとき、制御信号BLK-S-Pointを‘０１’、‘１０’、あるいは‘１１’とすれば、黒レベル補正開始点を４０ＩＲＥ、３０ＩＲＥ、あるいは２０ＩＲＥに設定することができる。
【００１６】
図４は、制御信号BLK-S-Pointが‘００’のときの本実施形態１の装置の輝度信号の入出力特性を示している。上述したように、出力輝度信号（切り替え手段３の８ビットの出力と入力ディジタル輝度信号の８ビットとを乗算して得られる１６ビットの信号の上位８ビット）は、図４に示すように５０ＩＲＥ以下の入力レベルでは黒方向に伸長される。
【００１７】
上記実施の形態１では、レベル補正を必要としない入出力特性の線形の部分（例えば、５０ＩＲＥを超える部分）では、切り替え手段３によりＲＯＭ１の出力に代えて固定値を選択するので、ＲＯＭ１にこの線形部分に対応するデータを格納する必要がなく、従ってその分、容量を小さくすることができる。
【００１８】
実施の形態２．
図２は本発明の実施の形態２である映像処理装置の構成を示す概略ブロック図である。同図において、図１と同一の符号は、実施の形態１のものと同一あるいは相当のものを表している。実施の形態２は、ＯＲゲート５を有する点で実施の形態１と異なる。
【００１９】
図２に示すＲＯＭ１、比較器２、切り替え手段３、乗算器４の動作は実施の形態１と同様である。即ち、切り替え手段３は、ＲＯＭ１の８ビットの出力がその一方の入力端子に入力され、他方の入力端子に固定値（‘ＦＦＨ’）が入力され、ＯＲゲート５の出力が‘０’のとき、ＲＯＭ１の出力信号を選択し、ＯＲゲート５の出力が‘１’のとき、該固定値を選択する。また、乗算器４は、ディジタル輝度信号Y-INの全８ビットと、切り替え手段３の出力８ビットとを乗算し、全１６ビットの信号を出力する。該乗算器４の１６ビット出力のうち上位８ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【００２０】
一方、ＯＲゲート５は、その一方の入力端子に比較器２の出力が入力され、他方の入力端子に、黒レベル補正を行うか否かを指示する１ビットの制御信号BLK-S-on/offが供給される。これにより該制御信号が‘１’のときには、比較器２の出力の如何に関わらず、ＯＲゲート５から切り替え手段３に供給される切り替え信号は常に‘１’となり、切り替え手段３は上記固定値（‘ＦＦＨ’）を選択する。従ってこの場合、入力輝度信号にはこの固定値が掛け合わされるので、入出力特性は、図４の破線で示すように低輝度部分でも線形性を示すものとなる。
【００２１】
上記第２の実施形態では、黒レベル補正を行った８ビットの入力輝度信号と黒レベル補正を行なわない８ビットの輝度信号とを切り替えて出力する回路は不要であり、制御信号BLK-S-on/offの１ビットと比較器出力の１ビットとのＯＲを出力するゲートだけで構成できるため、回路構成が簡単になる。
【００２２】
以上説明した実施の形態１及び２においては、入出力されるディジタル輝度信号を共に８ビット、ＲＯＭ１への入力を９ビット、該ＲＯＭ１からの出力を８ビットとしたが、ビット数はこれらに限られるものではなく、例えば入出力ディジタル輝度信号を共に１０ビットとし、ＲＯＭへの入力を１１ビットとし、該ＲＯＭからの出力を１０ビットとすることも可能である。
【００２３】
また、実施の形態１及び２においては、ＲＯＭ１における入出力の諧調数を等しくしているが、例えばＲＯＭ１からの出力を７ビットとし、黒レベル補正の際の諧調を粗くすることによりＲＯＭ１の容量を更に低減することも可能である。
【００２４】
【発明の効果】
請求項１及び３に記載の発明によれば、レベル補正を必要としない入出力特性の線形部分では、切り替え手段によりメモリ手段の出力に代えて固定値を選択するので、メモリ手段に線形部分に対応するデータを格納する必要がなく、従ってその分、メモリ手段の容量を小さくすることができる。
【００２５】
請求項１及び４に記載の発明によれば、黒レベル補正の開始点を調整することが可能となる。
【００２６】
請求項２及び３に記載の発明によれば、黒レベルの補正を行わない輝度信号及び黒レベルを補正した輝度信号を簡単な回路で切り替えて出力することができる。
【００２７】
請求項５に記載の発明によれば、黒レベルの補正を行わない輝度信号と黒レベルを補正した輝度信号とを切り替える回路を、２つの１ビット信号の論理和を出力するＯＲゲートで構成することができる。
【図面の簡単な説明】
【図１】 本発明の映像信号処理装置の実施の形態１の構成を示す概略ブロック図である。
【図２】 本発明の映像信号処理装置の実施の形態２の構成を示す概略ブロック図である。
【図３】 実施の形態１及び２の装置のＲＯＭに格納される入出力特性データの説明図である。
【図４】 実施の形態１及び２の装置の輝度信号の入出力特性を示す図である。
【符号の説明】
１ ＲＯＭ、 ２ 比較器、 ３ 切り替え手段、 ４ 乗算器、 ５ ＯＲゲート。
Claims (5)
- ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置において、
入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、
前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、
前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、
該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段とを備え、
前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給され、
前記複数の異なる入出力特性データは、前記切り替え手段が前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値を選択して出力する黒レベル補正範囲と、前記切り替え手段が前記第２の固定値を選択して出力する黒レベル固定範囲との境界点である黒レベル補正開始点を変更するデータである
ことを特徴とする映像信号処理装置。 - 前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段を更に備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力することを特徴とする請求項１に記載の映像信号処理装置。
- ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置において、
入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、
前記入力されるディジタル輝度信号の値と第１の固定値とを比較する比較手段と、
前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第２の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、
該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段と、
前記比較手段の出力と外部から供給される第２の制御信号との論理和を出力するゲート手段とを備え、
前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第２の固定値の一方を選択して出力する
ことを特徴とする映像信号処理装置。 - 前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第１の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給されることを特徴とする請求項３に記載の映像信号処理装置。
- 前記第２の制御信号及び前記比較手段の出力はそれぞれ１ビットの信号であることを特徴とする請求項１乃至３のいずれか１項に記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004600A JP4004232B2 (ja) | 2001-01-12 | 2001-01-12 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004600A JP4004232B2 (ja) | 2001-01-12 | 2001-01-12 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209122A JP2002209122A (ja) | 2002-07-26 |
| JP4004232B2 true JP4004232B2 (ja) | 2007-11-07 |
Family
ID=18872761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004600A Expired - Fee Related JP4004232B2 (ja) | 2001-01-12 | 2001-01-12 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004232B2 (ja) |
-
2001
- 2001-01-12 JP JP2001004600A patent/JP4004232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002209122A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3071131B2 (ja) | ガンマ補正装置 | |
| JP2002534007A (ja) | ガンマの線形近似のデジタル補正のための回路及び方法 | |
| EP1575264A1 (en) | Image processing apparatus and image processing method | |
| US5768442A (en) | Digital signal conversion method and apparatus for converting photoelectrically converted video signals | |
| US6636229B2 (en) | Gradation correction circuit, and γ correction apparatus | |
| JPH04288781A (ja) | γ補正回路 | |
| JP4004232B2 (ja) | 映像信号処理装置 | |
| JP3986257B2 (ja) | 映像信号処理装置 | |
| JP4645466B2 (ja) | 撮像装置 | |
| US7626623B2 (en) | Signal processing apparatus, signal processing method, program, and storage medium employing random number generation | |
| JP4675418B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP3844430B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JP3788997B2 (ja) | 画像信号処理装置 | |
| KR100434294B1 (ko) | 감마 보정 장치 | |
| JP3722740B2 (ja) | 映像処理装置及び映像処理方法 | |
| US7443397B2 (en) | Method and apparatus for nonlinear coding with 1st order power functions in digital imaging system | |
| JPH08274639A (ja) | アナログ−デジタル変換において多成分アナログ信号に付加されるノイズを減少させるためのシステムおよび方法 | |
| JPH0818826A (ja) | ディジタルガンマ補正回路 | |
| JPH0738778A (ja) | ガンマ補正回路 | |
| JP3371689B2 (ja) | Ａ／ｄ変換基準電圧設定回路 | |
| JPH05207329A (ja) | デジタルビデオカメラの信号処理回路 | |
| KR100467428B1 (ko) | 콘트라스트 보정회로 | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JPH09219643A (ja) | Ａ／ｄコンバータ | |
| JPH08172356A (ja) | Ａ／ｄ変換装置および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |