JP4003508B2 - 画像合成装置及び画像合成方法 - Google Patents
画像合成装置及び画像合成方法 Download PDFInfo
- Publication number
- JP4003508B2 JP4003508B2 JP2002099985A JP2002099985A JP4003508B2 JP 4003508 B2 JP4003508 B2 JP 4003508B2 JP 2002099985 A JP2002099985 A JP 2002099985A JP 2002099985 A JP2002099985 A JP 2002099985A JP 4003508 B2 JP4003508 B2 JP 4003508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- key source
- key
- delay
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成装置及び画像合成方法に関する。
【０００２】
【従来の技術】
従来から、放送局においては、用途に応じた様々な映像機器が多数用いられている。このような映像機器としては、例えば、映像を撮影して映像信号を出力する多数のカメラ装置、各カメラ装置から出力された映像信号のうちから番組として放送する映像を選択するスイッチャー装置、映像信号に対して種々の特殊効果を付与する特殊効果装置などを挙げることができる。
【０００３】
このうち、特殊効果装置は、ＤＶＥ（Digital Video Effect）装置とも称されており、映像信号に対して種々のデジタル処理を施すことによって、例えば映像を回転、拡大・縮小、或いは変形させたり、動きを伴った種々の映像変化を施す機能を有している。特殊効果装置は、このように多種多様な特殊効果を映像に対して付与する機能を有しているため、非常に高価である。
【０００４】
ところで、放送局では、カメラ装置により撮影された映像に対して、例えばテロップやタイトルなどの文字を合成したり、或いは、いわゆるピクチャー・イン・ピクチャー処理として、他のカメラ装置により撮影された映像を縮小して合成するなどの種々の画像合成処理が行われる。このようにして元の映像に合成する映像は、一般に「キー」と称されており、このような画像合成処理は、一般にキーイング処理と称されている。
【０００５】
このような画像合成処理は、従来から、図１４に示すようなキーヤー装置５００によって行われている。キーヤー装置５００には、図１４に示すように、背景画像を含む映像信号であるバックグラウンド信号と、合成対象とする画像（すなわち合成する画像や文字の中身となる画像）を含む映像信号であるキーフィル信号と、合成する領域を示すいわばマスク情報を含む信号であるキーソース信号とが入力される。
【０００６】
キーヤー装置５００は、バックグラウンド信号とキーソース信号とを加算する第１の加算器と、キーフィル信号に対して所定の定数Ｋを乗算する第１の乗算器と、第１の加算器からの出力に対して定数（１−Ｋ）を乗算する第２の乗算器と、第１の乗算器及び第２の乗算器からの出力を加算する第２の加算器とを備えている。なお、定数Ｋは、０以上且つ１以下のうちの任意の値とされる。キーヤー装置５００は、上述の処理を行うことにより、キーソース信号に基づいてバックグラウンド信号とキーフィル信号とを合成し、背景画像と合成対象画像とが合成された映像信号を出力する。
【０００７】
なお、図１４においては、キーソース信号に基づいて画像を合成する装置として、独立したキーヤー装置５００を例示しているが、実際には、このキーヤー装置５００により実現される機能が、例えば複数のカメラ装置から出力された映像信号を選択出力するスイッチャー装置に搭載されていることもある。
【０００８】
【発明が解決しようとする課題】
ところで、実際の放送局においては、背景画像に合成するテロップやタイトルなどの文字が予めコンピュータ装置などによって作成されており、このコンピュータ装置から出力されたキーソース信号や、合成対象とする他のカメラ装置からの映像信号に応じて生成されたキーソース信号を、番組の進行に伴ってキーヤー装置により合成するという場面が発生する。
【０００９】
このとき、カメラ装置から出力された映像（すなわち背景画像）に予め作成したテロップやタイトル等の文字、或いは他のカメラ装置からの映像を合成すると、これらの文字に例えば出演者の顔や他の文字などが重なるなどして好ましくない映像が出力されてしまうといった事態が想定される。そこで、映像の要部が重ならないように、必要に応じてキー（合成対象となる映像）の位置を画面内でずらすという操作が必要となる。
【００１０】
ところが、従来のキーヤー装置５００には、上述したような単純な処理によって画像の合成が行われているため、キーの位置をずらすといった操作を行うことができない。このため、従来は、例えば図１４に示すようにキーヤー装置５００の前段に特殊効果装置５０１を用意し、この特殊効果装置５０１によってキーソース信号及びキーフィル信号に対する処理を施すことによってキーの位置をずらすという手法が採用されている。
【００１１】
しかしながら、キーの位置をずらすだけの目的で多機能且つ高価な特殊効果装置５０１を用意することは、甚だしく非効率的であり、非経済的である。このため、簡便且つ低コストでキーの位置操作を実現することが強く望まれている。
【００１２】
そこで本発明は、上述した従来の実情に鑑みてなされたものであり、第１の映像信号と第２の映像信号とをキーソース信号に基づいて合成するに際して、極めて簡便な手法により且つ低コストでキーの位置操作を実現することが可能な画像合成装置及び画像合成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の請求項１に係る画像合成装置は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成装置において、上記キーソース信号を所定の時間量だけ遅延させて出力するキーソース遅延手段と、上記キーソース遅延手段により遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成手段と、上記キーソース遅延手段において遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御手段とを備えている。
【００１４】
また、本発明の請求項９に係る画像合成方法は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成方法において、上記キーソース信号を所定の時間量だけ遅延させて出力するキーソース遅延ステップと、上記キーソース遅延ステップにより遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成ステップと、上記キーソース遅延ステップにおいて遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御ステップとを有している。
【００１５】
以上のように構成された本発明によれば、キーソース信号を所定の時間量だけ遅延させるという極めて簡便な操作によって、第２の映像信号の合成位置を制御することができる。
【００１６】
また、請求項２に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段から出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキング手段をさらに備え、上記信号合成手段は、上記マスキング手段によりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成する。
【００１７】
また、請求項１０に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップにより出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキングステップをさらに有し、上記信号合成ステップにおいては、上記マスキングステップによりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成する。
【００１８】
これにより、第１映像信号と第２の映像信号とを合成するに際して、キーソース信号に含まれるブランキング区間や、キーソース信号を遅延させることにより生じた折り返し領域による影響を排除して、全ての画面内に渡って正常な合成処理を施すことができる。
【００１９】
また、請求項３に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段は、上記キーソース信号の内容を一時保持するメモリ手段と、上記メモリ手段に対する書き込み及び読み出しを制御するメモリ制御手段とを備え、上記メモリ手段に書き込まれた内容を上記メモリ制御手段により遅延して読み出すことによって所定の時間量だけ遅延されたキーソース信号を出力する。
【００２０】
また、請求項１１に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップにおいては、上記キーソース信号の内容をメモリ手段に書き込んで一時保持するとともに、上記メモリ手段に書き込まれた内容を遅延して読み出すことによって所定の時間量だけ遅延されたキーソース信号を出力する。
【００２１】
この場合には、例えばフレームバッファ方式により画像の移動を実現する従来の画像合成装置が３フィールド分のメモリサイズを必要とするのに対して、メモリ手段に最大２フィールド分のメモリサイズを用意するだけで十分となる。したがって、メモリの搭載量を従来よりも削減して、低コスト化を図ることができる。
【００２２】
また、請求項４に係る画像合成装置は、請求項３記載の構成に加えて、上記メモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止する。
【００２３】
また、請求項１２に係る画像合成方法は、請求項１１記載の構成に加えて、上記キーソース遅延ステップにおいては、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止する。
【００２４】
これにより、画像の合成時には不要となるキーソース信号の水平ブランキング区間や垂直ブランキング区間などのブランキング区間をメモリ手段に書き込まないことから、ブランキング区間に相当する分だけメモリ手段に用意するメモリサイズを削減することができ、さらなる低コスト化を図ることができる。
【００２５】
また、請求項５に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段は、上記キーソース信号を画像の水平ライン単位で遅延させる第１の遅延部と、上記第１の遅延部から出力されたキーソース信号を画像のピクセル単位で遅延させる第２の遅延部とを有し、上記第１の遅延部は、上記キーソース信号の内容を一時保持する第１のメモリ手段と、上記第１のメモリ手段に対する書き込み及び読み出しを制御する第１のメモリ制御手段とを備え、上記第１のメモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止するとともに、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出し、上記第２の遅延部は、上記第１の遅延部から出力されたキーソース信号の内容を一時保持する第２のメモリ手段と、上記第２のメモリ手段に対する書き込み及び読み出しを制御する第２のメモリ制御手段とを備え、上記第２のメモリ制御手段は、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出す。
【００２６】
また、請求項１３に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップは、上記キーソース信号第１のメモリ手段に書き込んで一時保持するとともに、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止しながら、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出すライン遅延ステップと、上記ライン遅延ステップにおいて読み出されたキーソース信号の内容を第２のメモリ手段に書き込んで一時保持するとともに、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出すピクセル遅延ステップとを有している。
【００２７】
これにより、キーソース信号に含まれる水平ブランキング区間や垂直ブランキング区間などのブランキング区間を第１のメモリ手段に書き込まずに、この第１のメモリ手段のメモリサイズを削減することが可能となる一方で、このようにブランキング区間をメモリ手段に書き込まないことによって生じる書き込みや読み出し制御の複雑化を解消し、簡便なメモリ制御手法によってキーソース信号を画面全体に渡って任意の時間量だけ遅延させることができる。
【００２８】
また、請求項６に係る画像合成装置は、請求項１記載の構成に加えて、上記信号合成手段に入力するキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間フィルタ手段をさらに備えている。
【００２９】
また、請求項１４に係る画像合成方法は、請求項９記載の構成に加えて、上記信号合成ステップにおける合成処理に用いられるキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間ステップをさらに有している。
【００３０】
これにより、キーソース信号と第２の映像信号とのずれをピクセル単位以下で高精度に調整することができ、高品質な画像合成を実現することができる。
【００３１】
また、請求項７に係る画像合成装置は、請求項１記載の構成に加えて、所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成手段をさらに備え、上記信号合成手段は、上記マット信号生成手段によって生成されたマット信号を第２の映像信号として合成する。
【００３２】
また、請求項１５に係る画像合成方法は、請求項９記載の構成に加えて、所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成ステップをさらに有し、上記信号合成ステップにおいては、上記マット信号生成ステップにより生成されたマット信号を第２の映像信号として合成する。
【００３３】
これにより、キーソース信号に含まれるキーに対して所定の輝度成分及び色度成分を付与し、このキーを第１の映像信号に含まれる背景画像に合成することができる。
【００３４】
また、請求項８に係る画像合成装置は、請求項１記載の構成に加えて、外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延手段と、上記キーフィル遅延手段において遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御手段とをさらに備え、上記信号合成手段は、上記キーフィル遅延手段から出力されたキーフィル信号を第２の映像信号として合成する。
【００３５】
また、請求項１６に係る画像合成方法は、請求項９記載の構成に加えて、外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延ステップと、上記キーフィル遅延ステップにおいて遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御ステップとをさらに有し、上記信号合成ステップにおいては、上記キーフィル遅延ステップにより遅延されたキーフィル信号を第２の映像信号として合成する。
【００３６】
これにより、第２の映像信号として入力されたキーフィル信号に対してもキーソース信号と同様に遅延させることができ、極めて簡便な構成及び手法によって合成対象画像を画面内の任意の位置にずらすことが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。本発明は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示す情報を含むキーソース信号に基づいて合成する画像合成装置及び画像合成方法に関する。そして、本発明では、合成位置を画面内で任意の位置にずらすに際して、キーソース信号を所定の時間量だけ遅延させることによって実現しており、いわば遅延方式を採用した構成とされている。そこで、以下では先ず、この遅延方式によって合成位置をずらすことが可能となる原理の概略について説明する。
【００３８】
（１） 遅延方式の原理概略
キーソース信号は、他の一般的な映像信号と同様に、奇数フィールドと偶数フィールドとの２フィールドによって１フレームを構成する信号であり、１フレームによって１画面分の画像情報を構成する信号である。
【００３９】
そこで、図１に示すように、キーソース信号を最大で２フィールド分だけ保持することができるサイズのメモリを用意しておき、入力されたキーソース信号をこのメモリ内に順次格納しておく。そして、所望とするずらし量に応じた時間量だけ遅延させて、メモリ内に格納されたキーソース信号を読み出すことによって、このキーソース信号に含まれる画像情報を１画面内の任意の位置にずらすことができる。
【００４０】
具体的には、例えば図１において、第１フィールド、第３フィールド、及び第５フィールドが奇数フィールドであり、第２フィールド、第４フィールドが偶数フィールドであるとした場合に、第１フィールドに対応したキーソース信号を１フィールド内で遅延させることによって、このキーソース信号に含まれるキー情報を第１フィールド（奇数フィールド）内で画面内の任意の位置にずらすことができる。また、この第１フィールドにおけるキーソース信号を次の１フィールド内で遅延させることによって、このキーソース信号に含まれるキー情報を第２フィールド（偶数フィールド）内で画面内の任意の位置にずらすことができる。したがって、キーソース信号を最大で２フィールド分だけ遅延させることによって、このキーソース信号に含まれるキー情報を奇数フィールドと偶数フィールドとの２フィールド分（すなわち１フレーム分）に渡って、画面内の任意の位置にずらすことができる。
【００４１】
一方、例えば従来の特殊効果装置（ＤＶＥ装置）などで画像を操作する目的で採用されているフレームバッファ方式では、図２に示すように、各々１フィールド分の映像信号を格納するに十分なメモリサイズを有する第１乃至第３のメモリＭ１，Ｍ２，Ｍ３が用意される。そして、図３に示すように、入力された映像信号を、第１乃至第３のメモリＭ１，Ｍ２，Ｍ３に対して順次１フィールド分毎に格納してゆく。
【００４２】
フレームバッファ方式では、第１フィールドに存在する画像の位置を１画面に渡ってずらすためには、図３に示すように、第１乃び第２フィールドに相当する映像信号をそれぞれ第１乃び第２のメモリＭ１，Ｍ２に書き込んだ後に、第３フィールドに相当する映像信号を第３のメモリＭ３に書き込みながら、第１のメモリＭ１からの読み出し処理を行うという操作が必要となる。すなわち、フレームバッファ方式では、３フィールド分のメモリサイズを用意する必要がある。
【００４３】
したがって、本発明で採用された遅延方式は、従来から採用されているフレームバッファ方式と比較して、より少ないメモリサイズによってキーソース信号に含まれる画像情報の位置をずらすことができる。
【００４４】
また、従来のフレームバッファ方式では、映像信号に含まれる画像を例えば数ピクセル分だけ、或いは数ライン分だけ移動させる場合であっても３フィールド分のメモリサイズが必要となるが、遅延方式では、画像を移動させる最大量に相当する分のメモリサイズを用意するだけで十分であるという利点を有している。すなわち、遅延方式では、例えば数ピクセル分だけ或いは数ライン分だけ画像を移動させる場合には、この移動量に応じた分のキーソース信号を一時保持するだけのメモリサイズを用意することで十分である。
【００４５】
また、遅延方式では、入力されたキーソース信号をメモリに書き込んで一時保持した後に、所定の時間だけ遅延させて書き込んだ順に読み出すという操作が行われる。このため、この遅延操作を実現するに際しては、従来から広く利用されているＦＩＦＯ（First In First Out）型の半導体メモリを利用することができる。このような半導体メモリは、フレームバッファ方式で必要とされるメモリと比較して極めて低コスト且つ小型であり、簡略な回路構成で利用することができる。
【００４６】
なお、遅延方式では、キーソース信号に含まれる画像情報の位置を移動操作するに際して、一連のキーソース信号を時間的に遅延させることから、このキーソース信号に含まれるブランキング区間や遅延により生じた折り返し領域などの不要な領域が画面内の意図しない位置に出現してしまうことが考えられる。このため、このような不要な領域を除去する回路などを用意することが望ましい。この点については、詳細を後述する。
【００４７】
（２） キーヤー装置の全体構成
つぎに以下では、本発明の具体的な実施の形態として、上述した遅延方式による基本原理を採用して図４に示す構成とされたキーヤー装置１０について説明する。キーヤー装置１０には、背景画像を含む第１の映像信号としてバックグラウンド信号が入力され、合成対象画像を含む第２の映像信号としてキーフィル信号が入力される。また、キーヤー装置１０は、第２の映像信号の合成位置を示す情報を含むキーソース信号が入力されており、このキーソース信号に基づいて第１の映像信号と第２の映像信号とを合成し、背景画像に合成対象画像が合成された画像を含む映像信号を出力する処理、いわゆるキーイング処理を行う装置である。
【００４８】
ここで、キーソース信号は、例えばタイトルやテロップ等の文字からなる画像情報を含む映像信号であり、キーフィル信号は、これら文字の内部に表示される画像を含む映像信号である。また例えば、いわゆるピクチャーインピクチャー処理を施す場合のように、背景画像となる映像に他の映像を挿入する場合には、キーフィル信号として、挿入対象となる映像を含む映像信号が入力され、キーソース信号として、挿入する領域を示す映像信号（いわばマスク情報となる映像信号）が入力される。また、キーヤー装置１０は、タイトルやテロップ等の文字に対して映像を乗せずに所望とする色などを付与するだけの場合に対応する目的で、所定の輝度成分及び色度成分を有する映像信号であるマット信号を生成する回路が設けられており、このマット信号を第２の映像信号として選択することが可能とされている。
【００４９】
なお、以下では、本発明の一構成例として、上述したキーイング処理を専ら行う装置であるキーヤー装置１０について説明するが、キーヤー装置１０で実現される機能を、例えばスイッチャー装置などの他の映像機器に搭載して構成するとしてもよい。
【００５０】
キーヤー装置１０は、図４に示すように、入力されたキーソース信号に対してデジタル変換処理を施す第１のＡ／Ｄ変換器２０と、第１のＡ／Ｄ変換器２０から出力されたキーソース信号を所定の時間量だけ遅延して出力するキーソース遅延回路２１と、キーソース遅延回路２１から出力されたキーソース信号に対してピクセル補間処理を施すことにより画像のピクセル単位以下の遅延を付与する第１のインターポレータ２２と、第１のインターポレータ２２から出力されたキーソース信号に含まれる画像に対して不要領域を除去する処理を施す第１のマスキング回路２３とを備えている。これら第１のＡ／Ｄ変換器２０、キーソース遅延回路２１、第１のインターポレータ２２、及び第１のマスキング回路２３は、キーソース信号に対する遅延処理を行う目的で備えられており、全体としていわばキーソース信号遅延回路系を構成している。
【００５１】
また、キーヤー装置１０は、入力されたキーフィル信号に対してデジタル変換処理を施す第２のＡ／Ｄ変換器２４と、第２のＡ／Ｄ変換器２４から出力されたキーフィル信号を所定の時間量だけ遅延して出力するキーフィル遅延回路２５と、キーフィル遅延回路２５から出力されたキーフィル信号に対してピクセル補間処理を施すことにより画像のピクセル単位以下の遅延を付与する第２のインターポレータ２６と、第２のインターポレータ２６から出力されたキーフィル信号に含まれる画像に対して不要領域を除去する処理を施す第２のマスキング回路２７とを備えている。これら第２のＡ／Ｄ変換器２４、キーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７は、キーフィル信号に対する遅延処理を行う目的で備えられており、全体としていわばキーフィル信号遅延回路系を構成している。
【００５２】
また、キーヤー装置１０は、入力されたバックグラウンド信号に対してデジタル変換処理を施す第３のＡ／Ｄ変換器２８と、マット信号を生成して出力するマット信号生成回路２９と、キーフィル信号遅延回路系から出力されたキーフィル信号とマット信号生成回路２９から出力されたマット信号とのうちいずれを合成対象とする第２の映像信号として用いるかを選択する選択器３０と、バックグラウンド信号と選択器３０により選択された信号とをキーソース信号遅延回路系から出力されたキーソース信号に基づいて合成処理するミキサ回路３１と、ミキサ回路３１から出力される映像信号に対してアナログ変換処理を施すＤ／Ａ変換器３２と、キーヤー装置１０を構成する各部の動作を制御する制御回路３３とを備えている。
【００５３】
なお、本例では、キーヤー装置１０に対して入出力される信号がアナログ信号であり、キーヤー装置１０の内部における各種の信号処理がデジタル処理によって行われる場合を想定しているが、入出力される信号の種類とキーヤー装置１０内部での信号処理の種類とが一致する場合には、第１乃至第３のＡ／Ｄ変換器２０，２４，２８及びＤ／Ａ変換器３２を適宜省略して構成してもよい。
【００５４】
また、キーヤー装置１０は、マット信号生成回路２９を備えており、このマット信号生成回路２９から出力されたマット信号と、キーフィル信号遅延回路系から出力されたキーフィル信号とのうちいずれを合成対象とする第２の映像信号として用いるかを、選択器３０によって選択可能な構成とされている。
【００５５】
キーヤー装置１０は、このような構成とされていることによって、例えばキーフィル信号が入力されていない場合であっても、キーソース信号として入力されたタイトルやテロップ等に単色を乗せて合成するといった単純な合成処理を行うことが可能となる。ただし、マット信号生成回路２９及び選択器３０を省略して構成し、上述の合成処理を行う場合であってもマット信号をキーフィル信号として外部から入力する構成としてもよい。
【００５６】
ミキサ回路３１は、背景画像を含む第１の映像信号としてのバックグラウンド信号と、選択器３０によって合成対象として選択された第２の映像信号（すなわちキーフィル信号又はマット信号）とを、キーソース信号遅延回路系から出力されたキーソース信号に基づいて合成処理する。
【００５７】
このミキサ回路３１は、例えば、キーソース信号を反転させる第１の加算器と、第２の映像信号に対してキーソース信号Ｋを乗算する第１の乗算器と、第１の加算器からの出力と第１の映像信号を乗算する第２の乗算器と、第１の乗算器及び第２の乗算器からの出力を加算する第２の加算器とによって構成することができる。なお、キーソース信号Ｋは、０以上且つ１以下に正規化される。この正規化により、例えばキーソース信号が８ビット幅である場合に、値０が「０．０」となり、値２５５が「１．０」となる。また、第１の加算器からの出力は［１−Ｋ］と表すことができる。
【００５８】
ミキサ回路３１は、これら加算器及び乗算器によって第１の映像信号と第２の映像信号とをキーソース信号に基づいて合成することにより、第１の映像信号に含まれる背景画像と第２の映像信号に含まれる合成対象画像とが合成された画像を含む映像信号を出力する構成とされている。なお、ミキサ回路３１は、同様な機能を実現できれば、上述のように加算器や乗算器によって構成することに限定されるものではなく、各種のデジタル回路又はアナログ回路によって画像合成処理を行う機能が実現されていてもよい。
【００５９】
制御回路３３は、キーヤー装置１０を構成する各部に対して各種の制御信号を出力することによって、各部の動作を制御する機能を有している。制御部３３は、例えばＣＰＵ（Central Processing Unit）等の半導体チップによって構成される。また、制御回路３３には、図示を省略するが、ユーザからの操作を入力するための操作スイッチなどが接続されている。制御回路３３は、ユーザからの要求に応じて、キーソース信号やキーフィル信号に対して施す遅延の制御、マット信号生成回路２９によって生成するマット信号の制御、ミキサ回路３１における合成処理の制御などを行う。
【００６０】
ところで、キーヤー装置１０では、上述のようにキーソース信号遅延回路系とキーフィル信号遅延回路系とを有しており、それぞれの遅延回路系によってキーソース信号とキーフィル信号とに対してそれぞれ独立して所定の時間量だけ遅延を施すことが可能とされている。これにより、キーヤー装置１０は、キーソース信号に含まれる合成位置を示す情報と、キーフィル信号に含まれる合成対象画像とをそれぞれ独立して画面内の任意の位置に移動させることが可能である。
【００６１】
ただし、キーヤー装置１０は、キーフィル信号に含まれる合成対象画像を画面内で移動制御しない場合には、キーフィル信号遅延回路系を不要とすることができる。
【００６２】
また、キーヤー装置１０において、キーソース信号遅延回路系とキーフィル信号遅延回路系とは、同等の構成とされており、それぞれ同等の作用・効果を奏している。
【００６３】
以上の理由から、以下では、キーソース信号遅延回路系とキーフィル信号遅延回路系とのうち、特にキーソース信号遅延回路系に注目して各部の説明を行い、キーフィル信号遅延回路系についての説明を省略することとする。
【００６４】
なお、キーフィル信号遅延回路系を構成する各部、第２のＡ／Ｄ変換器２４、キーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７は、それぞれキーソース信号遅延回路系を構成する各部、第１のＡ／Ｄ変換器２０、キーソース遅延回路２１、第１のインターポレータ２２、第１のマスキング回路２３に対応している。
【００６５】
（３―１） キーソース遅延回路の第１の構成例
以下では、キーソース信号遅延回路系を構成する各部のうち、キーソース遅延回路２１の具体的な一構成例について、図５に示す第１の構成例を参照しながら説明する。
【００６６】
キーソース遅延回路２１は、例えば図５に示すように、半導体メモリ素子によって構成されたメモリ５０と、このメモリ５０に対して書き込みアドレス（Writeアドレス）及び読み出しアドレス（Readアドレス）を出力するカウンタ５１とによって構成することができる。
【００６７】
メモリ５０は、キーソース信号に対して施す最大の遅延分だけのピクセル情報を一時保持するに十分なメモリ容量を備えている。すなわち、キーソース信号に含まれる合成位置に関する情報を、例えば１０ピクセル分だけ画面の水平方向に移動させる場合には、メモリ５０が１０ピクセル分のピクセル情報を一時保持するに十分なメモリ容量が必要とされ、例えば５ライン分だけ画面の垂直方向に移動させる場合には、メモリ５０が５ライン分のピクセル情報を一時保持するに十分なメモリ容量を必要とされる。
【００６８】
また、カウンタ５１は、書き込みアドレス及び読み出しアドレスを所定の周期で順次カウントアップしており、これら書き込みアドレス及び読み出しアドレスをメモリ５０に出力する。メモリ５０は、入力されたキーソース信号を、カウンタ５１によって指定された書き込みアドレスに書き込むとともに、カウンタ５１によって指定された読み出しアドレスに格納された内容を順次出力する。このとき、メモリ５０の同一アドレスに対するアクセスは、データの読み出し処理が行われた後に書き込み処理が行われる順番とされる。
【００６９】
ここで、例えば、入力したキーソース信号（入力信号）に対して出力するキーソース信号（出力信号）をｎピクセル分だけ遅延させる場合について、より具体的に説明する。この場合には、図６に示すように、カウンタ５１により出力する書き込みアドレスと読み出しアドレスとを「１」から「ｎ」までそれぞれカウントアップする。すると、メモリ５０には、入力信号のうちで図中斜線部で示す領域が一時保持されるとともに、図６に示すように、この保持された内容がｎピクセル分だけ遅延して読み出されることとなる。すなわち、出力信号が入力信号に対してｎピクセル分だけ遅延して出力されることとなる。
【００７０】
以上で説明した理由から、キーソース信号に含まれるキー情報を画面内の任意の位置に移動するためには、キーソース遅延回路２１によって、このキーソース信号を最大で１フレーム分（すなわち２フィールド分）だけ遅延可能であればよい。したがって、キーソース遅延回路２１に備えるメモリ５０のメモリサイズは、２フィールド分のキーソース信号を一時保持するに十分な分だけ用意すればよいこととなる。
【００７１】
（３−２） キーソース遅延回路の第２の構成例
【００７２】
ところで、上述したキーソース遅延回路２１の第１の構成例では、入力されたキーソース信号を全て、順次メモリ５０に一時保持する構成とされている。しかしながら、実際のキーソース信号には、例えば水平ブランキング区間や垂直ブランキング区間などのブランキング区間が含まれており、このブランキング区間は画像合成処理に際しては不要となる。このため、第１の構成例では、キーソース信号に含まれる不要なブランキング区間についてもメモリ５０に書き込まれることとなり、メモリ領域の利用効率という観点からは些かの無駄が生じている。
【００７３】
そこで以下では、この点を改善したキーソース遅延回路２１の第２の構成例について、図７を参照しながら説明する。
【００７４】
第２の構成例に係るキーソース遅延回路２１は、図５に示した第１の構成例と同等な基本構成とされている一方で、図７に示すように、入力信号に含まれるブランキング区間についてはメモリ５０に書き込まないようにアドレス制御される。なお、図７においては、画面の１ライン毎に入力信号に出現する水平ブランキング区間を太線で示す。そして、カウンタ５１は、この水平ブランキング区間に対応した周期で信号レベルがハイ（High）となる書き込み禁止信号が入力されており、この書き込み禁止信号の信号レベルがハイである間、書き込みアドレスをカウントアップしないよう構成されている。
【００７５】
図７に示す例においては、図６で図示した場合と同様に入力信号をｎピクセル分だけ遅延して出力する場合を想定しており、カウンタ５１が書き込みアドレスを１からｎの間でカウントアップするものとする。このアドレスのカウントアップの途中で書き込み禁止信号がハイとなった時点で、例えば書き込みアドレスの値が「ａ」であったとすると、書き込み禁止信号がハイである間は書き込みアドレスの値を増やさない。すなわち、この間はメモリ５０に対する書き込みが行われない。そして、書き込み禁止信号の信号レベルがロウ（Low）に戻った時点で、不要なブランキング区間が終了したものとして、カウンタ５１は、「ａ＋１」なる値から書き込みアドレスのカウントアップを再開する。
【００７６】
以上のように構成された本例におけるキーソース遅延回路２１は、キーソース信号に含まれるブランキング区間についてはメモリ５０に対する書き込みを停止する構成とされていることから、このブランキング区間の分だけメモリ５０に用意するメモリサイズを削減することができる。
【００７７】
（３−３） キーソース遅延回路の第３の構成例
【００７８】
ところで、上述したキーソース遅延回路２１の第２の構成例では、ブランキング区間に相当する期間の間、メモリ５０に対する書き込み動作を停止していることから、メモリ５０からの読み出し動作を適切に制御して、未だ書き込みの行われていないアドレスに対して読み出しを行ってしまうなどの不具合が生じてしまうことを防止する必要がある。このようなアドレス制御を実現するためには、複雑な論理回路やアドレス処理が必要となる。
【００７９】
そこで以下では、複雑な論理回路やアドレス処理を不要として、簡便な構成によってキーソース信号の遅延を実現可能とするキーソース遅延回路２１の第３の構成例について、図８を参照しながら説明する。
【００８０】
第３の構成例に係るキーソース遅延回路２１は、図８に示すように、入力されたキーソース信号に対して画像のライン単位で遅延処理を施す第１のメモリ６０と、この第１のメモリ６０に対する書き込みアドレス及び読み出しアドレスを出力する第１のカウンタ６１と、第１のメモリ６０から読み出されたキーソース信号に対して画像のピクセル単位で遅延処理を施す第２のメモリ６２と、この第２のメモリに対する書き込みアドレス及び読み出しアドレスを出力する第２のカウンタ６３とを備える。すなわち、本例に係るキーソース遅延回路２１は、第１のメモリ６０と第１のカウンタ６１とによって、キーソース信号を画像のライン単位で遅延させるライン遅延部が構成されており、第２のメモリ６２と第２のカウンタ６３とによって、キーソース信号を画像の１ライン内でピクセル単位で遅延させるピクセル遅延部が構成されている。
【００８１】
ライン遅延部においては、第２の構成例での説明と同様に、キーソース信号に含まれるブランキング区間に対応して信号レベルがハイとなる書き込み禁止信号が第１のメモリ６０及び第１のカウンタ６１に入力されており、図９に示すように、この書き込み信号の信号レベルがハイである期間は、第１のメモリ６０に対する書き込みが停止される。これにより、第１のメモリ６０には、図９中斜線部で示す期間、すなわちブランキング区間ではなく有効な信号が入力信号に含まれる期間についてのみ書き込み処理が行われる。なお、図９においては、画面の１ライン毎に入力信号に出現する水平ブランキング区間を太線で示す。
【００８２】
また、このライン遅延部においては、書き込み禁止信号が、第１のメモリ６０からの読み出しを禁止する読み出し禁止信号としても機能しており、この読み出し禁止信号（すなわち書き込み禁止信号）の信号レベルがハイである期間は、第１のメモリ６０からの読み出し処理が停止される。これにより、第１のメモリ６０からは、図９中斜線部で示す期間についてのみ読み出し処理が行われる。
【００８３】
そして、第１のメモリ６０からの読み出し処理は、第１のカウンタ６１によってアドレス制御されることにより、画面の１ライン単位で遅延して読み出されるように構成されている。より具体的には、例えば、図９中に示す時刻Ａに第１のメモリ６０に対して書き込まれた信号は、この時刻からそれぞれ１ライン分、２ライン分、又は３ライン分だけ遅延した時刻Ｂ、時刻Ｃ、又は時刻Ｄで読み出され、中途の時刻での読み出しは行われない。
【００８４】
このように、ライン遅延部においては、キーソース信号をライン単位で遅延させる処理に限定していることから、第１のメモリ６０に対する書き込み処理及び読み出し処理を制御するに際して、同じタイミングで信号レベルがハイとなる書き込み禁止信号及び読み出し禁止信号を用いることができ、これらの禁止信号を共用することができる。そして、この禁止信号に基づいて第１のメモリ６０に対する書き込み処理及び読み出し処理を行うことから、複雑な論理回路やアドレス制御を設けることを不要として、極めて簡便な構成により、キーソース信号をライン単位で遅延処理することが可能とされている。
【００８５】
また、ライン遅延部においては、キーソース信号に含まれる不要なブランキング区間については第１のメモリ６０に対して書き込みを行わないことから、この第１のメモリ６０に要求されるメモリサイズを削減することができる。
【００８６】
一方、このライン遅延部の後段に設けられたピクセル遅延部においては、キーソース信号が画像の１ライン内でピクセル単位で遅延処理される。すなわち、第３の構成例に係るキーソース遅延回路２１においては、ライン遅延部における遅延処理によって、キーソース信号に含まれるキー情報が画面内で垂直方向にライン単位で移動された後に、ピクセル遅延部における処理によって、このキー情報が画面内で水平方向にピクセル単位で移動されることとなる。
【００８７】
キーソース遅延回路２１を上述の如く構成した場合には、ライン遅延部におけるキー情報の最大移動量が（２フィールド−１ライン）分となり、ピクセル遅延部におけるキー情報の最大移動量が１ライン分となる。ここで、キーソース信号において水平ブランキング区間の占める割合は、大抵の信号フォーマットにおいておよそ１５％程度であることから、ライン遅延部においては、少なくとも水平ブランキング区間の分だけメモリサイズを削減することが可能である。したがって、第３の構成例に係るキーソース遅延回路２１において第１のメモリ６０と第２のメモリ６２とに必要とされるメモリサイズの合計Ｍは、便宜上、以下の式１に示すように表すことができる。
Ｍ＝（２フィールド−１ライン）×（1-0.15）＋（１ライン） （式１）
【００８８】
すなわち、本例のようにキーソース遅延回路２１をライン遅延部及びピクセル遅延部によって２段構成とし、それぞれライン単位及びピクセル単位で遅延処理しつつ、ブランキング区間についての書き込み処理を停止する構成とすることによって、（２フィールド−１ライン）分のキーソース信号を保持するために必要なメモリサイズの１５％程度を削減することができる。このメモリサイズ削減効果は、削減量としてはさほど大きくはないものの、例えば、規格品のＦＩＦＯ型半導体メモリを利用して第１のメモリ６０を構成する場合などにおいて、半導体メモリが１つで十分であるか或いは２つ分のメモリサイズが必要であるかといった実装上の観点から、大きな利点を奏することとなる場合がある。
【００８９】
また、ピクセル遅延部においては、最大１ライン以内で遅延処理されればよく、第２のメモリ６２に要求されるメモリサイズは、最大でも１ライン分のキーソース信号を一時保持可能なメモリサイズを備えることで十分となる。ただし、ピクセル遅延部では、１以上のｎラインで遅延処理行うことが可能とされていてもよい。
【００９０】
（４） インターポレータにおける補間処理
つぎに以下では、キーヤー装置１０においてキーソース信号遅延回路系を構成する各部のうち、第１のインターポレータ２２におけるピクセル補間処理について説明する。
【００９１】
キーヤー装置１０においては、キーソース遅延回路２１によって画像のピクセル単位で画面内の任意の位置にキー情報を移動自在とされているが、第１のインターポレータ２２は、キーソース遅延回路２１により遅延処理されたキーソース信号に対して、さらにピクセル単位以下の遅延処理を付与することによって、このキーソース信号に含まれるキー情報をピクセル単位以下で移動させる目的で備えられている。
【００９２】
キーヤー装置１０においては、第１のインターポレータ２２を備えずに構成してもよいが、この第１のインターポレータ２２を備えていることによって、キーソース信号に含まれるキー情報をより高精度に移動操作することが可能となる。これにより、キーソース信号とキーフィル信号とをより高精度に位置合わせして、画像合成処理を行うことができる。特に、これらキーソース信号とキーフィル信号とがアナログ信号として入力されている場合には、ほぼ必ず互いの信号に微小なずれが生じているため、この第１のインターポレータ２２によって信号差を微調整して位置合わせを行うことが極めて有効となる。また、第１のインターポレータ２２によって実現される高精度な位置合わせ操作は、バックグラウンド信号に含まれる背景画像に対してキーの位置を高精度に位置合わせする場合にも有効である。
【００９３】
第１のインターポレータ２２で行うピクセル補間処理については、従来から知られている各種の補間処理を採用することができるが、以下では、このピクセル補間処理の一例について、図１０及び図１１を参照しながら具体的に説明する。
【００９４】
ここで、第１のインターポレータ２２に入力されるキーソース信号に含まれる各ピクセル（画素）を図１０のように模式的に示すこととする。以下では、図１０に示点Ａに位置するピクセルを点Ａ'の位置まで移動させる処理について、点Ａのピクセルの近傍に位置する４点（点Ａ，Ｂ，Ｃ，Ｄ）のピクセルに関する情報に基づき、いわゆる２×２リニア補間処理を行う場合について考える。
【００９５】
このとき、点Ａを中心に点Ａ'と点対称となる点Ａ''が、他の点Ａ，Ｂ，Ｃ，Ｄに対して図１１に示すような位置関係にあるとした場合に、この点Ａ''のピクセルに関する情報を、以下の式２により求める。
A''＝((6×A+2×B)×3+(6×D＋2×C)×5)／64 （式２）
【００９６】
つぎに、点Ａのピクセルに関する情報を点Ａ''の仮想的なピクセルに関する情報と入れ替える操作、すなわち以下の式３に示す操作を行う。
【００９７】
A＝A'' （式３）
【００９８】
これにより、点Ａのピクセルが点Ａ'の位置に移動されたこととなる。そして、この一連の処理をキーソース信号に含まれる全てのピクセルについて施すことにより、図１０において実線で示す矩形により表される画像が、同図中において点線で示す矩形により表される位置まで、ピクセル単位以下の移動量で移動されることとなる。
【００９９】
なお、上述においては、第１のインターポレータ２２におけるピクセル補間処理として、４点を用いた補間処理の一例を挙げて説明したが、この他に例えば１６点を用いて補間を行う手法など、従来から知られている各種の補間処理を採用するとしてもよい。なお、第１のインターポレータ２２においては、各ピクセルについて他のピクセルの情報を参照せずに補間を行う手法を採用するとしてもよいが、他のピクセルの情報を参照して補間を行うことによって周波数特性を向上させることができる。また、第１のインターポレータ２２は、従来から広く利用されている各種の補間フィルタ回路によって構成することができる。
【０１００】
（５） マスキング回路におけるマスキング処理
つぎに以下では、キーヤー装置１０においてキーソース信号遅延回路系を構成する各部のうち、第１のマスキング回路２３におけるマスキング処理について説明する。
【０１０１】
キーヤー装置１０においては、キーソース遅延回路２１によってキーソース信号を遅延させることにより、このキーソース信号に含まれるキー情報の位置を移動している。このため、遅延処理後のキーソース信号には、図１２に示すように、キーソース信号に含まれる水平ブランキング区間や垂直ブランキング区間、或いはキーソース信号を遅延させることによる折り返し領域が生じることとなる。なお、図１２においては、キーソース信号に含まれる画像のうち、有効な画面領域を図中点線で囲む矩形で表し、遅延により生じる折り返し領域を斜線部で示している。
【０１０２】
遅延処理後の画面に現れるこれらのブランキング区間や折り返し領域は、画像合成処理において不要となるばかりでなく、画像合成処理で用いるキー情報以外の部位が有効な画面領域内に現れることによって画像合成を正しく行うことが困難となってしまう虞が生じる。
【０１０３】
このため、キーヤー装置１０においては、これらの不要な領域をマスキング処理して除去する目的で第１のマスキング回路２３が備えられている。この第１のマスキング回路２３においては、遅延処理によってキーソース信号に対して施した移動量に基づいて、不要部が現れる折り返し部を算出し、算出された折り返し部に対してはキーソース信号の値を「０」とする処理（すなわちキーがない状態とする処理）を行うとすればよい。
【０１０４】
なお、この第１のマスキング回路２３と同等の機能を有する第２のマスキング回路２３においても、上述と同様な処理を行うとすればよいが、第２のマスキング回路２３においては、算出された折り返し部に対して、キーフィル信号をブラックとする処理（すなわち合成対象画像がない状態とする処理）を行う。ただし、第２のマスキング回路２３は必ずしも備える必要がない。
【０１０５】
ここで、第１のマスキング回路２３におけるマスキング処理の実際について、図１３を参照しながら説明する。なお、図１３は、画像の１ライン毎に施す処理に注目し、時間軸を中心として示す模式図である。第１のマスキング回路２３は、図１３に示すように、遅延処理前のキーソース信号と遅延処理後のキーソース信号とを比較して、その遅延量とブランキング区間等の不要区間とを考慮して、マスキングすべき領域を示すマスキング信号を生成する。なお、図１３においては、キーソース信号のうちブランキング区間を除いた部位を白抜きの矩形部分で図示し、マスキング信号によって示されるマスキングすべき領域を太線で図示する。そして、遅延処理後のキーソース信号のうち、マスキング信号によって示された部位の値を「０」とすることにより、この部位がマスキングされたキーソース信号を出力する。
【０１０６】
キーヤー装置１０は、以上のようなマスキング処理を行う第１のマスキング回路２３を備えていることにより、遅延処理後のキーソース信号に含まれるブランキング区間や折り返し領域などの不要な部位を効果的に除去することができ、画像合成処理に際して意図しない合成が行われてしまうことを防止することができ、全ての画面内に渡って正常な合成処理を実現することができる。
【０１０７】
なお、第１のマスキング回路２３で採用するマスキング処理としては、上述した手法に限定されるものではなく、他の各種手法を採用することができる。また、第１のマスキング回路２３としては、従来から広く知られている各種の回路を組み合わせることによって容易に実現することができる。
【０１０８】
（６） 補足
上述においては、キーヤー装置１０におけるキーソース信号遅延回路系に注目して、キーソース遅延回路２１、第１のインターポレータ２２、及び第１のマスキング回路２３の詳細について説明したが、これらの各部位に対応してキーフィル信号遅延回路系に備えられるキーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７についてもそれぞれ同様な構成とすることができ、これらを備えることによって、キーフィル信号についてもそれぞれ同等の作用・効果を期待することができる。
【０１０９】
ただし、キーヤー装置１０においては、キーフィル信号遅延回路系は必ずしも備える必要はなく、例えばキーフィル信号に含まれる合成対象画像を画面内で移動制御しない場合や、或いは例えばテロップやタイトル等の文字をキー情報として含むキーソース信号が入力され、このキー情報に基づいて、マット信号生成回路２９により生成されたマット信号をバックグラウンド信号に合成する場合などに専ら利用するに際しては、キーフィル信号遅延回路系を省略した構成としてもよい。
【０１１０】
【発明の効果】
本発明によれば、キーソース信号を所定の時間量だけ遅延させるという極めて簡便な操作によって、第２の映像信号の合成位置を制御することができる。このような遅延操作は、キーソース信号を一時保持して所定の時間後に取り出すことにより実現することができ、例えば汎用のＦＩＦＯ（First In First Out）型の半導体メモリを用いた遅延回路によって実現することができる。このため、例えば専用のＡＳＩＣ（Application Specific Integrated Circuit）などを利用する必要がなく、低コストで比較的小型の半導体メモリを用いることができる。また、本発明は、いわば遅延方式によってキーソース信号に含まれるキーの位置を画面内でずらすことから、最大でも２フィールド分のメモリサイズのみを必要とし、３フィールド分のメモリサイズを必要とするフレームバッファ方式と比較して、メモリサイズの観点からも低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明で採用する遅延方式の基本原理について説明するための模式図である。
【図２】本発明で採用する遅延方式と比較するフレームバッファ方式において必要とされるメモリの構成について説明するための模式図である。
【図３】本発明で採用する遅延方式と比較するフレームバッファ方式におけるメモリの利用手法について説明するための模式図である。
【図４】本発明の実施の形態として示すキーヤー装置の一構成例を示す概略機能ブロック図である。
【図５】同キーヤー装置に備えられるキーソース遅延回路の第１の構成例として示す概略図である。
【図６】同キーヤー装置に備えられるキーソース遅延回路の第１の構成例によりキーソース信号に対して施す遅延処理について説明するための模式図である。
【図７】同キーヤー装置に備えられるキーソース遅延回路の第２の構成例によりキーソース信号に対して施す遅延処理について説明するための模式図である。
【図８】同キーヤー装置に備えられるキーソース遅延回路の第３の構成例として示す概略図である。
【図９】同キーヤー装置に備えられるキーソース遅延回路の第３の構成例によりキーソース信号に対して施すライン遅延処理について説明するための模式図である。
【図１０】同キーヤー装置に備えられるインターポレータにおけるピクセル補間処理について説明するための模式図である。
【図１１】同キーヤー装置に備えられるインターポレータにおけるピクセル補間処理について説明するための模式図である。
【図１２】同キーヤー装置に備えられるマスキング回路におけるマスキング処理が必要となることを説明するための模式図である。
【図１３】同キーヤー装置に備えられるマスキング回路におけるマスキング処理の一例について説明するための模式図である。
【図１４】従来から画像合成処理を行う際に用いられている装置構成について説明するための概略図である。
【符号の説明】
１０ キーヤー装置、２１ キーソース遅延回路、２２ 第１のインターポレータ、２３ 第１のマスキング回路、２５ キーフィル遅延回路、２６ 第２のインターポレータ、２７ 第２のマスキング回路、２９ マット信号生成回路、３０ 選択器、３１ ミキサ回路、３３ 制御部、５０ メモリ、５１ カウンタ、６０ 第１のメモリ、６１ 第１のカウンタ、６２ 第２のメモリ、６３ 第２のカウンタ
【発明の属する分野】
本発明は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成装置及び画像合成方法に関する。
【０００２】
【従来の技術】
従来から、放送局においては、用途に応じた様々な映像機器が多数用いられている。このような映像機器としては、例えば、映像を撮影して映像信号を出力する多数のカメラ装置、各カメラ装置から出力された映像信号のうちから番組として放送する映像を選択するスイッチャー装置、映像信号に対して種々の特殊効果を付与する特殊効果装置などを挙げることができる。
【０００３】
このうち、特殊効果装置は、ＤＶＥ（Digital Video Effect）装置とも称されており、映像信号に対して種々のデジタル処理を施すことによって、例えば映像を回転、拡大・縮小、或いは変形させたり、動きを伴った種々の映像変化を施す機能を有している。特殊効果装置は、このように多種多様な特殊効果を映像に対して付与する機能を有しているため、非常に高価である。
【０００４】
ところで、放送局では、カメラ装置により撮影された映像に対して、例えばテロップやタイトルなどの文字を合成したり、或いは、いわゆるピクチャー・イン・ピクチャー処理として、他のカメラ装置により撮影された映像を縮小して合成するなどの種々の画像合成処理が行われる。このようにして元の映像に合成する映像は、一般に「キー」と称されており、このような画像合成処理は、一般にキーイング処理と称されている。
【０００５】
このような画像合成処理は、従来から、図１４に示すようなキーヤー装置５００によって行われている。キーヤー装置５００には、図１４に示すように、背景画像を含む映像信号であるバックグラウンド信号と、合成対象とする画像（すなわち合成する画像や文字の中身となる画像）を含む映像信号であるキーフィル信号と、合成する領域を示すいわばマスク情報を含む信号であるキーソース信号とが入力される。
【０００６】
キーヤー装置５００は、バックグラウンド信号とキーソース信号とを加算する第１の加算器と、キーフィル信号に対して所定の定数Ｋを乗算する第１の乗算器と、第１の加算器からの出力に対して定数（１−Ｋ）を乗算する第２の乗算器と、第１の乗算器及び第２の乗算器からの出力を加算する第２の加算器とを備えている。なお、定数Ｋは、０以上且つ１以下のうちの任意の値とされる。キーヤー装置５００は、上述の処理を行うことにより、キーソース信号に基づいてバックグラウンド信号とキーフィル信号とを合成し、背景画像と合成対象画像とが合成された映像信号を出力する。
【０００７】
なお、図１４においては、キーソース信号に基づいて画像を合成する装置として、独立したキーヤー装置５００を例示しているが、実際には、このキーヤー装置５００により実現される機能が、例えば複数のカメラ装置から出力された映像信号を選択出力するスイッチャー装置に搭載されていることもある。
【０００８】
【発明が解決しようとする課題】
ところで、実際の放送局においては、背景画像に合成するテロップやタイトルなどの文字が予めコンピュータ装置などによって作成されており、このコンピュータ装置から出力されたキーソース信号や、合成対象とする他のカメラ装置からの映像信号に応じて生成されたキーソース信号を、番組の進行に伴ってキーヤー装置により合成するという場面が発生する。
【０００９】
このとき、カメラ装置から出力された映像（すなわち背景画像）に予め作成したテロップやタイトル等の文字、或いは他のカメラ装置からの映像を合成すると、これらの文字に例えば出演者の顔や他の文字などが重なるなどして好ましくない映像が出力されてしまうといった事態が想定される。そこで、映像の要部が重ならないように、必要に応じてキー（合成対象となる映像）の位置を画面内でずらすという操作が必要となる。
【００１０】
ところが、従来のキーヤー装置５００には、上述したような単純な処理によって画像の合成が行われているため、キーの位置をずらすといった操作を行うことができない。このため、従来は、例えば図１４に示すようにキーヤー装置５００の前段に特殊効果装置５０１を用意し、この特殊効果装置５０１によってキーソース信号及びキーフィル信号に対する処理を施すことによってキーの位置をずらすという手法が採用されている。
【００１１】
しかしながら、キーの位置をずらすだけの目的で多機能且つ高価な特殊効果装置５０１を用意することは、甚だしく非効率的であり、非経済的である。このため、簡便且つ低コストでキーの位置操作を実現することが強く望まれている。
【００１２】
そこで本発明は、上述した従来の実情に鑑みてなされたものであり、第１の映像信号と第２の映像信号とをキーソース信号に基づいて合成するに際して、極めて簡便な手法により且つ低コストでキーの位置操作を実現することが可能な画像合成装置及び画像合成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の請求項１に係る画像合成装置は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成装置において、上記キーソース信号を所定の時間量だけ遅延させて出力するキーソース遅延手段と、上記キーソース遅延手段により遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成手段と、上記キーソース遅延手段において遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御手段とを備えている。
【００１４】
また、本発明の請求項９に係る画像合成方法は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成方法において、上記キーソース信号を所定の時間量だけ遅延させて出力するキーソース遅延ステップと、上記キーソース遅延ステップにより遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成ステップと、上記キーソース遅延ステップにおいて遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御ステップとを有している。
【００１５】
以上のように構成された本発明によれば、キーソース信号を所定の時間量だけ遅延させるという極めて簡便な操作によって、第２の映像信号の合成位置を制御することができる。
【００１６】
また、請求項２に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段から出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキング手段をさらに備え、上記信号合成手段は、上記マスキング手段によりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成する。
【００１７】
また、請求項１０に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップにより出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキングステップをさらに有し、上記信号合成ステップにおいては、上記マスキングステップによりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成する。
【００１８】
これにより、第１映像信号と第２の映像信号とを合成するに際して、キーソース信号に含まれるブランキング区間や、キーソース信号を遅延させることにより生じた折り返し領域による影響を排除して、全ての画面内に渡って正常な合成処理を施すことができる。
【００１９】
また、請求項３に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段は、上記キーソース信号の内容を一時保持するメモリ手段と、上記メモリ手段に対する書き込み及び読み出しを制御するメモリ制御手段とを備え、上記メモリ手段に書き込まれた内容を上記メモリ制御手段により遅延して読み出すことによって所定の時間量だけ遅延されたキーソース信号を出力する。
【００２０】
また、請求項１１に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップにおいては、上記キーソース信号の内容をメモリ手段に書き込んで一時保持するとともに、上記メモリ手段に書き込まれた内容を遅延して読み出すことによって所定の時間量だけ遅延されたキーソース信号を出力する。
【００２１】
この場合には、例えばフレームバッファ方式により画像の移動を実現する従来の画像合成装置が３フィールド分のメモリサイズを必要とするのに対して、メモリ手段に最大２フィールド分のメモリサイズを用意するだけで十分となる。したがって、メモリの搭載量を従来よりも削減して、低コスト化を図ることができる。
【００２２】
また、請求項４に係る画像合成装置は、請求項３記載の構成に加えて、上記メモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止する。
【００２３】
また、請求項１２に係る画像合成方法は、請求項１１記載の構成に加えて、上記キーソース遅延ステップにおいては、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止する。
【００２４】
これにより、画像の合成時には不要となるキーソース信号の水平ブランキング区間や垂直ブランキング区間などのブランキング区間をメモリ手段に書き込まないことから、ブランキング区間に相当する分だけメモリ手段に用意するメモリサイズを削減することができ、さらなる低コスト化を図ることができる。
【００２５】
また、請求項５に係る画像合成装置は、請求項１記載の構成に加えて、上記キーソース遅延手段は、上記キーソース信号を画像の水平ライン単位で遅延させる第１の遅延部と、上記第１の遅延部から出力されたキーソース信号を画像のピクセル単位で遅延させる第２の遅延部とを有し、上記第１の遅延部は、上記キーソース信号の内容を一時保持する第１のメモリ手段と、上記第１のメモリ手段に対する書き込み及び読み出しを制御する第１のメモリ制御手段とを備え、上記第１のメモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止するとともに、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出し、上記第２の遅延部は、上記第１の遅延部から出力されたキーソース信号の内容を一時保持する第２のメモリ手段と、上記第２のメモリ手段に対する書き込み及び読み出しを制御する第２のメモリ制御手段とを備え、上記第２のメモリ制御手段は、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出す。
【００２６】
また、請求項１３に係る画像合成方法は、請求項９記載の構成に加えて、上記キーソース遅延ステップは、上記キーソース信号第１のメモリ手段に書き込んで一時保持するとともに、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止しながら、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出すライン遅延ステップと、上記ライン遅延ステップにおいて読み出されたキーソース信号の内容を第２のメモリ手段に書き込んで一時保持するとともに、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出すピクセル遅延ステップとを有している。
【００２７】
これにより、キーソース信号に含まれる水平ブランキング区間や垂直ブランキング区間などのブランキング区間を第１のメモリ手段に書き込まずに、この第１のメモリ手段のメモリサイズを削減することが可能となる一方で、このようにブランキング区間をメモリ手段に書き込まないことによって生じる書き込みや読み出し制御の複雑化を解消し、簡便なメモリ制御手法によってキーソース信号を画面全体に渡って任意の時間量だけ遅延させることができる。
【００２８】
また、請求項６に係る画像合成装置は、請求項１記載の構成に加えて、上記信号合成手段に入力するキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間フィルタ手段をさらに備えている。
【００２９】
また、請求項１４に係る画像合成方法は、請求項９記載の構成に加えて、上記信号合成ステップにおける合成処理に用いられるキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間ステップをさらに有している。
【００３０】
これにより、キーソース信号と第２の映像信号とのずれをピクセル単位以下で高精度に調整することができ、高品質な画像合成を実現することができる。
【００３１】
また、請求項７に係る画像合成装置は、請求項１記載の構成に加えて、所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成手段をさらに備え、上記信号合成手段は、上記マット信号生成手段によって生成されたマット信号を第２の映像信号として合成する。
【００３２】
また、請求項１５に係る画像合成方法は、請求項９記載の構成に加えて、所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成ステップをさらに有し、上記信号合成ステップにおいては、上記マット信号生成ステップにより生成されたマット信号を第２の映像信号として合成する。
【００３３】
これにより、キーソース信号に含まれるキーに対して所定の輝度成分及び色度成分を付与し、このキーを第１の映像信号に含まれる背景画像に合成することができる。
【００３４】
また、請求項８に係る画像合成装置は、請求項１記載の構成に加えて、外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延手段と、上記キーフィル遅延手段において遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御手段とをさらに備え、上記信号合成手段は、上記キーフィル遅延手段から出力されたキーフィル信号を第２の映像信号として合成する。
【００３５】
また、請求項１６に係る画像合成方法は、請求項９記載の構成に加えて、外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延ステップと、上記キーフィル遅延ステップにおいて遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御ステップとをさらに有し、上記信号合成ステップにおいては、上記キーフィル遅延ステップにより遅延されたキーフィル信号を第２の映像信号として合成する。
【００３６】
これにより、第２の映像信号として入力されたキーフィル信号に対してもキーソース信号と同様に遅延させることができ、極めて簡便な構成及び手法によって合成対象画像を画面内の任意の位置にずらすことが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。本発明は、背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示す情報を含むキーソース信号に基づいて合成する画像合成装置及び画像合成方法に関する。そして、本発明では、合成位置を画面内で任意の位置にずらすに際して、キーソース信号を所定の時間量だけ遅延させることによって実現しており、いわば遅延方式を採用した構成とされている。そこで、以下では先ず、この遅延方式によって合成位置をずらすことが可能となる原理の概略について説明する。
【００３８】
（１） 遅延方式の原理概略
キーソース信号は、他の一般的な映像信号と同様に、奇数フィールドと偶数フィールドとの２フィールドによって１フレームを構成する信号であり、１フレームによって１画面分の画像情報を構成する信号である。
【００３９】
そこで、図１に示すように、キーソース信号を最大で２フィールド分だけ保持することができるサイズのメモリを用意しておき、入力されたキーソース信号をこのメモリ内に順次格納しておく。そして、所望とするずらし量に応じた時間量だけ遅延させて、メモリ内に格納されたキーソース信号を読み出すことによって、このキーソース信号に含まれる画像情報を１画面内の任意の位置にずらすことができる。
【００４０】
具体的には、例えば図１において、第１フィールド、第３フィールド、及び第５フィールドが奇数フィールドであり、第２フィールド、第４フィールドが偶数フィールドであるとした場合に、第１フィールドに対応したキーソース信号を１フィールド内で遅延させることによって、このキーソース信号に含まれるキー情報を第１フィールド（奇数フィールド）内で画面内の任意の位置にずらすことができる。また、この第１フィールドにおけるキーソース信号を次の１フィールド内で遅延させることによって、このキーソース信号に含まれるキー情報を第２フィールド（偶数フィールド）内で画面内の任意の位置にずらすことができる。したがって、キーソース信号を最大で２フィールド分だけ遅延させることによって、このキーソース信号に含まれるキー情報を奇数フィールドと偶数フィールドとの２フィールド分（すなわち１フレーム分）に渡って、画面内の任意の位置にずらすことができる。
【００４１】
一方、例えば従来の特殊効果装置（ＤＶＥ装置）などで画像を操作する目的で採用されているフレームバッファ方式では、図２に示すように、各々１フィールド分の映像信号を格納するに十分なメモリサイズを有する第１乃至第３のメモリＭ１，Ｍ２，Ｍ３が用意される。そして、図３に示すように、入力された映像信号を、第１乃至第３のメモリＭ１，Ｍ２，Ｍ３に対して順次１フィールド分毎に格納してゆく。
【００４２】
フレームバッファ方式では、第１フィールドに存在する画像の位置を１画面に渡ってずらすためには、図３に示すように、第１乃び第２フィールドに相当する映像信号をそれぞれ第１乃び第２のメモリＭ１，Ｍ２に書き込んだ後に、第３フィールドに相当する映像信号を第３のメモリＭ３に書き込みながら、第１のメモリＭ１からの読み出し処理を行うという操作が必要となる。すなわち、フレームバッファ方式では、３フィールド分のメモリサイズを用意する必要がある。
【００４３】
したがって、本発明で採用された遅延方式は、従来から採用されているフレームバッファ方式と比較して、より少ないメモリサイズによってキーソース信号に含まれる画像情報の位置をずらすことができる。
【００４４】
また、従来のフレームバッファ方式では、映像信号に含まれる画像を例えば数ピクセル分だけ、或いは数ライン分だけ移動させる場合であっても３フィールド分のメモリサイズが必要となるが、遅延方式では、画像を移動させる最大量に相当する分のメモリサイズを用意するだけで十分であるという利点を有している。すなわち、遅延方式では、例えば数ピクセル分だけ或いは数ライン分だけ画像を移動させる場合には、この移動量に応じた分のキーソース信号を一時保持するだけのメモリサイズを用意することで十分である。
【００４５】
また、遅延方式では、入力されたキーソース信号をメモリに書き込んで一時保持した後に、所定の時間だけ遅延させて書き込んだ順に読み出すという操作が行われる。このため、この遅延操作を実現するに際しては、従来から広く利用されているＦＩＦＯ（First In First Out）型の半導体メモリを利用することができる。このような半導体メモリは、フレームバッファ方式で必要とされるメモリと比較して極めて低コスト且つ小型であり、簡略な回路構成で利用することができる。
【００４６】
なお、遅延方式では、キーソース信号に含まれる画像情報の位置を移動操作するに際して、一連のキーソース信号を時間的に遅延させることから、このキーソース信号に含まれるブランキング区間や遅延により生じた折り返し領域などの不要な領域が画面内の意図しない位置に出現してしまうことが考えられる。このため、このような不要な領域を除去する回路などを用意することが望ましい。この点については、詳細を後述する。
【００４７】
（２） キーヤー装置の全体構成
つぎに以下では、本発明の具体的な実施の形態として、上述した遅延方式による基本原理を採用して図４に示す構成とされたキーヤー装置１０について説明する。キーヤー装置１０には、背景画像を含む第１の映像信号としてバックグラウンド信号が入力され、合成対象画像を含む第２の映像信号としてキーフィル信号が入力される。また、キーヤー装置１０は、第２の映像信号の合成位置を示す情報を含むキーソース信号が入力されており、このキーソース信号に基づいて第１の映像信号と第２の映像信号とを合成し、背景画像に合成対象画像が合成された画像を含む映像信号を出力する処理、いわゆるキーイング処理を行う装置である。
【００４８】
ここで、キーソース信号は、例えばタイトルやテロップ等の文字からなる画像情報を含む映像信号であり、キーフィル信号は、これら文字の内部に表示される画像を含む映像信号である。また例えば、いわゆるピクチャーインピクチャー処理を施す場合のように、背景画像となる映像に他の映像を挿入する場合には、キーフィル信号として、挿入対象となる映像を含む映像信号が入力され、キーソース信号として、挿入する領域を示す映像信号（いわばマスク情報となる映像信号）が入力される。また、キーヤー装置１０は、タイトルやテロップ等の文字に対して映像を乗せずに所望とする色などを付与するだけの場合に対応する目的で、所定の輝度成分及び色度成分を有する映像信号であるマット信号を生成する回路が設けられており、このマット信号を第２の映像信号として選択することが可能とされている。
【００４９】
なお、以下では、本発明の一構成例として、上述したキーイング処理を専ら行う装置であるキーヤー装置１０について説明するが、キーヤー装置１０で実現される機能を、例えばスイッチャー装置などの他の映像機器に搭載して構成するとしてもよい。
【００５０】
キーヤー装置１０は、図４に示すように、入力されたキーソース信号に対してデジタル変換処理を施す第１のＡ／Ｄ変換器２０と、第１のＡ／Ｄ変換器２０から出力されたキーソース信号を所定の時間量だけ遅延して出力するキーソース遅延回路２１と、キーソース遅延回路２１から出力されたキーソース信号に対してピクセル補間処理を施すことにより画像のピクセル単位以下の遅延を付与する第１のインターポレータ２２と、第１のインターポレータ２２から出力されたキーソース信号に含まれる画像に対して不要領域を除去する処理を施す第１のマスキング回路２３とを備えている。これら第１のＡ／Ｄ変換器２０、キーソース遅延回路２１、第１のインターポレータ２２、及び第１のマスキング回路２３は、キーソース信号に対する遅延処理を行う目的で備えられており、全体としていわばキーソース信号遅延回路系を構成している。
【００５１】
また、キーヤー装置１０は、入力されたキーフィル信号に対してデジタル変換処理を施す第２のＡ／Ｄ変換器２４と、第２のＡ／Ｄ変換器２４から出力されたキーフィル信号を所定の時間量だけ遅延して出力するキーフィル遅延回路２５と、キーフィル遅延回路２５から出力されたキーフィル信号に対してピクセル補間処理を施すことにより画像のピクセル単位以下の遅延を付与する第２のインターポレータ２６と、第２のインターポレータ２６から出力されたキーフィル信号に含まれる画像に対して不要領域を除去する処理を施す第２のマスキング回路２７とを備えている。これら第２のＡ／Ｄ変換器２４、キーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７は、キーフィル信号に対する遅延処理を行う目的で備えられており、全体としていわばキーフィル信号遅延回路系を構成している。
【００５２】
また、キーヤー装置１０は、入力されたバックグラウンド信号に対してデジタル変換処理を施す第３のＡ／Ｄ変換器２８と、マット信号を生成して出力するマット信号生成回路２９と、キーフィル信号遅延回路系から出力されたキーフィル信号とマット信号生成回路２９から出力されたマット信号とのうちいずれを合成対象とする第２の映像信号として用いるかを選択する選択器３０と、バックグラウンド信号と選択器３０により選択された信号とをキーソース信号遅延回路系から出力されたキーソース信号に基づいて合成処理するミキサ回路３１と、ミキサ回路３１から出力される映像信号に対してアナログ変換処理を施すＤ／Ａ変換器３２と、キーヤー装置１０を構成する各部の動作を制御する制御回路３３とを備えている。
【００５３】
なお、本例では、キーヤー装置１０に対して入出力される信号がアナログ信号であり、キーヤー装置１０の内部における各種の信号処理がデジタル処理によって行われる場合を想定しているが、入出力される信号の種類とキーヤー装置１０内部での信号処理の種類とが一致する場合には、第１乃至第３のＡ／Ｄ変換器２０，２４，２８及びＤ／Ａ変換器３２を適宜省略して構成してもよい。
【００５４】
また、キーヤー装置１０は、マット信号生成回路２９を備えており、このマット信号生成回路２９から出力されたマット信号と、キーフィル信号遅延回路系から出力されたキーフィル信号とのうちいずれを合成対象とする第２の映像信号として用いるかを、選択器３０によって選択可能な構成とされている。
【００５５】
キーヤー装置１０は、このような構成とされていることによって、例えばキーフィル信号が入力されていない場合であっても、キーソース信号として入力されたタイトルやテロップ等に単色を乗せて合成するといった単純な合成処理を行うことが可能となる。ただし、マット信号生成回路２９及び選択器３０を省略して構成し、上述の合成処理を行う場合であってもマット信号をキーフィル信号として外部から入力する構成としてもよい。
【００５６】
ミキサ回路３１は、背景画像を含む第１の映像信号としてのバックグラウンド信号と、選択器３０によって合成対象として選択された第２の映像信号（すなわちキーフィル信号又はマット信号）とを、キーソース信号遅延回路系から出力されたキーソース信号に基づいて合成処理する。
【００５７】
このミキサ回路３１は、例えば、キーソース信号を反転させる第１の加算器と、第２の映像信号に対してキーソース信号Ｋを乗算する第１の乗算器と、第１の加算器からの出力と第１の映像信号を乗算する第２の乗算器と、第１の乗算器及び第２の乗算器からの出力を加算する第２の加算器とによって構成することができる。なお、キーソース信号Ｋは、０以上且つ１以下に正規化される。この正規化により、例えばキーソース信号が８ビット幅である場合に、値０が「０．０」となり、値２５５が「１．０」となる。また、第１の加算器からの出力は［１−Ｋ］と表すことができる。
【００５８】
ミキサ回路３１は、これら加算器及び乗算器によって第１の映像信号と第２の映像信号とをキーソース信号に基づいて合成することにより、第１の映像信号に含まれる背景画像と第２の映像信号に含まれる合成対象画像とが合成された画像を含む映像信号を出力する構成とされている。なお、ミキサ回路３１は、同様な機能を実現できれば、上述のように加算器や乗算器によって構成することに限定されるものではなく、各種のデジタル回路又はアナログ回路によって画像合成処理を行う機能が実現されていてもよい。
【００５９】
制御回路３３は、キーヤー装置１０を構成する各部に対して各種の制御信号を出力することによって、各部の動作を制御する機能を有している。制御部３３は、例えばＣＰＵ（Central Processing Unit）等の半導体チップによって構成される。また、制御回路３３には、図示を省略するが、ユーザからの操作を入力するための操作スイッチなどが接続されている。制御回路３３は、ユーザからの要求に応じて、キーソース信号やキーフィル信号に対して施す遅延の制御、マット信号生成回路２９によって生成するマット信号の制御、ミキサ回路３１における合成処理の制御などを行う。
【００６０】
ところで、キーヤー装置１０では、上述のようにキーソース信号遅延回路系とキーフィル信号遅延回路系とを有しており、それぞれの遅延回路系によってキーソース信号とキーフィル信号とに対してそれぞれ独立して所定の時間量だけ遅延を施すことが可能とされている。これにより、キーヤー装置１０は、キーソース信号に含まれる合成位置を示す情報と、キーフィル信号に含まれる合成対象画像とをそれぞれ独立して画面内の任意の位置に移動させることが可能である。
【００６１】
ただし、キーヤー装置１０は、キーフィル信号に含まれる合成対象画像を画面内で移動制御しない場合には、キーフィル信号遅延回路系を不要とすることができる。
【００６２】
また、キーヤー装置１０において、キーソース信号遅延回路系とキーフィル信号遅延回路系とは、同等の構成とされており、それぞれ同等の作用・効果を奏している。
【００６３】
以上の理由から、以下では、キーソース信号遅延回路系とキーフィル信号遅延回路系とのうち、特にキーソース信号遅延回路系に注目して各部の説明を行い、キーフィル信号遅延回路系についての説明を省略することとする。
【００６４】
なお、キーフィル信号遅延回路系を構成する各部、第２のＡ／Ｄ変換器２４、キーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７は、それぞれキーソース信号遅延回路系を構成する各部、第１のＡ／Ｄ変換器２０、キーソース遅延回路２１、第１のインターポレータ２２、第１のマスキング回路２３に対応している。
【００６５】
（３―１） キーソース遅延回路の第１の構成例
以下では、キーソース信号遅延回路系を構成する各部のうち、キーソース遅延回路２１の具体的な一構成例について、図５に示す第１の構成例を参照しながら説明する。
【００６６】
キーソース遅延回路２１は、例えば図５に示すように、半導体メモリ素子によって構成されたメモリ５０と、このメモリ５０に対して書き込みアドレス（Writeアドレス）及び読み出しアドレス（Readアドレス）を出力するカウンタ５１とによって構成することができる。
【００６７】
メモリ５０は、キーソース信号に対して施す最大の遅延分だけのピクセル情報を一時保持するに十分なメモリ容量を備えている。すなわち、キーソース信号に含まれる合成位置に関する情報を、例えば１０ピクセル分だけ画面の水平方向に移動させる場合には、メモリ５０が１０ピクセル分のピクセル情報を一時保持するに十分なメモリ容量が必要とされ、例えば５ライン分だけ画面の垂直方向に移動させる場合には、メモリ５０が５ライン分のピクセル情報を一時保持するに十分なメモリ容量を必要とされる。
【００６８】
また、カウンタ５１は、書き込みアドレス及び読み出しアドレスを所定の周期で順次カウントアップしており、これら書き込みアドレス及び読み出しアドレスをメモリ５０に出力する。メモリ５０は、入力されたキーソース信号を、カウンタ５１によって指定された書き込みアドレスに書き込むとともに、カウンタ５１によって指定された読み出しアドレスに格納された内容を順次出力する。このとき、メモリ５０の同一アドレスに対するアクセスは、データの読み出し処理が行われた後に書き込み処理が行われる順番とされる。
【００６９】
ここで、例えば、入力したキーソース信号（入力信号）に対して出力するキーソース信号（出力信号）をｎピクセル分だけ遅延させる場合について、より具体的に説明する。この場合には、図６に示すように、カウンタ５１により出力する書き込みアドレスと読み出しアドレスとを「１」から「ｎ」までそれぞれカウントアップする。すると、メモリ５０には、入力信号のうちで図中斜線部で示す領域が一時保持されるとともに、図６に示すように、この保持された内容がｎピクセル分だけ遅延して読み出されることとなる。すなわち、出力信号が入力信号に対してｎピクセル分だけ遅延して出力されることとなる。
【００７０】
以上で説明した理由から、キーソース信号に含まれるキー情報を画面内の任意の位置に移動するためには、キーソース遅延回路２１によって、このキーソース信号を最大で１フレーム分（すなわち２フィールド分）だけ遅延可能であればよい。したがって、キーソース遅延回路２１に備えるメモリ５０のメモリサイズは、２フィールド分のキーソース信号を一時保持するに十分な分だけ用意すればよいこととなる。
【００７１】
（３−２） キーソース遅延回路の第２の構成例
【００７２】
ところで、上述したキーソース遅延回路２１の第１の構成例では、入力されたキーソース信号を全て、順次メモリ５０に一時保持する構成とされている。しかしながら、実際のキーソース信号には、例えば水平ブランキング区間や垂直ブランキング区間などのブランキング区間が含まれており、このブランキング区間は画像合成処理に際しては不要となる。このため、第１の構成例では、キーソース信号に含まれる不要なブランキング区間についてもメモリ５０に書き込まれることとなり、メモリ領域の利用効率という観点からは些かの無駄が生じている。
【００７３】
そこで以下では、この点を改善したキーソース遅延回路２１の第２の構成例について、図７を参照しながら説明する。
【００７４】
第２の構成例に係るキーソース遅延回路２１は、図５に示した第１の構成例と同等な基本構成とされている一方で、図７に示すように、入力信号に含まれるブランキング区間についてはメモリ５０に書き込まないようにアドレス制御される。なお、図７においては、画面の１ライン毎に入力信号に出現する水平ブランキング区間を太線で示す。そして、カウンタ５１は、この水平ブランキング区間に対応した周期で信号レベルがハイ（High）となる書き込み禁止信号が入力されており、この書き込み禁止信号の信号レベルがハイである間、書き込みアドレスをカウントアップしないよう構成されている。
【００７５】
図７に示す例においては、図６で図示した場合と同様に入力信号をｎピクセル分だけ遅延して出力する場合を想定しており、カウンタ５１が書き込みアドレスを１からｎの間でカウントアップするものとする。このアドレスのカウントアップの途中で書き込み禁止信号がハイとなった時点で、例えば書き込みアドレスの値が「ａ」であったとすると、書き込み禁止信号がハイである間は書き込みアドレスの値を増やさない。すなわち、この間はメモリ５０に対する書き込みが行われない。そして、書き込み禁止信号の信号レベルがロウ（Low）に戻った時点で、不要なブランキング区間が終了したものとして、カウンタ５１は、「ａ＋１」なる値から書き込みアドレスのカウントアップを再開する。
【００７６】
以上のように構成された本例におけるキーソース遅延回路２１は、キーソース信号に含まれるブランキング区間についてはメモリ５０に対する書き込みを停止する構成とされていることから、このブランキング区間の分だけメモリ５０に用意するメモリサイズを削減することができる。
【００７７】
（３−３） キーソース遅延回路の第３の構成例
【００７８】
ところで、上述したキーソース遅延回路２１の第２の構成例では、ブランキング区間に相当する期間の間、メモリ５０に対する書き込み動作を停止していることから、メモリ５０からの読み出し動作を適切に制御して、未だ書き込みの行われていないアドレスに対して読み出しを行ってしまうなどの不具合が生じてしまうことを防止する必要がある。このようなアドレス制御を実現するためには、複雑な論理回路やアドレス処理が必要となる。
【００７９】
そこで以下では、複雑な論理回路やアドレス処理を不要として、簡便な構成によってキーソース信号の遅延を実現可能とするキーソース遅延回路２１の第３の構成例について、図８を参照しながら説明する。
【００８０】
第３の構成例に係るキーソース遅延回路２１は、図８に示すように、入力されたキーソース信号に対して画像のライン単位で遅延処理を施す第１のメモリ６０と、この第１のメモリ６０に対する書き込みアドレス及び読み出しアドレスを出力する第１のカウンタ６１と、第１のメモリ６０から読み出されたキーソース信号に対して画像のピクセル単位で遅延処理を施す第２のメモリ６２と、この第２のメモリに対する書き込みアドレス及び読み出しアドレスを出力する第２のカウンタ６３とを備える。すなわち、本例に係るキーソース遅延回路２１は、第１のメモリ６０と第１のカウンタ６１とによって、キーソース信号を画像のライン単位で遅延させるライン遅延部が構成されており、第２のメモリ６２と第２のカウンタ６３とによって、キーソース信号を画像の１ライン内でピクセル単位で遅延させるピクセル遅延部が構成されている。
【００８１】
ライン遅延部においては、第２の構成例での説明と同様に、キーソース信号に含まれるブランキング区間に対応して信号レベルがハイとなる書き込み禁止信号が第１のメモリ６０及び第１のカウンタ６１に入力されており、図９に示すように、この書き込み信号の信号レベルがハイである期間は、第１のメモリ６０に対する書き込みが停止される。これにより、第１のメモリ６０には、図９中斜線部で示す期間、すなわちブランキング区間ではなく有効な信号が入力信号に含まれる期間についてのみ書き込み処理が行われる。なお、図９においては、画面の１ライン毎に入力信号に出現する水平ブランキング区間を太線で示す。
【００８２】
また、このライン遅延部においては、書き込み禁止信号が、第１のメモリ６０からの読み出しを禁止する読み出し禁止信号としても機能しており、この読み出し禁止信号（すなわち書き込み禁止信号）の信号レベルがハイである期間は、第１のメモリ６０からの読み出し処理が停止される。これにより、第１のメモリ６０からは、図９中斜線部で示す期間についてのみ読み出し処理が行われる。
【００８３】
そして、第１のメモリ６０からの読み出し処理は、第１のカウンタ６１によってアドレス制御されることにより、画面の１ライン単位で遅延して読み出されるように構成されている。より具体的には、例えば、図９中に示す時刻Ａに第１のメモリ６０に対して書き込まれた信号は、この時刻からそれぞれ１ライン分、２ライン分、又は３ライン分だけ遅延した時刻Ｂ、時刻Ｃ、又は時刻Ｄで読み出され、中途の時刻での読み出しは行われない。
【００８４】
このように、ライン遅延部においては、キーソース信号をライン単位で遅延させる処理に限定していることから、第１のメモリ６０に対する書き込み処理及び読み出し処理を制御するに際して、同じタイミングで信号レベルがハイとなる書き込み禁止信号及び読み出し禁止信号を用いることができ、これらの禁止信号を共用することができる。そして、この禁止信号に基づいて第１のメモリ６０に対する書き込み処理及び読み出し処理を行うことから、複雑な論理回路やアドレス制御を設けることを不要として、極めて簡便な構成により、キーソース信号をライン単位で遅延処理することが可能とされている。
【００８５】
また、ライン遅延部においては、キーソース信号に含まれる不要なブランキング区間については第１のメモリ６０に対して書き込みを行わないことから、この第１のメモリ６０に要求されるメモリサイズを削減することができる。
【００８６】
一方、このライン遅延部の後段に設けられたピクセル遅延部においては、キーソース信号が画像の１ライン内でピクセル単位で遅延処理される。すなわち、第３の構成例に係るキーソース遅延回路２１においては、ライン遅延部における遅延処理によって、キーソース信号に含まれるキー情報が画面内で垂直方向にライン単位で移動された後に、ピクセル遅延部における処理によって、このキー情報が画面内で水平方向にピクセル単位で移動されることとなる。
【００８７】
キーソース遅延回路２１を上述の如く構成した場合には、ライン遅延部におけるキー情報の最大移動量が（２フィールド−１ライン）分となり、ピクセル遅延部におけるキー情報の最大移動量が１ライン分となる。ここで、キーソース信号において水平ブランキング区間の占める割合は、大抵の信号フォーマットにおいておよそ１５％程度であることから、ライン遅延部においては、少なくとも水平ブランキング区間の分だけメモリサイズを削減することが可能である。したがって、第３の構成例に係るキーソース遅延回路２１において第１のメモリ６０と第２のメモリ６２とに必要とされるメモリサイズの合計Ｍは、便宜上、以下の式１に示すように表すことができる。
Ｍ＝（２フィールド−１ライン）×（1-0.15）＋（１ライン） （式１）
【００８８】
すなわち、本例のようにキーソース遅延回路２１をライン遅延部及びピクセル遅延部によって２段構成とし、それぞれライン単位及びピクセル単位で遅延処理しつつ、ブランキング区間についての書き込み処理を停止する構成とすることによって、（２フィールド−１ライン）分のキーソース信号を保持するために必要なメモリサイズの１５％程度を削減することができる。このメモリサイズ削減効果は、削減量としてはさほど大きくはないものの、例えば、規格品のＦＩＦＯ型半導体メモリを利用して第１のメモリ６０を構成する場合などにおいて、半導体メモリが１つで十分であるか或いは２つ分のメモリサイズが必要であるかといった実装上の観点から、大きな利点を奏することとなる場合がある。
【００８９】
また、ピクセル遅延部においては、最大１ライン以内で遅延処理されればよく、第２のメモリ６２に要求されるメモリサイズは、最大でも１ライン分のキーソース信号を一時保持可能なメモリサイズを備えることで十分となる。ただし、ピクセル遅延部では、１以上のｎラインで遅延処理行うことが可能とされていてもよい。
【００９０】
（４） インターポレータにおける補間処理
つぎに以下では、キーヤー装置１０においてキーソース信号遅延回路系を構成する各部のうち、第１のインターポレータ２２におけるピクセル補間処理について説明する。
【００９１】
キーヤー装置１０においては、キーソース遅延回路２１によって画像のピクセル単位で画面内の任意の位置にキー情報を移動自在とされているが、第１のインターポレータ２２は、キーソース遅延回路２１により遅延処理されたキーソース信号に対して、さらにピクセル単位以下の遅延処理を付与することによって、このキーソース信号に含まれるキー情報をピクセル単位以下で移動させる目的で備えられている。
【００９２】
キーヤー装置１０においては、第１のインターポレータ２２を備えずに構成してもよいが、この第１のインターポレータ２２を備えていることによって、キーソース信号に含まれるキー情報をより高精度に移動操作することが可能となる。これにより、キーソース信号とキーフィル信号とをより高精度に位置合わせして、画像合成処理を行うことができる。特に、これらキーソース信号とキーフィル信号とがアナログ信号として入力されている場合には、ほぼ必ず互いの信号に微小なずれが生じているため、この第１のインターポレータ２２によって信号差を微調整して位置合わせを行うことが極めて有効となる。また、第１のインターポレータ２２によって実現される高精度な位置合わせ操作は、バックグラウンド信号に含まれる背景画像に対してキーの位置を高精度に位置合わせする場合にも有効である。
【００９３】
第１のインターポレータ２２で行うピクセル補間処理については、従来から知られている各種の補間処理を採用することができるが、以下では、このピクセル補間処理の一例について、図１０及び図１１を参照しながら具体的に説明する。
【００９４】
ここで、第１のインターポレータ２２に入力されるキーソース信号に含まれる各ピクセル（画素）を図１０のように模式的に示すこととする。以下では、図１０に示点Ａに位置するピクセルを点Ａ'の位置まで移動させる処理について、点Ａのピクセルの近傍に位置する４点（点Ａ，Ｂ，Ｃ，Ｄ）のピクセルに関する情報に基づき、いわゆる２×２リニア補間処理を行う場合について考える。
【００９５】
このとき、点Ａを中心に点Ａ'と点対称となる点Ａ''が、他の点Ａ，Ｂ，Ｃ，Ｄに対して図１１に示すような位置関係にあるとした場合に、この点Ａ''のピクセルに関する情報を、以下の式２により求める。
A''＝((6×A+2×B)×3+(6×D＋2×C)×5)／64 （式２）
【００９６】
つぎに、点Ａのピクセルに関する情報を点Ａ''の仮想的なピクセルに関する情報と入れ替える操作、すなわち以下の式３に示す操作を行う。
【００９７】
A＝A'' （式３）
【００９８】
これにより、点Ａのピクセルが点Ａ'の位置に移動されたこととなる。そして、この一連の処理をキーソース信号に含まれる全てのピクセルについて施すことにより、図１０において実線で示す矩形により表される画像が、同図中において点線で示す矩形により表される位置まで、ピクセル単位以下の移動量で移動されることとなる。
【００９９】
なお、上述においては、第１のインターポレータ２２におけるピクセル補間処理として、４点を用いた補間処理の一例を挙げて説明したが、この他に例えば１６点を用いて補間を行う手法など、従来から知られている各種の補間処理を採用するとしてもよい。なお、第１のインターポレータ２２においては、各ピクセルについて他のピクセルの情報を参照せずに補間を行う手法を採用するとしてもよいが、他のピクセルの情報を参照して補間を行うことによって周波数特性を向上させることができる。また、第１のインターポレータ２２は、従来から広く利用されている各種の補間フィルタ回路によって構成することができる。
【０１００】
（５） マスキング回路におけるマスキング処理
つぎに以下では、キーヤー装置１０においてキーソース信号遅延回路系を構成する各部のうち、第１のマスキング回路２３におけるマスキング処理について説明する。
【０１０１】
キーヤー装置１０においては、キーソース遅延回路２１によってキーソース信号を遅延させることにより、このキーソース信号に含まれるキー情報の位置を移動している。このため、遅延処理後のキーソース信号には、図１２に示すように、キーソース信号に含まれる水平ブランキング区間や垂直ブランキング区間、或いはキーソース信号を遅延させることによる折り返し領域が生じることとなる。なお、図１２においては、キーソース信号に含まれる画像のうち、有効な画面領域を図中点線で囲む矩形で表し、遅延により生じる折り返し領域を斜線部で示している。
【０１０２】
遅延処理後の画面に現れるこれらのブランキング区間や折り返し領域は、画像合成処理において不要となるばかりでなく、画像合成処理で用いるキー情報以外の部位が有効な画面領域内に現れることによって画像合成を正しく行うことが困難となってしまう虞が生じる。
【０１０３】
このため、キーヤー装置１０においては、これらの不要な領域をマスキング処理して除去する目的で第１のマスキング回路２３が備えられている。この第１のマスキング回路２３においては、遅延処理によってキーソース信号に対して施した移動量に基づいて、不要部が現れる折り返し部を算出し、算出された折り返し部に対してはキーソース信号の値を「０」とする処理（すなわちキーがない状態とする処理）を行うとすればよい。
【０１０４】
なお、この第１のマスキング回路２３と同等の機能を有する第２のマスキング回路２３においても、上述と同様な処理を行うとすればよいが、第２のマスキング回路２３においては、算出された折り返し部に対して、キーフィル信号をブラックとする処理（すなわち合成対象画像がない状態とする処理）を行う。ただし、第２のマスキング回路２３は必ずしも備える必要がない。
【０１０５】
ここで、第１のマスキング回路２３におけるマスキング処理の実際について、図１３を参照しながら説明する。なお、図１３は、画像の１ライン毎に施す処理に注目し、時間軸を中心として示す模式図である。第１のマスキング回路２３は、図１３に示すように、遅延処理前のキーソース信号と遅延処理後のキーソース信号とを比較して、その遅延量とブランキング区間等の不要区間とを考慮して、マスキングすべき領域を示すマスキング信号を生成する。なお、図１３においては、キーソース信号のうちブランキング区間を除いた部位を白抜きの矩形部分で図示し、マスキング信号によって示されるマスキングすべき領域を太線で図示する。そして、遅延処理後のキーソース信号のうち、マスキング信号によって示された部位の値を「０」とすることにより、この部位がマスキングされたキーソース信号を出力する。
【０１０６】
キーヤー装置１０は、以上のようなマスキング処理を行う第１のマスキング回路２３を備えていることにより、遅延処理後のキーソース信号に含まれるブランキング区間や折り返し領域などの不要な部位を効果的に除去することができ、画像合成処理に際して意図しない合成が行われてしまうことを防止することができ、全ての画面内に渡って正常な合成処理を実現することができる。
【０１０７】
なお、第１のマスキング回路２３で採用するマスキング処理としては、上述した手法に限定されるものではなく、他の各種手法を採用することができる。また、第１のマスキング回路２３としては、従来から広く知られている各種の回路を組み合わせることによって容易に実現することができる。
【０１０８】
（６） 補足
上述においては、キーヤー装置１０におけるキーソース信号遅延回路系に注目して、キーソース遅延回路２１、第１のインターポレータ２２、及び第１のマスキング回路２３の詳細について説明したが、これらの各部位に対応してキーフィル信号遅延回路系に備えられるキーフィル遅延回路２５、第２のインターポレータ２６、及び第２のマスキング回路２７についてもそれぞれ同様な構成とすることができ、これらを備えることによって、キーフィル信号についてもそれぞれ同等の作用・効果を期待することができる。
【０１０９】
ただし、キーヤー装置１０においては、キーフィル信号遅延回路系は必ずしも備える必要はなく、例えばキーフィル信号に含まれる合成対象画像を画面内で移動制御しない場合や、或いは例えばテロップやタイトル等の文字をキー情報として含むキーソース信号が入力され、このキー情報に基づいて、マット信号生成回路２９により生成されたマット信号をバックグラウンド信号に合成する場合などに専ら利用するに際しては、キーフィル信号遅延回路系を省略した構成としてもよい。
【０１１０】
【発明の効果】
本発明によれば、キーソース信号を所定の時間量だけ遅延させるという極めて簡便な操作によって、第２の映像信号の合成位置を制御することができる。このような遅延操作は、キーソース信号を一時保持して所定の時間後に取り出すことにより実現することができ、例えば汎用のＦＩＦＯ（First In First Out）型の半導体メモリを用いた遅延回路によって実現することができる。このため、例えば専用のＡＳＩＣ（Application Specific Integrated Circuit）などを利用する必要がなく、低コストで比較的小型の半導体メモリを用いることができる。また、本発明は、いわば遅延方式によってキーソース信号に含まれるキーの位置を画面内でずらすことから、最大でも２フィールド分のメモリサイズのみを必要とし、３フィールド分のメモリサイズを必要とするフレームバッファ方式と比較して、メモリサイズの観点からも低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明で採用する遅延方式の基本原理について説明するための模式図である。
【図２】本発明で採用する遅延方式と比較するフレームバッファ方式において必要とされるメモリの構成について説明するための模式図である。
【図３】本発明で採用する遅延方式と比較するフレームバッファ方式におけるメモリの利用手法について説明するための模式図である。
【図４】本発明の実施の形態として示すキーヤー装置の一構成例を示す概略機能ブロック図である。
【図５】同キーヤー装置に備えられるキーソース遅延回路の第１の構成例として示す概略図である。
【図６】同キーヤー装置に備えられるキーソース遅延回路の第１の構成例によりキーソース信号に対して施す遅延処理について説明するための模式図である。
【図７】同キーヤー装置に備えられるキーソース遅延回路の第２の構成例によりキーソース信号に対して施す遅延処理について説明するための模式図である。
【図８】同キーヤー装置に備えられるキーソース遅延回路の第３の構成例として示す概略図である。
【図９】同キーヤー装置に備えられるキーソース遅延回路の第３の構成例によりキーソース信号に対して施すライン遅延処理について説明するための模式図である。
【図１０】同キーヤー装置に備えられるインターポレータにおけるピクセル補間処理について説明するための模式図である。
【図１１】同キーヤー装置に備えられるインターポレータにおけるピクセル補間処理について説明するための模式図である。
【図１２】同キーヤー装置に備えられるマスキング回路におけるマスキング処理が必要となることを説明するための模式図である。
【図１３】同キーヤー装置に備えられるマスキング回路におけるマスキング処理の一例について説明するための模式図である。
【図１４】従来から画像合成処理を行う際に用いられている装置構成について説明するための概略図である。
【符号の説明】
１０ キーヤー装置、２１ キーソース遅延回路、２２ 第１のインターポレータ、２３ 第１のマスキング回路、２５ キーフィル遅延回路、２６ 第２のインターポレータ、２７ 第２のマスキング回路、２９ マット信号生成回路、３０ 選択器、３１ ミキサ回路、３３ 制御部、５０ メモリ、５１ カウンタ、６０ 第１のメモリ、６１ 第１のカウンタ、６２ 第２のメモリ、６３ 第２のカウンタ
Claims (16)
- 背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成装置において、
２フィールド以内で規定される最大移動量に相当する大きさのメモリ手段を使用し、前記最大移動量の範囲内で任意に指定された所定の時間量だけ上記キーソース信号を遅延させて出力するキーソース遅延手段と、
上記キーソース遅延手段により遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成手段と、
上記キーソース遅延手段において遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御手段とを備えていること
を特徴とする画像合成装置。 - 上記キーソース遅延手段から出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキング手段をさらに備え、
上記信号合成手段は、上記マスキング手段によりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成すること
を特徴とする請求項１記載の画像合成装置。 - 上記キーソース遅延手段は、上記メモリ手段に対する書き込み及び読み出しを制御するメモリ制御手段を更に備え、上記メモリ手段に書き込まれた上記キーソース信号の内容を上記メモリ制御手段により所定の時間量だけ遅延して読み出すこと
を特徴とする請求項１記載の画像合成装置。 - 上記メモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止すること
を特徴とする請求項３記載の画像合成装置。 - 上記キーソース遅延手段は、上記キーソース信号を画像の水平ライン単位で遅延させる第１の遅延部と、上記第１の遅延部から出力されたキーソース信号を画像のピクセル単位で遅延させる第２の遅延部とを有し、
上記第１の遅延部は、上記キーソース信号の内容を一時保持する第１のメモリ手段と、上記第１のメモリ手段に対する書き込み及び読み出しを制御する第１のメモリ制御手段とを備え、
上記第１のメモリ制御手段は、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止するとともに、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出し、
上記第２の遅延部は、上記第１の遅延部から出力されたキーソース信号の内容を一時保持する第２のメモリ手段と、上記第２のメモリ手段に対する書き込み及び読み出しを制御する第２のメモリ制御手段とを備え、
上記第２のメモリ制御手段は、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出すこと
を特徴とする請求項１記載の画像合成装置。 - 上記信号合成手段に入力するキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間フィルタ手段をさらに備えていること
を特徴とする請求項１記載の画像合成装置。 - 所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成手段をさらに備え、
上記信号合成手段は、上記マット信号生成手段によって生成されたマット信号を第２の映像信号として合成すること
を特徴とする請求項１記載の画像合成装置。 - 外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延手段と、
上記キーフィル遅延手段において遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御手段とをさらに備え、
上記信号合成手段は、上記キーフィル遅延手段から出力されたキーフィル信号を第２の映像信号として合成すること
を特徴とする請求項１記載の画像合成装置。 - 背景画像を含む第１の映像信号と合成対象画像を含む第２の映像信号とを、合成位置を示すキーソース信号に基づいて合成する画像合成方法において、
２フィールド以内で規定される最大移動量に相当する大きさのメモリ手段を使用し、前記最大移動量の範囲内で任意に指定された所定の時間量だけ上記キーソース信号を遅延させて出力するキーソース遅延ステップと、
上記キーソース遅延ステップにより遅延されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成することにより、上記背景画像に上記合成対象画像が合成されてなる画像を含む映像信号を出力する信号合成ステップと、
上記キーソース遅延ステップにおいて遅延させる時間量を制御することにより上記第２の映像信号の合成位置を制御する制御ステップとを有していること
を特徴とする画像合成方法。 - 上記キーソース遅延ステップにより出力されたキーソース信号に含まれるブランキング区間及び／又は遅延により生じた折り返し領域をマスキング処理するマスキングステップをさらに有し、
上記信号合成ステップにおいては、上記マスキングステップによりマスキング処理されたキーソース信号に基づいて上記第１の映像信号と上記第２の映像信号とを合成すること
を特徴とする請求項９記載の画像合成方法。 - 上記キーソース遅延ステップは、上記メモリ手段に書き込まれた上記キーソース信号の内容を遅延して読み出すことによって所定の時間量だけ遅延されたキーソース信号を出力すること
を特徴とする請求項９記載の画像合成方法。 - 上記キーソース遅延ステップにおいては、上記キーソース信号に含まれるブランキング区間については上記メモリ手段に対する書き込みを停止すること
を特徴とする請求項１１記載の画像合成方法。 - 上記キーソース遅延ステップは、 上記キーソース信号を第１のメモリ手段に書き込んで一時保持するとともに、上記キーソース信号に含まれるブランキング区間については上記第１のメモリ手段に対する書き込みを停止しながら、上記第１のメモリ手段に書き込まれた内容を画像の水平ライン単位で遅延して読み出すライン遅延ステップと、 上記ライン遅延ステップにおいて読み出されたキーソース信号の内容を第２のメモリ手段に書き込んで一時保持するとともに、上記第２のメモリ手段に書き込まれた内容を画像のピクセル単位で遅延して読み出すピクセル遅延ステップとを有していること を特徴とする請求項９記載の画像合成方法。
- 上記信号合成ステップにおける合成処理に用いられるキーソース信号に含まれる画像について補間処理を施すことにより、上記キーソース信号を画像のピクセル単位以下で遅延させる補間ステップをさらに有していること
を特徴とする請求項９記載の画像合成方法。 - 所定の輝度成分及び色度成分を有するマット信号を生成するマット信号生成ステップをさらに有し、
上記信号合成ステップにおいては、上記マット信号生成ステップにより生成されたマット信号を第２の映像信号として合成すること
を特徴とする請求項９記載の画像合成方法。 - 外部から入力されたキーフィル信号を所定の時間量だけ遅延させて出力するキーフィル遅延ステップと、
上記キーフィル遅延ステップにおいて遅延させる時間量を制御することにより上記キーフィル信号の合成位置を制御するキーフィル制御ステップとをさらに有し、
上記信号合成ステップにおいては、上記キーフィル遅延ステップにより遅延されたキーフィル信号を第２の映像信号として合成すること
を特徴とする請求項９記載の画像合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099985A JP4003508B2 (ja) | 2002-04-02 | 2002-04-02 | 画像合成装置及び画像合成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099985A JP4003508B2 (ja) | 2002-04-02 | 2002-04-02 | 画像合成装置及び画像合成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298934A JP2003298934A (ja) | 2003-10-17 |
| JP4003508B2 true JP4003508B2 (ja) | 2007-11-07 |
Family
ID=29388286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002099985A Expired - Fee Related JP4003508B2 (ja) | 2002-04-02 | 2002-04-02 | 画像合成装置及び画像合成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003508B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558846B2 (en) | 2008-04-11 | 2013-10-15 | Sony Corporation | Information processing device and method, and program |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7839927B2 (en) | 2005-03-24 | 2010-11-23 | Terayon Communication Systems, Inc. | Motion graphics keying in the compressed domain |
-
2002
- 2002-04-02 JP JP2002099985A patent/JP4003508B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558846B2 (en) | 2008-04-11 | 2013-10-15 | Sony Corporation | Information processing device and method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298934A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278881B2 (ja) | 画像信号生成装置 | |
| US5587742A (en) | Flexible parallel processing architecture for video resizing | |
| US6509931B1 (en) | Resolution conversion unit and apparatus having resolution conversion unit | |
| US6353460B1 (en) | Television receiver, video signal processing device, image processing device and image processing method | |
| KR101366200B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| JP3034659B2 (ja) | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 | |
| KR101335270B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| KR101366199B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| WO2004090860A1 (ja) | 映像合成回路 | |
| KR100527982B1 (ko) | 영상표시장치 및 프로그램 기록매체 | |
| JP4003508B2 (ja) | 画像合成装置及び画像合成方法 | |
| JP3685668B2 (ja) | マルチスクリーン用画面合成装置 | |
| TW312076B (ja) | ||
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JP3106707B2 (ja) | ワイド画面対応撮像装置 | |
| JP4439338B2 (ja) | 画像変換装置 | |
| JP3237527B2 (ja) | 高速度カメラシステム | |
| JP6083288B2 (ja) | 映像効果装置及び映像効果処理方法 | |
| JP2738274B2 (ja) | トレール効果を生成する映像信号合成装置 | |
| JP3125903B2 (ja) | 撮像装置 | |
| JP2006337732A (ja) | 会議用画像表示システム | |
| JPH0759004A (ja) | 多画面表示装置 | |
| D'Alto et al. | A highly integrated scanning rate converter for IQTV | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH01272381A (ja) | 表示画面変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |