JP4003011B2 - キャビティ付き多層セラミック基板およびその製造方法 - Google Patents
キャビティ付き多層セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP4003011B2 JP4003011B2 JP2003286182A JP2003286182A JP4003011B2 JP 4003011 B2 JP4003011 B2 JP 4003011B2 JP 2003286182 A JP2003286182 A JP 2003286182A JP 2003286182 A JP2003286182 A JP 2003286182A JP 4003011 B2 JP4003011 B2 JP 4003011B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic substrate
- adhesive
- firing
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Ceramic Products (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
また、ICチップなどの電子部品をハンダを介して実装するキャビティ付き多層セラミック基板についても、焼成収縮を抑制し且つキャビティの形状および寸法精度の向上を図った製造方法が提案されている。
例えば、低温焼成が可能な複数のグリーンシートを積層し、最上層寄りのグリーンシートに設けたキャビティ内および最上層のグリーンシートの上方に当該グリーンシートよりも焼成温度が高い無機成分からなる成形体層を形成し、これらの成形体層を含む複数のグリーンシートの積層体の両面に上記無機成分からなる焼成収縮抑制用グリーンシートをそれぞれ積層して、加圧しつつ焼成するガラスセラミック積層体の焼成方法が提案されている(例えば、特許文献1参照)。
また、複数のグリーンシートを積層したグリーンシート積層体のキャビティ内にアルミナ粉末を主成分とするペーストを充填・乾燥して、当該キャビティ内に充填層を形成し、上記積層体の両面に上記グリーンシートよりも高い焼成温度のアルミナグリーンシートを個別に配置した後、これらを加圧しつつ焼成するガラスセラミック多層基板の製造方法も提案されている(例えば、特許文献2参照)。
本発明は、以上に説明した背景技術における問題点を解決し、キャビティを有し且つ寸法精度に優れたキャビティ付き多層セラミック基板およびこれを確実に効率良く得ることができる上記基板の製造方法を提供する、ことを課題とする。
即ち、本発明のキャビティ付き多層セラミック基板(請求項1)は、平面方向の焼成収縮を抑制されて焼成された表面および裏面を有するベースセラミック基板と、平面方向の焼成収縮を抑制されて焼成された表面および裏面を有し且つ内側に表面と裏面との間を貫通する貫通孔付きの表層セラミック基板と、上記ベースセラミック基板の表面と上記表層セラミック基板の裏面との間に挟まれ且つこれら両基板を接着する接着セラミック層と、を含む、ことを特徴とする。
尚、ベースセラミック基板および貫通孔付きの表層セラミック基板の少なくとも一方は、複数枚のグレーンシートを予め焼成収縮を抑制しつつ焼成された多層セラミック基板としても良い。また、ベースセラミック基板および貫通孔付きの表層セラミック基板の少なくとも一方を2枚以上とし、これらの間に複数の接着セラミック層を挟持しつつ接着しても良い。このうち、複数枚の貫通孔付きの表層セラミック基板を用い且つこれらのキャビティの寸法が互いに相違する形態では、これらの間に接続端子を配置した段部を設けた形態とすることができる。
これによれば、接着セラミック層のガラス成分がベースセラミック基板や表層セラミック基板に浸透しているため、かかる2つの基板を接着セラミック層を介して強固に一体化したキャビティ付き多層セラミック基板となる。
これによれば、前記ベースセラミック基板および前記表層セラミック基板を、それらを形成する上記グリーンシートの焼成収縮を抑制ししつ焼成して形成できるため、平面方向の寸法や追ってキャビティとなる貫通孔の形状および寸法精度を高く保つことができる。尚、未焼成の焼成収縮抑制グリーンシートの除去は、例えば当該シートを物理的に剥離するか、あるいは、キャビティ付き多層セラミック基板または焼成収縮抑制グリーンシートを急冷することなどで行われる。
これによれば、上記接着グリーンシートを焼成して接着セラミック層とすると共に、これを介してセラミック基板と貫通孔付きセラミック基板とを強固に接着して一体化でき、これらがベースセラミック基板や表層セラミック基板となり、上記貫通孔をキャビティとしたキャビティ付き多層セラミック基板を得ることができる。尚、接着グリーンシートは、上記何れかのセラミック基板に対して、印刷、転写、貼り付けなどの方法にて、貫通孔を有するパターンで形成される。
これによっても、接着グリーンシートが焼成して接着セラミック層となり、これを介してセラミック基板と貫通孔付きセラミック基板とを強固に接着でき、且つこれらがベースセラミック基板や表層セラミック基板となり、上記貫通孔をキャビティとしたキャビティ付き多層セラミック基板を得ることができる。
これによれば、接着グリーンシートを積層した前記ベースセラミック基板と、前記表層セラミック基板とを、それらを形成する前記グリーンシートの焼成収縮を抑制ししつ焼成して形成できる。従って、それらの平面方向の寸法やキャビティとなる貫通孔の形状および寸法精度を高く保つことができる。
これによっても、接着グリーンシートが焼成して接着セラミック層となり、これを介してセラミック基板と貫通孔付きセラミック基板とを強固に接着でき、且つこれらがベースセラミック基板や表層セラミック基板となり、上記貫通孔をキャビティとしたキャビティ付き多層セラミック基板を得ることができる。
図1は、本発明における1形態のキャビティ付き多層セラミック基板1を示す断面図である。かかる多層セラミック基板1は、図1に示すように、予め平面方向の焼成収縮を抑制されて焼成されたベースセラミック基板S1と、同様に焼成収縮を抑制されて焼成され且つ内側にキャビティ(貫通孔)Cを有する表層セラミック基板S2と、かかる基板S1,S2間に挟まれ且つこれらを接着している貫通孔付きの接着セラミック層Bと、を含む。
上記ベースセラミック基板S1は、図1に示すように、ガラスおよびアルミナを主成分とする単位セラミック層2〜5を一体に積層して焼成したもので、表面6および裏面7を有し、かかる表面6の中央部は、上記キャビティCの底面を形成する。尚、ベースセラミック基板S1全体の厚みは、約0.6mmである。
上記ベースセラミック基板S1の表面6側に形成された配線層20から上記キャビティCの底面に延びた配線21には、図1に示すように、上記キャビティCに実装されるICチップ(電子部品)40と接続するためのハンダバンプ22が複数個形成されている。上記ベースセラミック基板S1の裏面7には、Agなどの導体からなり且つ何れかのビア導体vに接続される複数の配線29が形成され、それらの表面には、ハンダボール31が個別に固着されている。尚、ハンダバンプ22やハンダボール31は、例えばSn−Ag系などの低融点合金からなる。
上記単位セラミック層8〜10間や裏面11には、図1に示すように、所定パターンのAgなどの導体からなり且つ前記同様厚みの配線層24,26,28が形成され、且つこれらの配線層24,26,28間や前記配線層18,20などとの間は、前記同様のビア導体vにより接続される。表層セラミック基板S2の表面12には、何れかのビア導体vに接続された配線(接続端子)30が複数形成され、これらはハンダを介して表面12に実装される図示しない電子部品との接続に用いられる。尚、前記キャビティCにICチップ40を実装した際に、当該キャビティCを囲む表面12の周縁に沿って図示しない蓋板を固着しても良い。
以上のようなキャビティ付き多層セラミック基板1は、予め焼成収縮を抑制されて焼成されたベースセラミック基板S1および表層セラミック基板S2と、これらの間に一体に挟持された接着セラミック層Bとを積層してなり、且つ内側にキャビティ(貫通孔)Cを形成している。このため、上記基板S1,S2の平面方向における寸法精度が高く、且つキャビティCの形状および寸法精度が高いので、前記配線層14,16,18,20,24,26,28間の導通や、キャビティCおよび上記基板S2の表面12に実装するICチップ40やチップ抵抗器などの電子部品との接続も確実に得られる。従って、接続信頼性の高いキャビティ付き多層セラミック基板1となる。
ベースセラミック基板S1は、前記同様に、ガラスおよびアルミナを主成分とする単位セラミック層2〜5を一体に積層して焼成したもので、表面6および裏面7を有し、かかる表面6の中央部は、上記キャビティC1の底面を形成する。
図2に示すように、表層セラミック基板Sと接着セラミック層B1とは、単層のセラミック板からなり、内側に縦・横寸法の小さなキャビティC1を形成する貫通孔をそれぞれ有する。また、表層セラミック基板S3と接着セラミック層B2とは、内側に縦・横寸法の大きなキャビティC2を形成する貫通孔をそれぞれ有する。更に、表層セラミック基板Sと接着セラミック層B2との間には、キャビティC1,C2間を区切るように、基板Sの表面による段部が形成される。
また、表層セラミック基板S,S3および接着セラミック層B1,B2の間には、前記同様の配線層24,26,28が形成され、これらはビア導体vによって接続されると共に、上記基板S3の表面38には、配線30が形成される。
更に、図2に示すように、配線層26からキャビティC1,C2間の段部である表層セラミック基板Sの表面に配線(接続端子)27が延びて形成される。
キャビティC1の底面であるベースセラミック基板S1の表面6上には、ハンダ42を介してICチップ40が固着され、かかるICチップ40の上面に位置する接続端子(図示せず)と上記配線27との間は、ワイヤwにより接続される。
このため、上記基板S1,S,S3の平面方向における寸法精度が高く、且つキャビティC1,C2の形状および寸法精度が高いので、前記配線層14,16,18,20,24,26,28間の導通や、キャビティC1および上記基板S3の表面38に実装するICチップ40などの電子部品との接続も確実に得られる。従って、接続信頼性の高いキャビティ付き多層セラミック基板1′となる。
図3の左側に示すように、予め複数のグリーンシートを積層した全体の厚みが約0.6mmの多層グリーンシートs1の表面および裏面に、上記グリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートy1,y2を個別に積層して圧着した積層体を形成する(準備工程)。
上記多層グリーンシートs1を形成する単位グリーンシートは、平均粒径約3μmのアルミナおよびホウケイ酸系ガラスを主成分とし、更に有機バインダや可塑剤成分を含むセラミックスラリを、ドクターブレード法で厚みが約0.15mmのシートにしたものである。また、上記焼成収縮抑制グリーンシートy1,y2は、アルミナを主成分とし、上記と同様な方法により厚みが約0.6mmのシートにしたものである。
次に、上記多層グリーンシートs1と焼成収縮抑制グリーンシートy1,y2との積層体を、かかる多層グリーンシートs1を形成するグリーンシートの焼成温度(約900℃)で焼成する(焼成工程)。
次いで、多層グリーンシートs1が焼成されたベースセラミック基板S1の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。
その結果、図3の右側に示すように、平面方向における焼成収縮が抑制されたベースセラミック基板S1を得ることができる。同時に、導電性ペーストからなる前記素材は燒結されて、前記配線層14,16などやビア導体vとなる。尚、図3中の一点鎖線部分で示すように、ベースセラミック基板S1は、追って前記単位セラミック層2〜5となる複数枚のセラミック層の積層体である。
上記貫通孔C付き多層グリーンシートs2を形成する貫通孔付きグリーンシートも、前記同様のアルミナおよびガラスを主成分とし、前記同様のバインダや可塑剤成分を含むセラミックスラリを前記同様の方法で形成したものである。また、各貫通孔付きグリーンシート間や表面には、前記同様の導電性ペーストからなる前記配線層24,26,28やビア導体vなどが予め形成されている。
次いで、貫通孔C付き多層グリーンシートs2が焼成された表層セラミック基板S2の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。その結果、図4の右側に示すように、平面方向における焼成収縮が抑制され且つ内側に貫通孔Cを有する表層セラミック基板S2を得ることができる。同時に、前記導電性ペーストは燒結されて、前記配線層24,26などやビア導体vとなる。
尚、図4中の一点鎖線部分で示すように、表層セラミック基板S2は、前記単位セラミック層8〜10となる複数枚のセラミック層の積層体である。
貫通孔c付き接着グリーンシートbは、前記同様のアルミナおよびガラスを主成分とし、且つかかるガラス成分の含有量が前記グリーンシートよりも多いか、上記ガラス成分の軟化点が前記グリーンシートに含まれるガラス成分の軟化点よりも低いものである。この接着グリーンシートbも、前記と同様な方法により、厚み約0.025mmのシートに成形したものである(準備工程)。
次いで、かかるキャビティC付き積層体を、接着グリーンシートbの焼成温度(約800℃)で焼成し、図5および図6の右側に示すように、この接着グリーンシートbを接着セラミック層Bとする(仕上工程)。
この際、接着グリーンシートbに含まれているガラス成分の一部は、隣接する上記基板S1,S2中に浸透する。
その結果、前記図1と、図5および図6の右側に示すように、ベースセラミック基板S1、表層セラミック基板S2、およびこれらの基板S1,S2間に挟持され且つこれらを接着する接着セラミック層Bを含む前記キャビティC付き多層セラミック基板1を得ることができる。
図7の左側に示すように、予め複数の貫通孔付きグリーンシートを積層した全体の厚みが約0.5mmの貫通孔C付き多層グリーンシートs2の裏面に、貫通孔c付き接着グリーンシートbを積層して積層体を形成する。
尚、上記多層グリーンシートs2にも、前記同様の導電性ペーストからなる前記配線層24,26,28やビア導体vなどが予め形成されている。また、貫通孔c付き接着グリーンシートbは、同じ組成のセラミックからなるペーストを印刷などにより、貫通孔cを有するパターンで形成しても良い。
次に、上記貫通孔付き複合積層体を、上記多層グリーンシートs2を形成する貫通孔付きグリーンシートの焼成温度(約900℃)で焼成する(焼成工程)。
次いで、貫通孔C付き多層グリーンシートs2が焼成された表層セラミック基板S2の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。
その結果、図7の右側に示すように、平面方向における焼成収縮が抑制され且つ内側に貫通孔Cを有する表層セラミック基板S2および貫通孔c付き接着グリーンシートbの積層体を得られる。同時に、前記導電性ペーストは燒結されて、前記配線層24,26などやビア導体vとなる。
尚、多層グリーンシートs1にも、前記同様の導電性ペーストからなる前記配線層14,16,18,20やビア導体vなどが予め形成されている。
次に、上記多層グリーンシートs1と焼成収縮抑制グリーンシートy1,y2との積層体を、多層グリーンシートs1を形成するグリーンシートの焼成温度で焼成する(焼成工程)。次いで、多層グリーンシートs1が焼成されたベースセラミック基板S1の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。
更に、図9中の矢印で示すように、ベースセラミック基板S1の表面に、前記積層体をその貫通孔c付き接着グリーンシートbを対向させて積層することで、キャビティC付き積層体を形成する。次いで、かかるキャビティC付き積層体を、上記接着グリーンシートbの焼成温度によって焼成する(仕上工程)。
この際、接着グリーンシートbに含まれていたるガラス成分の一部は、隣接する上記基板S1,S2中に浸透する。
その結果、図10に示すように、ベースセラミック基板S1、表層セラミック基板S2、およびこれらを接着する接着セラミック層Bを含む前記キャビティC付き多層セラミック基板1を得ることができる。
図11の左側に示すように、予め複数の貫通孔付きグリーンシートを積層した全体の厚みが約0.5mmの貫通孔C付き多層グリーンシートs2の表面および裏面に、前記同様の焼成収縮抑制グリーンシートy1,y2を個別に積層して圧着した貫通孔付き積層体を形成する(準備工程)。
上記貫通孔C付き多層グリーンシートs2を形成する貫通孔付きグリーンシートも、前記同様のアルミナおよびガラスを主成分とし、前記同様の方法で形成したものである。また、貫通孔付きグリーンシート間や表面には、前記同様の導電性ペーストからなる前記配線層24,26,28やビア導体vなどが予め形成されている。
次いで、貫通孔C付き多層グリーンシートs2が焼成された表層セラミック基板S2の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。その結果、図11の右側に示すように、平面方向における焼成収縮が抑制され且つ内側に貫通孔Cを有する表層セラミック基板S2を得ることができる。同時に、前記導電性ペーストは燒結されて、前記配線層24,26などやビア導体vとなる。
上記積層体の表面および裏面に、上記グリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートy1,y2を個別に積層して圧着した複合積層体を形成する(準備工程)。
次に、上記複合積層体を、その多層グリーンシートs1を形成するグリーンシートの焼成温度で焼成する(焼成工程)。次いで、多層グリーンシートs1が焼成されたベースセラミック基板S1および貫通孔c付き接着グリーンシートbの積層体の表面と裏面とに位置している未焼成の焼成収縮抑制グリーンシートy1,y2を、剥離して除去する(除去工程)。その結果、図12の右側に示すように、平面方向における焼成収縮が抑制されたベースセラミック基板S1と、その表面に位置する貫通孔c付き接着グリーンシートbとからなる積層体が得られる。
次いで、かかるキャビティC付き積層体を、上記接着グリーンシートbの焼成温度によって焼成する(仕上工程)。この際、接着グリーンシートbに含まれているガラス成分の一部は、隣接する前記基板S1,S2中に浸透する。
その結果、図14に示すように、ベースセラミック基板S1、表層セラミック基板S2、およびこれらを接着する接着セラミック層Bを含む前記キャビティC付き多層セラミック基板1を得ることができる。
先ず、前記ベースセラミック基板S1および表層セラミック基板S2を得るため、次のようにして単位グリーンシートを製造した。
平均粒径:3μmで且つ比表面積:1.0m2/gのアルミナ粉末と、SiO2、Al2O3、およびB2O3を主成分とするホウケイ酸系ガラス粉末と、アクリル系バインダと、可塑剤(DOP:ジ・オクチル・フタレート)などとを用意した。
アルミナ製のポット中に、上記アルミナ粉末とガラス粉末とを、重量比で1:1(50:50)で且つ総重量1kgとなるように秤量して投入した。上記ポット中に、120gのアクリル樹脂(バインダ)と、適当なスラリ粘度およびシート強度を得るのに必要な量の可塑剤(DOP)および溶剤(MEK)を添加した後、これを5時間混合してセラミックスラリを得た。かかるセラミックスラリをドクターブレード法により、厚みが0.15mmの単位グリーンシートを得た。
一方、前記と同じアルミナ粉末とガラス粉末とを、重量比で70:30〜30:70の間で表1に示すように変化させ、且つガラス成分の軟化点が表1に示すように相違する5種類の混合粉末に、5〜20wt%の上記アクリル系バインダを個別に配合して、5種類の接着ペーストを得た。これらは、後述する実施例1,3および比較例1〜3に用いられる。
また、平面視が正方形で縦・横50mm×50mmに切断した前記単位グリーンシートを4枚ずつ積層して多層グリーンシートとし、これを6組用意した。
更に、上記と同じ縦・横50mm×50mmで且つ中心部に20mm×20mmの貫通孔cを打ち抜いた前記単位グリーンシートを3ずつ積層して貫通孔付き多層グリーンシートとし、これを6組用意した。
得られた4組の焼成済みのベースセラミック基板S1および表層セラミック基板S2に対し、前者の表面に前記5種類のうちの4種類の接着ペーストを印刷した後、その上に表層セラミック基板S2を積層・圧着した。かかる4種類の貫通孔付き積層体を、上記接着ペーストの焼成温度で焼成して、実施例1と比較例1〜3のキャビティ付き多層セラミック基板を得た。
次に、ペースセラミック基板の接着ペースト上に貫通孔付き表層セラミック基板を積層・圧着して、貫通孔付き積層体を得た。次いで、得られた接着グリーンシート付きのベースセラミック基板S1と表層セラミック基板S2とからなる積層体を、かかる接着グリーンシートの焼成温度によって焼成し、実施例3のキャビティ付き多層セラミック基板を得た。
上記引張に対する抵抗力が10N/mm2以上を「良好」とし、且つこれ未満を「不良」として、併せて表1に示した。
以上のような実施例1〜3の結果から、本発明の作用が理解され、且つその効果が裏付けられた。
例えば、前記キャビティ付き多層セラミック基板1′についても、前記第1〜第3の製造方法によって製造することが可能である。
即ち、前記第1の製造方法のように、予めベースセラミック基板S1と表層セラミック基板S,S3とを焼成収縮抑制シートy1,y2を積層して焼成し且つ当該シートy1,y2を除去した後、これらの間に貫通孔付き接着クリーンシートb1,b2を挟持してこれらを焼成して接着セラミック層B1,B2とする。
更に、前記配線層14などやビア導体vは、W、Mo、Ag−Cu、Cu、Cu−Wなどの金属または合金としても良く、前記各製造方法の準備工程では、これらの金属粉末または合金粉末を含む導電性ペーストを用いて良い。
C,C1,C2…キャビティ(貫通孔)
c…………………貫通孔
S1………………ベースセラミック基板
S,S2,S3…表層セラミック基板
s1………………多層グリーンシート
s2………………貫通孔付き多層グリーンシート
B,B1,B2…接着セラミック層
b…………………接着グリーンシート
y1,y2………焼成収縮抑制グリーンシート
Claims (11)
- 平面方向の焼成収縮を抑制されて焼成された表面および裏面を有するベースセラミック基板と、
平面方向の焼成収縮を抑制されて焼成された表面および裏面を有し且つ内側に表面と裏面との間を貫通する貫通孔付きの表層セラミック基板と、
上記ベースセラミック基板の表面と上記表層セラミック基板の裏面との間に挟まれ且つこれら両基板を接着する接着セラミック層と、を含む、
ことを特徴とするキャビティ付き多層セラミック基板。 - 前記ベースセラミック基板、前記表層セラミック基板、および前記接着セラミック層は、それぞれガラスおよびアルミナを主成分とすると共に、
上記接着セラミック層は、上記ベースセラミック基板および表層セラミック基板よりもガラス成分を多く含むか、あるいは、含有するガラスの軟化点が低い、
請求項1に記載のキャビティ付き多層セラミック基板。 - ガラスおよびアルミナを主成分とし且つ単数のグリーンシート、または複数のグリーンシートを積層した多層グリーンシートの表面および裏面に、これらグリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した積層体と、
ガラスおよびアルミナを主成分とし且つ単数の貫通孔付きグリーンシート、または複数の貫通孔付きグリーンシートを積層した貫通孔付き多層グリーンシートの表面および裏面に、これら貫通孔付きグリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した貫通孔付き積層体と、
上記グリーンシートおよび上記貫通孔付きグリーンシートよりも多くガラスを含む接着グリーンシートか、または上記グリーンシートおよび上記貫通孔付きグリーンシートに含まれるガラスよりも軟化点が低いガラスとアルミナとを含む接着グリーンシートと、を用意する準備工程を、含む、
ことを特徴とするキャビティ付き多層セラミック基板の製造方法。 - 前記準備工程の後に、前記積層体および前記貫通孔付き積層体を前記グリーンシートまたは前記貫通孔付きグリーンシートの焼成温度でそれぞれ焼成する焼成工程と、
上記焼成工程により得られたセラミック基板および貫通孔付きセラミック基板の表面および裏面に位置する未焼成の前記焼成収縮抑制グリーンシートを除去する除去工程と、を有する、
請求項3に記載のキャビティ付き多層セラミック基板の製造方法。 - 前記除去工程の後に、前記セラミック基板の表面と前記貫通孔付きセラミック基板の裏面との間に、前記接着グリーンシートを挟持して上記両セラミック基板を圧着して積層することによりキャビティ付き積層体を形成すると共に、
上記キャビティ付き積層体における上記接着グリーンシートをその焼成温度で焼成して接着セラミック層とする仕上工程を有する、
請求項4に記載のキャビティ付き多層セラミック基板の製造方法。 - ガラスおよびアルミナを主成分とし且つ単数のグリーンシート、または複数のグリーンシートを積層した多層グリーンシートの表面および裏面に、これらグリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した積層体と、
ガラスおよびアルミナを主成分とし且つ単数の貫通孔付きグリーンシート、または複数の貫通孔付きグリーンシートを積層した貫通孔付き多層グリーンシートと、かかる貫通孔付きグリーンシートよりも多くガラスを含む接着グリーンシートか、また上記グリーンシートに含まれるガラスよりも軟化点温度が低いガラスとアルミナとを含む接着グリーンシートと、を積層した積層体の表面および裏面に、上記各シートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した貫通孔付き複合積層体と、を用意する準備工程を、含む、
ことを特徴とするキャビティ付き多層セラミック基板の製造方法。 - 前記準備工程の後に、前記積層体および前記貫通孔付き複合積層体を前記グリーンシートまたは前記貫通孔付きグリーンシートの焼成温度でそれぞれ焼成する焼成工程と、
上記焼成工程により得られたセラミック基板および貫通孔付きセラミック基板と接着グリーンシートとからなる積層体の表面および裏面に位置する未焼成の前記焼成収縮抑制グリーンシートを除去する除去工程と、を有する、
請求項6に記載のキャビティ付き多層セラミック基板の製造方法。 - 前記除去工程の後に、前記セラミック基板の表面に前記貫通孔付きセラミック基板と接着グリーンシートとからなる積層体をかかる接着グリーンシートを裏面として積層することでキャビティ付き積層体を形成すると共に、
上記キャビティ付き積層体における上記接着グリーンシートをその焼成温度で焼成して接着セラミック層とする仕上工程を有する、
請求項7に記載のキャビティ付き多層セラミック基板の製造方法。 - ガラスおよびアルミナを主成分とし且つ単数のグリーンシート、または複数のグリーンシートを積層した多層グリーンシートと、かかるグリーンシートよりも多くガラスを含む接着グリーンシートか、または上記グリーンシートに含まれるガラスよりも軟化点温度が低いガラスとアルミナとを含む接着グリーンシートとを積層した積層体の表面および裏面に、上記各シートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した複合積層体と、
ガラスおよびアルミナを主成分とし且つ単数の貫通孔付きグリーンシート、または複数の貫通孔付きグリーンシートを積層した貫通孔付き多層グリーンシートの表面および裏面に、これら貫通孔付きグリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層し圧着した貫通孔付き積層体と、
を用意する準備工程を、含む、
ことを特徴とするキャビティ付き多層セラミック基板の製造方法。 - 前記準備工程の後に、前記複合積層体および前記貫通孔付き積層体を前記グリーンシートまたは前記貫通孔付きグリーンシートの焼成温度でそれぞれ焼成する焼成工程と、
上記焼成工程により得られたセラミック基板と接着グリーンシートとからなる積層体および貫通孔付きセラミック基板の表面および裏面に位置する未焼成の前記焼成収縮抑制グリーンシートを除去する除去工程と、を有する、
請求項9に記載のキャビティ付き多層セラミック基板の製造方法。 - 前記除去工程の後に、前記セラミック基板と接着グリーンシートとからなる積層体のかかる接着グリーンシートの上に前記貫通孔付きセラミック基板を積層することでキャビティ付き積層体を形成すると共に、
上記キャビティ付き積層体における上記接着グリーンシートをその焼成温度で焼成して接着セラミック層とする仕上工程を有する、
請求項10に記載のキャビティ付き多層セラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286182A JP4003011B2 (ja) | 2003-08-04 | 2003-08-04 | キャビティ付き多層セラミック基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286182A JP4003011B2 (ja) | 2003-08-04 | 2003-08-04 | キャビティ付き多層セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057053A JP2005057053A (ja) | 2005-03-03 |
JP4003011B2 true JP4003011B2 (ja) | 2007-11-07 |
Family
ID=34365571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003286182A Expired - Fee Related JP4003011B2 (ja) | 2003-08-04 | 2003-08-04 | キャビティ付き多層セラミック基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4003011B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5535451B2 (ja) * | 2008-06-03 | 2014-07-02 | 日鉄住金エレクトロデバイス株式会社 | セラミック配線基板およびその製造方法 |
JP5930876B2 (ja) * | 2012-06-28 | 2016-06-08 | 株式会社クボタ | セラミックス成形体、膜エレメント、セラミックス成形体の製造方法、セラミックス構造体の製造方法、及び膜エレメントの製造方法 |
KR102139757B1 (ko) * | 2015-02-25 | 2020-08-11 | 삼성전기주식회사 | 세라믹 기판, 그의 제조 방법 및 그 세라믹 기판을 이용한 수정 진동자 패키지 |
-
2003
- 2003-08-04 JP JP2003286182A patent/JP4003011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005057053A (ja) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100905423B1 (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
JP5293605B2 (ja) | セラミック多層基板及びその製造方法 | |
JPWO2006040941A1 (ja) | 積層セラミック部品とその製造方法 | |
JP4426805B2 (ja) | 配線基板およびその製造方法 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP4003011B2 (ja) | キャビティ付き多層セラミック基板およびその製造方法 | |
US6221193B1 (en) | Defect reduction method for screened greensheets and article produced therefrom | |
JP2005501795A (ja) | セラミック基板の製造方法及びセラミック基板 | |
JP2008112787A (ja) | 多層セラミックス基板及びその製造方法 | |
JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
JP4048974B2 (ja) | 多層セラミック基板を備える電子部品の製造方法 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
JP4888564B2 (ja) | キャビティ付きセラミック多層基板の製造方法 | |
JP4095468B2 (ja) | ガラスセラミック基板の製造方法 | |
JP4625429B2 (ja) | 配線基板 | |
JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
JP6773114B2 (ja) | セラミック電子部品 | |
JP2005072558A (ja) | セラミック基板およびその製造方法 | |
JP2013168630A (ja) | セラミック多層基板の製造方法、接着用セラミックシート、接着用セラミックシート付き未焼成セラミックシート | |
JP5598606B2 (ja) | 多層セラミック基板の製造方法 | |
JP5996293B2 (ja) | セラミック多層基板の製造方法 | |
JP2004342683A (ja) | 多層セラミック基板の製造方法 | |
JP4646537B2 (ja) | 電子部品の製造方法 | |
JP3985233B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4003011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |