JP4001842B2

JP4001842B2 - 位相検波出力装置

Info

Publication number: JP4001842B2
Application number: JP2003154933A
Authority: JP
Inventors: 久司石川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2007-10-31
Anticipated expiration: 2023-05-30
Also published as: JP2004357163A

Description

【０００１】
【発明の属する技術分野】
この発明はＱＰＳＫ（Quadrature Phase Shift Keying ：四位相偏移変調）変調信号のように位相変調された信号を位相検波する位相検波出力装置に関するものである。
【０００２】
【従来の技術】
従来の位相検波回路においては、受信ＩＦ周波数信号から得られる２値量子化信号の位相値を、２値量子化信号の立ち上がり、立ち下がりのタイミングで検出する構成にしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−２５９７４２号公報
【０００４】
【発明が解決しようとする課題】
従来の位相検波回路では以上のように構成されているので、実際に位相検波出力の位相値を用いて復調処理を行う際に、シンボルレート（変調速度）の整数倍のクロックでリタイミングする時、特にＩＦ周波数に対してＱＰＳＫ変調波のシンボルレートが十分小さくない場合において、位相検波出力の位相値が変化するタイミングが一定周期ではないので、固定クロックでのリタイミングの際に位相値にジッタが生じ、復調処理した場合の特性が劣化してしまうという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、位相検波回路の検波出力の精度を改善する位相検波出力装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る位相検波出力装置は、受信ＩＦ周波数信号を２値量子化信号にするリミタ増幅器と、２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出する位相検波回路と、検出された位相値を所定のサンプルレートでリタイミングするリタイミング回路と、このリタイミング回路で発生する位相値のジッタ成分を平滑化する位相平滑化回路を備え、前記位相平滑化回路が、２πを法とする位相値に対して有限長インパルス応答フィルタを用いてジッタを除去処理することを特徴とするものである。
【０００７】
【発明の実施の形態】
以下、この発明の各実施の形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による位相検波出力装置の構成を示すブロック図である。図において、リミタ増幅器１０はＩＦ周波数信号を２値量子化する手段である。位相検波回路２０は、リミタ増幅器１０から得られる２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出する手段で、Ｄフリップフロップ２１、排他的論理和素子２２、固定値Ｎ（Ｎは正の整数）を乗算する乗算器２３、２Ｎを法とするカウンタ２４、２Ｎを法とする加算器２５およびＤフリップフロップ２６から構成されている。リタイミング回路３０は、復調処理のために、２値量子化信号の立ち上がり、立ち下がりで更新されている位相値を固定クロックでリサンプリングする手段で、入力されるクロックで動作するＤフリップフロップ３１で構成されている。位相平滑化回路４０は、リタイミング回路３０で発生した検出位相値のジッタ成分を平滑化する手段で、リタイミング回路３０の出力を遅延させるシフトレジスタ４１、シフトレジスタ４１の中心サンプルと他のシフトレジスタ格納値との差分値を出力する差分生成回路４２、差分生成回路４２が出力する差分値を平滑化する有限長インパルス応答(Finite-duration Impulse Response ：以下、ＦＩＲとする。）フィルタ処理部４３、およびシフトレジスタ４１の中心サンプルとＦＩＲフィルタ処理部４３の出力を加算する２Ｎを法とする加算器４４などで構成されている。
【０００８】
次に、位相検波出力装置に係わる動作について説明する。
リミタ増幅器１０に入力され、２値量子化されたＩＦ周波数信号は、位相検波動作クロックで動作するＤフリップフロップ２１で遅延される。ここで、位相検波動作クロックの周波数は、ＩＦ周波数信号の２Ｎ倍にほぼ等しい。また、２Ｎは、位相値２πを量子化したものにあたるため、位相値０〜２πは以降０〜２Ｎで表される。Ｄフリップフロップ２１の出力は、２値量子化信号とともに排他的論理和素子２２に入力され、排他的論理和素子２２からは、図５に示す通り２値量子化信号の立ち上がり、立ち下がりの瞬間に立ち上がるパルス信号が出力される。一方、２Ｎカウンタ２４は、位相検波動作クロックでカウントされる２Ｎを法としたカウンタである。そのカウンタ値は乗算器２３の出力とともに２Ｎを法とする加算器２５に入力されることで立ち下がりタイミング時をＮ、すなわちπ補正される。２値量子化信号の立ち上がり、立ち下がりタイミングで加算器２５の出力値を、位相検波動作クロックで動作するＤフリップフロップ２６でラッチすることで、ＩＦ周波数信号の位相値が検出される。
【０００９】
Ｄフリップフロップ２６から出力される位相信号は、通常ＱＰＳＫ変調信号に対する復調処理を行うために、ＩＦ周波数より低い、シンボルレートの４倍程度の周波数クロックでリタイミングされる。リタイミング前の位相値は２値量子化信号の立ち上がり、立ち下がりタイミングで変化するため、変化周期が一定ではなく、これを固定クロックでリタイミングすると、図５に示す通り位相値にジッタが生じ、ＱＰＳＫ変調信号に対する復調処理時において特性劣化の要因となる。
【００１０】
そこで、この発明では、上述のようなリタイミング時に発生する位相値のジッタを除去するため、ＩＦ周波数をｆ_ＩＦとし、シンボルレートをｆ_ＳＹＭとしたとき、
ｆ_Ｐ＝ｆ_ＳＹＭ×Ｍ＞２×ｆ_ＩＦ（ただし、Ｍは正の整数）
を満たす位相平滑化回路動作クロックｆ_Ｐで動作するＤフリップフロップ３１で位相検波回路２０の出力位相値をリタイミングする。
【００１１】
図２はこの実施の形態１に係る位相平滑化回路４０の詳細構成を示すブロック図で、ここでは、通常ＦＩＲフィルタ処理を行う振幅値とは異なり、２Ｎを法とする位相値に対してＦＩＲフィルタ処理を適用した位相平滑化回路４０を用いる。
Ｄフリップフロップ３１から出力されたリタイミング位相値は、位相平滑化回路動作クロックで動作するシフトレジスタ４１に入力される。シフトレジスタ４１に入力された信号は全て差分生成回路４２に入力される。図２の位相平滑化回路４０の例としては、シフトレジスタ４１の段数を５段とした場合を示す。差分生成回路４２は、シフトレジスタ４１の中心までシフトしたセンターデータ、つまり３段目にあたるデータを基準値として、これをシフトレジスタ４１の残り全データから減算し、センターデータからの誤差系列を出力する。この誤差系列はＦＩＲフィルタ処理部４３に入力され、各誤差値にフィルタタップ係数を乗算し、タップ係数乗算後の誤差系列全てを加算したものを、タップ係数の総和で除算し、シフトレジスタサンプル数で除算して正規化され出力される。ＦＩＲフィルタ処理部４３の出力は、シフトレジスタセンターデータとともに２Ｎを法とする加算器４４に入力され、ジッタ成分を除去し平滑化された位相値として出力される。
【００１２】
位相平滑化回路４０で実際に位相が平滑化され、位相誤差が除去される様子を図３に示す。図２では、シフトレジスタ４１の段数を５段とした場合について示したが、図３では実際の信号処理の様子が分かり易いようにするため、シフトレジスタの段数を１９段とした場合について示している。シフトレジスタセンターデータにあたる３段目のデータを基準位相値とし、センターデータの前後時間サンプルである１、２、４、５段目のデータから減算することでセンターデータからの誤差系列を出力する。減算処理を行う乗算器４２１、加算器４２２〜４２５では具体的に、センターデータθ_ｃと１、２、４、５段目のデータθ_ｘ（ｘ＝１、２、４、５）から導き出される誤差系列値△θ_ｘ（ｘ＝１、２、４、５）について、

で表されるような演算が施される。
【００１３】
差分生成回路４２から出力される誤差系列はＦＩＲフィルタ処理部４３に入力される。ＦＩＲフィルタ処理部４３において、タップ係数乗算器４３１〜４３４により、△θ_ｘにはそれぞれタップ係数Ｃ_ｘ（ｘ＝１、２、４、５）が乗算される。タップ係数乗算後のデータ系列Ｃ_ｘ△θ_ｘは全て加算器４３５に入力され、フィルタリング動作（畳込み）が行われる。加算器４３５の出力データは正規化のため除算器４３６に入力され、シフトレジスタ段数×タップ係数合計値で除算される。除算器４３６の出力データは、シフトレジスタセンターデータθ_ｃとともに２Ｎを法とする加算器４４に入力され、位相値の平滑化処理が完了する。
【００１４】
以上のように、この実施の形態１によれば、受信ＩＦ周波数信号をリミタ増幅器により２値量子化信号に生成し、位相検波回路により２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出し、検出された位相値をリタイミング回路により所定のサンプルレートでリタイミングし、その際に発生する位相値のジッタ成分を位相平滑化回路により平滑化して抑圧するようにしたので、変調成分を除去することなく、位相値のジッタを除去するので、精度の高い位相値を検波出力として得ることができる。また、位相平滑化回路として、２πを法とする位相値に対してＦＩＲフィルタ処理を行うことでジッタ除去を有効に行うことができる。
【００１５】
実施の形態２．
図４はこの発明の実施の形態２に係る位相平滑化回路の詳細構成を示すブロック図である。図２では、位相平滑化回路４０におけるＦＩＲフィルタ処理部４３は、タップ係数乗算器４３１〜４３４を用いたＦＩＲフィルタ構成とし、図４では、これらのタップ係数乗算器を省略することで移動平均回路を形成し、演算の簡略化を図るようにしている。
【００１６】
【発明の効果】
以上のように、この発明によれば、受信ＩＦ周波数信号を２値量子化信号にするリミタ増幅器と、２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出する位相検波回路と、検出された位相値を所定のサンプルレートでリタイミングするリタイミング回路と、このリタイミング回路で発生する位相値のジッタ成分を平滑化する位相平滑化回路を備え、前記位相平滑化回路が、２πを法とする位相値に対して有限長インパルス応答フィルタを用いてジッタを除去処理することを特徴とするように構成したので、位相検波出力の位相値をリタイミングする際に生じるジッタを除去し、精度の高い位相値を得る効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による位相検波出力装置の構成を示すブロック図である。
【図２】この発明の実施の形態１に係る位相平滑化回路の詳細構成を示すブロック図である。
【図３】この発明の実施の形態１に係る位相平滑化回路による位相誤差の除去動作を示す説明図である。
【図４】この発明の実施の形態２に係る位相平滑化回路の詳細構成を示すブロック図である。
【図５】位相検波回路の一般的動作を説明するタイムチャートである。
【符号の説明】
１０リミタ増幅器、２０位相検波回路、２１，２６，３１Ｄフリップフロップ、２２排他的論理和素子、２３，４２１乗算器、２４２Ｎカウンタ、２５，４４，４２２〜４２５，４３５加算器、３０リタイミング回路、４０位相平滑化回路、４１シフトレジスタ、４２差分生成回路、４３ＦＩＲフィルタ処理部、４３１〜４３４タップ係数乗算器、４３６除算器。

Claims

受信ＩＦ周波数信号を２値量子化信号にするリミタ増幅器と、
前記２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出する位相検波回路と、
検出された位相値を所定のサンプルレートでリタイミングするリタイミング回路と、
このリタイミング回路で発生する位相値のジッタ成分を平滑化する位相平滑化回路を備え、
前記位相平滑化回路が、２πを法とする位相値に対して有限長インパルス応答フィルタを用いてジッタを除去処理することを特徴とする位相検波出力装置。