JP3996514B2 - ターボ復号器のためのバッファアーキテクチャ - Google Patents
ターボ復号器のためのバッファアーキテクチャ Download PDFInfo
- Publication number
- JP3996514B2 JP3996514B2 JP2002590513A JP2002590513A JP3996514B2 JP 3996514 B2 JP3996514 B2 JP 3996514B2 JP 2002590513 A JP2002590513 A JP 2002590513A JP 2002590513 A JP2002590513 A JP 2002590513A JP 3996514 B2 JP3996514 B2 JP 3996514B2
- Authority
- JP
- Japan
- Prior art keywords
- banks
- buffer structure
- interleaved
- turbo
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
- H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明に関する特徴、性質、および利点は、全体を通して対応について明らかにする参照符号に合わせて図面と組合わせることにより、以下に述べる詳細な記載からより明らかになるであろう。
図2AはW−CDMA標準に従うダウンリンクデータ送信のための送信装置110における信号処理の図である。ダウンリンクは基地局から使用者端末(または使用者装置(UE;user equipment))への送信として示され、そしてアップリンクは使用者端末から基地局への送信として示される。図2Aにおいて示される信号処理は一般に図1の送信データプロセッサ114により実行される。W−CDMAシステムにおける上部信号処理層は複数の伝送チャネルの同時送信を維持し、各伝送チャネルは特定の通信(例えば、音声、ビデオ、データ、その他)に関するデータを搬送することが可能である。各伝送チャネルに関するデータは、セクション210で処理するそれぞれの伝送チャネルへ、伝送ブロックとして指示されるブロックにより提供される。
LLR(bm)=log((P(bm=0))/(P(bm=1)))
として計算できる。受信されたビットのLLRは、1であるビットの確率に対するゼロであるビットの確率の比の対数である。各受信されたビットに関する確率P(bm=0)およびP(bm=1)は一般にそのビットに関するソフト値(soft value)に基づく。削除(即ちパンクチャされたビット)に関するLLRはゼロまたは1(即ち、LLR=0)であるビット内において等しい信頼性を示す。
FWMC(1〜32)
FWMC(33〜64)
FWMC(65〜96) and RWMC A(64〜33)
FWMC(97〜128) and RWMC A(32〜1) and RWMC B(95〜65)
FWMC(129〜160) and RWMC B(64〜33) and RWMC A(129〜97)
FWMC(161〜192) and RWMC A(96〜65) and RWMC B(160〜129)
・・・
ここで、FWMC(1〜32)はビット1から32に関する前方メトリック計算を示し、そしてRWMC(32〜1)はビット32から1に関する逆方向メトリック計算を示す。FWMCからの結果はポステリオリ確率を形成するために下線部のRWMCと結合され、外来性情報を導くためにこれからAPP記号が減算される。外来性情報は次の復号化段階においてAPP記号を形成するために情報ビットLLRsと結合される。
R=5、 40≦K≦159の場合
R=10、 160≦K≦200または481≦K≦530の場合、または
R=20、 他の全てのKについて
次に以下のように、RおよびKに基き、アレイ内の列の数、C、が決定される。
C=53、481≦K≦530の場合、さもなければ、
(p+1)・R≧Kのように基本数p(prime number p)を選択し、続いて
R・C≧KのようにC=min{p−1、p、p+1}を選択する、
所定のKに関し一度RおよびCが決定されると、符号セグメント内のビットが行ごとにRxCアレイに書込まれる。K≦R・Cなので、アレイの底部に空のセルが存在するかも知れない(即ち、1つまたはそれより多い行、またはそれらの一部、はいかなるビットも含まないかも知れない。)。
c(i)=[g0・c(i−1)]モジュロ(p)、 i=1、2、...、(p−1)
式(1)
ここでc(0)=1
によって導かれる。
g.c.d.{qj,p−1}=1;
qj>6;そして 式(2)
qj>qj−1、
ここでg.c.d.は最大公約数(greatest common divider)であり、g0=1である、
が満足されるように選択される。
pPx(j)=qj、 j=0、1...R−1 式(3)
として決定される。
cj(i)=c([i・pj]モジュロ(p−1))、 i=0、1、...(p−2)
式(4)
ここでcj(p−1)=0、jは行間並べ替え後の行のインデックスであり、c(x)は行内並べ替えに関する基本シーケンスでありそして上記式(1)で計算され、そしてcj(i)はi・th行の並べ替え後のi・thの出力の入力ビット位置である。各行に関する行内並べ替えシーケンスcj(i)は、このように基本シーケンスc(x)およびその行に関連して並べ替えられる基本数のシーケンス内の基本数にpjに基く。各行の要素は、並べ替えられる行内のi・thのセルの位置が元の行のcj(i)thのセル位置内に記憶される要素と共に記憶されるように、並べ替えられる。
C=p−1の場合、 i=0、1、2、...(p−2)に関しcj(i)−1を使用する。
代わりにC=pの場合、 i=0、1、2、...(p−2)に関しcj(i)を、およびcj(p−1)=0を使用する。
代わりにC=p+1の場合、 i=0、1、2、...(p−2)に関しcj(i)、cj(p−1)=0、cj(p)=pを使用する。そして、
R・C=Kの場合、続いてcR−1(p)をcR−1(0)と交換する。
PA={19、9、14、4、0、2、5、7、12、18、10、8、13、17、3、1、16、6、15、11}
PB={19、9、14、1、0、2、5、7、12、18、16、13、17、、15、3、1、6、11、8、10}
PC={9、8、7、6、5、4、3、2、1、0}
PD={4、3、2、1、0}
の中から選択される。
Kが、[201、480]、[531、2280]、[2481、3160]、または[3211、5114]ビットに属する場合、PAが選択され、
Kが、[2281、2480]、または[3161、3210]に属する場合、PBが選択され、
Kが、[160、200]、または[481、530]に属する場合(即ち、K=10)、PCが選択され、
Kが[40、155]に属する場合PDが選択される(即ち、R=5の場合はいつもPDを使用する。)。
行間並べ替えは、元のアレイのj・th行が並べ替えられたアレイのPXj行の位置に移動するように形成される。
式(1)を用いて、基本シーケンスc(i)は、
c(i)={1、2、4、8、16、13、7、14、9、18、17、15、11、3、6、12、5、10}
として決定される。
qj={1、7、11、13、17、19、23、29、31、37、41、43、47、53、59、61、67、71、73、79}
として決定される。
このK=379に関し、行間並べ替えシーケンスPAが選択される。並べ替えられた基本数シーケンスpjが基本数シーケンスqjから等式(PpAj=qj)に基き以下を提供するために生成される。
pj={17、61、19、59、13、23、71、29、43、7、41、79、31、47、11、73、67、53、37、1}
各行に関する行内並べ替えシーケンスcj(i)がpjおよび基本シーケンスc(i)に基き続いて決定される。第1の行(j=0)に関し、行に関する基本数はp0=10であり、そして行内並べ替えシーケンスc0(i)は、
c0(i)=c(ip0モジュロ(p−1))
=c(i−17モジュロ18)
={1、10、5、12、6、3、11、15、17、18、9、14、7、13、16、8、4、2.0}
として決定される。
ターボ復号化はコンピュータ使用の集約的な工程である。各ターボ復号化された符号セグメントに関し、送信され符号化されたビットは受信されそして一時的な記憶装置(例えば、図5のチャネル デインタリーバ508)に記憶される。符号化されたビットは続いて(連続的に)一時的な記憶装置から再生され、そして復号される。復号されるべき各ビットに関し、APP記憶装置はこのビットに関し前の復号化により生成された(もし、あれば)APPデータ(即ち、APP記号/外来性情報)を再生するためにアクセスされる。各復号化されたビットに関し生成されたAPPデータは、後の復号化による使用のために、さらにAPP記憶装置に戻して記憶される。このようにAPP記憶装置は、符号セグメント内のビットが復号される場合に、引き続いてアクセスされる。効率の良いメモリ管理は効率の良いターボ復号化のための本質である。
Claims (23)
- ターボ復号器における中間結果を記憶するためのバッファ構造であって、
中間結果を表現する記号を記憶するために形成された複数のバンクを含み、ここで各バンクは、対応するターボ符号器に関するパケット内のインタリーブ情報ビットについて使用される2次元アレイの1つまたはそれより多い行の複数のグループの1つと組み合わされ、そしてバッファ構造の各アクセスサイクルにおいて、行は、2つまたはそれより多くの記号が2つまたはそれより多くのバンクから同時にアクセス可能なように、各グループに含まれるように選択されるバッファ構造。 - 複数のバンクは第1および第2の組へ配置され、バンクの第1の組は2次元アレイの偶数列と組み合わされ、バンクの第2の組は2次元アレイの奇数列と組み合わされる請求項1に記載のバッファ構造。
- 複数のバンクは記号をインタリーブされた順序で記憶するために形成される請求項1に記載のバッファ構造。
- 複数のバンクは特定のアクセスサイクルにおいてインタリーブされたアドレス化モードまたはリニアアドレス化モードを介してアクセス可能である請求項1に記載のバッファ構造。
- インタリーブされたアドレス化モードはパケット内のインタリーブされた位置における記号のアクセスに対応し、リニアアドレス化モードはパケット内のリニア位置における記号のアクセスに対応する請求項4に記載のバッファ構造。
- インタリーブされたアドレス化モードの期間にアクセスされる2つまたはそれより多くの連続的アドレスが2つまたはそれより多いグループからのものであるように、行は各グループ内に含まれるように選択される請求項4に記載のバッファ構造。
- 記号はターボ符号器の第1成分符号の復号化の期間にインタリーブされた順序で複数のバンクに提供されそしてそこから再生される請求項1に記載のバッファ構造。
- 記号はターボ符号器の第2成分符号の復号化の期間にリニア順序で複数のバンクに提供されそしてそこから再生される請求項1に記載のバッファ構造。
- 記号はターボ符号器の第1成分符号の復号化の期間にリニア順序で複数のバンクに提供されそしてそこから再生され、そして記号はターボ符号器の第2成分符号の復号化の期間にインタリーブされた順序で複数のバンクに提供されそしてそこから再生されるる請求項1に記載のバッファ構造。
- 複数のバンクは各アクセスサイクルにおいて2つまたはそれより多くの記号を記憶または提供するために形成される請求項1に記載のバッファ構造。
- 書込みまたは読み出しのいずれにおいてもいずれか特定のアクセスサイクルにおいて1つの形式のアクセス動作のみが実行されるように複数のバンクは動作する請求項1に記載のバッファ構造。
- ターボ符号器に関連する符号インタリービング機構のために使用される1つまたはそれより多くの可能な行間並べ替えシーケンスに少なくとも部分的に基いて、行はグループ化される請求項1に記載のバッファ構造。
- 少なくとも4個のバンクを含む請求項1に記載のバッファ構造。
- 6個のバンクを含む請求項1に記載のバッファ構造。
- 複数のバンクと動作するように接続され、そしてターボ復号器により復号されるべき複数の情報ビットに関するプリオリ確率(APP)データを記憶するように形成される局所メモリをさらに含む請求項1に記載のバッファ構造。
- APPデータは復号されるべき情報ビットに関するログ尤度比(LLR)により形成され、そして情報ビットに関する外来性情報に対応する請求項15に記載のバッファ構造。
- 複数のバンクに接続されそして複数のバンクにアクセスするためのアドレスを提供するように動作するアドレス発生器をさらに含む請求項1に記載のバッファ構造。
- W−CDMA標準により確定されるターボ符号器に関する符号化インタリービング機構に基く記号を記憶するように形成される請求項1に記載のバッファ構造。
- ターボ復号器であって、
特定の成分符号に対応して符号化されたビットを受信しそして復号するように形成された成分復号器と、そして
成分復号器に接続され、そしてターボ復号器に関する中間結果を表現する記号を記憶するように形成されたバッファとを含み、
ここでバッファは複数のバンクを含み、ここで各バンクは対応するターボ符号器に関するパケット内の情報ビットをインタリーブするのに使用される2次元アレイの1つまたはそれより多い行の複数のグループの1つと組合されており、ここで行は、バッファの各アクセスサイクルにおいて2つまたはそれより多くの記号が2つまたはそれより多くのバンクから同時にアクセス可能なように、各グループに含まれるように選択されるターボ復号器。 - ここで複数のバンクは第1および第2の組に配置されており、そしてバンクの第1の組は2次元アレイ内の偶数列に関連し、バンクの第2の組は2次元アレイ内の奇数列に関連する請求項19記載のターボ復号器。
- バッファおよび成分復号器と動作するように接続されており、そして成分復号器により復号される複数の情報ビットに関するプリオリ確率(APP)データを記憶するように形成されている局所メモリ装置をさらに含む請求項19記載のターボ復号器。
- ターボ復号器に関して中間データを記憶するために使用されるバッファ構造を確定する方法であって、この方法は、
バッファ構造によって維持される複数のアドレス化モードを確認し、ここで複数の維持されるアドレス化モードはインタリーブされたアドレス化モードおよびリニアアドレス化モードを含み、ここでインタリーブされたアドレス化モードは復号されるべきパケット内のインタリーブされた位置における記号のアクセスに対応し、そしてリニアアドレス化モードはパケット内のリニア位置における記号のアクセスに対応し、
行における2つまたはそれより多い(NR)グループを確定し、ここで各グループは対応するターボ符号器に関するパケット内の情報ビットをインタリーブするために使用される2次元アレイにおける1つまたはそれより多くの行を含み、そして行は、インタリーブされたアドレス化モードの期間にアクセスされる2つまたはそれより多くの連続するアドレスが2つまたはそれより多いグループからのものであるように、各グループに含まれるように選択され、
2つまたはそれより多い(NC)列の組を確定し、ここで各組は2次元アレイにおける1つまたはそれより多くの列を含み、そして列は、リニアアドレス化モードの期間にアクセスされるべき2つまたはそれより多くの連続するアドレスが2つまたはそれより多い組からのものであるように、各組内に含まれるように選択され、
バッファ構造を複数(NR・NC)のバンクに分割し、そして
行のグループと列の組のNR・NC接続組合わせの各々を複数のバンクのそれぞれ1つに割り当てる方法。 - 行は、ターボ符号器に関連する符号インタリービング機構に使用される、1つまたはそれより多くの可能な行間並べ替えシーケンスに少なくとも部分的に基づいてグループ化される請求項22の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/854,278 US6392572B1 (en) | 2001-05-11 | 2001-05-11 | Buffer architecture for a turbo decoder |
PCT/US2002/015006 WO2002093755A1 (en) | 2001-05-11 | 2002-05-09 | Buffer architecture for a turbo decoder |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004531138A JP2004531138A (ja) | 2004-10-07 |
JP3996514B2 true JP3996514B2 (ja) | 2007-10-24 |
Family
ID=25318231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002590513A Expired - Fee Related JP3996514B2 (ja) | 2001-05-11 | 2002-05-09 | ターボ復号器のためのバッファアーキテクチャ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6392572B1 (ja) |
EP (1) | EP1388213A1 (ja) |
JP (1) | JP3996514B2 (ja) |
KR (1) | KR100963718B1 (ja) |
CN (2) | CN100426680C (ja) |
BR (1) | BR0209559A (ja) |
TW (1) | TW543303B (ja) |
WO (1) | WO2002093755A1 (ja) |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20023165U1 (de) | 1999-07-08 | 2003-03-06 | Samsung Electronics Co., Ltd., Suwon, Kyonggi | Vorrichtung zum Steuern eines Demultiplexers und eines Multiplexers für die Ratenabstimmung in einem Mobilkommunikationssystem |
US6734962B2 (en) * | 2000-10-13 | 2004-05-11 | Chemimage Corporation | Near infrared chemical imaging microscope |
WO2001043310A2 (en) * | 1999-12-03 | 2001-06-14 | Broadcom Corporation | Embedded training sequences for carrier acquisition and tracking |
JP2001352254A (ja) * | 2000-06-08 | 2001-12-21 | Sony Corp | 復号装置及び復号方法 |
EP2293452B1 (en) * | 2000-07-05 | 2012-06-06 | LG ELectronics INC. | Method of puncturing a turbo coded data block |
US7178089B1 (en) * | 2000-08-23 | 2007-02-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Two stage date packet processing scheme |
US6604220B1 (en) * | 2000-09-28 | 2003-08-05 | Western Digital Technologies, Inc. | Disk drive comprising a multiple-input sequence detector selectively biased by bits of a decoded ECC codedword |
US7187708B1 (en) * | 2000-10-03 | 2007-03-06 | Qualcomm Inc. | Data buffer structure for physical and transport channels in a CDMA system |
KR100628201B1 (ko) * | 2000-10-16 | 2006-09-26 | 엘지전자 주식회사 | 터보 디코딩 방법 |
US6662331B1 (en) * | 2000-10-27 | 2003-12-09 | Qualcomm Inc. | Space-efficient turbo decoder |
US7333419B2 (en) * | 2000-11-30 | 2008-02-19 | Sasken Communication Technologies, Inc. | Method to improve performance and reduce complexity of turbo decoder |
US6987543B1 (en) * | 2000-11-30 | 2006-01-17 | Lsi Logic Corporation | System to efficiently transmit two HDTV channels over satellite using turbo coded 8PSK modulation for DSS compliant receivers |
JP3920220B2 (ja) * | 2001-01-31 | 2007-05-30 | 三菱電機株式会社 | 通信装置 |
WO2002079758A1 (en) * | 2001-03-29 | 2002-10-10 | Circadiant Systems, Inc. | Error function analysis of optical components with uncertainty ranges |
US6973611B2 (en) * | 2001-04-17 | 2005-12-06 | Texas Instruments Incorporated | Interleaved coder and method |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
US7085969B2 (en) * | 2001-08-27 | 2006-08-01 | Industrial Technology Research Institute | Encoding and decoding apparatus and method |
US6961921B2 (en) * | 2001-09-06 | 2005-11-01 | Interdigital Technology Corporation | Pipeline architecture for maximum a posteriori (MAP) decoders |
US6701482B2 (en) * | 2001-09-20 | 2004-03-02 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
US7586993B2 (en) * | 2001-12-06 | 2009-09-08 | Texas Instruments Incorporated | Interleaver memory selectably receiving PN or counter chain read address |
KR100762612B1 (ko) * | 2001-12-07 | 2007-10-01 | 삼성전자주식회사 | 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법 |
JP2003203435A (ja) * | 2002-01-09 | 2003-07-18 | Fujitsu Ltd | データ再生装置 |
US6981203B2 (en) * | 2002-04-29 | 2005-12-27 | Bae Systems Information And Electronic Systems Integration Inc. | Method and apparatus for random shuffled turbo multiuser detector |
US7092464B2 (en) * | 2002-01-23 | 2006-08-15 | Bae Systems Information And Electronic Systems Integration Inc. | Multiuser detection with targeted error correction coding |
CN101772178B (zh) * | 2002-05-01 | 2013-12-18 | 美商内数位科技公司 | 用于传输服务数据的方法以及所使用的基站和用户设备 |
TWI469561B (zh) * | 2002-05-01 | 2015-01-11 | Interdigital Tech Corp | 無線通信系統中使用高速共享頻道之點對多點服務 |
US6788240B2 (en) * | 2002-05-15 | 2004-09-07 | Justin Reyneri | Single-chip massively parallel analog-to-digital conversion |
US7111226B1 (en) * | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7209527B2 (en) * | 2002-07-08 | 2007-04-24 | Agere Systems Inc. | Turbo decoder employing max and max* map decoding |
US7433429B2 (en) * | 2002-07-19 | 2008-10-07 | Intel Corporation | De-interleaver method and system |
US7091889B2 (en) | 2002-09-09 | 2006-08-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Speed and memory optimized interleaving |
US20060090111A1 (en) * | 2002-09-25 | 2006-04-27 | Koninklijke Phillips Electronics Nv | Circuit for recursively calculating data |
US6907010B2 (en) | 2002-10-11 | 2005-06-14 | Interdigital Technology Corporation | Dynamic radio link adaptation for interference in cellular systems |
JP4195484B2 (ja) * | 2003-01-07 | 2008-12-10 | サムスン エレクトロニクス カンパニー リミテッド | 複合再伝送方式の移動通信システムにおける出力バッファ制御装置及び方法 |
US7139862B2 (en) * | 2003-02-24 | 2006-11-21 | Nokia Corporation | Interleaving method and apparatus with parallel access in linear and interleaved order |
US7352723B2 (en) * | 2003-04-25 | 2008-04-01 | Lucent Technologies Inc. | Method of forming a coded composite transport channel for downlink transmissions |
US7269783B2 (en) * | 2003-04-30 | 2007-09-11 | Lucent Technologies Inc. | Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching |
US7613985B2 (en) * | 2003-10-24 | 2009-11-03 | Ikanos Communications, Inc. | Hierarchical trellis coded modulation |
US20050180332A1 (en) * | 2004-02-13 | 2005-08-18 | Broadcom Corporation | Low latency interleaving and deinterleaving |
US9001921B1 (en) * | 2004-02-18 | 2015-04-07 | Marvell International Ltd. | Circuits, architectures, methods, algorithms, software, and systems for improving the reliability of data communications having time-dependent fluctuations |
US7702968B2 (en) * | 2004-02-27 | 2010-04-20 | Qualcomm Incorporated | Efficient multi-symbol deinterleaver |
US7386766B2 (en) * | 2004-03-05 | 2008-06-10 | Thomson Licensing | Address generation apparatus for turbo interleaver and deinterleaver in W-CDMA systems |
JP4765260B2 (ja) * | 2004-03-31 | 2011-09-07 | 日本電気株式会社 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
KR101297060B1 (ko) * | 2004-04-09 | 2013-08-19 | 에이저 시스템즈 엘엘시 | 서브 블록 인터리버 및 디-인터리버를 가진 다차원 블록인코더 |
US9071279B2 (en) | 2004-05-18 | 2015-06-30 | Nxp, B.V. | Turbo decoder input reordering |
US20070081484A1 (en) * | 2004-07-29 | 2007-04-12 | Wang Michael M | Methods and apparatus for transmitting a frame structure in a wireless communication system |
CN101036336B (zh) * | 2004-07-29 | 2012-12-26 | 高通股份有限公司 | 交织***和方法 |
US9246728B2 (en) | 2004-07-29 | 2016-01-26 | Qualcomm Incorporated | System and method for frequency diversity |
US20080317142A1 (en) * | 2005-07-29 | 2008-12-25 | Qualcomm Incorporated | System and method for frequency diversity |
US8391410B2 (en) * | 2004-07-29 | 2013-03-05 | Qualcomm Incorporated | Methods and apparatus for configuring a pilot symbol in a wireless communication system |
CA2909150C (en) | 2004-10-12 | 2017-11-07 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
KR100912156B1 (ko) * | 2005-02-03 | 2009-08-14 | 파나소닉 주식회사 | 병렬 인터리버, 병렬 디인터리버 및 인터리브 방법 |
KR20080048988A (ko) * | 2005-04-15 | 2008-06-03 | 트렐리스웨어 테크놀러지스, 인코포레이티드 | 무-충돌 불규칙-반복-누산 코드 |
US9042212B2 (en) * | 2005-07-29 | 2015-05-26 | Qualcomm Incorporated | Method and apparatus for communicating network identifiers in a communication system |
US9391751B2 (en) * | 2005-07-29 | 2016-07-12 | Qualcomm Incorporated | System and method for frequency diversity |
US7793190B1 (en) | 2005-08-10 | 2010-09-07 | Trellisware Technologies, Inc. | Reduced clash GRA interleavers |
EP1811674A1 (en) * | 2006-01-23 | 2007-07-25 | Motorola, Inc. | Apparatus and methods for jointly decoding messages based on apriori knowledge of modified codeword transmission |
EP2280506A3 (en) * | 2006-01-23 | 2015-03-11 | Motorola Mobility LLC | Apparatus and methods for handling a message difference prior to decoding based on apriori knowledge of modified codeword transmission |
US8271848B2 (en) * | 2006-04-06 | 2012-09-18 | Alcatel Lucent | Method of decoding code blocks and system for concatenating code blocks |
BRPI0709871B1 (pt) | 2006-04-12 | 2019-10-15 | Tq Delta, Llc. | Retransmissão de pacote e compartilhamento de memória |
AU2006204634B2 (en) * | 2006-08-31 | 2009-10-29 | Canon Kabushiki Kaisha | Runlength encoding of leading ones and zeros |
US7783936B1 (en) | 2006-09-28 | 2010-08-24 | L-3 Communications, Corp. | Memory arbitration technique for turbo decoding |
US8065587B2 (en) * | 2006-10-10 | 2011-11-22 | Broadcom Corporation | Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size |
US7882416B2 (en) * | 2006-10-10 | 2011-02-01 | Broadcom Corporation | General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes |
US7831894B2 (en) * | 2006-10-10 | 2010-11-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US7827473B2 (en) * | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
WO2008057906A2 (en) * | 2006-11-01 | 2008-05-15 | Qualcomm Incorporated | Turbo interleaver for high data rates |
JP4728203B2 (ja) * | 2006-11-06 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体回路のレイアウト方法、プログラム、設計支援システム |
JP2008135813A (ja) * | 2006-11-27 | 2008-06-12 | Fujitsu Ltd | ターボ復号器及びターボ復号方法 |
EP1942578A1 (en) * | 2006-11-29 | 2008-07-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US20080133997A1 (en) * | 2006-12-01 | 2008-06-05 | Broadcom Corporation, A California Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave |
US9686044B2 (en) * | 2007-03-27 | 2017-06-20 | Qualcomm Incorporated | Rate matching with multiple code block sizes |
US8189581B2 (en) | 2007-06-20 | 2012-05-29 | Motorola Mobility, Inc. | Method, signal and apparatus for managing the transmission and receipt of broadcast channel information |
US20080316995A1 (en) * | 2007-06-20 | 2008-12-25 | Motorola, Inc. | Broadcast channel signal and apparatus for managing the transmission and receipt of broadcast channel information |
US9495290B2 (en) * | 2007-06-25 | 2016-11-15 | Sonics, Inc. | Various methods and apparatus to support outstanding requests to multiple targets while maintaining transaction ordering |
US7899051B2 (en) | 2007-12-31 | 2011-03-01 | Motorola Mobility, Inc. | Broadcast channel signal, apparatus and method for transmitting and decoding broadcast channel information |
US8572332B2 (en) * | 2008-03-28 | 2013-10-29 | Qualcomm Incorporated | De-interleaving mechanism involving a multi-banked LLR buffer |
US8458536B2 (en) | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
US7839310B2 (en) * | 2009-02-19 | 2010-11-23 | Nokia Corporation | Extended turbo interleavers for parallel turbo decoding |
EP2422452A4 (en) | 2009-04-24 | 2013-07-24 | Nokia Corp | DATA RENEWAL FOR THE DECODER |
US8811452B2 (en) * | 2009-12-08 | 2014-08-19 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing turbo decoder |
US20120030544A1 (en) * | 2010-07-27 | 2012-02-02 | Fisher-Jeffes Timothy Perrin | Accessing Memory for Data Decoding |
US8719658B2 (en) | 2010-09-09 | 2014-05-06 | Qualcomm Incorporated | Accessing memory during parallel turbo decoding |
US9015551B2 (en) * | 2012-04-19 | 2015-04-21 | Mediatek Inc. | Decoding apparatus with de-interleaving efforts distributed to different decoding phases and related decoding method thereof |
US9256531B2 (en) * | 2012-06-19 | 2016-02-09 | Samsung Electronics Co., Ltd. | Memory system and SoC including linear addresss remapping logic |
US9128888B2 (en) * | 2012-08-30 | 2015-09-08 | Intel Deutschland Gmbh | Method and apparatus for turbo decoder memory collision resolution |
CN103812510A (zh) * | 2012-11-15 | 2014-05-21 | 中兴通讯股份有限公司 | 译码方法及装置 |
US9124403B2 (en) * | 2013-04-30 | 2015-09-01 | Qualcomm Incorporated | Puncturing scheme based decoder optimizations |
US9413665B2 (en) * | 2014-08-20 | 2016-08-09 | Netronome Systems, Inc. | CPP bus transaction value having a PAM/LAM selection code field |
KR101558172B1 (ko) * | 2014-10-14 | 2015-10-08 | 숭실대학교산학협력단 | 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체 |
US9824058B2 (en) * | 2014-11-14 | 2017-11-21 | Cavium, Inc. | Bypass FIFO for multiple virtual channels |
US9467252B2 (en) | 2014-11-26 | 2016-10-11 | Freescale Semiconductor, Inc. | Turbo decoders with extrinsic addressing and associated methods |
CN106788466A (zh) * | 2016-12-13 | 2017-05-31 | 中国电子科技集团公司第二十研究所 | 用于小型化通信***的Turbo码编译码芯片 |
CN109495207B (zh) * | 2017-09-11 | 2021-08-10 | 上海诺基亚贝尔股份有限公司 | 用于在无线通信***中交织数据的方法和设备 |
CN116318552B (zh) * | 2023-03-15 | 2023-09-22 | 归芯科技(深圳)有限公司 | Turbo码的交织或解交织方法及其器件、通信芯片和装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
US6381728B1 (en) * | 1998-08-14 | 2002-04-30 | Qualcomm Incorporated | Partitioned interleaver memory for map decoder |
US6223319B1 (en) * | 1998-08-20 | 2001-04-24 | General Electric Company | Turbo code decoder with controlled probability estimate feedback |
EP1650873B1 (en) * | 1999-02-26 | 2011-05-11 | Fujitsu Ltd. | Turbo decoding apparatus and interleave-deinterleave apparatus |
CN1124691C (zh) * | 1999-09-13 | 2003-10-15 | 华为技术有限公司 | 一种串/并行级联卷积码译码器及其译码实现方法 |
CN1133276C (zh) * | 1999-11-12 | 2003-12-31 | 深圳市中兴通讯股份有限公司 | 一种高速并行级联码的译码方法及译码器 |
US6307901B1 (en) * | 2000-04-24 | 2001-10-23 | Motorola, Inc. | Turbo decoder with decision feedback equalization |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
-
2001
- 2001-05-11 US US09/854,278 patent/US6392572B1/en not_active Expired - Lifetime
-
2002
- 2002-05-09 CN CNB028128443A patent/CN100426680C/zh not_active Expired - Fee Related
- 2002-05-09 WO PCT/US2002/015006 patent/WO2002093755A1/en active Application Filing
- 2002-05-09 CN CN2008102146939A patent/CN101394189B/zh not_active Expired - Fee Related
- 2002-05-09 JP JP2002590513A patent/JP3996514B2/ja not_active Expired - Fee Related
- 2002-05-09 BR BR0209559-9A patent/BR0209559A/pt not_active IP Right Cessation
- 2002-05-09 KR KR1020037014652A patent/KR100963718B1/ko active IP Right Grant
- 2002-05-09 EP EP02734384A patent/EP1388213A1/en not_active Withdrawn
- 2002-05-10 TW TW091109780A patent/TW543303B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6392572B1 (en) | 2002-05-21 |
BR0209559A (pt) | 2004-06-15 |
KR20040034607A (ko) | 2004-04-28 |
CN100426680C (zh) | 2008-10-15 |
KR100963718B1 (ko) | 2010-06-14 |
WO2002093755A1 (en) | 2002-11-21 |
CN101394189A (zh) | 2009-03-25 |
TW543303B (en) | 2003-07-21 |
EP1388213A1 (en) | 2004-02-11 |
JP2004531138A (ja) | 2004-10-07 |
CN1529943A (zh) | 2004-09-15 |
CN101394189B (zh) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3996514B2 (ja) | ターボ復号器のためのバッファアーキテクチャ | |
US6845482B2 (en) | Interleaver for turbo decoder | |
KR100860245B1 (ko) | 코드 분할 다중 접속 시스템에서 역 레이트 매칭을수행하는 방법 및 장치 | |
US6744744B1 (en) | Rate matching and channel interleaving for a communications system | |
US6754290B1 (en) | Highly parallel map decoder | |
KR100671075B1 (ko) | 터보 코딩의 사용을 용이하게 하기 위한 디코더, 디코딩 시스템 및 디코딩 방법 | |
CA2266283C (en) | Data interleaver and method of interleaving data | |
KR100955305B1 (ko) | 큐피피 인터리브를 갖는 병렬 터보 디코딩을 위한 공식적플렉서블 충돌 방지 메모리 억세싱 | |
US6859906B2 (en) | System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network | |
JP2008526134A (ja) | 余分なものを取り除いたビット反転インターリーバー | |
WO2002099994A1 (en) | System and method for interleaving data in a wireless transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3996514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |